CN100353550C - 集成电路设备及用于该设备的系统 - Google Patents

集成电路设备及用于该设备的系统 Download PDF

Info

Publication number
CN100353550C
CN100353550C CNB031649610A CN03164961A CN100353550C CN 100353550 C CN100353550 C CN 100353550C CN B031649610 A CNB031649610 A CN B031649610A CN 03164961 A CN03164961 A CN 03164961A CN 100353550 C CN100353550 C CN 100353550C
Authority
CN
China
Prior art keywords
port
data
input
integrated device
device electronics
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031649610A
Other languages
English (en)
Other versions
CN1495897A (zh
Inventor
李东阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1495897A publication Critical patent/CN1495897A/zh
Application granted granted Critical
Publication of CN100353550C publication Critical patent/CN100353550C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4217—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

提供一种具有两个或两个以上输入端口的集成电路设备以及用于所述集成电路设备的系统，其中，所述集成电路设备包括：用于输入与输出数据的第一端口和用于输入数据的第二端口，并且，当输入所述数据时，外部命令选择所述第一端口和/或所述第二端口；所述第二端口具有的引脚数为所述第一端口的1/2n，其中，n为自然数；所述集成电路设备包括两个或两个以上独立工作的端口以便减少周转时间并且提高所述集成电路设备和所述系统的数据总线效率。

Description

集成电路设备及用于该设备的系统
相关申请的交叉引用
本申请要求在2002年9月13日向韩国工业产权局提交的韩国专利申请第2002-55682号的优先权(代理公司卷号No.SS-17922)。
技术领域
本发明涉及一种集成电路设备，尤其涉及一种具有两个或两个以上输入端口的集成电路设备，其中每一端口能够独立工作。
背景技术
随着集成电路设备尤其是存储设备的接口的工作频率增加，总线效率相对降低。一种典型的存储设备通常具有输入/输出端口，用于输入和输出数据。在这样一种典型的存储设备中，总线效率因工作频率的增加而降低。
尽管某些存储设备具有单独的输入端口和单独的输出端口，但输入端口和输出端口彼此完全分离，如此一来，所使用的引脚的数量就增加从而导致不必要的费用增加。
图1是示出了一种具有单独的输入/输出端口的集成电路设备的数据总线效率的时序图，用附图标记100来表示。图1所示的是相应于以读三次写一次的比率重复执行读和写的情况下的数据总线效率。在此，时钟频率为200Mhz，因此，一个时钟周期就为5ns。用于表示将所有输入数据写入存储磁芯(memorycore)所需的时间的写恢复时间(“tWR”，write recovery time)为10ns。列地址选择(“CAS”，column address select)等待时间(“CL”，latency)为15ns，并且，群发长度(“BL”，burst length)，表示响应写命令而写入的数据单元数量的指标(index)，为4。
R表示读命令，W表示写命令，Q表示响应读命令而读出的读数据，D表示响应写命令而写入的写数据。
在此，将三个读命令和一个写命令作为一组。从当根据三个读命令和一个写命令而输出第一读数据时的第一组到当根据三个读命令和一个写命令而输出下一读数据时的第二组的时钟周期数为14。通过总线写入或读出数据所需的时钟周期数为8。因此，数据总线效率为8/14，或约为57％。
图2是示出了当集成电路设备以比图1中的集成电路设备更高的频率工作时的时序图，用附图标记200表示。此处，时钟频率为400Mhz，因而时钟周期为2.5n。而CL、BL以及tWR与图1中的相同。
从当根据三个读命令和一个写命令而输出第一读数据时的第一组到当根据三个读命令和一个写命令而输出下一读数据时的第二组的时钟周期数为19。通过总线写入或读出数据所需的时钟周期数为8。因此，数据总线效率为8/14，或约为42％。
如图1和图2所示，随着集成电路设备工作频率的增加，用于从读操作到写操作在返回所需的周转时间增加，反之亦然，这样，数据总线效率降低。因此，希望减少导致周转时间内的操作数。
发明内容
本发明提供一种具有两个或两个以上输入端口的集成电路设备，每一输入端口独立工作以提高所述集成电路设备的数据总线效率。
根据本发明的一方面，提供一种集成电路设备，该集成电路设备包括用于输入与输出数据的第一端口和用于输入数据的第二端口，其中，当输入所述数据时，外部命令选择所述第一端口和所述第二端口中的任意一个或全部。
所述第二端口具有的引脚数为所述第一端口的1/2n，其中，n为自然数，并且当输入所述数据时，外部命令选择所述第一端口和/或所述第二端口。
所述集成电路设备还包括用于接收预定的控制信号的控制引脚，所述控制信号用于从所述第一端口和所述第二端口中选择其一或全部。
根据本发明的另一方面，提供一种集成电路系统，它包括控制器和集成电路设备，所述集成电路设备包括用于输入与输出数据的第一端口和用于输入数据的第二端口，其中，所述控制器产生用于选择所述第一端口或所述第二端口。
所述第二端口具有的引脚数为所述第一端口的1/2n，并且当输入所述数据时，外部命令选择所述第一端口和所述第二端口两者。
所述集成电路设备还包括用于接收预定的控制信号的控制引脚，所述控制信号用于从所述第一端口和所述第二端口中选择其一或全部。
根据本发明的另一方面，提供一种集成电路设备，它包括：第一端口，用于输入和输出数据；第一缓冲单元，所述第一缓冲单元与第一端口相连并用于缓冲和存储输入或输出的数据；第二端口，用于输入数据；第二缓冲单元，与第二端口相连并用于缓冲和存储输入的数据；以及选择单元，用于响应选择信号而选择来自所述第一缓冲单元或所述第二缓冲单元的输出以输出，其中，当输入数据时，外部命令选择所述第一端口或所述第二端口，并且从而所述外部命令导通所述第一缓冲单元和所述第二缓冲单元。
所述第二端口具有的引脚数为所述第一端口的1/2n。所述第一缓冲单元包括输入/输出缓冲器和输入/输出寄存器，所述输入/输出缓冲器用于接收输入至第一端口或从第一端口输出的数据，所述输入/输出寄存器用于存储从所述输入/输出缓冲器输出的数据并且将所存储的数据输出至所述选择单元。
所述第二缓冲单元包括输入缓冲器和输入寄存器，所述输入缓冲器用于接收从所述第二端口输入的数据，所述输入寄存器用于存储从所述输入缓冲器输出的数据并且将所存储的数据输出至所述选择单元。
所述选择信号由提供给集成电路设备的命令来产生。当输入数据时，外部命令选择所述第一端口和所述第二端口两者。
所述集成电路设备还包括用于接收预定的控制信号的控制引脚，所述控制信号用于选择所述第一端口和所述第二端口中的一个或全部。
根据本发明的另一方面，提供一种集成电路设备，它包括：第一端口，用于输入和输出数据；输入/输出缓冲器，用于接收输入至第一端口或从第一端口输出的数据；第二端口，用于输入数据；输入缓冲器，用于接收从所述第二端口输入的数据；以及寄存器，用于存储并输出从所述输入/输出缓冲器和所述输入缓冲器中输出的数据，其中，当输入数据时，外部命令选择所述第一端口或所述第二端口，并且，外部命令导通所述输入/输入缓冲器或所述输入缓冲器。
所述第二端口具有的引脚数为所述第一端口的1/2n。响应由提供给所述集成电路设备的命令所产生的选择信号，所述寄存器选择性地输出从所述输入/输出缓冲器或所述输入缓冲器输出的数据。
当输入数据时，外部命令选择所述第一端口和所述第二端口两者。所述集成电路设备还包括用于接收预定的控制信号的控制引脚，所述控制信号用于选择所述第一端口和所述第二端口中的任意一个或全部。
附图说明
通过参照附图详细描述本发明的优选实施例，本发明以上及其它的特征和优点将更加显而易见，其中：
图1是示出了一种具有既用于输入又用于输出的输入/输出端口的典型集成电路设备的数据总线效率的时序图；
图2是示出了一种集成电路设备的数据总线效率的时序图，该集成电路设备以比图1中的集成电路设备更高的频率工作；
图3是一种根据本发明第一实施例的集成电路设备的示意图；
图4是示出了图3中集成电路设备的数据总线效率的时序图；
图5是示出了图3中集成电路设备的数据总线效率的另一时序图；
图6是一种根据本发明第二实施例的集成电路系统的方块图；
图7是示出了根据本发明第三实施例的集成电路设备的内部的方块图；以及
图8是示出了根据本发明第四实施例的集成电路设备的内部的方块图。
具体实施方式
下面，将参照附图详细地说明本发明，其中，给出了本发明的优选实施例。
图3是一种根据本发明第一实施例的集成电路设备的方块图，用附图标记300表示。
参见图3，集成电路设备300包括用于输入与输出数据DATA的第一端口P1和用于输入数据DATA的第二端口P2。
当仅通过用于输入和输出的第一端口P1写入和读出数据DATA时，不可避免地产生用于从读操作到写操作和反过来的操作所需的周转时间(turn aroundtime)，从而降低了数据总线效率。
将专门用于输入数据DATA的第二端口P2添加到所述集成电路设备300中。所述第二端口P2包括的引脚数为第一端口P1的1/2n，此处，n为自然数。实际上，可以根据集成电路设备的预计使用情况和/或设计标准来选择n。也就是说，第二端口P2的引脚数可以是第一端口P1引脚数的1/2、1/4以及1/8等等。
由于集成电路设备300的操作中写操作通常要比读操作少，所以在此，第二端口P2具有的引脚比第一端口P1的要少。
例如，如果第二端口P2具有的引脚数为第一端口P1的一半，并且集成电路设备300的写操作数仍然要比读操作数少的话，第二端口P2可以仅用于写操作而第一端口P1可以仅用于读操作，从而增加了数据总线效率。
当输入数据DATA时，通过外部命令EXCOM选择第一端口P1或第二端口P2。也就是说，第二端口P2可被外部命令EXCOM选择用于将数据DATA写入，并且，第一端口P1可被该外部命令EXCOM选择只用于读取。在此，该外部命令EXCOM可以由控制器来产生。
如果，例如，第二端口P2具有的引脚数为第一端口P1的1/4，并且写操作数比读操作数多25％，那么仅用第二端口P2来执行写操作就不能满足需要。然而，这可以通过利用用于写操作也用于读操作的第一端口P1来解决，在这种情况下，第一端口P1和第二端口P2都可通过外部命令EXCOM来选择以用于写操作。
集成电路设备300可使用在输入数据DATA时接收用于选择第一端口P1和/或第二端口P2的预定控制信号CTRLS的控制引脚CTRLPIN来代替使用选择第一端口P1或第二端口P2的外部命令EXCOM。
例如，如果该控制信号CTRLS以高电平输入给该控制引脚CTRLPIN，则数据DATA就可能用第一端口P1来写入，而如果该控制信号CTRLS以低电平输入给该控制引脚CTRLPIN，则数据DATA就可能用第二端口P2来写入。
图4是示出了图3中的集成电路设备的数据总线效率的时序图，用标号400来表示。
图4示出了当读操作和写操作以3∶1的比率重复执行并且第二端口P2具有的引脚数为第一端口P1的一半时的情况。在此，时钟频率为400Mhz，且时钟周期为2.5ns。tWR为10ns，CL为15ns，并且，用于写操作的BL为4，用于读操作的BL为4。
在读操作中，用于读取数据的时钟周期数为12，而通过该总线读取数据DATA的时钟周期数为12，这样，数据总线效率为12/12，或100％。
在写操作中，用于写所有数据DATA的时钟周期数为10，而通过该总线写数据DATA的时钟周期数为8，这样，数据总线效率为8/10，或80％。
因而，根据如图4所示的本发明的集成电路设备300的数据总线效率比图1和2所示的数据总线效率都有所提高。
图5是示出了图3中的集成电路设备的数据总线效率的另一时序图，用附图标记500来表示。
图5示出当读操作和写操作以3∶1的比率重复执行并且第二端口P2具有的引脚数为第一端口P1的1/4时的情况。在此，时钟频率为400Mhz，且时钟周期为2.5ns。tWR为5ns，CL为15ns，并且，用于写操作的BL为4，用于读操作的BL为4。
由于第二端口P2具有的引脚数为第一端口P1的1/4，并且写操作占整个读和写操作的25％，所以仅通过第二端口P2来执行所有的写操作是不能满足需要的，因此，第一端口P1就既要执行写操作也要执行读操作。
9次读操作和3次写操作占据30个时钟周期。在图5中，最后输入数据(lastinput data)由与第28个时钟周期相一致的最后写命令(last write command)来写入。然而，下一组的已读数据在第30个时钟周期处开始。因此，9个读命令和3个写命令为一组的命令要持续30个时钟周期。
如果引脚总数为5，则第一端口P1具有4个引脚而第二端口P2具有1个引脚，因为第二端口P2具有的引脚数为第一端口P1的1/4。因此，时钟周期总数为300，这是由5(引脚总数)乘以30(一组命令的时钟周期总数)再乘以2(当集成电路设备为双数据速率RAM时)计算出来的。
用于读操作的时钟周期数为208，这是由4(第一端口P1的引脚数)乘以30(用于读操作的时钟周期数)再乘以2(当集成电路设备为双数据速率RAM时)计算出来的。
用于写操作的时钟周期数为48，这是由1(第二端口P2的引脚数)乘以24(用于写操作的时钟周期数)再乘以2(当集成电路设备为双数据速率RAM时)计算出来的。
因此，用于读操作和写操作的时钟周期数为256，这样，数据总线效率为256/300，或85％。
根据如图5所示的本发明的集成电路设备300的数据总线效率比图1和2所示的数据总线效率都有所提高。
图6是根据本发明第二实施例的集成电路系统的方块图，用附图标记600来表示。
参见图6，根据本发明第二实施例的集成电路系统600包括控制器610和集成电路设备620。该集成电路设备620包括用于输入与输出数据DATA的第一端口P1和用于输入数据DATA的第二端口P2。
换言之，该集成电路设备620与图3中的集成电路设备300相同。因此，在此将不再重复对集成电路设备620的详细说明。该控制器610产生用于选择第一端口P1和/或第二端口P2的命令EXCOM。此处，该命令EXCOM与图3中的外部命令EXCOM相同。图6中的集成电路系统600包括产生命令EXCOM的控制器610，该命令EXCOM用于选择该集成电路设备300与第一端口P1和/或第二端口P2。
该控制器610可以产生仅选择第二端口P2的命令EXCOM，从而当写操作数远远小于读操作数时由第二端口P2执行写操作，或者，该控制器610可以产生既选择第一端口P1又选择第二端口P2的命令EXCOM，从而当仅用第二端口P2执行写操作而使得效率较低时由第一端口P1和第二端口P2执行写操作。
图7是示出了根据本发明第三实施例的集成电路设备的内部的方块图，用标号700来表示。
根据本发明第三实施例的集成电路设备700包括：第一端口P1，用于输入和输出数据DATA；第一缓冲单元710，该第一缓冲单元710与第一端口P1相连，并用于缓冲和存储由第一端口P1输入或输出的数据DATA；第二端口P2，用于输入数据DATA；第二缓冲单元720，与第二端口P2相连，并用于缓冲和存储由第二端口P2输入的数据DATA；以及选择单元730，用于响应选择信号SEL而从第一缓冲单元710或第二缓冲单元720的输出中进行选择。
当输入数据DATA时，外部命令EXCOM选择第一端口P1和/或第二端口P2，并且，该外部命令EXCOM导通第一缓冲单元710和/或第二缓冲单元720。
第二端口P2具有的引脚数为第一端口P1的1/2n。该第一缓冲单元710包括输入/输出缓冲器740和输入/输出寄存器750，该输入/输出缓冲器740用于接收从第一端口P1输入或输出的数据DATA，该输入/输出寄存器750用于存储从该输入/输出缓冲器740输出的数据DATA并且将所存储的数据输出给该选择单元730。
第二缓冲单元720包括输入缓冲器760和输入寄存器770，该输入缓冲器760用于接收从第二端口P2输入的数据DATA，该输入寄存器770用于存储从该输入缓冲器760输出的数据DATA并且将所存储的数据输出给该选择单元730。
选择信号SEL由提供给集成电路设备700的命令来产生。在该集成电路设备700中，当输入数据DATA时，第一端口P1和第二端口P2都可以由外部命令EXCOM来选择。
该集成电路设备可包括用于接收预定的控制信号CTRLS的控制引脚CTRLPIN，该控制信号CTRLS用于选择第一端口P1和/或第二端口P2。
第一端口P1可用于写操作也可用于读操作，而第二端口只能用于写操作。外部命令EXCOM选择第一端口P1和第二端口P2中用于写操作的端口。
如果外部命令EXCOM选择第二端口P2，则第二端口P2就由外部命令EXCOM导通。然后，通过输入缓冲器760将输入数据DATA存储到输入寄存器770中。如果外部命令EXCOM选择第一端口P1，则第一端口P1就由外部命令EXCOM导通。然后，通过输入/输出缓冲器740将输入数据DATA存储到输入/输出寄存器750中。
响应选择信号SEL，选择单元730选择并输出存储在输入/输出寄存器750或输入寄存器770中的数据DATA。该选择信号SEL可以是一个提供给集成电路设备700的命令，或者是多条命令的组合。第二端口P2专门用于写操作从而提高数据总线效率。
图8是示出了根据本发明第四实施例的集成电路设备内部的方块图，用附图标记800来表示。
集成电路设备800包括：第一端口P1，用于输入和输出数据DATA；输入/输出缓冲器810，用于接收从第一端口P1输入或输出的数据DATA；第二端口P2，用于输入数据DATA；输入缓冲器820，用于接收从第二端口P1输入的数据DATA；以及寄存器830，用于存储并输出从输入/输出缓冲器810和输入缓冲器820中输出的数据DATA。
当输入数据DATA时，外部命令EXCOM选择第一端口P1或第二端口P2，并且，该外部命令EXCOM导通输入/输入缓冲器810或输入缓冲器820。
该第二端口P2具有的引脚数为第一端口P1的1/2n。响应由提供给集成电路设备800的命令所产生的选择信号SEL，寄存器830选择性地输出从输入/输出缓冲器810或输入缓冲器820输出的数据。
在该集成电路设备800中，当输入数据DATA时，第一端口P1和第二端口P2都可以由外部命令EXCOM来选择。该集成电路设备可包括用于接收预定的控制信号CTRLS的控制引脚CTRLPIN，该控制信号CTRLS用于选择输入数据DATA的第一端口P1和/或第二端口P2。
与图7中的集成电路设备700不同，在图8的集成电路设备800中，输入到第一端口P1中的数据和输入到第二端口P2中的数据DATA都存储在寄存器830中。因此，第一缓冲单元810或第二缓冲单元820中不必包括附加寄存器。存储在寄存器830中的数据DATA被顺序输出。然而，也可通过利用选择信号SEL来有选择地输出所存储的数据。该选择信号SEL可以是一条提供给集成电路设备800的命令，也可以是多条命令的组合。除了上述不同之外，集成电路设备700和800之间没有本质的区别，因而，省略了对集成电路设备800的重复部分的详细描述。
如上所述，该集成电路设备以及用于该设备的系统包括至少两个可独立操作的输入端口，从而减少用于周转时间的不必要的时间消耗。周转时间是从读操作到写操作和/或反过来的操作所需的时间。因而，周转频率的减少导致更少的周转时间，从而使得集成电路设备的数据总线效率得以提高。
虽然参照其优选实施例对本发明进行了详细描述时，本领域普通技术人员应当理解，在不脱离由所附权利要求等限定的本发明的精神和范围的情况下，可以在形式和细节上进行多种改变。

Claims (20)

1.一种集成电路设备，包括：
第一端口，用于输入和输出数据；以及
第二端口，用于输入数据；
其中，当输入所述数据时，外部命令选择所述第一端口和所述第二端口中的至少一个端口。
2.如权利要求1所述的集成电路设备，其中，所述第二端口具有的引脚数为所述第一端口的1/2n，其中，n为自然数。
3.如权利要求1所述的集成电路设备，其中，当输入所述数据时，外部命令选择所述第一端口和所述第二端口两者。
4.如权利要求1所述的集成电路设备，还包括用于接收预定的控制信号的控制引脚，所述控制信号用于选择所述第一端口和所述第二端口中的至少一个端口。
5.一种集成电路系统，包括：
集成电路设备，所述集成电路设备包括用于输入与输出数据的第一端口和用于输入数据的第二端口；以及
控制器，用于产生命令以选择所述第一端口或所述第二端口。
6.如权利要求5所述的集成电路系统，其中，所述第二端口具有的引脚数为所述第一端口的1/2n，其中，n为自然数。
7.如权利要求5所述的集成电路系统，其中，当输入所述数据时，外部命令选择所述第一端口和所述第二端口两者。
8.如权利要求5所述的集成电路系统，其中，所述集成电路设备还包括用于接收预定的控制信号的控制引脚，所述控制信号用于从所述第一端口和所述第二端口中选择一个端口或全部端口。
9.一种集成电路设备，包括：
第一端口，用于输入和输出数据；
第一缓冲单元，与所述第一端口进行信号通信，并用于缓冲和存储所述输入或所述输出的数据；
第二端口，用于输入数据；
第二缓冲单元，与所述第二端口进行信号通信，并用于缓冲和存储所述输入数据；以及
选择单元，用于响应选择信号而选择来自所述第一缓冲单元和所述第二缓冲单元中的至少一个端口的输出，其中，当输入所述数据时，外部命令选择所述第一端口和所述第二端口中的至少一个端口，并且，所述外部命令导通所述第一缓冲单元和所述第二缓冲单元中的至少一个缓冲单元。
10.如权利要求9所述的集成电路设备，其中，所述第二端口具有的引脚数为所述第一端口的1/2n，其中，n为自然数。
11.如权利要求9所述的集成电路设备，其中，所述第一缓冲单元包括：
输入/输出缓冲器，用于接收输入至所述第一端口或从所述第一端口输出的数据；以及
输入/输出寄存器，用于存储从所述输入/输出缓冲器中输出的数据并且将所存储的数据输出至所述选择单元。
12.如权利要求9所述的集成电路设备，其中，所述第二缓冲单元包括：
输入缓冲器，用于接收从所述第二端口输入的数据；以及
输入寄存器，用于存储从所述输入缓冲器输出的数据并且将所存储的数据输出给所述选择单元。
13.如权利要求9所述的集成电路设备，其中，所述选择信号是由提供给所述集成电路设备的命令所产生的。
14.如权利要求9所述的集成电路设备，其中，当输入所述数据时，外部命令选择所述第一端口和所述第二端口两者。
15.如权利要求9所述的集成电路设备，其中，所述集成电路设备还包括用于接收预定的控制信号的控制引脚，所述控制信号用于选择所述第一端口和第二端口中的至少一个端口。
16.一种集成电路设备，包括：
第一端口，用于输入和输出数据；
输入/输出缓冲器，用于接收输入至所述第一端口或从所述第一端口输出的数据；
第二端口，用于输入数据；
输入缓冲器，用于接收从所述第二端口输入的数据；以及
寄存器，用于存储并输出从所述输入/输出缓冲器和所述输入缓冲器中输出的数据，其中，当输入所述数据时，外部命令选择所述第一端口和所述第二端口中的至少一个端口，并且，所述外部命令导通所述输入/输入缓冲器和所述输入缓冲器中的至少一个缓冲器。
17.如权利要求16所述的集成电路设备，其中，所述第二端口具有的引脚数为所述第一端口的1/2n，其中，n为自然数。
18.如权利要求16所述的集成电路设备，其中，响应由提供给该集成电路设备的命令所产生的选择信号，所述寄存器选择性地输出由所述输入/输出缓冲器或所述输入缓冲器输出的数据。
19.如权利要求16所述的集成电路设备，其中，当输入所述数据时，外部命令选择所述第一端口和所述第二端口两者。
20.如权利要求16所述的集成电路设备，其中，所述集成电路设备还包括用于接收预定的控制信号的控制引脚，所述控制信号用于从所述第一端口和所述第二端口中选择至少一个端口。
CNB031649610A 2002-09-13 2003-09-13 集成电路设备及用于该设备的系统 Expired - Fee Related CN100353550C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR55682/2002 2002-09-13
KR55682/02 2002-09-13
KR10-2002-0055682A KR100475093B1 (ko) 2002-09-13 2002-09-13 둘 이상의 입력포트를 구비하는 집적 회로 장치 및 시스템

Publications (2)

Publication Number Publication Date
CN1495897A CN1495897A (zh) 2004-05-12
CN100353550C true CN100353550C (zh) 2007-12-05

Family

ID=32171493

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031649610A Expired - Fee Related CN100353550C (zh) 2002-09-13 2003-09-13 集成电路设备及用于该设备的系统

Country Status (3)

Country Link
US (1) US7461184B2 (zh)
KR (1) KR100475093B1 (zh)
CN (1) CN100353550C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7545867B1 (en) 2003-05-14 2009-06-09 Marvell International, Ltd. Adaptive channel bandwidth selection for MIMO wireless systems
US7426586B2 (en) * 2003-12-15 2008-09-16 Finisar Corporation Configurable input/output terminals
US7487378B2 (en) * 2005-09-19 2009-02-03 Ati Technologies, Inc. Asymmetrical IO method and system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1205551A (zh) * 1997-07-16 1999-01-20 三菱电机株式会社 微型计算机及多芯片组件
US5978870A (en) * 1996-10-31 1999-11-02 Sgs-Thomson Microelectronics Limited On-chip parallel-serial data packet converter to interconnect parallel bus of integrated circuit chip with external device
CN1360314A (zh) * 2000-12-20 2002-07-24 富士通株式会社 基于动态随机存取存储器核心的多端口存储器
CN1367491A (zh) * 2000-11-22 2002-09-04 集成装置技术公司 具有多端口超高速缓存陈列的集成电路存储器设备及其操作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3534211A (en) * 1967-10-03 1970-10-13 Westinghouse Electric Corp Cathode-ray device which incorporates high-speed phosphors
KR950009077B1 (ko) * 1992-08-25 1995-08-14 삼성전자주식회사 듀얼포트 디램
JP2723843B2 (ja) * 1995-07-26 1998-03-09 静岡日本電気株式会社 デュアルポートメモリ制御回路
US5559450A (en) * 1995-07-27 1996-09-24 Lucent Technologies Inc. Field programmable gate array with multi-port RAM
KR0172518B1 (ko) * 1995-12-28 1999-03-30 김주용 싱글 에스램 셀을 사용한 이중 포트 에스램
US6262936B1 (en) * 1998-03-13 2001-07-17 Cypress Semiconductor Corp. Random access memory having independent read port and write port and process for writing to and reading from the same
US6574688B1 (en) * 1999-01-05 2003-06-03 Agere Systems Inc. Port manager controller for connecting various function modules
US6211695B1 (en) * 1999-01-21 2001-04-03 Vantis Corporation FPGA integrated circuit having embedded SRAM memory blocks with registered address and data input sections
US6715023B1 (en) * 1999-09-23 2004-03-30 Altera Corporation PCI bus switch architecture
KR100309473B1 (ko) * 1999-10-21 2001-11-02 박종섭 이중 포트 램
KR20030095828A (ko) * 2002-06-14 2003-12-24 삼성전자주식회사 주변기기 인터페이스 장치 및 그에 적합한 우선 순위 제어방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978870A (en) * 1996-10-31 1999-11-02 Sgs-Thomson Microelectronics Limited On-chip parallel-serial data packet converter to interconnect parallel bus of integrated circuit chip with external device
CN1205551A (zh) * 1997-07-16 1999-01-20 三菱电机株式会社 微型计算机及多芯片组件
CN1367491A (zh) * 2000-11-22 2002-09-04 集成装置技术公司 具有多端口超高速缓存陈列的集成电路存储器设备及其操作方法
CN1360314A (zh) * 2000-12-20 2002-07-24 富士通株式会社 基于动态随机存取存储器核心的多端口存储器

Also Published As

Publication number Publication date
US7461184B2 (en) 2008-12-02
CN1495897A (zh) 2004-05-12
US20040088442A1 (en) 2004-05-06
KR100475093B1 (ko) 2005-03-10
KR20040024157A (ko) 2004-03-20

Similar Documents

Publication Publication Date Title
JP4615494B2 (ja) ダイナミック・ランダム・アクセス・メモリ・システム
US4490786A (en) Vector processing unit
CN101136245B (zh) 半导体存储器件
CN1941196B (zh) 半导体存储装置
CN101876946B (zh) 存储器控制装置和存储器控制方法
CN101236774B (zh) 单端口存储器实现多端口存储功能的装置和方法
KR100578233B1 (ko) 동기식메모리장치의 데이터 입출력 가변제어장치
KR100279137B1 (ko) 반도체 메모리, 반도체 메모리의 데이타 판독 방법 및 기록방법
CN100353550C (zh) 集成电路设备及用于该设备的系统
CN102005241A (zh) 半导体存储器件及其控制方法
CN103650055A (zh) 记录数据的方法、存储器、和在存储器中进行记录的系统
CN113157632B (zh) 存储器内处理器件
JP3872922B2 (ja) 半導体記憶装置及びメモリ混載ロジックｌｓｉ
CN101667462B (zh) 适于内存的修复模块,使用其的修复装置及其修复方法
CN104425022B (zh) 存储器、存储器系统及存储器控制方法
CN103594110A (zh) 替代双端口静态存储器的存储器结构
US11422803B2 (en) Processing-in-memory (PIM) device
CN101673578A (zh) 半导体存储装置及其字线驱动方法
JPH11134863A (ja) 半導体メモリ装置とデータの書き込み方法
CN117909286A (zh) 一种存算一体精简指令系统和模拟存算一体电路
CN100367402C (zh) 一种堆栈的指针产生器与指针产生的方法
CN117194281A (zh) 一种用于asic中不定长数据的非对称存取方法
JP2003044266A (ja) デジタル波形データ記録回路及びデジタル波形データの記録方法
US6252815B1 (en) First in first out memory circuit
CN110729008A (zh) 一种异步sram控制器及调试方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071205

Termination date: 20140913

EXPY Termination of patent right or utility model