CN101667462B - 适于内存的修复模块,使用其的修复装置及其修复方法 - Google Patents
适于内存的修复模块,使用其的修复装置及其修复方法 Download PDFInfo
- Publication number
- CN101667462B CN101667462B CN200910134517.9A CN200910134517A CN101667462B CN 101667462 B CN101667462 B CN 101667462B CN 200910134517 A CN200910134517 A CN 200910134517A CN 101667462 B CN101667462 B CN 101667462B
- Authority
- CN
- China
- Prior art keywords
- input end
- output terminal
- control signal
- switch unit
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
- G11C29/848—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by adjacent switching
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Electronic Switches (AREA)
Abstract
在此提出一种适于内存的修复模块、使用其的修复装置及其修复方法。修复模块可以通过m位总线修复n条位线的其中之一,这里m≥n。在该修复方法中,依据n条位线的其中之一的索引值,产生切换控制信号和选择控制信号。接着,依据切换控制信号,将虚拟线逐一从第1条位线位移至n条位线之一,以取代n条位线中的该位线。之后,依据选择控制信号,选择第L条位线或虚拟线来进行信号传输,这里1≤L≤m。由此,采用虚拟线来取代受损的位线,便可通过未损坏的位线来进行数据的传输。
Description
技术领域
本发明关于一种适于内存的修复装置,且特别关于一种可以修复内存中受损位线的装置。
背景技术
随着科技的发展,电子产品诸如计算机、手机,数字相机或是个人数字助理(personal digital assistant,PDA),为人们日常生活中最常使用来处理及记录数据的装置。在电子产品中,内存扮演着重要的角色。对计算机而言,驱动程序或应用程序等数据必需加载到内存,再由中央处理单元(CPU)进行存取及执行数据。这里,内存可以暂时地存储数据,以加速计算机的操作。
众所周知,内存包括以数组排列的多个存储单元。在列地址经译码后,对应列地址的字符线便会致能,以开启字符在线的存储单元。而在行地址经译码后,便可选择对应行地址的位线,进而从内存读取数据至总线,或者通过总线将数据写入内存。如果其中的一个位线受损,数据便不能传送至目的地,因此必需发展适于内存的修复方式,以提高内存的成品率。
其中一个修复内存的简单方法,便是使用虚拟线来取代受损的位线。但是,每一条位线对应内存中某一地址,因此需要组合逻辑单元来进行虚拟线的寻址动作。寻址虚拟线的缓存器转换语言码(register transfer language code,RTL code)是相当复杂的,而且在合成后也会耗费大量的逻辑门。一旦虚拟线经寻址来取代受损的位线后,此虚拟线便不能重复使用。总线位宽度决定了进行一次数据传输的最大数据量,也就是说在数据传输期间,总线决定了所选择的位线数。如果内存内有多条位线受损,且这些受损的位线在不同传输期间需要进行数据的传输,则该使用未能重复利用的虚拟线的方法不符合成本效益。
发明内容
本发明提供一种修复模块及其修复方法,其在内存中将虚拟线逐一地从 起始位线位移至位线之一,以取代该位线。这样,不仅可以确保数据传输顺畅,也可以提升内存的成品率。另外,本发明也提供了一种修复装置,其为采用n个迭接的修复模块,来修复内存中的n条位线。
本发明提出一种修复模块,适于内存,其通过m位总线修复n条位线的其中之一,这里m≥n,包括:译码单元,依据n条位线的其中之一的索引值,产生切换控制信号和选择控制信号;多个切换单元,各切换单元具有第一输入端、第二输入端、第一输出端及第二输出端,第1个切换单元的第一输入端及第二输入端分别耦接第1条位线及虚拟线,第i个切换单元第一输入端及第二输入端分别耦接第i条位线及第i-1个切换单元的第一输出端,这里2≤i≤m,其中各切换单元依据所述切换控制信号,分别导通第一输入端及第二输入端至第一输出端及第二输出端,或者分别导通第一输入端及第二输入端至第二输出端及第一输出端;以及多个多任务器,各多任务器具有第一输入端及第二输入端,第j个多任务器的第一输入端及第二输入端分别耦接第j+1个切换单元的第二输出端及第j个切换单元的第二输出端,这里1≤j≤m-1,第m个多任务器的第一输入端及第二输入端分别耦接第m个切换单元的第一输出端及第二输出端,其中各多任务器依据所述选择控制信号,选择第一输入端的位线或者第二输入端的位线来进行信号传输,其中,所述切换控制信号具有m位,当所述切换控制信号的第L个位信号具有第一逻辑电平时,第L个切换单元分别导通第一及第二输入端至第一及第二输出端,且当所述切换控制信号的第L个位信号具有第二逻辑电平时,第L个切换单元分别导通第一及第二输入端至第二及第一输出端,这里1≤L≤m,其中,所述选择控制信号具有m位,当所述选择控制信号的第L个位信号具有第一逻辑电平时,第L个多任务器选择第一输入端的位线,且当所述选择控制信号的第L个位信号具有第二逻辑电平时,第L个多任务器选择第二输入端的位线,这里1≤L≤m。
本发明另提出一种修复装置,适于内存,所述修复装置包括n个迭接的修复模块,用以通过m位总线修复n条位线,这里m≥n,其中第k个修复模块,1≤k≤n,包括:译码单元,依据n条位线中其中之一的索引值,产生切换控制信号和选择控制信号;多个切换单元,各切换单元具有第一输入端、第二输入端、第一输出端及第二输出端,第1个切换单元的第一输入端及第二输入端分别耦接第1条位线及第k个虚拟线,第i个切换单元中的第一输 入端及第二输入端分别耦接于第i条位线及第i-1个切换单元中的第一输出端,这里2≤i≤m,其中各切换单元依据所述切换控制信号,分别导通第一输入端及第二输入端至第一输出端及第二输出端,或者分别导通第一输入端及第二输入端至第二输出端及第一输出端;以及多个多任务器,各多任务器具有第一输入端、第二输入端,第j个多任务器的第一输入端及第二输入端分别耦接第j+1个切换单元的第二输出端及第j个切换单元的第二输出端,这里1≤j≤m-1,第m个多任务器的第一输入端及第二输入端分别耦接第m个切换单元的第一输出端及第二输出端,其中各多任务器依据所述选择控制信号,选择第一输入端的位线或是第二输入端的位线来进行信号传输;其中,除了第1个修复模块耦接所述内存的m位总线及第1条虚拟线之外,第k个修复模块耦接第k-1个修复模块的m位总线及第k条虚拟线,其中,所述切换控制信号具有m位,当所述切换控制信号的第L个位信号具有第一逻辑电平时,第L个切换单元分别导通第一输入端及第二输入端至第一输出端及第二输出端,且当所述切换控制信号的第L个位信号具有第二逻辑电平时,第L个切换单元分别导通第一输入端及第二输入端至第二输出端及第一输出端,这里1≤L≤m,其中,所述选择控制信号具有m位,当所述选择控制信号的第L个位控制信号具有第一逻辑电平时,第L个多任务器选择第一输入端的位线,且当所述选择控制信号的第L个位信号具有第二逻辑电平时,第L个多任务器选择第二输入端的位线,这里1≤L≤m,其中,第1个修复模块的其第一输入端耦接该m位总线,其第二输入端耦接第1条虚拟线,其输出端耦接下一个修复模块的第一输入端,第h个修复模块的其第一输入端耦接其前一个修复模块的输出端,其第二输入端耦接第h条虚拟线,其输出端耦接下一个修复模块的第一输入端,第n个修复模块的其第一输入端耦接其前一个修复模块的输出端,其第二输入端耦接第n条虚拟线,其输出端耦接该m位总线,1≤h≤n。
本发明另提出一种修复方法,适于内存,其通过m位总线和多个切换单元修复n条位线的其中之一,这里m≥n,包括:依据n条位线的其中之一的索引值,产生切换控制信号及选择控制信号,其中所述切换控制信号及该选择控制信号具有m位,依据所述切换控制信号,将虚拟线逐一从第1条位线位移至n条位线之一,以取代n条位线中的该条位线;以及依据所述选择控制信号,选择所述虚拟线来进行信号传输,其中该多个切换单元中的各切换 单元具有第一输入端、第二输入端、第一输出端及第二输出端,第1个切换单元的第一输入端及第二输入端分别耦接第1条位线及虚拟线,第i个切换单元第一输入端及第二输入端分别耦接第i条位线及第i-1个切换单元的第一输出端,这里2≤i≤m,其中各切换单元依据所述切换控制信号,分别导通第一输入端及第二输入端至第一输出端及第二输出端,或者分别导通第一输入端及第二输入端至第二输出端及第一输出端。
本发明提出了一种适于内存的修复模块,其利用切换单元将虚拟线逐一从起始位线位移至n条位线的其中之一。之后,修复模块利用各多任务器选择对应的位线或虚拟线,来进行信号传输。这样,便能以虚拟线来取代受损的位线,确保数据传输顺畅及提升内存的成品率。
为让本发明的上述特征和优点能更明显易懂,下文特举优选实施例,并配合附图,作详细说明如下。
附图说明
图1是本发明的一个实施例的修复模块的框图。
图2是本发明的一个实施例的修复装置的框图。
图3是本发明的一个实施例的内存的修复方法的流程图。
【主要组件符号说明】
100:修复模块
110:译码单元
Dum、Dum_1~Dum_4:虚拟线
bit_index、bit_index_1~bit_index_4:索引值
bit_0~bit_7:位线
SH:选择控制信号
SW:切换控制信号
SW_0~SW_7:切换控制信号所包含的位信号
SH_0~SH_7:选择控制信号所包含的位信号
120_1~120_8:切换单元
130_1~130_8:多任务器
O1、O2:切换单元的输出端
I1、I2:切换单元的输入端
N1、N2:多任务器的输入端
200:修复装置
200_1~200_4:修复模块
210:内存
Bus[m-1:0]:总线
S301~S303:本发明的一个实施例的内存修复方法的各个步骤
具体实施方式
图1为本发明的一个实施例的修复模块的框图。请参照图1,修复模块100通过m位总线来修复内存中n条位线的其中之一,其中m≥n。该内存例如为静态随机存取内存(static random access memory,SRAM)。假设总线位宽度为8位,即m=8,且在内存中需通过总线修复4条位线,即n=4。修复模块100包括译码单元110、多个切换单元120_1~120_8以及多个多任务器130_1~130_8,其中切换单元或是多任务器的数目与总线位宽度有关。当内存在进行存取时,经由位线bit_0到bit_7,可以从内存读取数据至总线,或者将数据从总线写入内存。如果位线bit_0到bit_7的其中之一受损,数据便不能传送至目的地,因此本实施例提供修复模块100进行受损位线的修复。
译码单元110依据n条位线的其中之一的索引值,产生切换控制信号SW及选择控制信号SH。在实施例中,切换控制信号SW具有8位,且切换控制信号SW的位信号分别表示为SW_0~SW_7,以控制切换单元120_1~120_8的操作。选择控制信号SH也具有8位,且选择控制信号SH的位信号分别表示为SH_0~SH_7,以控制多任务器130_1~130_8的操作。
各切换单元120_1~120_8具有第一输入端I1、第二输入端I2、第一输出端O1及第二输出端O2。第1个切换单元120_1的第一输入端I1及第二输入端I2分别耦接第1条位线bit_0及虚拟线Dum。第i个切换单元120_i的第一输入端I1及第二输入端I2分别耦接第i条位线bit_(i-1)及第i-1个切换单元120_(i-1)的第一输出端O1,其中2≤i≤8。各切换单元120_1~120_8依据切换控制信号SW,分别导通第一输入端I1及第二输入端I2至第一输出端O1及第二输出端O2,或是分别导通第一输入端I1及第二输入端I2至第二输出端O2及第一输出端O1。
各多任务器130_1~130_8具有第一输入端N1及第二输入端N2。第j个多任务器130_j的第一输入端N1及第二输入端N2分别耦接第j+1个切换单元120_(j+1)的第二输出端O2及第j个切换单元120_j的第二输出端O2,其中1≤j≤7。此外,第8个多任务器130_8的第一输入端N1及第二输入端N2分别耦接第8个切换单元120_8的第一输出端O1及第二输出端O2。各多任务器130_1~130_8依据选择控制信号SH,选择第一输入端N1的位线或是第二输入端N2的位线来进行信号传输。
举例来说,假设受损的位线为位线bit_3,则位线bit_3的索引值为3。在此,需要切换虚拟线Dum,使其逐一地从第1条位线bit_0位移至位线bit_3,以取代位线bit_3。译码单元110依据位线bit_3的索引值,产生切换控制信号SW,其位信号SW_7~SW_0分别为“0”、“0”、“0”、“0”、“1”、“1”、“1”及“1”,其中“1”表示逻辑高电位,且“0”表示逻辑低电位。当切换控制信号SW的第L个位信号SW_(L-1)具有第一逻辑电位时,例如,逻辑低电位“0”,则第L个切换单元120_L分别导通第一输入端N1及第二输入端N2至第一输出端O1及第二输出端O2,其中1≤L≤8。当切换控制信号SW的第L个位信号SW_(L-1)具有第二逻辑电位时,例如,逻辑高电位“1”,则第L个切换单元120_L分别导通第一输入端N1及第二输入端N2至第二输出端O2及第一输出端O1,也称之为切换操作。依据上述切换控制信号SW,可以得知位信号SW_0~SW_3具有逻辑高电位“1”,因此切换单元120_1~120_4会执行切换操作,由此切换虚拟线Dum使其取代位线bit_3。
此外,各多任务器130_1~130_8依据选择控制信号SH,选择第一输入端N1的位线或是第二输入端N2的位线来进行信号传输。译码单元110依据位线bit_3的索引值,产生选择控制信号SH,其位信号SH_7~SH_0分别为“0”、0”、“0”、“0”、0”、“1”、“1”及“1”。当切换控制信号SH的第L个位信号SH_(L-1)具有第一逻辑电位时,例如:逻辑低电位“0”,则第L个多任务器130_L选择第一输入端N1的位线来进行信号传输。当切换控制信号SH的第L个位信号SH_(L-1)具有第二逻辑电位时,例如,逻辑高电位“1”,则第L个多任务器130_L选择第二输入端N2的位线来进行信号传输。依据上述的选择控制信号SH,可以得知位信号SH_0~SH_2具有逻辑高电位“1”,因此多任务器130_1~130_3选择第二输入端N2的位线进行信号传输。另外,由于位信号SH_3~SH_7具有逻辑低电位“0”,因此多任务器130_4~130_8 选择第一输入端N1的位线进行信号传输。
简单来说,切换单元120_1将虚拟线Dum及位线bit_0进行切换,则对应的多任务器130_1便选择其第二输入端N2的位线作为原始位线bit_0。而切换单元120_2及120_3也依序地将虚拟线及对应的位线进行切换,所以多任务器130_2及130_3选择其第二输入端N2的位线作为原始位线bit_1及bit_2。在切换单元120_3进行切换操作后,切换单元120_4将虚拟线Dum及受损的位线bit_3进行切换,则对应的多任务器120_4便选择其第一输入端N1的位线(即虚拟线Dum),以作为新的位线bit_3。由于切换单元120_5~120_8未执行切换操作,其对应的多任务器130_5~130_8便选择其第一输入端N1的位线作为原始对应的位线。由此,修复模块100可通过m位总线来修复内存n条位线的其中之一。
图2为本发明的一个实施例的修复装置的框图。请参照图2,修复装置200包括n个迭接的修复模块,其通过m位总线Bus[m-1:0]修复n条位线。在本实施例中,如图2所示,4个修复模块200_1~200_4通过总线修复4条位线,其中总线位宽度例如为8位,也就是m=8。请参照图1及图2,修复模块200_1~200_4可采用实施例图1中的修复模块100来实现。请参考修复模块100的操作描述,修复模块200_1以虚拟线Dum_1取代4条受损位线中对应索引值bit_index_1的位线。修复模块200_2以虚拟线Dum_2取代4条受损位线中对应索引值bit_index_2的位线。以此类推,直到修复模块200_4以虚拟线Dum_4取代4条受损位线中对应索引值bit_index_4的位线。
总线位宽度决定了进行一次数据传输的最大数据量。在实施例图2中,一次总线传输可修复内存120中的n条位线。而在其它总线传输期间,修复装置200可重复地使用虚拟线Dum_1到Dum_4,来修复内存中另一部分的n条受损位线。
如上述实施例的描述,在此可归纳为下列的方法流程。图3为本发明的一个实施例的适于内存的修复方法的流程图。请参照图1及图3,在步骤S301中,依据n条位线的其中之一的索引值bit_index,产生切换控制信号SW及选择控制信号SH。在步骤S302中,依据切换控制信号SW,切换虚拟线Dum,使虚拟线Dum逐一地从第1条位线位移至n条位线之一。在步骤S303中,依据选择控制信号SH,选择第L条位线或虚拟线Dum来进行信号传输。
综上所述,上述实施例通过切换虚拟线至n条位线的其中之一的方式, 以在m位总线上修复内存中的该位线。切换单元将虚拟线逐一地从第1条位线位移至n条位线之一,以取代该位线。配合多任务器的操作,可选择未受损的位线来进行信号传输。另外,采用多个修复模块迭接所组成的修复装置,其通过m位总线修复内存中的n条位线。由此,便可修复受损的位线,以确保数据在总线能顺畅地传输。如果需要修复的受损位线多于一条,则可迭接n个修复模块100,以通过m位总线来修复n条位线。
虽然本发明已以优选实施例如上进行公开,然其并非用以限定本发明,任何所属技术领域中普通技术人员,在不脱离本发明的精神和范围的情况下,可作出些许的变更与改进,因此本发明的保护范围应当视所附的权利要求范围所界定的为准。
Claims (8)
1.一种修复模块,适于内存,其通过m位总线修复n条位线的其中之一,这里m≥n,包括:
译码单元,依据n条位线的其中之一的索引值,产生切换控制信号和选择控制信号;
多个切换单元,各切换单元具有第一输入端、第二输入端、第一输出端及第二输出端,第1个切换单元的第一输入端及第二输入端分别耦接第1条位线及虚拟线,第i个切换单元第一输入端及第二输入端分别耦接第i条位线及第i-1个切换单元的第一输出端,这里2≤i≤m,其中各切换单元依据所述切换控制信号,分别导通第一输入端及第二输入端至第一输出端及第二输出端,或者分别导通第一输入端及第二输入端至第二输出端及第一输出端;以及
多个多任务器,各多任务器具有第一输入端及第二输入端,第j个多任务器的第一输入端及第二输入端分别耦接第j+1个切换单元的第二输出端及第j个切换单元的第二输出端,这里1≤j≤m-1,第m个多任务器的第一输入端及第二输入端分别耦接第m个切换单元的第一输出端及第二输出端,其中各多任务器依据所述选择控制信号,选择第一输入端的位线或者第二输入端的位线来进行信号传输,
其中,所述切换控制信号具有m位,当所述切换控制信号的第L个位信号具有第一逻辑电平时,第L个切换单元分别导通第一及第二输入端至第一及第二输出端,且当所述切换控制信号的第L个位信号具有第二逻辑电平时,第L个切换单元分别导通第一及第二输入端至第二及第一输出端,这里1≤L≤m,
其中,所述选择控制信号具有m位,当所述选择控制信号的第L个位信号具有第一逻辑电平时,第L个多任务器选择第一输入端的位线,且当所述选择控制信号的第L个位信号具有第二逻辑电平时,第L个多任务器选择第二输入端的位线,这里1≤L≤m。
2.如权利要求1所述的修复模块,其中,所述内存为静态随机存取内存。
3.一种修复装置,适于内存,所述修复装置包括n个迭接的修复模块,用以通过m位总线修复n条位线,这里m≥n,其中第k个修复模块,1≤k≤n,包括:
译码单元,依据n条位线中其中之一的索引值,产生切换控制信号和选择控制信号;
多个切换单元,各切换单元具有第一输入端、第二输入端、第一输出端及第二输出端,第1个切换单元的第一输入端及第二输入端分别耦接第1条位线及第k个虚拟线,第i个切换单元中的第一输入端及第二输入端分别耦接于第i条位线及第i-1个切换单元中的第一输出端,这里2≤i≤m,其中各切换单元依据所述切换控制信号,分别导通第一输入端及第二输入端至第一输出端及第二输出端,或者分别导通第一输入端及第二输入端至第二输出端及第一输出端;以及
多个多任务器,各多任务器具有第一输入端、第二输入端,第j个多任务器的第一输入端及第二输入端分别耦接第j+1个切换单元的第二输出端及第j个切换单元的第二输出端,这里1≤j≤m-1,第m个多任务器的第一输入端及第二输入端分别耦接第m个切换单元的第一输出端及第二输出端,其中各多任务器依据所述选择控制信号,选择第一输入端的位线或是第二输入端的位线来进行信号传输;
其中,除了第1个修复模块耦接所述内存的m位总线及第1条虚拟线之外,第k个修复模块耦接第k-1个修复模块的m位总线及第k条虚拟线,
其中,所述切换控制信号具有m位,当所述切换控制信号的第L个位信号具有第一逻辑电平时,第L个切换单元分别导通第一输入端及第二输入端至第一输出端及第二输出端,且当所述切换控制信号的第L个位信号具有第二逻辑电平时,第L个切换单元分别导通第一输入端及第二输入端至第二输出端及第一输出端,这里1≤L≤m,
其中,所述选择控制信号具有m位,当所述选择控制信号的第L个位控制信号具有第一逻辑电平时,第L个多任务器选择第一输入端的位线,且当所述选择控制信号的第L个位信号具有第二逻辑电平时,第L个多任务器选择第二输入端的位线,这里1≤L≤m,
其中,第1个修复模块的其第一输入端耦接该m位总线,其第二输入端耦接第1条虚拟线,其输出端耦接下一个修复模块的第一输入端,第h个修复模块的其第一输入端耦接其前一个修复模块的输出端,其第二输入端耦接第h条虚拟线,其输出端耦接下一个修复模块的第一输入端,第n个修复模块的其第一输入端耦接其前一个修复模块的输出端,其第二输入端耦接第n条虚拟线,其输出端耦接该m位总线,1≤h≤n。
4.如权利要求3所述的修复装置,其中,所述内存为静态随机存取内存。
5.一种修复方法,适于内存,其通过m位总线和多个切换单元修复n条位线的其中之一,这里m≥n,包括:
依据n条位线的其中之一的索引值,产生切换控制信号及选择控制信号,其中所述切换控制信号及该选择控制信号具有m位,依据所述切换控制信号,将虚拟线逐一从第1条位线位移至n条位线之一,以取代n条位线中的该条位线;以及
依据所述选择控制信号,选择所述虚拟线来进行信号传输,
其中该多个切换单元中的各切换单元具有第一输入端、第二输入端、第一输出端及第二输出端,第1个切换单元的第一输入端及第二输入端分别耦接第1条位线及虚拟线,第i个切换单元第一输入端及第二输入端分别耦接第i条位线及第i-1个切换单元的第一输出端,这里2≤i≤m,其中各切换单元依据所述切换控制信号,分别导通第一输入端及第二输入端至第一输出端及第二输出端,或者分别导通第一输入端及第二输入端至第二输出端及第一输出端。
6.如权利要求5所述的修复方法,其中,当所述切换控制信号的第L个位信号具有第一逻辑电平时,则切换所述虚拟线至第L条位线,且当所述切换控制信号的第L个位信号具有第二逻辑电平时,则不切换所述虚拟线,其中1≤L≤m。
7.如权利要求5所述的修复方法,其中,当所述选择控制信号的第L个位信号具有第一逻辑电平时,则选择第L条位线作为输出,且当所述选择控制信号具有第二逻辑电平时,则选择所述虚拟线,其中1≤L≤m。
8.如权利要求5所述的修复方法,其中,所述内存为静态随机存取内存。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/126,231 | 2008-05-23 | ||
US12/126,231 US7788528B2 (en) | 2008-05-23 | 2008-05-23 | Repair module for memory, repair device using the same and method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101667462A CN101667462A (zh) | 2010-03-10 |
CN101667462B true CN101667462B (zh) | 2014-05-14 |
Family
ID=41342968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910134517.9A Expired - Fee Related CN101667462B (zh) | 2008-05-23 | 2009-04-17 | 适于内存的修复模块,使用其的修复装置及其修复方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7788528B2 (zh) |
CN (1) | CN101667462B (zh) |
TW (1) | TWI354997B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8867286B2 (en) * | 2011-12-20 | 2014-10-21 | Industrial Technology Research Institute | Repairable multi-layer memory chip stack and method thereof |
US9727409B2 (en) | 2014-06-17 | 2017-08-08 | Samsung Electronics Co., Ltd. | Device and system including adaptive repair circuit |
TWI657459B (zh) * | 2017-09-18 | 2019-04-21 | 塞席爾商塔普思科技公司 | 記憶體位元級的修復方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5051957A (en) * | 1990-01-03 | 1991-09-24 | Matsushita Electric Industrial Co., Ltd. | Sense amplifier circuit for large-capacity semiconductor memory |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05314788A (ja) * | 1992-05-07 | 1993-11-26 | Mitsubishi Electric Corp | リダンダンシ回路 |
US6580653B2 (en) * | 2001-02-19 | 2003-06-17 | Ricoh Company Ltd. | Current saving semiconductor memory and method |
JP2006127460A (ja) * | 2004-06-09 | 2006-05-18 | Renesas Technology Corp | 半導体装置、半導体信号処理装置、およびクロスバースイッチ |
KR100557712B1 (ko) * | 2004-11-10 | 2006-03-07 | 삼성전자주식회사 | 반도체 메모리의 리페어 방법 및 장치 |
-
2008
- 2008-05-23 US US12/126,231 patent/US7788528B2/en not_active Expired - Fee Related
- 2008-08-01 TW TW097129280A patent/TWI354997B/zh not_active IP Right Cessation
-
2009
- 2009-04-17 CN CN200910134517.9A patent/CN101667462B/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5051957A (en) * | 1990-01-03 | 1991-09-24 | Matsushita Electric Industrial Co., Ltd. | Sense amplifier circuit for large-capacity semiconductor memory |
Also Published As
Publication number | Publication date |
---|---|
TW200949842A (en) | 2009-12-01 |
US7788528B2 (en) | 2010-08-31 |
TWI354997B (en) | 2011-12-21 |
CN101667462A (zh) | 2010-03-10 |
US20090292946A1 (en) | 2009-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11488645B2 (en) | Methods for reading data from a storage buffer including delaying activation of a column select | |
US7808825B2 (en) | Non-volatile memory device and method of programming the same | |
US20050285862A1 (en) | Semiconductor device and semiconductor signal processing apparatus | |
US6275921B1 (en) | Data processing device to compress and decompress VLIW instructions by selectively storing non-branch NOP instructions | |
US8477547B2 (en) | Semiconductor memory device and method of operating the same | |
EP0096782A2 (en) | Online realignment of memory faults | |
CN101326504A (zh) | 存储器访问请求仲裁 | |
US20030037209A1 (en) | Memory engine for the inspection and manipulation of data | |
US20230400997A1 (en) | Memory apparatus embedded with computing function and operation method thereof | |
CN103370746B (zh) | 存储器及编程存储器的方法 | |
CN101667462B (zh) | 适于内存的修复模块,使用其的修复装置及其修复方法 | |
US8015460B2 (en) | Test mode for parallel load of address dependent data to enable loading of desired data backgrounds | |
CN105590648B (zh) | 存储器读取方法以及数字存储器装置 | |
US20070047308A1 (en) | Memory controller, flash memory system and control method for flash memory | |
CN103650055A (zh) | 记录数据的方法、存储器、和在存储器中进行记录的系统 | |
CN111611112A (zh) | 一种存算一体芯片以及提高存算一体芯片良率的方法 | |
EP1066617A1 (en) | Internal row sequencer for reducing bandwidth and peak current requirements in a display driver circuit | |
CN103594110A (zh) | 替代双端口静态存储器的存储器结构 | |
US7038965B2 (en) | Pointer generator for stack | |
US6510480B1 (en) | Data transfer circuit and data processing method using data transfer circuit for handling interruption processing | |
US20240221859A1 (en) | Digital verify failbit count (vfc) circuit | |
US20220300388A1 (en) | Method and system for repairing memory device | |
CN100353550C (zh) | 集成电路设备及用于该设备的系统 | |
JP2013069375A (ja) | データ生成装置 | |
CN117033270B (zh) | 一种芯片、设备以及数据处理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140514 Termination date: 20210417 |
|
CF01 | Termination of patent right due to non-payment of annual fee |