CN1200516C - 负电压电平转换电路 - Google Patents
负电压电平转换电路 Download PDFInfo
- Publication number
- CN1200516C CN1200516C CN 03156368 CN03156368A CN1200516C CN 1200516 C CN1200516 C CN 1200516C CN 03156368 CN03156368 CN 03156368 CN 03156368 A CN03156368 A CN 03156368A CN 1200516 C CN1200516 C CN 1200516C
- Authority
- CN
- China
- Prior art keywords
- output
- inverter
- voltage
- input
- negative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 32
- 230000005540 biological transmission Effects 0.000 claims description 4
- 238000013461 design Methods 0.000 abstract description 2
- 238000012545 processing Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 5
- 239000002784 hot electron Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Logic Circuits (AREA)
Abstract
负电压电平转换电路属于混合信号处理集成电路和不挥发存储器电路设计技术领域。其特征是，含有：两个分别由PMOS管和NMOS管构成的反相器，这两个反相器的输入端和输出端彼此连接构成输出电压的正反馈通道，输出正高压由其中一个反相器的PMOS管传输，负低压由NMOS管传输，该正反馈通道加快了电平转换的速度；一个工作在输入电压下的CMOS反相器，使其两边的支路电流不对称，而减小了转换需要的功耗；两个反相器的初始输入电压由两个栅极接地的PMOS管确定。本发明电平转换速度快，输入电压降低时仍能正常工作，增加了缩小晶体管尺寸的能力。
Description
技术领域
负电压电平转换电路涉及到混合信号处理集成电路和不挥发存储器电路设计技术领域。
背景技术
目前，在不挥发性存储器中，快闪存储器(Flash Memory)以其高编程速度、高集成度和优越的性能迅速得到发展。1984年Masuoka等首次提出快闪存储器的概念，即通过按块(sector)擦除按位写编程来实现了快闪擦除的高速度，并消除了EEPROM(ErasableProgrammable Read-only memory：可擦可编程只读存储器)中必需的选择管。
图1是一个传统快闪存储器单元的剖视图，它为由多晶硅浮栅103(Floating Gate)和控制栅101(Control Gate)组成的叠栅结构。在p型半导体衬底上，在源极区105注入形成的n+结构；在漏极区107注入形成的n+结构。浮栅103位于源极区105和。漏极区107之间的P型衬底106的上方。同时浮栅103和衬底106之间用绝缘层104隔离。在控制栅101和浮栅103之间用绝缘层102隔离。这种叠栅结构，从控制栅101看到的存储单元的阈值电压，会跟随浮栅103中电子的多少的变化而变化。
图2是传统NOR型快闪存储器的局部阵列结构示意图。存储单元的控制栅101接在相应的字线WL0-WL3上，存储单元的漏极107接在相应的位线LB0-LB3上，一个块中所有存储单元的源极105都接在同一根源线VS上。
表1是当存储器编程，读取，擦除所需要加在字线，位线，源线上的典型电压。
| 操作 | Vg | Vd | Vs | Vb |
| 读 | 3V/0V | 1.0V/-- | 0V | 0V |
| 编程 | 10V/0V | 6.5V/0V | 0V | 0V |
| 擦除 | -8V/0V | float | 6.5V | 0V |
表1
传统采用漏极沟道热电子(Channel Hot Electron)注入来执行写入(Write或者Program)操作，采用Fowler-Nordheim(简称F-N)隧穿效应穿透到源极来进行擦除(Erase)操作。在采用沟道热电子注入进行写入操作的过程中，漏极105加一4伏～6伏的电压，控制栅101加一8伏～12伏的电压，源极107及衬底106接地。在漏极105和控制栅101电压共同作用下，沟道中产生的热电子可以穿透隧穿氧化层注入到浮栅103中，从而实现写入操作。在采用F-N隧穿效应穿透到源极107的过程中，漏极105浮空，源极107加一个4伏～6伏的电压，控制栅101加一负6伏～负10伏的电压。
由此可见，当对存储器进行不同操作时，需要在存储单元的控制栅，源极，漏极，加上相应的电压。因此在不挥发性存储器中，就需要一个能够把输入电压转换为不同操作所需要的正高压或者负高压的电路。
图3是一个传统的负高压电平转换电路。当输入端B为高电平VDD的时候，高压PMOS晶体管402截止，反相器I401的输出端Bb为0V，所以高压PMOS晶体管403导通，out被上拉为VDD。由于高压NMOS晶体管400的栅极out为VDD，此时高压NMOS晶体管400导通，所以节点outb就被下拉为负高压VNH。对于高压NMOS晶体管401，由于其栅极被下拉为VNH，所以高压NMOS晶体管401关断。当输入端B为低电平0V的时候，高压PMOS晶体管402导通，outb被上拉为VDD，此时高压NMOS晶体管401导通，同时反相器I401的输出端Bb为VDD，所以高压PMOS晶体管403截止，输出端out就被下拉为负高压VNH。高压NMOS晶体管400的栅极out由于被下拉为VNH，所以高压NMOS晶体管400关断。因此，当输入端B在低电平0V和高电平VDD变化时，输出端out相应的在负高压VNH和电源VDD之间切换，从而完成了对输入电平的转换。
对于图3所示的传统负电压电平转换电路来说，输出端out为高电平VDD的时候，由于高压PMOS晶体管403的栅极Bb为0V，所以对于高压PMOS晶体管403来说，Vgs403-Vt403＝VDD-|VtMP403|。当电源电压VDD降低时，高压PMOS晶体管403的导通能力也将相应的降低，因而输出高电平驱动能力也会下降，最终将影响该电路的电平转换速度。因此对于传统的负高压电平转换电路，当电源电压下降后，将会出现较大的转换功耗。进一步试验说明对于传统的负高压电平转换电路，只有在电源电压不降低的情况下，才能保证电路正常能够工作，这也就限制了高压晶体管尺寸的缩小能力，增加了制造工艺的复杂性。
经检索，在现有的专利文献和非专利文献中没有公开与本发明所提出的负电压电平转换电路相同或相似的电路。
发明内容
本发明的目的就是提出一种电平转换速度快，转换功耗小，当电源电压下降时，仍然能够正常工作的负电压电平转换电路。
本发明所提出的负电压电平转换电路含有：
CMOS反相器(507)：其输入端连接输入电压；
第一个反相器：由第一PMOS管(504)和第一NMOS管(501)构成，连接在CMOS反相器(507)的输入端和负高压输入端之间；
第二个反相器：由第二PMOS管(503)和第二NMOS管(502)构成，连接在CMOS反相器(507)的输出端和负高压输入端之间，其输出端是所述负电压电平转换电路的输出端；该输出端输出的高电平是由所述第二PMOS管(503)传输的，该输出端输出的低电平是由所述第二NMOS管(502)传输的；
所述第一个反相器的输入端连接第二个反相器的输出端，第一个反相器的输出端连接第二个反相器的输入端，使第一个反相器和第二个反相器成为输出电压的正反馈通道；在CMOS反相器(507)的输入端和第一个反相器的输出端之间连接栅极接地的第三PMOS管(505)，以提供第二个反相器的初始电压；在CMOS反相器(507)的输出端和第二个反相器的输出端之间连接栅极接地的第四PMOS管(506)，以提供第一个反相器的初始电压。
实验证明，本发明所提出的负电压电平转换电路，电平转换速度快，功耗小，当电源电压下降时，仍然能够正常工作。
附图说明
图1，是一个传统快闪存储器单元的剖视图；
图2，传统NOR型快闪存储器的局部阵列结构示意图；
图3，传统的负高压电平转换电路；
图4，本发明提出的负电压电平转换电路；
图5，本发明提出的负电压电平中转换电路晶体管的剖视图。
具体实施方式
结合附图说明本发明的具体实施方式。
图4是本发明提出的负电压电平转换电路，由高压PMOS晶体管503～506，高压NMOS晶体管501，502和一个工作于VDD电压下的CMOS反相器507组成。
高压PMOS晶体管504的漏极接节点outb(NMOS管501的漏极)，栅极接在输出节点out上(NMOS管502的漏极)，源极接在输入端A上。高压PMOS晶体管505的漏极接节点outb，栅极固定接地，源极接在输入端A上。高压PMOS晶体管503的漏极接输出节点out，栅极接在节点outb上，源极接在反相器507的输出端B上。高压PMOS晶体管506的漏极接输出端out，栅极固定接地，源极接在反相器507的输出端B上。高压NMOS晶体管501的漏极接节点outb，栅极接输出节点out，源极接负电压VNH。高压NMOS晶体管502的漏极接输出端out，栅极接节点outb，源极接负电压VNH。
高压NMOS晶体管501和高压PMOS晶体管504的漏极相连，栅极相连，构成第一个反相器，这个反相器的输入接节点out，输出是outb，节点outb输出的高电平是A点电平，低电平是VNH。高压NMOS晶体管502和高压PMOS晶体管503构成第二个反相器，其输入接节点outb，输出是out，节点out输出的高电平是B点电平，低电平是VNH。由于A和B是互反的信号，所以这两个反相器并没有构成锁存器。
本发明所提出负电压电平转换电路具有以下特点：其初始态是通过栅极接地的高压PMOS晶体管(505，506)来确定，由高压NMOS晶体管501和高压PMOS晶体管504，以及高压NMOS晶体管502和高压PMOS晶体管503所构成的两个反相器，形成了正反馈通道，使得负高压电平转换电路的转换速度大大提高，尤其是输出的高电平VDD是通过栅极接负高压VNH的高压PMOS晶体管503来传输的，增大了负高压电平转换电路在输出高电平VDD时的驱动负载能力，从而提高了转换速度；在本负高压电平转换电路中CMOS反相器507连接在PMOS管503和504的源极之间，使左右两条支路的电源不对称，一边为高电平，另一边为低电平，由于低电平的一边所需要的驱动电流较小，从而使整个负高压电平转换电路在电平转换时所需要的驱动电流大大减小，因此在输入电压降低的时候，电路仍然能正常工作。这样就能够减小晶体管的尺寸，从而减小芯片的尺寸。
下面介绍本发明所提出的负电压电平转换电路的工作方式。
当输入端A为高电平(VDD)时，反相器507的输出端B就变为低电平0伏。起初始化作用的高压PMOS晶体管505的栅极接地，由于Vgs505-Vtp505＝VDD-|Vtp505|较低，所以高压PMOS晶体管505弱导通，当节点outb被上拉到高于VNH+Vtn502时，由于反相器507的输出端B为0V，所以输出端out一定低于0伏。这时高压PMOS晶体管504，由于其栅极out低于0伏，所以导通能力加大，节点outb将再被上拉。通过这一系列的正反馈，当outb被上拉为0伏时，由于高压NMOS晶体管502的栅极为0伏，所以高压NMOS晶体管502完全导通，而高压PMOS晶体管503由于其源端B为0伏，栅极outb等于0伏，所以高压PMOS晶体管503关断，因此负电压VNH通过高压NMOS晶体管502传到输出端out。这时，对于高压PMOS晶体管504来说，源极A为VDD，栅极out为负电压VNH，此时Vgs504-Vtp504＝VDD+| VNH|-|Vtp504|很大，所以高压PMOS晶体管504完全导通，而由于高压NMOS晶体管501的栅极out为VNH，所以高压NMOS晶体管501关断，所以节点outb将被快速上拉为VDD，进一步减小了高压NMOS晶体管502的导通电阻，加快了输出端out下降到负电压VNH的速度。
当输入端A为低电平(0伏)时，反相器507的输出端B就变为VDD。起初始化作用的高压PMOS晶体管506的栅极接地，由于Vgs506-Vtp506＝VDD-|Vtp506|较低，所以高压PMOS晶体管506弱导通，当输出端out被上拉到高于VNH+Vtn501时，由于输入端A为0V，所以节点outb一定低于0伏。这时高压PMOS晶体管503，由于其栅极outb低于0伏，所以导通能力加大，节点out将通过高压PMOS晶体管503再被上拉。通过这一系列的正反馈，当输出端out被上拉为0伏时，由于高压NMOS晶体管501的栅极为0伏且源极为一个负高压VNH，所以高压NMOS晶体管501完全导通，而高压PMOS晶体管504由于其源端A为0伏，栅极out等于0伏，所以高压PMOS晶体管504关断，因此负电压VNH通过高压NMOS晶体管501传到节点outb。这时，对于高压PMOS晶体管503来说，源极B为VDD，栅极outb为负电压VNH，此时Vgs503-Vtp503＝VDD+|VNH|-|Vtp503|很大，所以高压PMOS晶体管503完全导通，而由于高压NMOS晶体管503的栅极outb为VNH，所以高压NMOS晶体管502关断，所以输出端out将被快速上拉为VDD，加快了输出端out上升到正电压VDD的速度。
当输入端A由低电平0伏变为高电平VDD，或由高电平VDD变为低电平0伏时，该负电压电平转换电路在瞬态转换过程中通过以下特点，达到其较快的工作速度，以及减小转换功耗的。
当输入端A由低电平0伏变为高电平VDD时，反相器507的输出端B从高电平VDD变为0伏。此时栅极和源极都接地0伏，漏极out为VDD的高压PMOS晶体管506开启；由于栅极为负电压VNH，源极B为地0伏，所以高压PMOS晶体管503强导通；高压NMOS晶体管502的栅极outb由原来的VNH被上拉到VNH+Vtn502，所以高压NMOS晶体管502弱开启。这三个晶体管(502，503，506)将输出端out由原来的VDD快速泄放到低电平0V。
节点outb将由栅极都接地0伏，源极都接高电平VDD的高压PMOS晶体管504，505同时上拉。节点outb只需被上拉到负电压1/2VNH时，由高压PMOS晶体管503和高压NMOS晶体管502组成的反相器就会翻转。加在由高压PMOS晶体管503和高压NMOS晶体管502组成的反相器两端的电压是|VNH|，所以瞬态转换电流较小，转换的功耗也较小。
当输出端out变为负电压时，高压PMOS晶体管504导通电阻变小，节点outb将被快速上拉，由于高压NMOS晶体管502，输出端out将会再次被下拉。从而形成一个正反馈过程。节点outb只需被上拉到-|Vt503|时，高压PMOS晶体管503就会截止。从而减小了转换所需时间。
当输入端A由高电平VDD变为低电平0伏时，过程则刚好相反。
如图5所示，由于引入了负电压VNH，对于P型衬底600来说，就需要加入深N阱601来隔离负压。所以高压NMOS晶体管501、502需要放于被深N阱隔离的P阱602中。高压PMOS晶体管503～506放于深N阱601中。
如上所述，本发明提供的负电压电平转换电路电平转换速度快，转换功耗小，具有在低电压条件下的工作能力，能够大大减小高压晶体管需要承受的电压，从而提高了高压晶体管的缩小能力，增大了芯片的集成度，简化了工艺的复杂性。
Claims (1)
1、负电压电平转换电路，其特征在于，含有
CMOS反相器(507)：其输入端连接输入电压；
第一个反相器：由第一PMOS管(504)和第一NMOS管(501)构成，连接在CMOS反相器(507)的输入端和负高压输入端之间；
第二个反相器：由第二PMOS管(503)和第二NMOS管(502)构成，连接在CMOS反相器(507)的输出端和负高压输入端之间，其输出端是所述负电压电平转换电路的输出端；该输出端输出的高电平是由所述第二PMOS管(503)传输的，该输出端输出的低电平是由所述第二NMOS管(502)传输的；
所述第一个反相器的输入端连接第二个反相器的输出端，第一个反相器的输出端连接第二个反相器的输入端，使第一个反相器和第二个反相器成为输出电压的正反馈通道；在CMOS反相器(507)的输入端和第一个反相器的输出端之间连接栅极接地的第三PMOS管(505)，以提供第二个反相器的初始电压；在CMOS反相器(507)的输出端和第二个反相器的输出端之间连接栅极接地的第四PMOS管(506)，以提供第一个反相器的初始电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 03156368 CN1200516C (zh) | 2003-09-05 | 2003-09-05 | 负电压电平转换电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 03156368 CN1200516C (zh) | 2003-09-05 | 2003-09-05 | 负电压电平转换电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1490933A CN1490933A (zh) | 2004-04-21 |
| CN1200516C true CN1200516C (zh) | 2005-05-04 |
Family
ID=34156923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 03156368 Expired - Fee Related CN1200516C (zh) | 2003-09-05 | 2003-09-05 | 负电压电平转换电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1200516C (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101764605B (zh) * | 2008-12-23 | 2011-11-30 | 北京芯技佳易微电子科技有限公司 | 负电压电平切换电路 |
| CN101814912B (zh) * | 2009-02-25 | 2012-01-04 | 北京兆易创新科技有限公司 | 一种负电压电平转换电路 |
| CN102957415B (zh) * | 2011-08-29 | 2017-04-12 | 中兴通讯股份有限公司 | 一种电平转换的方法及系统 |
| CN102355127B (zh) * | 2011-09-28 | 2016-08-03 | 上海华虹宏力半导体制造有限公司 | 电荷泵电路 |
| CN104318957B (zh) * | 2014-10-24 | 2017-07-18 | 中国人民解放军国防科学技术大学 | 一种电平转换器 |
| CN104639151A (zh) * | 2014-12-23 | 2015-05-20 | 苏州宽温电子科技有限公司 | 一种正高压电平转换电路 |
| KR101794997B1 (ko) * | 2016-07-26 | 2017-11-08 | 현대오트론 주식회사 | 절연 게이트 드라이버 및 그를 포함하는 전력 소자 구동 시스템 |
| CN112187253B (zh) * | 2020-11-05 | 2022-12-02 | 安徽大学 | 低功耗的强锁存结构电平转换器电路 |
| CN112671393A (zh) * | 2020-12-29 | 2021-04-16 | 成都锐成芯微科技股份有限公司 | 电平转换电路 |
-
2003
- 2003-09-05 CN CN 03156368 patent/CN1200516C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1490933A (zh) | 2004-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102270984B (zh) | 一种正高压电平转换电路 | |
| CN1124616C (zh) | 非易失性半导体存储器 | |
| CN1200516C (zh) | 负电压电平转换电路 | |
| CN1755833A (zh) | 用于在低电源电压操作中产生电压参考的浮动栅极模拟电压电平移位电路和方法 | |
| CN1146921C (zh) | 用于可编程逻辑的可编程非易失双向开关 | |
| CN1153223C (zh) | 闪速存储器阵列中的页式擦除 | |
| CN1689115A (zh) | 使用nmos和pmos行解码方案带页面方式擦除的闪存体系结构 | |
| CN1277314C (zh) | 互补非易失性存储电路 | |
| DE102010000477A1 (de) | System und Verfahren zur Bitleitungssteuerung | |
| CN1329396A (zh) | 半导体集成电路、逻辑运算电路和触发器 | |
| US6952369B2 (en) | Method for operating a NAND-array memory module composed of P-type memory cells | |
| CN1825487A (zh) | 非挥发性存储器单元 | |
| ITMI980638A1 (it) | Circuito di commutazione con tensione di uscita variabile fra una tensione di riferimento ed una tensione negativa | |
| CN2720572Y (zh) | 四晶体管随机存取存储单元 | |
| CN101814912B (zh) | 一种负电压电平转换电路 | |
| CN101764605B (zh) | 负电压电平切换电路 | |
| CN101030581A (zh) | Eeprom | |
| US7598560B2 (en) | Hetero-bimos injection process for non-volatile flash memory | |
| US4317110A (en) | Multi-mode circuit | |
| CN106158022B (zh) | 一种用于共源架构嵌入式闪存的字线驱动电路及其方法 | |
| CN104733045A (zh) | 一种双位闪存存储器及其编程、擦除和读取方法 | |
| CN1187758C (zh) | 具有恒压电路的半导体存储器 | |
| CN1200515C (zh) | 负电压译码电路 | |
| CN203205074U (zh) | 一种非挥发性多次可编程存储器 | |
| US10964391B2 (en) | Programming circuit and programming method of flash memory and flash memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050504 Termination date: 20160905 |