CN1153223C - 闪速存储器阵列中的页式擦除 - Google Patents

闪速存储器阵列中的页式擦除 Download PDF

Info

Publication number
CN1153223C
CN1153223C CNB998039055A CN99803905A CN1153223C CN 1153223 C CN1153223 C CN 1153223C CN B998039055 A CNB998039055 A CN B998039055A CN 99803905 A CN99803905 A CN 99803905A CN 1153223 C CN1153223 C CN 1153223C
Authority
CN
China
Prior art keywords
flash memory
volts
voltage
channel mos
bias voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB998039055A
Other languages
English (en)
Other versions
CN1292924A (zh
Inventor
A
A·古普塔
S·J·舒曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Corp
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Publication of CN1292924A publication Critical patent/CN1292924A/zh
Application granted granted Critical
Publication of CN1153223C publication Critical patent/CN1153223C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups

Abstract

在闪速存储器阵列的扇区中提供PAGE ERASE(页式擦除)和MULTI PAGE ERASE(多页式擦除)工作方式。在PAGE ERASE和MULTI PAGE ERASE工作方式下，给被选中进行擦除的一行或各行中的闪速存储单元的栅极施加约-10伏的最佳隧道贯穿电压，而把连接到闪速存储单元漏极的位线驱动到约6.5伏的最佳电压。为了减少对不被选中的各行上闪速存储单元的不希望有的擦除，给不被选中的各行上的闪速存储单元的栅极施加约1至2伏的最佳偏置电压。

Description

闪速存储器阵列中的页式擦除
技术领域
本发明涉及闪速存储器阵列中的擦除方式。更详细地说，本发明涉及闪速存储器阵列中的页擦除方式和多页擦除方式。
背景技术
在传统的闪速存储器阵列中，闪速存储器阵列通常排列成字线和位线的矩阵，以形成交点，闪速存储单元就以本专业技术人员熟知的方式处在交点上。对闪速存储器阵列中的存储单元可以执行的操作是READ(读出)，PROGRAM(编程)和ERASE(擦除)。
PROGRAM操作往往通过以下方法进行：把连接到闪速存储单元漏区的选中的位线驱动到第一电压，并把连接到选中的字线的闪速存储单元的栅极驱动到较高电压，以便以本专业技术人员熟知的方法进行热电子注入。
ERASE操作是通过把闪速存储单元的栅极驱动到一个远小于位线上电压的电压来进行的。这样做时，电子以本专业技术人员熟知的方式隧道贯穿(tunnel off)闪速存储单元的浮动栅极。对于传统的闪速存储器阵列，已知或者一次擦除整个闪速存储器阵列，称为BULK ERASE(整体擦除)，或者一次擦除闪速存储器阵列的一个扇区，称为SECTOR ERASE(扇区擦除)。闪速存储器阵列BULK ERASE的一个例子可在题为“一个90毫微秒100K擦除-编程周期兆位闪速存储器”1989 IEEE International Solid StateCircuits Conference，140和141页，1989年二月的一文中找到。SECTORERASE操作的例子可从题为“极省电的(DEEP-POWER-DOWN)55毫微秒0.35微米仅5伏16M(兆)闪速存储器”1996 IEEE International Solid-StateCircuits Conference，44和45页1996年二月的一文中找到。
之所以把ERASE操作或者限于SECTOR或者限于BULK ERASE，是考虑到这样一个事实，即当单独一行被选中来擦除时，有可能未被选中行的闪速存储单元的浮动栅极上存储的数值会由于出现不希望有的隧道贯穿而受影响。
发明内容
因而，本发明的一个目的是提供一种擦除方式，其中可以擦除一个扇区中的单独一行或一个扇区中的多行，而同时减小对未被选中的扇区中的闪速存储单元的干扰现象。
按照本发明的第一方面，为闪速存储器阵列中的扇区提供PAGEERASE(页擦除)操作方式。在PAGE ERASE操作方式中，把约-10伏的最佳隧道贯穿电位加在被选中进行PAGE ERASE的行上的闪速存储单元的栅极，而连接到闪速存储单元的漏极的位线则被驱动到约6.5伏的最佳电压。为了减小选中行以外的各行中存储单元出现不希望有的擦除，在选中行以外的各行中所有的闪速存储单元的栅极上都施加约1至2伏最佳偏置电压。
按照本发明的第二方面，提供MULTI PAGE ERASE(多页擦除)方式。在MULTI PAGE ERASE方式下，把一个扇区中的各行划分成组，一个组中可以有多于一行被选中进行擦除或不同组中可以有相应的多行被选中进行擦除。在MULTI PAGE ERASE方式下，给被选中进行擦除的各行中的闪速存储单元的栅极施加约-10伏的最佳隧道效应电压，而把连接到闪速存储单元漏极的位线驱动到约6.5伏的最佳电压。为了减小不被选中的各行上闪速存储单元出现不希望有的擦除，给不被选中进行擦除的各行上的闪速存储单元的栅极施加约1-2伏的最佳偏置电压。
按照本发明的一种用于对闪速存储器阵列的一个扇区中的一行存储单元执行擦除操作的方法，它包括以下步骤：将一个第一偏置电压加到所述扇区中所述一行上的每一个存储单元的控制栅极，其中所述第一偏置电压是负电压；将一个第二偏置电压加到所述扇区中除所述一行外的所有行上的每一个存储单元的控制栅极，其中所述第二偏置电压是正电压；以及，将一个位线电位加在所述闪速存储器阵列的所述扇区中的每一条位线上，该位线电位所具有的幅度使得在所述一行的所述存储单元中发生来自浮动栅极的隧道贯穿，并且使得除所述一行外的所有行的所述存储单元中不发生来自浮动栅极的隧道贯穿，其中所述位线电位是一个大于所述第二偏置电位的电压。
在按照本发明的执行擦除操作的方法中，所述闪速存储器阵列还包括一个字线泵，该字线泵在操作上耦合到所述字线，并且施加所述第一偏置电压的操作由所述字线泵执行。
在按照本发明的执行擦除操作的方法中，所述第二偏置电压不超过Vcc。
在按照本发明的执行擦除操作的方法中，所述第一偏置电压处在约-15伏至约-4伏之间，所述第二偏置电压为约1伏至约5伏，而所述位线电位为约5伏至10伏。
在按照本发明的执行擦除操作的方法中，还包括使公共源极节点浮动的操作。
附图说明
图1举例说明按照本发明的闪速存储器阵列的方框图；
图2举例说明图1中按照本发明的闪速存储器阵列中一个扇区的一部分的简明线路图；
图3举例说明一个信号表，所述信号在按照本发明的闪速存储器阵列的READ，PROGRAM和PAGE ERASE方式期间加到示于图2中的扇区的各元件上：以及
图4举例说明适合于按照本发明使用的可变基准发生电路的简明线路图。
具体实施方式
本专业的技术人员将会理解，以下对本发明的描述只是示范性的，而绝非限制性的。对本专业的技术人员而言，不难想象本发明的其他实施例。
在图1中，举例说明了按照本发明的闪速存储器阵列10。闪速存储器阵列10具有M行，其中每一行有N字节。闪速存储器阵列10中M行中的每一行一般都称作存储器的一页。在数据闪速存储器阵列10中，M行以本专业技术人员熟知的方式分成扇区或块。下面将指出，包括在闪速存储器阵列10的一个扇区中的行数一般是设计选择的问题，另外，可以把整个闪速存储器阵列10看作是一个扇区。在4兆字节闪速存储器阵列的最佳实施例中，2048行(或页)，每一行264字节，分成4个扇区，各含有512行。
如上所述，可以在闪速存储器阵列中的存储单元上执行的操作一般有3种。这3种操作是READ，PROGRAM和ERASE。先有技术已知一次擦除整个闪速存储器阵列，称为BULK ERASE，和一次擦除整个扇区，称为SECTORERASE。按照本发明，可以在一个扇区中的单独一行上执行擦除，称为PAGEERASE或在一个扇区中的多个页上执行擦除，称为MULTI PAGE ERASE。
现翻到图2，其中举例说明按照本发明的扇区12中的一部分14。在扇区12的这部分14中，行20分成K组，其中K组中的每一组都有J行。在上述4兆字节闪速存储器阵列的最佳实施例中，该扇区的512行分成64组，其中64组中的每一组各包括8行。在扇区12的部分14中，第一组20-1直至20-J各行表示为组1，最后一组的10-1直至20-J行表示为组K。
正如本专业技术人员都很理解的，闪速存储器阵列10中20-1直至20-J各行中的每一行都是字线。20-1直至20-J各行中的每一条字线都与位线形成交点。通常，闪速存储器阵列10中位线的数目等于行20中的字数乘以每一个字的位数。例如，在上述4兆字节闪速存储器阵列的最佳实施例中，每一行有264字，而每一个字8位。结果，闪速存储器阵列10有2112条位线。在扇区12的部分14中，只画出一条位线22用于举例说明的目的。
位于字线20和位线22之间交点处的是闪速存储单元24。这里将不再描述闪速存储单元具体的实施例，以免使本公开变得过于复杂，从而使本发明变得模糊不清。适合于按照本发明使用的闪速存储单元在1986年5月30提交的并转让给与本发明相同的受让人的美国专利No.4,783,766中已有描述，此专利包括在此作参考。
连接到每一条字线20一端的是一对N沟道MOS(金属氧化物半导体)晶体管26-1和26-2。在每一对N沟道MOS晶体管26-1和26-2中，第一N沟道MOS晶体管26-1的漏极连接到行选择电位Xd，第二N沟道MOS晶体管26-2的源极连接到栅极偏置电位Vwg，第一N沟道MOS晶体管26-1和第二N沟道MOS晶体管26-2各自的源极和漏极连接到字线20。
每一个N沟道MOS晶体管26-1的栅极都连接到组选择信号Xs，而每一个N沟道MOS晶体管26-2的栅极都连接到由反相器28提供的组选择信号Xs的反信号Xs。应该指出，反相器28在Xs上提供一个电压电位，它比Xs上的电压或者高或者低一个要求的量。组选择信号Xs及其反信号Xs由解码器提供，它的实现都在本专业技术人员的知识范围之内，因而在此不再公开，以免使本公开变得过于复杂，而使本发明变得模糊不清。
对于每一个位于字线20和位线22交点上的闪速存储单元，闪速存储单元的漏极连接到位线22，闪速存储单元24的源极由阵列电源线30连接到阵列电源电压，而闪速存储单元24的栅极连接到字线20。对于每一条字线20，都有一个P沟道MOS隔离通过晶体管(isolation pass frasistor)32串联在每一对N沟道MOS晶体管26-1和26-2与位于字线20和位线22交点上的第一闪速存储单元24之间。连接到每一条字线20的位于P沟道MOS隔离通过晶体管32和设置在字线20和位线22交点上的第一闪速存储单元24的栅极之间的部分的，是通过字线泵线36连接到约-15伏至-4伏，最好-10伏的负电压电源的字线泵34。
现翻到图3，图中是一个简要说明一些信号的表，所述信号加在图2中示出的电路中的各个元件上，以实现按照本发明的闪速存储器阵列的READ，PROGRAM和ERASE方式。按照本发明，这里只描述ERASE操作过程中信号的施加情况。
为了选择特定的一行进行PAGE ERASE，通过组选择信号线Xs把Vcc电压加到包含被选择进行PAGE ERASE的行20-1至20-J的组中的N沟道MOS晶体管26-1的栅极，而通过组选择信号线的反信号线Xs把地电压(0伏)加到包含被选择进行PAGE ERASE的行20-1至20-J的组中的N沟道MOS晶体管26-2的栅极。对于具有被选择进行PAGE ERASE的行20-1至20-J的组以外各组中的行20-1至20-J，通过组选择信号线Xs把地电压(0伏)加到N沟道MOS晶体管26-1的栅极，而通过组选择信号线的反信号线Xs把Vcc电压加到N沟道MOS晶体管26-2的栅极。
当通过Xs和Xs组选择信号线施加所述电压时，地电压(0伏)将加到被选择进行PAGE ERASE的行20-1和20-J的N沟道MOS晶体管26-1的漏极，而范围约1伏至约5伏，而最好约1伏至约2伏的偏置电压将加到与被选择进行PAGE ERASE的行20-1至20-J处于同一组内但不被行选择信号Xd选择进行PAGE ERASE的行20-1至20-J的漏极。
地电压(0伏)还将加到非选择组中对应于选择行20-1至20-J的行20-1至20-J的N沟道MOS晶体管26-1的漏极，而范围在约1伏至约5伏、最好约1伏至约2伏的偏置电压还将加到对应于选择组中非选择行20-1至20-J的非选择的组中的行20-1至20-J的N沟道MOS晶体管26-1的漏极。
例如，当要选择的行20-1至20-J是组1中的行20-2时，地电压(0伏)将加到行20-2的N沟道MOS晶体管26-1的漏极，还加到组2至组K中行20-2的N沟道MOS晶体管26-1的漏极。另外，偏置电压将加到组1中行20-1，20-3至20-J所有各行的N沟道MOS晶体管26-1的漏极，还加到组2至组K中的所有行20-1，20-3至20-J的N沟道MOS晶体管26-1的漏极。
当通过组选择信号线Xs和Xs施加所述电压时，除了把信号加到N沟道MOS晶体管26-1的漏极上之外，范围在约1伏至约5伏、最好约1伏至约2伏的偏置电压通过信号线Vwg加到N沟道MOS晶体管26-2的源极。
当这些电压加到N沟道MOS晶体管26-1和26-2的栅极、N沟道MOS晶体管26-1的漏极和N沟道MOS晶体管26-2的源极时，P沟道MOS隔离通过晶体管32-1至32-j导通。
结果，地电压(0伏)将加到选择行20-1至20-J中的闪速存储单元24的栅极，而偏置电压将加到所有其他行20-1至20-J的闪速存储单元上。从以上讨论应该理解，对于包含选中行20-1至20-J的选中组1至组K，加到选中组中非选中行20-1至20-J的闪速存储单元24的栅极上的偏置电压是通过连接到N沟道MOS晶体管26-1的漏极的信号线Xd提供的，而对于非选中组1至组K中所有其他行20-1至20-J，加到闪速存储单元24的栅极上的偏置电压，是由通过Vwg信号线加到N沟道MOS晶体管26-2源极的电压提供的。
一旦地电压(0伏)加到选中行20-1至20-J上的闪速存储单元24的栅极，而范围在约1伏至约5伏、最好约1伏至约2伏的偏置电压加在所有其他闪速存储单元24的栅极，就把一个电压加在P沟道MOS隔离通过晶体管32-1至32-J的栅极，使得连接到选中行20-1至20-J的P沟道MOS隔离通过晶体管32-1至32-J由于栅-源电压而截止。由连接到选中行20-1至20-J的字线泵34把范围在约-15伏至约-4伏、最好在约-10伏的负电压加在选中的组1至组K中的选中行20-1至20-J。
为了避免使本公开变得过于复杂，从而使本发明变得模糊不清，这里将不再描述对本专业技术人员熟知的用来向选中行20-1至20-J提供负电压的字线泵34或其他装置的实现。适合于按照本发明使用的字线泵34的实现在转让给与本发明的相同的受认人的1982年2月8日提交的美国专利No.4,511,811和1985年2月8日提交的美国专利No.4,673,829中已有描述，所述专利附此作参考。
由于连接到选中行20-1至20-J的P沟道MOS隔离通过晶体管32-1至32-J已经截止，所以加在选中的行20-1至20-J中的闪速存储单元24的栅极的负电压将不使N沟道MOS晶体管对26-1和26-2暴露在负电压下。另外，通过首先把地电压、而不是把偏置电压加在选中行20-1至20-J上的闪速存储单元24的栅极，在向选中行20-1至20-J上的闪速存储单元24的栅极提供负电压的过程中，字线泵34消耗较少的能量和时间。
为了完成PAGE ERASE操作，位线22全都驱动到约5伏至约10伏、最好约6.5伏的正电压。结果，在浮动栅极和选中行20-1至20-J上的闪速存储单元24的漏极之间将以本专业技术人员熟知的方式出现隧道贯穿，以便对选中行20-1至20-J上的闪速存储单元24执行ERASE(擦除)，因为有约12伏至约20伏、最好约16.5伏的电位差加在选中行20-1至20-J上的闪速存储单元24的漏极和浮动栅极之间。
按照本发明，当约5伏至约10伏、最好约6.5伏的正电压加在位线22时，在所有非选中行20-1至20-J上的闪速存储单元24对隧道效应较不敏感，因为约1伏至约5伏、最好约1伏至约2伏的偏置电压已经加在所有非选中行20-1至20-J上的闪速存储单元24的栅极上。
从以上讨论应该理解，通过把地电压(0伏)加在多个选中行20-1至20-J上的每一个的N沟道MOS晶体管26-1的漏极上、以便把地电压(0伏)加在所有多个选中行20-1至20-J上的闪速存储单元24的栅极上，即可对选中组中的多个页执行MULTI PAGE ERASE。然后，选择连接到多个选中行20-1至20-J上的字线泵34，以便把约-15伏至约-4伏、最好约-10伏的负电压加在所有多个选中行20-1至20-J上的闪速存储单元24的栅极上。
当约5伏至约10伏，最好约6.5伏的正电压加在位线22，使得多个选中行20-1至20-J上的闪速存储单元24的浮动栅极和漏极之间以本专业技术人员熟知的方式出现隧道贯穿，以便ERASE(擦除)多个选中行20-1至20-J上的闪速存储单元24，因为约12伏至约20伏、最好16.5伏的电位差已经加在多个选中行20-1至20-J上的闪速存储单元24的漏极和浮动栅极之间。
现翻到图4，图中说明用来为READ，PROGRAM和ERASE方式提供行选择基准电压Xd的可变基准发生器电路40。在可变基准电位发生器电路40中，NAND(“与非”)门42具有多个输入端，它进行解码，判定一个组中的特定行20-1至20-J是否被选中。NAND门42的输出端连接到NOR(“或非”)门44的第一输入端、通过反相器48连接到NOR门46的第一输入端，还连接到NOR门50的第一输入端。
NOR门44的第二输入端连接到偏置使能线，后者在闪速存储器阵列处于ERASE方式时变HIGH(高)。NOR门46和50的第二输入端连接到偏置使能信号的反信号(complement)。NOR门44的输出端连接到NOR门52的第一输入端，NOR门52的第二输入端连接到偏置使能信号。NOR门44的输出还连接到N沟道MOS通过晶体管54的源极和N沟道下拉晶体管56的栅极。
N沟道MOS隔离通过晶体管54的栅极连接到隔离控制信号，这最好是Vcc。可变电压基准电位Vmp连接到P沟道MOS晶体管58、60和62的源极。N沟道MOS晶体管56的源极接地。P沟道MOS晶体管58和62的栅极连接到N沟道MOS晶体管56的漏极，而P沟道MOS晶体管60的栅极连接到N沟道MOS隔离通过晶体管54的漏极以及P沟道MOS晶体管58的漏极。P沟道MOS晶体管60的漏极还连接到N沟道MOS晶体管56的漏极。N沟道MOS晶体管64具有连接到NOR门52输出端的栅极、接地的源极和连接到P沟道MOS晶体管62的漏极，以产生基准电位发生器电路40的输出Xd。
NOR门46和50的输出端连接到N沟道MOS晶体管66和68的栅极。N沟道MOS晶体管68的漏极连接到BIAS(编置)电位，而N沟道MOS晶体管68的漏极接地。N沟道MOS晶体管66的源极连接到N沟道MOS晶体管68的漏极，以形成连接到基准电位发生器电路40的输出Xd的节点。
在可变基准发生器电路40的操作中，当正在执行PAGE ERASE方式时，使偏置使能信号变HIGH，使得NOR门44和52的输出变LOW(低)。由N沟道MOS晶体管54送到P沟道MOS晶体管60的栅极的LOW信号将把可变电压Vmp加在P沟道MOS晶体管62的栅极上。在READ，PROGRAM和PAGE ERASE方式下的Vmp电压最好分别为Vcc，10伏和Vcc。这样，P沟道MOS晶体管62将截止。由NOR门52向N沟道MOS晶体管64的栅极提供的LOW信号还将使N沟道MOS晶体管64截止。
在PAGE ERASE方式下，当偏置使能信号变HIGH时，连接到NOR门46和50的偏置使能信号的反信号为LOW。NAND门42的反相输出和NAND门42的输出也分别连接到NOR门46和50。来自NAND门42的LOW输出表示这个特定的行20-1和20-J正在被选中。因而，当NAND门42的LOW输出加在NOR门50时，输出Xd将由NOR门50的输出使之导通的N沟道MOS晶体管68拉低到地，而当NAND门42的HIGH输出由反相器48作为LOW信号加在NOR门46上时，输出Xd被NOR门46的输出使之导通的N沟道MOS晶体管66拉到偏置电压。
在或者READ或者PROGRAM方式的过程中，偏置使能信号将为LOW，而来自NAND门42的LOW信号将使NOR门44的输出变HIGH，而来自NAND门42的HIGH信号将使NOR门44的输出变LOW。当NOR门44的输出为HIGH时，Vmp电压将通过P沟道MOS晶体管62(该晶体管在其栅极由被来自NOR门44的HIGH信号导通的N沟道MOS晶体管56拉低到地时已经导通)加在输出Xd上。当NOR门44的输出为LOW时，地电压将通过已经被来自NOR门52的HIGH信号导通的N沟道MOS晶体管64加在输出Xd上。
尽管已经显示和描述了本发明的实施例和应用，但是，对于本专业的技术人员来说，显然，在不脱离本发明的概念的情况下，可能作出比上述多得多的改变。因此，除后附的权利要求书的精神外，本发明不受限制。

Claims (5)

1.一种用于对闪速存储器阵列的一个扇区中的一行存储单元执行擦除操作的方法，它包括以下步骤：
将一个第一偏置电压加到所述扇区中所述一行上的每一个存储单元的控制栅极，其中所述第一偏置电压是负电压；
将一个第二偏置电压加到所述扇区中除所述一行外的所有行上的每一个存储单元的控制栅极，其中所述第二偏置电压是正电压；以及
将一个位线电位加在所述闪速存储器阵列的所述扇区中的每一条位线上，该位线电位所具有的幅度使得在所述一行的所述存储单元中发生来自浮动栅极的隧道贯穿，并且使得除所述一行外的所有行的所述存储单元中不发生来自浮动栅极的隧道贯穿，其中所述位线电位是一个大于所述第二偏置电位的电压。
2.按照权利要求1所述的执行擦除操作的方法，其特征在于：所述闪速存储器阵列还包括一个字线泵，该字线泵在操作上耦合到所述字线，并且施加所述第一偏置电压的操作由所述字线泵执行。
3.按照权利要求1所述的执行擦除操作的方法，其特征在于：所述第二偏置电压不超过Vcc。
4.按照权利要求1所述的执行擦除操作的方法，其特征在于：所述第一偏置电压处在约-15伏至约-4伏之间，所述第二偏置电压为约1伏至约5伏，而所述位线电位为约5伏至10伏。
5.按照权利要求1所述的执行擦除操作的方法，其特征在于：还包括使公共源极节点浮动的操作。
CNB998039055A 1998-03-13 1999-03-12 闪速存储器阵列中的页式擦除 Expired - Fee Related CN1153223C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/042,244 1998-03-13
US09/042,244 US6118705A (en) 1998-03-13 1998-03-13 Page mode erase in a flash memory array

Publications (2)

Publication Number Publication Date
CN1292924A CN1292924A (zh) 2001-04-25
CN1153223C true CN1153223C (zh) 2004-06-09

Family

ID=21920839

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998039055A Expired - Fee Related CN1153223C (zh) 1998-03-13 1999-03-12 闪速存储器阵列中的页式擦除

Country Status (12)

Country Link
US (1) US6118705A (zh)
EP (1) EP1070323B1 (zh)
JP (1) JP2002507041A (zh)
KR (1) KR100626787B1 (zh)
CN (1) CN1153223C (zh)
AU (1) AU3083599A (zh)
CA (1) CA2317576A1 (zh)
DE (1) DE69908340T2 (zh)
HK (1) HK1036517A1 (zh)
NO (1) NO321316B1 (zh)
RU (1) RU2222058C2 (zh)
WO (1) WO1999046777A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6359810B1 (en) * 1998-03-13 2002-03-19 Atmel Corporation Page mode erase in a flash memory array
US6134149A (en) * 1999-03-01 2000-10-17 Integrated Memory Technologies, Inc. Method and apparatus for reducing high current during chip erase in flash memories
US6198664B1 (en) * 1999-12-01 2001-03-06 Advanced Micro Devices, Inc. APDE scheme for flash memory application
US6728140B2 (en) 2001-12-05 2004-04-27 Nexflash Technologies, Inc. Threshold voltage convergence
US6876582B2 (en) * 2002-05-24 2005-04-05 Hynix Semiconductor, Inc. Flash memory cell erase scheme using both source and channel regions
KR100495308B1 (ko) * 2002-07-18 2005-06-14 주식회사 하이닉스반도체 플래시 메모리 소자의 로우 디코더
US6836434B2 (en) * 2002-11-21 2004-12-28 Micron Technology, Inc. Mode selection in a flash memory device
EP1424700B1 (en) * 2002-11-28 2005-08-03 STMicroelectronics S.r.l. Single cell erasing method for recovering cells under programming disturbs in non volatile semiconductor memory devices
US6940759B2 (en) * 2003-10-14 2005-09-06 Atmel Corporation Group erasing system for flash array with multiple sectors
KR100705221B1 (ko) * 2004-09-03 2007-04-06 에스티마이크로일렉트로닉스 엔.브이. 플래쉬 메모리 소자 및 이를 이용한 플래쉬 메모리 셀의소거 방법
US20080010326A1 (en) * 2006-06-15 2008-01-10 Carpenter Troy A Method and system for securely deleting files from a computer storage device
US8190868B2 (en) 2006-08-07 2012-05-29 Webroot Inc. Malware management through kernel detection
US7593259B2 (en) * 2006-09-13 2009-09-22 Mosaid Technologies Incorporated Flash multi-level threshold distribution scheme
US7646636B2 (en) 2007-02-16 2010-01-12 Mosaid Technologies Incorporated Non-volatile memory with dynamic multi-mode operation
EP2109862A4 (en) * 2007-02-16 2010-08-04 Mosaid Technologies Inc SEMICONDUCTOR DEVICE AND METHOD FOR REDUCING ELECTRICAL CONSUMPTION IN AN INTERCONNECTED DEVICE SYSTEM
US7577059B2 (en) * 2007-02-27 2009-08-18 Mosaid Technologies Incorporated Decoding control with address transition detection in page erase function
US7804718B2 (en) * 2007-03-07 2010-09-28 Mosaid Technologies Incorporated Partial block erase architecture for flash memory
US7577029B2 (en) * 2007-05-04 2009-08-18 Mosaid Technologies Incorporated Multi-level cell access buffer with dual function
US11489857B2 (en) 2009-04-21 2022-11-01 Webroot Inc. System and method for developing a risk profile for an internet resource
US9588883B2 (en) 2011-09-23 2017-03-07 Conversant Intellectual Property Management Inc. Flash memory system
KR20150091687A (ko) * 2014-02-03 2015-08-12 에스케이하이닉스 주식회사 반도체 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5099297A (en) * 1988-02-05 1992-03-24 Emanuel Hazani EEPROM cell structure and architecture with programming and erase terminals shared between several cells
US5270980A (en) * 1991-10-28 1993-12-14 Eastman Kodak Company Sector erasable flash EEPROM
JP2541087B2 (ja) * 1992-10-30 1996-10-09 日本電気株式会社 不揮発性半導体記憶装置のデ―タ消去方法
US5365484A (en) * 1993-08-23 1994-11-15 Advanced Micro Devices, Inc. Independent array grounds for flash EEPROM array with paged erase architechture

Also Published As

Publication number Publication date
DE69908340T2 (de) 2003-11-27
NO20004307D0 (no) 2000-08-29
DE69908340D1 (de) 2003-07-03
NO321316B1 (no) 2006-04-24
KR100626787B1 (ko) 2006-09-22
KR20010074443A (ko) 2001-08-04
EP1070323A1 (en) 2001-01-24
NO20004307L (no) 2000-08-29
JP2002507041A (ja) 2002-03-05
EP1070323B1 (en) 2003-05-28
CA2317576A1 (en) 1999-09-16
AU3083599A (en) 1999-09-27
HK1036517A1 (en) 2002-01-04
RU2222058C2 (ru) 2004-01-20
CN1292924A (zh) 2001-04-25
US6118705A (en) 2000-09-12
WO1999046777A1 (en) 1999-09-16

Similar Documents

Publication Publication Date Title
CN1153223C (zh) 闪速存储器阵列中的页式擦除
CN102341865B (zh) Nand闪存装置的编程方法
US5313432A (en) Segmented, multiple-decoder memory array and method for programming a memory array
JP3661164B2 (ja) 不揮発性半導体メモリのプログラム方法
CN1432181A (zh) 闪存阵列中页面模式擦除
CN101079323A (zh) 稳定地进行擦除操作的非易失性半导体存储装置及其操作方法
CN1744232A (zh) 闪存装置及其闪存单元的擦除方法
US4710900A (en) Non-volatile semiconductor memory device having an improved write circuit
CN1146921C (zh) 用于可编程逻辑的可编程非易失双向开关
CN1849670A (zh) 用于闪存的升压衬底/槽编程
CN1758379A (zh) 闪存装置中的区块开关
CN1832040A (zh) 具有改进的擦除功能的闪存设备和控制其擦除操作的方法
CN1689115A (zh) 使用nmos和pmos行解码方案带页面方式擦除的闪存体系结构
EP1067557A1 (en) Flash compatible EEPROM
US6259625B1 (en) Method and apparatus for reducing high current chip erase in flash memories
KR100858293B1 (ko) Ｎａｎｄ 메모리 셀 어레이, 상기 ｎａｎｄ 메모리 셀어레이를 구비하는 ｎａｎｄ 플래시 메모리 및 ｎａｎｄ플래시 메모리의 데이터 처리방법
CN1226782C (zh) 非易失性存储器元件的操作方法
KR100254565B1 (ko) 분할된 워드 라인 구조를 갖는 플래시 메모리 장치의 행 디코더회로
US20020141239A1 (en) Split common source on eeprom array
JPH03105795A (ja) 半導体不揮発性記憶装置
US6768671B1 (en) Nonvolatile memory and method of operation thereof to control erase disturb
CN1202704A (zh) 非易失性半导体存储器件
CN1776822A (zh) 非易失性记忆体的编程方法及装置
CN1628358A (zh) 电荷注入方法
DE60207491T2 (de) Nichtflüchtiger Halbleiterspeicher mit Blockarchitektur und minimierter Last für die interne Spannungsversorgungsschaltung

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040609

Termination date: 20100312