CN1196868A - 用于在电路板制造中防止装配线脱层及下垂的方法及电路板板料 - Google Patents

用于在电路板制造中防止装配线脱层及下垂的方法及电路板板料 Download PDF

Info

Publication number
CN1196868A
CN1196868A CN97190796A CN97190796A CN1196868A CN 1196868 A CN1196868 A CN 1196868A CN 97190796 A CN97190796 A CN 97190796A CN 97190796 A CN97190796 A CN 97190796A CN 1196868 A CN1196868 A CN 1196868A
Authority
CN
China
Prior art keywords
circuit board
shaped groove
sagging
depth
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97190796A
Other languages
English (en)
Other versions
CN1105482C (zh
Inventor
胡凯雄
窦新玉
叶朝品
唐·迪拉德
德尔伯特·爵勒兹
格里·K·穆
托马斯·伯利
里查德·德勒斯克
卡尔·沃特
达夫·罗勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of CN1196868A publication Critical patent/CN1196868A/zh
Application granted granted Critical
Publication of CN1105482C publication Critical patent/CN1105482C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09063Holes or slots in insulating substrate not used for electrical connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/0909Preformed cutting or breaking line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

在电路板板料分成单板的过程中的电路板脱层,和在前端装配中的电路板下垂,是在分格生产线中遇到的两个主要问题。本发明的方法(700)和电路板板料(600),在电路板制造中基本上消除了装配线的脱层和下垂。几个长孔被冲压出来以符合电路板轮廓。沿着每一个电路板轮廓,穿过长孔并且在电路板的上部和底部,正对地切削出V形槽。由此,切掉部分和V形槽构造的最优化使撕裂和脱层被消除,而且下垂被基本上减小。

Description

用于在电路板制造中防止装配线 脱层及下垂的方法及电路板板料
本发明涉及电路板的制造,并且尤其涉及在电路板制造过程中减小机械性能的损失。
为了易于加工及安置元件,由多块(通常是三块)板组成的板料,广泛用于生产线。除了几个连接点(称为断开点)之外,这些板料沿每块电路板的边界被挖空以适合一个外壳的轮廓。在元件被安置并软熔后,通过将这些断开点断开或分开而将填充后的电路板分成单板或分离。板料分离通常由操作者手工进行。而当断裂没有在断开点整个厚度(图2和图3)上被彻底分开时(202;302),电路板上的邻近的电路线路或焊盘可能被撕掉或脱层。与电路板板料有关的另一个问题是在装配过程的不同阶段中电路板的下垂(图4)。当电路板的密度不断增大时,电路板边缘与电路线路/焊盘间的间隙收缩。在通常的生产线中发现,这种板料分离时的撕掉和下垂常在分格(cellular)工厂最常遇见的五个问题中。所以急切需要一种新的电路板板料设计,以消除与板料分离有关的脱层同时使电路板下垂降至最小。
目前,实行两种方法以便易于板料分离。第一种方法利用“H”形断开点连接,其切掉部分贯穿电路板整个的板厚(如图1)。断开点连接处呈现出薄弱连接,使得易于板料分离。然而,这一方法不能防止电路板脱层/撕掉。此外,冲压出来的挖空处将板料削弱到非常大的程度,使得板料在传送带上基本上是下垂的,干扰了元件在电路板上的正确安置。第二种方法采用了沿着板料将被折断的线设置的V形槽。尽管V形槽已经被用于如PC(个人计算机)主板、PCMCIA卡(个人计算机存储卡工业协会卡),等等的产品已经很长时间了,它仍不能被用于其电路板边界轮廓不是直线的印刷电路板。例如,V形槽不适用于将非直线电路板用于带有锯齿形或弧形板边界的分格产品的地方,这一形状用于外壳装配及不动产方面的考虑。
图1表示一种在技术中为人所知的“H”形断开点设计。
图2简略表示了在采用图1的“H”形断开点设计时,由于裂缝尖端受到一个压应力的原因而时常出现的撕裂/脱层。
图3简略表示了由于拉伸和剪切应力状态的混合而引起的非对称裂缝起裂,增大了采用图1的“H”形断开点设计而时常产生的弧形断裂路径的可能。
图4表示出一种已有技术的电路板,由于断开点接合处呈现出薄弱连接,导致制造过程中在电路板板料中部的较大移位,从而引起下垂。
图5表示出根据本发明的在电路板制造时用于基本消除装配线的脱层和下垂的第一步中,已经去掉了切掉部分之后的一个电路板板料。
图6表示出根据本发明的在电路板制造时用于基本消除装配线的脱层和下垂的第二步中,已经切削了V形槽之后的一个电路板板料。
图7是根据本发明的在电路板制造中,用于基本消除装配线脱层和下垂的一种方法的步骤实施例的流程图。
图8表示出在现有技术的断开点设计与本发明之间,裂纹扩展驱动力的比较。
本发明提供一种便宜和多用途的方法及电路板板料,用于在电路板制造中,防止装配线的脱层和下垂。当本发明的方法在电路板的制造过程中被采用时,电路板板料可以被,通常用手工,折断成单独的通常是完好的电路板,尤其对于边缘定位的分层电路。本发明的这一方法及电路板板料也使下垂问题最大限度地减小,由此易于在电路板板料上安置电子元件。
正如图1中在技术中为人所知的,标号100表示一个印刷电路板板料,带有三块印刷电路板(102)、“H”形断开点(104)、挖出了电路板轮廓的切掉部分(106)、和临时窄条(108)。根据挖出轮廓的需要,往往需要临地窄条。这一设计没有提供一种机制,能消除由两个原因引起的脱层。首先,在断开点上部其应力通常为拉应力,所以断开更为容易,但是当断裂尖端到了断开点的底部时,其应力处于压缩状态,断开就逐渐变得困难。结果就易于发生撕裂或脱层(202)(图2,标号200)。其次,取决于表面条件,最初的断裂不总是正好在断开点中间(302)开始。这会引起一种不对称的应力状态,增加弧形断裂路径的可能性(图3,标号300)。
图4,标号400,简略表示出一种现有技术的电路板,由于断开点接合处呈现出薄弱的连接,导致制造过程中在电路板板料中部的较大移位,从而引起下垂。
图5,标号500,简略表示出根据本发明的在电路板制造时用于基本消除装配线的脱层和下垂的第一步中,已经去掉了切掉部分(504)之后的一个带有三块印刷电路板(502)的电路板板料。需要注意的是本发明并不需要中间的临时窄条。图6,标号600,简略表示出根据本发明在电路板的制造中,沿着电路板轮廓在切掉部分所留下的区域,切削出用于基本消除装配线的脱层和下垂的V形槽之后的一个带有三块印刷电路板(602)的切掉部分(604)的电路板板料。根据由下列形式的公式确定的一个角度来切削V形槽:
(A)    α=2tan-1(Wc/2Hc),其中α表示V形槽的切削角,Wc表示跨过V形槽最宽的开口处的距离,而Hc表示V形槽的深度。在大多数的分格应用中,V形槽的角度通常为25°至30°。
图7,标号700,是根据本发明的在电路板制造时用于基本消除装配线脱层和下垂的一种方法的步骤实施例的流程图。首先,根据外壳的需要(表面修饰、机械装配、试验,等等),可以确定电路板轮廓。其次,将对切掉部分和V形槽的尺寸进行最优化以消除脱层并减小下垂。再则,将电路板设计成在整个切掉部分的区域符合外壳轮廓。由切掉部分留下的连接区域的宽度,比由挖出的断开点接合处留下的连接区域宽很多(通常比确定路线的断开点接合处宽10倍,参照图1和图6以比较)。这极大地增大了板料刚度并减小了下垂。最后,沿着板料边界在由切掉部分留下的区域切削出V形槽。采用了沿着板料边界的在上部和底部的V形槽口(如图6中所示)。上部槽口提供一个可控的初始的断开,而底部槽口确保自始至终有足够的裂纹扩展力将板料分开。上部V形槽口附近的拉应力集中会引导裂缝尖端向下扩展。上部V形槽口也精确地决定了初始断开从何处开始。裂纹扩展时,扩展的裂纹尖端会与底部V形槽的尖端相互影响。裂纹尖端与底部V形槽的尖端之间的相互影响,将确保完全断开而没有撕裂或脱层。实际上,在最终板料分离的临界阶段,由于底部槽口的存在,裂纹扩展驱动力是没有它时的驱动力的两倍(见图8;SIF是应力强度因子)。
因此,如图7所示,本方法包括以下步骤:A)冲压出(702)至少两个长孔以符合一个电路板轮廓,其中长孔的总长根据满足电路板轮廓的外壳装配要求的预定设计来确定;以及B)沿着每一个电路板轮廓,穿过长孔并且在电路板的上部和底部,正对地切削出V形槽(704)。
V形槽的深度根据下列形式的公式确定: ( B ) 6 M H 2 · π H c · F [ H c H , L c H ] ≥ K lc 其中M表示在板料分离时绕着V形槽的轴的力矩;H表示电路板的厚度;Hc表示V形槽切口的深度;F表示一个预定的关于V形槽的切口深度和长孔的总长Lc的函数;而Klc表示电路板材料的韧性常数;以及 ( C ) αP ( 3 W ) 3 E ( H - H c ) 3 · ( L - L c ) ≤ δ c , 其中α表示由模拟确定的一个无量纲常数,为0.3到0.6;P表示含有预定数目电路板的电路板板料的重量;W表示电路板的宽度;E表示电路板材料的模数;L表示电路板轮廓的总长;而δc表示为下垂所设的预定制造公差。
公式(B)确保裂纹在板料分离操作中容易扩展,而公式(C)可以确保下垂被限制在工作范围内。通过数值模型来得出同时满足公式(B)和(C)的最优化。
图8,标号800,表示出在现有技术的断开点(802)设计与本发明(804)之间,裂纹扩展驱动力的比较。这提供了为什么本发明完全消除了脱层的原因。
电路板板料的分成单板的过程中板的脱层,以及前端装配过程中板的下垂,是在分格生产线中遇到的两个最大的问题。所有电路板板料的现存设计都利用了一种挖出的“H”形断裂连接。尽管“H”形断裂使得板料易于分离,但它不能防止电路板脱层或撕掉。另一方面,由于断开点接合处的薄弱使“H”形断开点引起严重的电路板下垂。另一种使得易于进行分成单板的方法是使用V形槽。但是迄今为止,V形槽仅能沿直线设置。对通常的分格电路板,出于表面修饰、外壳、信号(天线)和试验的考虑,板的边缘是锯齿形或极度弯曲的。本发明提供了一种新的电路板板料设计,以在板料分离过程中消除板的脱层,并在装配过程中减小下垂。本发明的电路板板料设计采用了切掉部分与V形槽的一种独特组合,以产生出一个极度弯曲、复杂的电路板轮廓。切掉部分的区域通常非常小(仅够装入外壳夹具)。因此,连接区域的长度非常长(通常比挖出的断开点设计长10倍)。这极大地增大了板料刚度并减小了下垂。沿着电路板边界在由切掉部分留下的区域切削出V形槽。采用了沿着电路板边界的在上部和底部的V形槽口。上部槽口提供一个可控的初始的断裂,而底部槽口确保自始至终有足够的裂纹扩展力将板料分开。上部V形槽口附近的拉应力集中会引导裂缝尖端向下扩展。上部V形槽口也精确地决定了初始断开从何处开始。裂纹扩展时,裂纹尖端会与底部V形槽的尖端相互影响。扩展的裂纹尖端与底部V形槽的尖端之间的相互影响,将确保完全断开而没有撕裂或脱层。实际上,在最终板料分离的临界阶段,由于本发明中底部槽口的存在,本发明的裂纹扩展驱动力是现有技术实现所需驱动力的两倍。这一高水平的裂纹扩展驱动力确保,在本发明中,在分成单板的过程中完全消除脱层。
本发明也可以在不背离其精神及基本特征的情况下,以其它形式实施。所述实施例将仅被考虑作说明之用,并且不是限定性的。因此,本发明的范围由所附的权利要求书表示,而不是由上述说明表示。所有在权利要求的等同意义及范围内的改变,在将被包括在它们的范围内。

Claims (6)

1、一种用于在电路板制造中,基本消除装配线的脱层和下垂的方法,包括以下步骤:
A)冲压出至少两个长孔以符合一个电路板轮廓,其中长孔的总长根据满足电路板轮廓的外壳装配要求的预定设计来确定;以及
B)沿着每一个电路板轮廓,穿过长孔并且在电路板的上部和底部,正对地切削出V形槽。
2、权利要求1中的方法,其中V形槽根据由下列形式的公式确定的角度切削:
(A)    α=2tan-1(Wc/2Hc),其中α表示V形槽的切削角,Wc表示跨过V形槽最宽的开口处的距离,而Hc表示V形槽的深度。
3、权利要求1中的方法,其中V形槽的深度根据由下列形式的公式确定: ( B ) 6 M H 2 · π H c · F [ H c H , L c H ] ≥ K lc 其中M表示在板料分离时绕V形槽的轴的力矩;H表示电路板的厚度;Hc表示V形槽切口的深度;F表示关于V形槽的切口深度和长孔的总长Lc的一个预定函数;而Klc表示电路板材料的韧性常数;以及 ( C ) αP ( 3 W ) 3 E ( H - H c ) 3 · ( L - L c ) ≤ δ c , 其中α表示由模拟确定的一个无量纲常数,为0.3到0.6;P表示含有预定数目电路板的电路板板料的重量;W表示电路板的宽度;E表示电路板材料的模数;L表示电路板轮廓的总长;而δc表示为下垂所设的预定制造公差。
4、一种电路板板料用于在电路板制造过程中,基本消除装配线的脱层和下垂,包括:
带有平行放置的印刷电路板的多个电路板组件,其中每个组件包括:
A)沿着电路板轮廓的多个切掉部分;以及
B)沿着每个由切掉部分留下的电路板轮廓,并在电路板的上部和底部的正对的V形槽。
5、权利要求4中的电路板,其中V形槽根据由下列形式的公式确定的角度切削:
(A)    α=2tan-1(Wc/2Hc),其中α表示V形槽的切削角,Wc表示跨过V形槽最宽的开口处的距离,而Hc表示V形槽的深度。
6、权利要求4中的方法,其中V形槽的深度根据由下列形式的公式确定: ( B ) 6 M H 2 · π H c · F [ H c H , L c H ] ≥ K lc 其中M表示在板料分离时绕着V形槽的轴的力矩;H表示电路板的厚度;Hc表示V形槽切口的深度;F表示一个预定的关于V形槽的切口深度和长孔的总长Lc的函数;而Klc表示电路板材料的韧性常数;以及 ( C ) αP ( 3 W ) 3 E ( H - H c ) 3 · ( L - L c ) ≤ δ c , 其中α表示由模拟所确定的一个无量纲常数,为0.3到0.6;P表示包含预定数目电路板的电路板板料的重量;W表示电路板的宽度;E表示电路板材料的模数;L表示电路板轮廓的总长;而δc表示为下垂所设的预定制造公差。
CN97190796A 1996-06-28 1997-06-09 在电路板制造中防止装配线脱层及下垂的方法 Expired - Fee Related CN1105482C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/672,736 US5831218A (en) 1996-06-28 1996-06-28 Method and circuit board panel for circuit board manufacturing that prevents assembly-line delamination and sagging
US08/672,736 1996-06-28

Publications (2)

Publication Number Publication Date
CN1196868A true CN1196868A (zh) 1998-10-21
CN1105482C CN1105482C (zh) 2003-04-09

Family

ID=24699797

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97190796A Expired - Fee Related CN1105482C (zh) 1996-06-28 1997-06-09 在电路板制造中防止装配线脱层及下垂的方法

Country Status (7)

Country Link
US (1) US5831218A (zh)
EP (1) EP0852896A4 (zh)
JP (1) JPH11512234A (zh)
KR (1) KR19990044259A (zh)
CN (1) CN1105482C (zh)
TW (1) TW453147B (zh)
WO (1) WO1998001013A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113677091A (zh) * 2021-09-13 2021-11-19 上海燧原科技有限公司 一种pcb电路板

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6047470A (en) * 1997-08-20 2000-04-11 Micron Technology, Inc. Singulation methods
DE19962231A1 (de) * 1999-12-22 2001-07-12 Infineon Technologies Ag Verfahren zur Herstellung mikromechanischer Strukturen
JP2001244376A (ja) * 2000-02-28 2001-09-07 Hitachi Ltd 半導体装置
DE10027732A1 (de) * 2000-06-03 2001-12-06 Kem Tec Service Gmbh Mehrfachnutzenleiterplatte mit beidseitigen Ritzlinien mittels Laserstrahlen und Anlage zur Herstellung
US6429385B1 (en) * 2000-08-08 2002-08-06 Micron Technology, Inc. Non-continuous conductive layer for laminated substrates
US6951707B2 (en) * 2001-03-08 2005-10-04 Ppg Industries Ohio, Inc. Process for creating vias for circuit assemblies
KR20020089685A (ko) * 2001-05-23 2002-11-30 삼성전기주식회사 알루미늄 전해 콘덴서용 초저임피던스 전해액 및 이를함유하는 전해콘덴서
WO2004004432A1 (en) * 2002-06-27 2004-01-08 Ppg Industries Ohio, Inc. Single or multi-layer printed circuit board with recessed or extended breakaway tabs and method of manufacture thereof
US20060213685A1 (en) * 2002-06-27 2006-09-28 Wang Alan E Single or multi-layer printed circuit board with improved edge via design
US7232957B2 (en) * 2003-09-25 2007-06-19 Sanyo Electric Co., Ltd. Hybrid integrated circuit device and method of manufacturing the same
JP4394432B2 (ja) * 2003-12-15 2010-01-06 日東電工株式会社 配線回路基板保持シートの製造方法
JP5022576B2 (ja) * 2005-07-08 2012-09-12 株式会社ジャパンディスプレイイースト 表示パネルおよび表示装置
CN102959327A (zh) * 2010-05-11 2013-03-06 波利布瑞特国际公司 替代白炽灯的高强度led
JP5583815B1 (ja) * 2013-04-22 2014-09-03 株式会社フジクラ 多層配線基板及びその製造方法
TWI623247B (zh) * 2015-06-25 2018-05-01 Wafer Mems Co Ltd Mass production method of preform of passive component
US20220113772A1 (en) * 2020-10-12 2022-04-14 Hewlett-Packard Development Company, L.P. Extended system boards for power distribution

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3144709A (en) * 1959-10-13 1964-08-18 Continental Can Co Preparation of sheet stock having longitudinal internal weakening therein
US3535774A (en) * 1968-07-09 1970-10-27 Rca Corp Method of fabricating semiconductor devices
US3608186A (en) * 1969-10-30 1971-09-28 Jearld L Hutson Semiconductor device manufacture with junction passivation
US3972113A (en) * 1973-05-14 1976-08-03 Mitsubishi Denki Kabushiki Kaisha Process of producing semiconductor devices
GB1536471A (en) * 1976-01-02 1978-12-20 Standard Telephones Cables Ltd Printed circuits
IT1125182B (it) * 1976-12-14 1986-05-14 Selenia Ind Elettroniche Procedimento per la realizzazione di rivelatori per infrarossi a multielementi del tipo lineare e bidimensionale aventi caratteristiche geometriche perfezionate ed alto grado di integrazione
US4236296A (en) * 1978-10-13 1980-12-02 Exxon Research & Engineering Co. Etch method of cleaving semiconductor diode laser wafers
US4237601A (en) * 1978-10-13 1980-12-09 Exxon Research & Engineering Co. Method of cleaving semiconductor diode laser wafers
US4343084A (en) * 1980-02-08 1982-08-10 Rca Corporation Method for making printed circuit boards with connector terminals
FR2503977A1 (fr) * 1981-04-10 1982-10-15 Radiotechnique Compelec Procede de realisation d'une metallisation sur la tranche d'un support plat, et circuit electronique comportant un tel support
US4900283A (en) * 1984-11-26 1990-02-13 Kentek Information Systems, Inc. Method for arranging chips each having an array of semiconductor light emitting elements
US5196378A (en) * 1987-12-17 1993-03-23 Texas Instruments Incorporated Method of fabricating an integrated circuit having active regions near a die edge
JPH02119198A (ja) * 1988-10-28 1990-05-07 Tanaka Kikinzoku Kogyo Kk プリント基板の外形加工方法
JPH02197190A (ja) * 1989-01-26 1990-08-03 Shin Kobe Electric Mach Co Ltd 多層印刷配線板
US5000811A (en) * 1989-11-22 1991-03-19 Xerox Corporation Precision buttable subunits via dicing
US5128282A (en) * 1991-11-04 1992-07-07 Xerox Corporation Process for separating image sensor dies and the like from a wafer that minimizes silicon waste
US5284732A (en) * 1993-06-09 1994-02-08 Fuji Photo Film Co., Ltd. Silver halide photographic material
JPH0745916A (ja) * 1993-07-28 1995-02-14 Fuji Electric Co Ltd プリント配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113677091A (zh) * 2021-09-13 2021-11-19 上海燧原科技有限公司 一种pcb电路板

Also Published As

Publication number Publication date
JPH11512234A (ja) 1999-10-19
EP0852896A2 (en) 1998-07-15
TW453147B (en) 2001-09-01
WO1998001013A2 (en) 1998-01-08
US5831218A (en) 1998-11-03
WO1998001013A3 (en) 1998-02-12
KR19990044259A (ko) 1999-06-25
EP0852896A4 (en) 2000-05-24
CN1105482C (zh) 2003-04-09

Similar Documents

Publication Publication Date Title
CN1105482C (zh) 在电路板制造中防止装配线脱层及下垂的方法
MX2007003855A (es) Linea de doblado con ranuras para controlar el doblado, y metodo.
CN101715375A (zh) 用于制造由多个相互平行布置的芯线构成的线带的方法以及按照这种方法制得的线带
WO1998001013A9 (en) Method and circuit board panel for preventing assembly-line delamination and sagging for circuit board manufacturing
US6895651B2 (en) Method for jointing metal components
CN100407882C (zh) 用于基板和印刷电路板的贯通接触的方法和设备
CN113043374B (zh) 一种电路板超短槽孔加工方法
EP1687106B1 (en) Structural beam with openings and it's method of manufacturing
CN1212820A (zh) 用于复杂电路板制造过程中基本消除装配线剥离和下垂的方法和组合电路板
WO2011145336A1 (ja) 金属ベース回路基板の連鎖品形成方法及び金属ベース回路基板の連鎖品
JPH1058377A (ja) 圧力切断用ナイフ刃
EP1612434B1 (en) Method for cracking a motor connection rod, and the relative connecting rod
CN208343036U (zh) 一种柔性电路板辅料分割模具
CN216565714U (zh) 一种pcb连板
CN1172332C (zh) 镇流器铁芯片冲压新工艺
CN217825494U (zh) 一种用于柔性电路板拼板的pi补强条
CN220486161U (zh) 一种新型多功能瓦楞纸板
JPH0261855B2 (zh)
JPH06285709A (ja) ドリル
DE60329336D1 (de) Verfahren zur herstellung von befestigungselementen
CN2151168Y (zh) 粘接式超长epgc1板刮刀
KR100334006B1 (ko) 절단전 플레이트 선판접 공정
CN102218753A (zh) Pcb板模冲成型方法
DK1049838T3 (da) Fremgangsmåde til produktion af et sandwichpanel og kernemateriale deraf
JP3446628B2 (ja) パンチプレス加工法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee