CN1196852A - 分布式网络同步系统 - Google Patents

分布式网络同步系统 Download PDF

Info

Publication number
CN1196852A
CN1196852A CN97190323A CN97190323A CN1196852A CN 1196852 A CN1196852 A CN 1196852A CN 97190323 A CN97190323 A CN 97190323A CN 97190323 A CN97190323 A CN 97190323A CN 1196852 A CN1196852 A CN 1196852A
Authority
CN
China
Prior art keywords
data
node
frame
mentioned
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN97190323A
Other languages
English (en)
Inventor
S·K·艾斯霍尔茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Excel Switching Corp
Original Assignee
Excel Switching Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Excel Switching Corp filed Critical Excel Switching Corp
Publication of CN1196852A publication Critical patent/CN1196852A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0626—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42—Loop networks
    • H04L12/422—Synchronisation for ring networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

一个新型的分布式同步系统,用于分布式异步电信网络系统中的每个节点,它连续地监视和控制经过工作节点的数据流,防止由于源节点和目的节点间相位和频率差异造成的数据流差错,使得整个环迟滞为帧包的整数倍,支持同步数据的传送。一个同步数据FIFO,用于保存从源节点接收到的特定帧包的预定义域或部分,并发送到网络上的目的节点。该帧包包括一个帧同步域,指示新帧包的开始,一个有效负载域,包括了有效数据,以及一个静区域,提供了带宽,在该时间内,本发明执行同步功能。一个帧同步子系统,在指定的主节点实现,不管环迟滞,保证帧在独立确定帧的开始被释放。一个字再同步子系统,管理经过每个非主节点的数据FIFO的数据流,以源节点时钟速率接收和保存数据,并依据它自己的时钟发送数据,从而保证了异步通信节点间的有效的数据接收和传送。

Description

分布式网络同步系统
相关申请和专利的参考
以下共同所有的专利和申请与本发明相关，在这里引入以作本文和其它的参考：美国专利申请序列号NO.08/207,931，提交于3月8日，1994，标题为“可扩展电信系统”命名为发明者Robert P.Madonna。
美国专利NO.5,426,694，标题为“具有可编程网络协议和通信业务的电信交换”，命名为发明者Mark P.Hbert。
美国专利申请序列号no.08/566,414，标题为“具有一个通用应用程序接口的电信交换”，命名为发明者Mark P.Hebert，出版于11月30日，1995。
美国专利NO.5,349,579，标题为“有可编程通信业务的电信交换”，命名为发明者Robert P.Madonna与Kevin C.Kicklighter。
                      发明的背景
发明的领域
本发明主要涉及电信领域，特别涉及用于支持在分布式电信系统的同步节点间字和帧同步的新型分布式同步系统。
相关技术
通常，分布式网络系统包括了物理的承载传输系统，在地理上分散的节点之间传送数据。该网络可以采用诸如总线型和环型的各种拓扑结构形式之一。在总线拓扑中，同轴电缆或光纤通常被用作总线。例如以太网，使用同轴电缆作为它的传输媒介。在环状结构中，物理介质可以是双绞线，同轴电缆，或光纤。在环状拓扑中，节点作为中继器，接收并再发送输入的信息。
设计各种结构以避免网络中使用共享介质的节点之间发生冲突。例如，在一种通用技术中，使用了一种令牌传递分布控制机制，这种结构中，传送的许可是通过“令牌”的方法，从一个站点到另一个顺序传递的，该“令牌”是一种设置在信息帧中的特定的比特或标志集，或特别定义的控制帧。或者，由正在介质上发送信息的节点在它的发送结束时，通过在它发送的帧中设置令牌，向下一个节点传递控制。一个节点识别该令牌比特，然后如果需要发送信息，便可以自由发送它自己的信息了。这样，多个令牌可以同时存在于介质中。在另一种常用的方法中，正在发送信息的节点只在自己的帧返回后，向下一个节点传递控制(即发布一个令牌)。这种情况下，同一时间内只有一个可以使用的令牌，简化了网络的管理。总线和环形拓扑都可以支持令牌传递访问策略。在总线情况下，节点必须顺序地标号，以决定哪一个节点可以下一个接收令牌。在环形结构情况下，“下一个”节点意味着传输方向上的下一个节点。
在最简单的操作模式下，环上的每一个节点接收每一个帧包，然后将它传递(再传输)给它的相邻节点。如果那个节点识别出该包的目的地址是自己，它除了再传送之外，还将该帧拷贝下来。在一个循环之后，初始发送的节点将自己的帧从环上卸下。在单令牌规程中，发送节点在接收到自己的帧包后，通过发送一个令牌的方法接着把控制传给下一个节点。有帧需要发送的节点必须等到它接收到许可之后才可发送。
从源节点到目的节点传送数据的时间通常用来作为网络性能的测试。传送时间取决于一些因素，很重要的一个就是环迟滞或时延。环迟滞的两个重要来源是：帧包在环上循环一周所需要的传播延迟；以及环上每个节点再发送帧包所需的延迟。环迟滞时间少，网络的性能就好。
环迟滞的影响由于现代高速光纤系统带来的增加了的带宽容量而复杂。高速网络由于比特在光纤(或电线)中更加紧密地打包而变得更快，单个比特经过光缆的时间几乎是相同的。这样，例如，在10M/s以太网上以及在高速光纤网络上应用之间交换消息几乎用同样的时间。但是除提高性能的节点每单位时间执行更多的指令之外，增加了容量的网络在每个单位时间内发送更多的比特，结果是网络中相对延迟增加了。也就是说，当CPU周期时间变短，源节点必须等待它消息的回答的指令周期的数目增加了。结果环迟滞变成分布式网络系统中最大的单开销。
在广泛分布的网络系统中，这个问题更加严重，因为传播延迟随着距离而增加。当分布式网络系统中的节点变得更加地理分散，被发送的应用必须等待它自己的包返回，或它的消息的应答的指令周期的数目增加了。此外，当地理分散的网络系统中节点到节点距离增加时，传播延迟和由此的环迟滞变得不可预料。当节点是传输同步PCM(脉冲编码调制)数据的电信交换机时，分布式网络系统的不可预料性尤其成问题。帧包的不确定到达阻碍了接收节点精确识别PCM抽样点间的间隔，因此抑制了同步数据通过同步网络的传送。
进一步地，为了保证在分布式网络上合理地接收信息，控制目的节点的本地时钟信号必须精确地适配源节，点的时钟信号。不过，虽然在相同的频率工作，时钟的变化不可避免地存在于网络单元中。高的频率变化，指频率抖动，通常通过使用每个节点中的抖动过滤器减少到可管理的水平。低的频率变化，指频偏，通常通过使用位于网络节点中的缓冲区来处理。特殊情况下，这些缓冲区保存了少量的数据，允许用小幅度的偏移量来提高或限制它而无数据丢失或差错。当偏移超过了缓冲区的容量，它们或者重复(即下溢)或者抛弃(即溢出)数据块以补偿源节点与目的节点间的时钟差异。下溢和溢出操作，主要指滑动，通常造成网络中的差错。例如，在语音电路中，滑动可以通过爆破或敲击音被检测出，而在数据传输中，滑动表现为数据丢失。非常大的缓冲区可以减小这类差错的概率，但它们增加了网络延迟。延迟是不希望的，所以缓冲区大小要最小化。
各种技术已经发现，用以维持网络同步，避免这样的数据丢失。例如，传统的时钟恢复技术通常伴随数据在网络上传送承载时间信息。一个存在目的节点的时钟恢复系统用发送的时间信息来恢复源节点时钟的频率，并产生一个具有某一频率的发射时钟，在该频率下目的节点将数据发送到目的用户进程。此外，恢复的时钟和发送又提供给网络中的其它节点。除了校准技术，每个节点使用锁相环或其它反馈电路，使得频率在源节点频率附近变化，不断地努力锁定到该时钟频率上去。在所需频率附近的连续变化引起抖动。由于每个顺序的节点都试图恢复时钟，从所有先前恢复工作而产生的抖动被积累下来。最后，该积累了的抖动超过了目的节点的容量，引起发射时钟的永久的相位错误，导致数据差错。
传统时钟恢复系统的另一个缺点是，它们是建立在给源节点与目的节点提供相同的网络参考时钟的假设上。在地理分散的电信系统中，往往不是这种情况，在该系统中，网络的每部分通常同步在不同的参考时钟下，即网络系统中包括了多个时钟域的情况并非特别。虽然这些本地时钟可以参考1层时钟，它们可以在一段时间内出现相位偏离，这段时间连续地增加，直到节点间通信中产生滑动。而且，如果网络单元，比如数字交叉连接失败，某些网络节点会失去它们的参考时钟。这些节点必须用它们的内部时钟，由于节点的内部时钟和参考时钟间相位和频率的不同，造成了数据丢失的增加。产生的相位偏移进一步表现为前面所说的：语音传输中的敲击和爆破噪音以及图象和视象传输中的数据丢失。显然，这些传统的技术只有在源节点和目的节点使用的参考时钟是一致的时候才是可靠的。
因此，那就需要一种装置来保证分布式网络系统中的环迟滞是可预见和可保证的，以此来支持同步数据(PCM)的传输。此外，该系统必须能够从源节点和目的节点时钟间的偏差中恢复，而不引起数据丢失和造成通过每个网络节点信息传输的超额延迟。
                   发明简述
本发明是用在分布式同步电信网络系统中每个节点的新型分布式同步系统，它连续地监视和控制通过工作网络节点的数据流，以此避免由于源节点和目的节点时钟的相位和频率不同产生的数据流错误，并且使环迟滞成为帧包的整数倍，让同步数据能够有效发送。
特别是，本发明包括了同步数据FIFO，用于保存从源节点收到的即将顺序发送给网络上目的节点的特定帧包的预定义区域或部分。该新型帧包包括帧同步域标识帧包的开始；包括有效数据的有效负载域；以及提供带宽的一个静区，在该带宽中，本发明执行同步功能。本发明的帧同步子系统在指定的主节点实现，不考虑沿着网络的帧传播时间(环迟滞)，保证帧是在一个独立确定帧的开始发送的。一个字同步子系统管理通过每个非主节点的数据FIFO的数据流，以源节点时钟速率接收并存储数据，并以自己的时钟发送数据，这样保证了在异步地通信的节点间有效地接收和发送数据。
更加特别，字再同步子系统控制同步数据FIFO的操作，减少实现本发明的源节点和目的节点间时钟的相位差异。一个写控制器以源节点时钟速率工作，而读控制器以目的节点时钟速率工作，异步地管理通过数据FIFO的数据，来保持FIFO中数据的量在一个最佳的数量上。在接收帧传输预定义部分的过程中，其中没有相关数据放置进有关帧包中，FIFO读和写控制器临时地延缓从/往FIFO读和/或写的操作，和数据维持在最佳的水平上，有效地接收和发送数据，同时避免经过网络节点的额外的延迟。
在另一方面，帧同步子系统只缓冲帧包的有效负载和帧同步字，它们保持到帧周期开始，象由本地帧同步脉冲的产生所决定的一样。在传输中，帧同步子系统只发送存储的有效负载和帧同步域，在上面附加一个新的本地确定的静区，用以产生一个精确地一帧长度的帧包。
进一步地，本发明的字再同步子系统避免了数据FIFO溢出和下溢情况的产生，因此保证了通过工作的网络节点的无差错传输。字再同步子系统的一个明显的特征是它的预期的特性，保证了它在数据丢失之前执行纠错功能。本发明提供的另一个特征是它的临时控制能力，它控制往来于FIFO的读和写，从时钟偏移量中恢复，而不丢失数据，且不引起网络中大的延迟。
本发明另一个优点是，帧同步子系统通过为每个来自主节点的再传送帧重新生成可变大小的静区，使每个帧包被保证准确地等于单帧传输所要求的预定义长度，从而消除了网络系统中定时不准确的影响。这保证了每个非主节点在预定义时间间隔接收帧包。可预知性和周期性接收帧包使得接收节点可以确定脉冲编码调制(PCM)抽样的边界。此外，帧同步子系统自动地调整节点中缓冲的数据量，动态地自我调节环迟滞。
附图简述
本发明的以上和进一步的优点通过下面对附图的描述，可以更好地理解，在图中：
图1是电信系统的框图，该系统用了环状节点间网络在可编程交换节点间传输信息，所有的节点依据本发明优选实施方案构造；
图2是一种可编程交换节点的框图，该节点可以在图1的电信系统中使用；
图3是图2中所示交换节点中节点交换的框图；
图4是本发明分布式同步系统的框图；
图5是本发明分布式同步系统使用的新型帧结构的框图；
图6是本发明分布式同步系统使用的字再同步子系统的框图；
图7是状态图，表现了本发明字再同步子系统的写控制器执行的功能；
图8是状态图，表现了本发明字再同步子系统的读控制器执行的功能；
图9是本发明分布式同步系统的帧同步子系统的框图；
图10是状态图，表现了本发明帧同步子系统的写控制器执行的功能；
图11是状态图，表现了本发明帧同步子系统的读控制器执行的功能。
优选实施方案的详细描述
A.系统环境
图1显示了一个大容量，可扩展，完全可编程的电信交换网络系统100。该网络系统100包括一系列可编程节点102，由一个物理运载传输系统110互连。该可编程节点包括可编程交换节点102b，102d，语音处理资源节点102c，和主节点102a。节点102b包括一个主机接口114，以通信关系与主机104相连。虽然只显示了一台主计算机104，局域网(LAN)的使用提供了主机/节点通信，允许多台主机通过将每台主机配置为“客户”，而每个节点配置为“服务器”控制系统100(或部分)。图中为清楚起见，只显示了单个主机114和交换节点102b的接口。
这些节点可以执行任何数目的功能。例如，节点102b和102d是编程交换节点且分别包括与公共交换电话网(PSTN)或专用网络106和118连接的数字网络/线路接口。“专用网络”的用法是在广义上指任何不同于PSTN的网络或线路或其它的接口。网络/线路接口108，116可以是数字网络或模拟中继线/线路，或两者组合类型的终端。
节点102a是名义上指定的“主节点”，它的特性在下文中阐述。如下文所述，节点102a-102d中的任何一个可以被配置为活动主节点。当然，在任何特定的时间内，只能有一个活动主节点。
节点102a-102d通过环结构节点间网络110连接在一起，该网络提供了节点间的高速，高带宽数字通信。如图所示，节点间网络100可以用环来实现，它使得每个节点能够与网络100服务的每个其它的节点交换打包的信息。节点间网络100可以用任何各种其它类型的通信网络来实现，包括以太网或其它类型的LAN，无线通信网络，以及PSTN(ATM/SONET)。为节点间网络100使用PSTN允许节点在很大的地域地理分散。另外，其它类型拓扑，比如总线拓扑，也是本发明考虑之内的。
系统100的所有操作由主机104控制，它通常用个人计算机(PC)，工作站，或其它运行用户应用软件的计算机来实现。主机104和节点102b在LAN/RS-232链路114上交换消息。这类消息一般用来配置节点，也用来直接调用处理功能，例如建立连接与提供通信服务(即，音频检测，音频发生和会话)。节点102支持的可编程网络协议和通信业务，以及这些协议的发展，可以在以下专利中找到：美国专利NO.5,426,694，Mark P.Hebert，题为“具有可编程网络协议的电信交换系统”，和Mark P.Hebert的美国专利申请，题为“具有通用应用程序接口的电信交换系统”，提交于1995，11.30，序列号NO08/566,414，这两项专利都转让给本发明的受让人，在这里全文引用以作参考。
图2表示可以用于系统100中的一类网络节点102的主要功能组成部分，比如可编程交换节点102b。数字或模拟网络/线路接口206终止于一系列线路卡输入/输出(IO)卡204。一些数字网络T1，E1，J1或模拟中继线/线路线路卡208与线路卡IO卡204在线路卡(LC)IO线路210上通信。线路卡还和冗余交换总线212a和212b(合起来总称交换总线212)接口。其它类型的网络/线路接口，比如DS3，SONET或其它也可被提供。
各种通信业务，比如音频检测和产生，会话，语音录音提示，呼叫跟进分析，语音识别，ADPCM压缩和许多其它的业务由一个或多个多功能数字信号处理(MFDSP)DSP卡214提供。MFDSP卡214和其它光卡，以及总线212的详细的结构和操作在共有的美国专利No.5,349,579中有描述，这里引入以作参考。环(网)IO卡216起到环110和本发明节点交换202间的接口。主机接口可如上文所述那样被提供，建立与主机104之间的通信链路。其它的卡可以加入图示的交换系统200或从中减去。例如，ISDN Primary Rate业务和其它分组通信业务可以用一块或多块ISDN-24卡来提供。
语音处理资源节点102c不包括线路卡208和线路卡I/O卡204，因为这样的节点不与PSTN或其它网络接口。不过这种节点包括其它的部分，比如为与语音处理资源通信用的标准的语音处理总线。例如，NewJersey的Dialogic公司生产了一类语音处理资源板或卡，它直接插在语音处理总线上，可以用在各种应用中，包括语音信箱，传真信箱，交互式语音响应及其它。节点102的其它可以选用的实施方案包括与图2中所示的相同或不同的卡。
图3中显示了本发明的节点交换202的优选实施方案的详细结构。中央处理器(CPU)以及相关的RAM/ROM 302与数据/地址总线304以通信关系相连。CPU302还和HDLC总线(交换总线212的一部分)以通信的关系相连，并且可以根据节点交换202的配置，与主机104以通信的关系相连。数据发送器306和接收器308与地址/数据总线304和包处理电路312以通信关系相连。
一个高速数据接收器314物理上与环110接口，用以接收从环发来的包形式的信息。接收器314优选地用Hewlett-Packard公司的HDMP-1014接收器芯片实现，该芯片是一个发射极耦合逻辑(ECL)设备。转换电路316被连接在上面，用来接收接收器314的输出信号并生成它的输出信号，该信号与晶体管-晶体管逻辑(TTL)适配。转换电路316的输出通过一个缓冲器318被用在分布式同步系统326中，系统316的输出被加在分组处理电路312上，它为实现的节点到/从接收器308和发送器306发送通信。缓冲区328，转换电路330和高速数据发送器332完成的功能分别与缓冲区318，转换电路316和数据接收器314互补。发射器332优选地使用Hewlett-Packard公司的HDMP-1012发送器芯片实现。
接收器314将源节点时钟从接收到的传输信息中恢复，并将恢复后的环时钟322分配给节点交换机202接收帧包的部分，包括本发明分布式同步系统326。节点交换机202包括另外用以定时和同步功能的部分。时钟处理器334产生本地帧同步脉冲324为分布式同步系统326所用。本地帧同步脉冲324是从提供给工作节点的网络参考时钟生成的，一般从PSTN或专用网络得来。最后，环振荡器336产生被环节点交换机202的部件使用的本地节点环时钟320以发送帧包，包括分布式同步系统。振荡器336与总线304以通信关系相连，向所有的与指定节点有关的其它卡(即，其它节点交换，链路卡，MFDSP卡和ISDN-24卡，等)提供时钟信号，用以控制HDLC总线的接入。节点交换机202和节点交换机202执行的操作的详细情况可以在共有美国专利申请中找到，序列号NO.08/207,931，提交于1994年3，8，题为“可扩展的电信系统”，命名为发明者Robert P.Madonna，此处引入以作参考。
B.分布式同步系统
如上文所述，环迟滞的负面影响，特别是在诸如网络系统100的高速光纤系统中，明显地降低了这类分布式网络系统的性能。环迟滞主要包括帧包沿着环一周所需要的传播延迟和帧包在环上每个节点再传送所需要的延迟。在具有地理分散节点的广泛分布的网络系统中，沿环一周的延迟是显著且不可预测的，因此阻碍了同步PCM(脉码调制)数据的精确传输，帧包到达的不可预知阻碍了接收节点识别PCM抽样间隔，由此限制了同步数据经过同步网络的传送。更进一步地，由于网络节点间的时间不同，传统的时钟校准技术中积累的频率抖动甚至超过节点的容量，妨碍了时钟和数据的恢复。
1.概述
为保证分布式网络系统100中的环迟滞是可预知的，并保证支持同步(PCM)数据的传输，本发明延迟了帧包的再发送，直到预定义帧周期间隔才进行发送，这样，将环迟滞延伸为帧周期的整数倍。为避免由于异步通信的节点间的时钟偏差造成的数据流错误，本发明异步地执行接收和再发送功能，保持数据吞吐在一个最佳的速度上，避免数据流错误，并限制它对环迟滞的影响。
图4是本发明分布式同步系统326的功能框图。图5是本发明为在节点间网络100上交换信息产生的新型帧包结构的结构框图。为支持异步网络的地理分布节点间的字同步和帧同步，本发明包括了两个相关的，但功能独立的子系统：在指定的主节点工作的帧同步子系统；和在其余非主节点工作的字再同步子系统。每个子系统与图5中所示的唯一帧包结构结合工作，在下文中将作详细阐述。
参看图4，分布式同步系统326的优选实施方案包括了同步数据FIFO402，字再同步子系统404和帧同步子系统406。以帧包502形式的数据从接收器314经过转换电路316和缓冲区318，被送到数据FIFO402的数据输入线401上。数据被从数据FIFO402读到数据输出线403，数据输出线403经过包处理电路312，缓冲区328，和转换电路330，耦合到发射器332上。
字再同步子系统404通过监视器线路412监视送到数据FIFO402的帧包。子系统404也监视数据FIFO402中的数据量，并通过控制/状态线408控制将送到的帧包写入数据FIFO402。
如上文所述，字再同步子系统404异步地执行帧包的接收和再发送。因此，它将恢复的环时钟322作为输入接收，来控制数据往数据FIFO402的写入；而主环时钟320来控制数据从数据FIFO402的读出。
帧同步子系统406通过监视线路412监视送到数据FIFO402的帧包。子系统402也监视数据FIFO402中的数据量，并通过控制/状态线410控制送到的帧包对数据FIFO402的写入。由于子系统406也异步地执行帧包的接收和再发送，它将恢复的环时钟322和主环时钟320作为输入接收，它们的作用与字再同步子系统404中相同。另外，子系统406接收本地帧同步脉冲信号324，它被用来以独立定义的帧周期发送帧包。
图5显示了在节点间网络100上交换信息的一般帧包结构502。每个帧包502包括了一些域，每个包含一个或多个数据的字，控制信息或填充帧(即，无数据)。帧同步域504提供了帧包502开始的标识。有效负载域506包括了一些子包，每个又包含了用于在网络100上节点102a-102d间传输的数据。该有效负载可以包括任何类型的数据包，比如电路交换数据包，分组交换数据包，语音处理数据包，等待。另外一些有关子包结构的信息，以及用于传送不同类型信息的各种包结构的详细信息在共有美国专利申请中有阐述，题为：“可扩展的电信系统”，序列号No.08/207,931，发表于1994，3，8，命名为发明者RobertP.Madonna，此处引入以作参考。
图5还描述了分配网络100的带宽的优选方法，使得所有节点都可传输电路交换数据。数据在网络上的传输是在帧窗口510中完成的，每个窗口的时长是125μs。125μs的周期是比较理想的，因为它与使用最多的网络协议的抽样速率(8KHz)是相对应的，也就是电路交换数据的值每125μs改变一次。因此，通过要求所有的节点间电路交换数据传输在125μs之内完成，节点间网络100保证了所有这类数据在任何数值变化之前就被传送了。这也允许节点间网络100相对PSTN和专用网络106，118异步操作。
静区508是每个帧包502的一个预定义的可变部分，它不包含有效数据。它分配了相应的有限部分的带宽来完成本发明的同步功能。如下文中将要详细阐述的那样，静区508由指定的主节点102a在主节点每次再发送帧包502时产生的。字再同步子系统404和帧同步子系统406在下文中详细阐述。
2.字再同步子系统
本发明的字再同步子系统404是一种新型的用在异步网络系统中每个节点的分布式同步系统。子系统404连续地监视和控制经过一个工作的网络节点的数据流，防止由于源节点和目的节点时钟的差异造成的数据流错误。特别是，字再同步子系统404管理着经过同步数据FIFO402的数据流，以源节点时钟速率接收并存储数据，并依据它自身的本地时钟速率发送数据，这样保证了异步通信的节点间帧包的有效接收和发送，而不造成经过节点的过度延迟。
更特别地，字再同步子系统404控制了数据FIFO402的操作，以减小实现本发明的源节点和目的节点时钟间的相位差异。输入或写控制器602以源节点时钟速率工作，而输出或读控制器604以目的节点时钟速率工作，管理经过数据FIFO402的目的节点的数据传递，保持在FIFO402中的数据在一个最佳的水平。在对没有包含相关数据的帧包的预定义部分(即，静区508)的接收过程中，该FIFO读和写控制器402，404交替地延缓从/往FIFO402读和/或写操作，保持数据在一个最佳的水平，从时钟偏移中校准，而不造成数据丢失和网络中的严重延迟。
参看图6-8，本发明的新型的字再同步子系统404将在下文中阐述。图6是本发明分布式同步系统310的字再同步子系统404和数据FIFO402。字再同步子系统404主要包括写控制器602，读控制器604，一个初始化设备606和一个计数器608。
写控制器602和读控制器604控制经过数据FIFO402的数据流，响应FIFO的数据量620，以及当前送到数据FIFO402的输入的帧包502的域。更特别地，字再同步子系统404的控制器602，604保持数据FIFO402的数据量在高阀值618和低阀值622之间。阀值618和622定义了数据FIFO402中的数据量620的最佳范围，减小源节点和目的节点时钟间的相位差异，而不增加环延迟。高阀值618由一个可编程准满(PAF)标志614表示，而低阀值622由可编程准空(PAE)标志616表示。这两个标志614，616一起提供了数据量620的当前标识。
PAE标志616指示数据FIFO402中的数据量620何时低于相关的低阀值622。类似地，PAF标志614指示数据FIFO402中数据量620何时高于相关的高阀值618。当数据量620在或低于低阀值622，PAE标志616便在有效状态，而当数据量620在或高于高阀值618，PAF标志614便在有效状态。反过来，当数据量620高于低阀值622，并低于高阀值618，PAE和PAF标志便都不在有效状态。PAE和PAF标志614，616通过初始化控制线路628由初始化设备606初始设置为预定义的量(下文中将讨论)，代表各自的阀值。
如前文所提，帧包502包括了一些域。由字再同步子系统404完成的操作部分取决于帧包502的哪一部分被送到数据FIFO402的输入。这是由计数器608决定的。计数器608通过监视线路412监视被送到数据FIFO402的数据。当接收到帧同步域504的时候，计数器608开始计算数据FIFO402接收到的字的数量。当计数器608达到预定义的值，表示当前被送到数据FIFO402输入的帧包502的域是静区50，该计数器在控制总线626上发送一个信号，命令写控制器602和读控制器604再同步。计数器608计算送到数据FIFO402的字，方法是：当接收到帧同步域504的时候复位计时器，并将计时器增加一个时间增量，该增量等于接收帧包502的单个字所需的时间。
依据由PAF和PAE标志614，616决定的数据量620和由计数器608决定的当前送到的帧包502部分，数据被写控制器602和读控制器604经过数据FIFO402传送。写控制器602通过写使能(WEN)信号线610控制了数据向数据FIFO402的写入。读控制器604通过读使能(REN)信号线612控制了数据从数据FIFO402的读出。
参看图7和图8，写控制器602和读控制器604保持数据量620在由高阀值618和低阀值622定义的最佳范围中的操作将在下文中阐述。图7描绘的是写控制器602执行的功能的状态图，而图8描绘的是读控制器604执行的功能的状态图。对控制器的讨论之后，字再同步子系统404部分防止数据量错误的互操作性将被讨论。
参看图7，写控制器602状态机700具有三个状态：复位状态702，写暂停状态704和写状态706。开始，写控制器602处于复位状态702。写控制器602可以因任何数目的原因而被复位，比如当加电，当数据FIFO402被清除，当网络上起始通信之前的节点初始化，等。
在复位状态702，写控制器602将写使能(WEN)控制线路610设为无效，防止数据写入数据FIFO402，直到必要条件出现。当这些初始化过程完成，写控制器602如状态转移线708所示进入写暂停状态704。
当写控制器602进入写暂停状态704，它保持WEN控制线610处于无效状态，同时监视PAF标志614的状态和当前送到数据FIFO402的帧包502的部分。如果PAF标志614是有效的，则数据量620如上文所述高于高阀值618。在这种情况下，写控制器602继续保持写暂停状态704，直到接收到一个帧包。相反，当数据FIFO402中的数据量620低于高阀值618，写控制器602将进入写状态706。当数据量620低于高阀值618，而PAF标志614是无效的，写控制器602将允许数据写入数据FFO402中。这样，当帧包被送到数据FIFO402的输入或当数据FIFO402不是准满，则写控制器602如状态转换线710所示进入写状态706。
在写状态706，写控制器602将写使能线610设为有效，开始往数据FIFO402中写数据。数据的写一直继续，直到两种条件同时发生。如果计数器608指示静区508是当前送到数据FIFO402的输入，则有效负载域506已经被完成写入FIFO402。如果当数据量620在数据FIFO402的最佳范围之内该情况出现，数据的写不被暂停，下一个数据块在到达时，将被写入数据FIFO402。
不过，如果计数器608指示静区508是当前在数据FIFO402的输入，且数据量620提高到高于阀值618，也就是高于数据FIFO402中的期望最佳范围，数据的写就被暂停。这样，如果数据的当前帧的有效负载域506已经完全被写入FIFO402，且FIFO变成准满，写控制器602沿状态转移线712进入写暂停状态704。
现在参看图8，读控制器604状态机800具有三个状态：复位状态802，读暂停状态804和读状态806。开始，读控制器604处于复位状态802。读控制器604可以因任何数目的原因而被复位，比如那些上文在写控制器复位状态702的描述中提到的。在复位状态802，读控制器604将读使能(REN)控制线路612设为无效，防止从数据FIFO402读取数据，直到必要条件出现。当这些复位/初始化过程完成，读控制器604如状态转移线808所示进入读暂停状态804。
当读控制器604进入暂停状态804，它保持REN控制线812处于无效状态，同时监视PAE标志616的状态和当前送到数据FIFO402的帧包502的部分。如果PAE标志616是有效的，则数据量620如上文所述低于低阀值622。在这种情况下，读控制器604继续保持在读暂停状态804，直到接收到一个帧包或数据量620升高到高于低阀值622。当数据量620升高到高于低阀值622，读控制器604允许数据从数据FIFO402中读出。这样，当新的帧包被送到数据FIFO402的输入或当数据量622不是准空，则读控制器604如状态转换线810所示进入读状态806。
在读状态806，读控制器604将REN控制信号612设为有效，使得从数据FIFO402中读数据发生。从数据FIFO402中读数据一直继续，直到两种条件发生。当计数器608指示静区域508当前被送到数据FIFO402的输入(有效负载域506已经被完全写入FIFO402)或当数据量620在数据FIFO402的最佳范围之内，数据的读不被暂停，数据将继续被从数据FIFO402中读出。
不过，如果计数器608指示静区508当前被送到数据FIFO402的输入，且数据量620同时低于低阀值622(且低于指定的最佳范围)，数据的读就被暂停。这样，如果当前的帧包的有效负载域506已经完全被写入FIFO402，且FIFO402变成准空，读控制器604沿状态转移线812进入读暂停状态804。
写和读控制器602，604交互操作，保持数据FIFO402的数据量620在高阀值618和低阀值622之间的最佳水平。如上文所述，写和读控制器602，604根据PAF和PAE标志614，616的状态和当前送到数据FIFO402输入的帧包的部分，完成它们的功能，以响应内部产生的同步指令。
当接收到帧同步域504，计数器608开始计算接在帧同步域504之后的数据字，即在有效负载域中的字。当计数器608达到预定义数目的字，表示静区508的开始，写和读控制器602，604检测PAE和PAF标志的状态。如果顺序的帧包没有被实现工作的节点接收到，计数器608继续复位和递增，每次产生一个再同步指令，使得字再同步子系统404周期性地再同步。换句话说，当帧同步域504被接收到，计数器608开始递增，然后，当到达最大值，计数器608复位并重新开始，等待接收另一个帧同步域504。这样，不用考虑是否接收到帧同步域504，再同步保证发生，这样保证了FIFO量620维持在指定的水平，而不管是否接收到包含有效数据的帧包。
如果在再同步的过程中，写和读控制器602，604确定了数据量620在数据FIFO402的高阀值和低阀值618，622之间，那么控制器602，604将允许连续的经过数据FIFO402的数据读和写。不过，如果数据量620低于PAF614或高于PAE616，那么读和写控制器602，604将暂停一段时间对数据的读和/或写，以保持数据量620在指定的最佳范围内。
当开始或复位条件发生，写和读控制器602，604分别在复位状态702，802。如上文所述，控制器将因任何熟悉的原因被复位或初始化。当控制器分别在复位状态，初始化设备606将高阀值618和低阀值622分别设置在预定义的数值上，为数据量620定义一个最佳范围。通过使用这些阀值，数据FIFO402中的优选的最佳范围在有效数据被送到数据FIFO402的输入之前就被设定。很重要的一点是，数据量620应在有效数据被接收到之前被增加到最佳范围之内，避免字的立即丢失。需要指出，在没有节点向网络上发送数据的阶段，主节点产生所谓的填充帧(帧包的有效负载域中包含的是无效数据)，它被实现本发明的字再同步子系统404的网络中的所有节点接收并存储。这样，虽然没有有效负载被接收，填充帧被保存在数据FIFO402中，而字再同步子系统周期性地工作，从而保持数据FIFO402中的数据量620在接收到包含有效数据的帧包之前(即，在正常通信之前)在最佳范围中。
一旦初始化完成，写和读控制器604，606就从它们的复位状态702，802分别进入它们的暂停状态704，804。当接收到帧包时，计数器608开始计数，第一个帧包是由主节点102a产生的，且包含填充帧。由于帧包502被接受到(包含着非有效数据)，并且数据FIFO402低于低阀值622，写控制器602立即进入写状态706。在该状态下，写控制器602将WEN控制线610置为有效，使写发生。当这些情况发生，读控制器604仍旧处于读暂停状态804。当有效负载域506中的数据被写入数据FIFO402，数据量620最后高于低阀值622，使得PAE标志616转移到无效状态。这种情况发生时，读控制器604从读暂停状态804转移到读状态806。读控制器604接着将REN控制线612设为有效，使得保存在数据FIFO402中的数据从FIFO中读出数据输出线403上。这样，当写控制器602和读控制器604在各自的写和读状态时，数据量620将保持在高阀值618和低阀值622之间，根据源节点和目的节点时钟之间的相位差异而波动。
当数据量620减少到低于低阀值622，且相应的PAE标志616变为有效，写和读控制器602，604协同操作，使得数据量620回到两个阀值618，622间的最佳范围内。为提高数据FIFO402的深度，读控制器604逐渐从读状态806转为读暂停状态804，其中REN控制信号612被置为无效状态，从而停止了数据从数据FIFO402中的读出。不过，PAE标志616的无效状态并不影响写控制602，它仍旧保持在写状态706。这样，向数据FIFO402中的数据写入仍旧发生。一旦数据量620增加到低阀值622以上，PAE标志616变成无效，而读控制器604再次进入读状态806，这里执行数据的读。
同样的控制器602，604之间的交互操作防止了数据量620超过和持续高于高阀值618，而这种情况不需要地增加了环迟滞。如文中所述，数据量620会升高到高阀值618以上，由于，比如源节点和目的节点时钟之间的漂移。当数据量620增加到高于高阀值618时，PAF标志614转变到有效状态，控制器协同工作使得数据量620回到两个阀值618，622之间的最佳范围。PAF标志转变到有效状态，而此时写控制器602处于写状态706，标志转变的发生使得写控制器602转变到写暂停状态704。这样，为了降低数据FIFO402的深度，写控制器602从写状态706转移到写暂停状态704，从而暂停数据对数据FIFO402的写入。不过PAF614标志并不被读控制器604考虑，所以它仍保持在读状态606。因此，当写暂停的时候，从数据FIFO402中读出数据仍旧进行而写操作暂停，从而减少了数据FIFO402中的数据量620。不过注意写控制器将不会从写状态706转移到写暂停状态704，除非帧包502的静区508被送到数据FIFO402的输入。这就避免了在数据写入数据FIFO402被暂停时，有效负载的丢失。本发明这样暂时牺牲了数据吞吐时间来保证有效负载域506的成功接收。一旦数据量620降低到高阀值618以下，PAF标志614变为无效，写控制器604转移到写状态706，在这里写被再次执行。
最佳的数据量620取决于网络中源节点和目的节点时钟之间的期望偏移量。在本发明的优选实施方案中，每个节点都有一个工作在131.072MHz+25ppm(每百万分率)的本地振荡器。每个节点的本地时钟被配置为工作在一半的振荡速率。所以网络中每个节点的容限是1638字/秒(131.072/2×25＝1638)。换句话，源节点和目的节点振荡器之间的变化引起相应的数据传送中每秒1638字的变化。当一个节点的振荡器以131.072+25ppm运行，而它与具有运行在131.072-25ppm的振荡器的节点通信的时候，网络上两个节点间将会产生最大的差异。这种最差的情况将导致2×1683或3276字每秒的差错条件。因此每305.25us将会有一个字的滑动。
注意，除了接收到静区时计数器608指示控制器进行再同步外，当没有接收到帧同步域504时，计数器608也指示写和读控制器进行再同步。也就是说，不管帧同步域504是否被送到数据FIFO402的输入，计数器608连续地复位和增加它的125μs计时器。当计数器608完成125μs计时而复位时，它指示写和读控制器再同步节点，并执行以上的操作，保持数据量620在高阀值和低阀值618和622之间。该周期性的再同步无终限地继续，直到帧同步域504被接收到才中断。所以再同步之间的最长的时间周期是当帧同步域504在恰好是计数器复位之前被接收到的时间。例如，如果静区508是100字长，那么计时器将在118.5μs((8000-100字)×15毫微秒)复位，再同步之间最长的时间是237μs(118.5×2)。
这样，字再同步通常在每帧或每125μs执行，并带有高达250μs的预期扩展周期。由于这些时间段少于305μs，不会有字滑动产生。结果是，最佳的数据FIFO数据量620会是仅有几个字。在优选实施方案中，高阀值618和低阀值622取决于数据FIFO402被控制器服务的频率，源时钟和目的时钟之间的预期不精确度，子系统的不正常行为，以及数据FIFO对下溢和溢出条件的敏感性。不过，正如熟知相关技术的人清楚地看到，其它的规则也被考虑在内。在优选实施方案中，数据FIFO402明显地大于高阀值618，为了溢出条件提供保扩。不过如果数据FIFO量变得太大，通过节点的延迟将会明显。因此，本发明将数据量620维持在最佳范围内，避免这样的延迟。虽然希望将数据量620维持在尽可能低的数值上，以减少经过节点的延迟，但根据上述的因素，为了给下溢条件提供保护又必须有足够的数据量来防止数据的丢失。这些被考虑的因素在环迟滞要求下被平衡，以获得最佳的数据量620的范围。在优选实施方案中，最佳数据量620被设为8字长，相应的高阀值和低阀值618，622分别被设为8和12字长。8字长的数据FIFO量不会引起经过节点的明显的延迟(8×15ns＝120ns)，同时提供一定数目的字来防止滑动(尽管根据上述计算不会有滑动产生)。
注意只有当填充帧(无效数据)被接收到时，在接收静区域508的过程中，数据写是被暂停的。其结果是，静区域508的一些，全部或没有任何部分将被保存在数据FIFO402中。被保存的部分是为了保证以本地时钟从数据FIFO402读出的被发送的帧包为准确的125μs长所必须的数量。进一步地，发送到另一个节点的时钟信号将不包含被恢复的源节点时钟的抖动或漂移成分。
3.帧同步子系统
本发明的帧同步子系统406是用于异步网络系统的指定主节点中的新型同步系统。子系统406连续地监视和控制经过工作网络节点的数据流，以保证帧包经过网络的时间等于帧包的整数倍，从而保证每125μs新帧包将到达每个非主节点。
特别地，帧同步子系统406管理着经过数据FIFO402的数据流，以源节点时钟速率(被恢复的环时钟322)保存一个帧包的数据。子系统406缓冲部分帧包，依据本地帧同步脉冲324再发送，而不是以被接收帧包的速率再发送帧包，上述帧同步脉冲是由提供给主节点102a的网络参考时钟得来的。本地帧同步脉冲324是由时钟处理334以预定义网络帧发送速率发生的。通过延迟帧包的发送直到本地帧同步脉冲324产生，子系统406保证了经过环的延迟等于帧包的整数倍，且不考虑环迟滞的程度，每个节点接收的每个帧包将以125μs时间间隔被接收。
子系统406除了在预定义时间间隔内发送帧包502，为了保持帧同步，还必须保证帧包具有相应于单帧传输的长度。如果一系列连续传送的帧中有一个具有比能以单帧方式传送的多的字，那么后续的发送的帧包将在不可预知的时间被目的节点接收，而不是在125μs的时间间隔。为完成这个工作，帧同步子系统406只缓冲接收到的帧包502的有效负载域506和帧同步域504，而丢弃静区域508，该域由于网络中时钟的不准确性而被扩展或压缩(字的增加或丢失)。这样的结果是存储的字少于帧包可以包含的最大的字容量，保证帧同步域在本地帧同步脉冲324出现时，总能够被送到数据FIFO的输出。这就减少了与由于网络中的时间不准确性而造成的帧包长度的扩展或压缩有关的问题。例如，如果当帧包返回主节点时静区的长度被扩展了，那么当本地帧同步脉冲发生时将没有帧同步字在FIFO的输出。这样，本发明保证了域594，506被保存在数据FIFO402中，在本地帧同步脉冲324产生时可以被使用。
在传送时，帧同步子系统406从数据FIFO402中读出域504和506，通过在有效负载域506之后停止读，有效地生成无效数据(即填充帧)的新的静区域508，该域具有一定的长度，使得组合后的帧包502包括填充完全帧传送所需要的字的准确数目。这使得帧包在本地帧同步脉冲324发生时被产生并发送。
参考图9-11，本发明的新型帧同步子系统406将在下文中阐述。图9是帧同步子系统406和本发明的分布式同步系统310的数据FIFO402的功能框图。帧同步子系统主要包括一个输入或写控制器902，一个输出或读控制器904，一个初始化设备906和计数器908。
写控制器902和读控制器904响应FIFO的数据量920，接收到的当前被送到数据FIFO402的输入和输出的帧包901的帧包域，以及本地帧同步脉冲324的发生。异步地控制经过数据FIFO402的数据流，更特别的是，控制器902，904缓冲数据FIFO402中的接收到的帧包901部分，直到下一个帧周期的发生，从而保持数据FIFO402中的最佳数量的字，避免经过主节点102a的不必要的延迟，以及避免下溢条件的出现。
低阀值922由同步可编程准空(SYNCPAE)标志916表示；即SYNCPAE标志916指示与相应低阀值922有关的数据FIFO402中的数据量。当数据量920在或低于低阀值922时，SYNCPAE标志916处于有效状态。反过来，当数据量920高于低阀值922时，SYNCPAE标志处于无效状态。SYNCPAE标志916由初始化设备906通过初始控制线928初始地设置在预定义的量(下文中将阐述)。
如上文所述，读控制器904也接收在主节点102a产生的本地帧同步脉冲324，以及通过监视线414被送到数据FIFO402的输出的帧包部分的指示。
决定帧包901的哪个域被送到FIFO输入的工作是由计数器908完成的，它通过监视线412监视数据FIFO402的输入。当计数器监测到帧同步域903，它计算到静区907，在该处向写控制器902发出一个自同步命令，使之开始或暂停写操作。当计数器908在帧传送过程中没有监测到帧同步域903(且没有静区域907)，计数器向写控制器902发出自同步命令。依据帧包域和自同步的开始，计数器908产生了一个在控制总线926上的信号，指示写控制器902将接收到的域写入或不写入数据FIFO402。
基于上文，写控制器902和读控制器904使得帧包域通过数据FIFO402。写控制器902通过写使能(WEN)信号线910，控制数据往数据FIFO402中的写入。读控制器904通过读使能(REN)信号线912，控制数据从数据FIFO402中的读出。当REN和WEN控制线分别有效时，数据FIFO402分别被允许可以写数据或读数据。
帧同步子系统406动态地调节存储在数据FIFO402中的数据量，以适应环迟滞的变化。如果环迟滞突然增加，比如是由于节点故障并且随后进行了环回操作，数据FIFO402的数据量则将被减少，减少的数量为所丢失静区流的数量。不过由于下一个出现在FIFO402输出端的帧同步域903在本地帧同步脉冲发生之前有效地完成了同步，帧同步子系统406自动地校准。结果当数据FIFO402被填充数据时，读操作被暂停，这样自动地增加先前被减少数据的FIFO的数据量。
参考图10和图11，读控制器904和写控制器902保持通过FIFO402的数据流的操作将在下文中阐述。图10表示的是由写控制器902执行的功能状态图，而图11是由读控制器904执行的功能状态图。在对单个的控制器描述之后，将阐述在异步、分布式网络系统中帧同步子系统406各部分如何相互作用来维持帧同步的。
参看图10，写控制器902的状态机1000有三个状态：复位状态1002，写暂停状态1004，和写状态1006。开始，写控制器902处于复位状态1002。写控制器902可以由于许多原因被复位，比如，当初始化设备906设备低阀值922时，当应用初始或帧同步子系统406电源中断，等。
在复位状态1002，写控制器902将写使能(WEN)控制线910设为无效，避免了数据向数据FIFO402中的写入，到必要条件出现时才允许。完成了初始化过程之后，写控制器902进入到写暂停状态1004，由状态转移线1012表示。
当写控制器902处于写暂停状态1004时，它保持WEN910控制线为无效状态，避免写的发生。在这段时间内，计数器908通过计数器908监视往数据FIFO402中的数据输入，确定帧包901的哪一部分当前被送到数据FIFO402。当帧包901被接收到时，或当计数器908在帧传送过程中没有检测到帧包，它启动自同步操作，指示写控制器902开始向数据FIFO402中写入。当该情况发生时，写控制器902从写暂停状态1004转移为写状态1006，由状态转移线1014表示。
在写状态1006，写控制器902将WEN控制线910置为有效，开始将任何接收到的帧包内容写入数据FIFO402中。帧包域的写入一直继续到计数器908指示静区907当前已经被送到数据FIFO402的输入。如上文所述，这表明有效负载域905已被完全写入FIFO402中，而帧包901用来同步的部分(即，静区域907)现在可以使用了。另一方面，如果计数器908在帧传送过程中在FIFO的输入没有检测到帧包，那么在写状态1006，写控制器902将往数据FIFO402中写入填充帧。在这种情况下，计数器908将仍旧指示静区907将会出现在FIFO402输入的点。
换句话说，不管帧包或填充帧是否被写入数据FIFO402，写控制器902在帧传送的部分将转移到写暂停状态1004。这样，在当前帧包901的静区域907被送到数据FIFO402或当周期性的自同步发生时，写控制器902进入到写暂停状态1004，由状态转移线1010表示。结果，写控制器902只将帧同步和有效负载域(且不包括静区域)写入数据FIFO402中。如果没有帧包被送到数据FIFO402，则写控制器902周期性地在写状态1004和写暂停状态1006之间转移，在写状态，控制器在最佳的小数据量下对FIFO操作，而在写暂停状态下，数据FIFO402被减少的数据等于静区的字的数量。
参看图11，读控制器状态机1100有三个状态：复位状态1102，读状态1104，和读暂停状态1106。开始，读控制器904处于复位状态1102。读控制器904可以由于许多原因被复位，比如以上阐述的相应于写控制器复位状态1102的那些原因。在复位状态1102，读控制器904将读使能(REN)控制线912设为无效，避免了数据从数据FIFO402的读出，到必要条件出现时才允许。完成了初始化过程之后，读控制器904进入到读状态1104，由状态转移线1112表示。
当读控制器处于读状态1106，读控制器904将REN控制线912置为有效，并监视数据FIFO402的输出。这将保持数据FIFO402在一个最佳的最小数据量，有时几乎接近于空，直到帧包被接收到并储存在FIFO中。当读控制器904确定帧同步域903将要被从数据FIFO402中读出，读控制器904便进入读暂停状态1106，如状态转移线1114所示。
在读暂停状态1106，读控制器904设置REN控制线912为无效状态，终止数据从FIFO402的继续读出。然后读控制器处于等待，直到以下两种情况同时发生：接收到本地帧同步脉冲324，以及数据在FIFO402中积累到数据量920超过低阀值922。如果本地帧同步脉冲324发生，且数据FIFO402不是准空，那么数据FIFO402中就有足够的数据量来安全地执行读操作，而不会引起下溢的情况。当数据量920低于低阀值922时，读控制器904维持在读暂停状态1106。换句话说，当数据量920高于低阀值922，接收到本地帧同步脉冲324时，读控制器将允许数据从数据FIFO402的读出。这就避免了下溢情况(即，由于数据丢失的漂移)的发生。这样，当一个新的帧包911被送到数据FIFO402的输出，而数据量920不为准空，读控制器904则进入读状态1106，由状态转移线1110表示。
如果在数据FIFO402被数据填充到数据量高于低阀值922之前本地同步脉冲324就发生了，读控制器904将保持在读暂停状态1106，并继续积累数据，直到下一个本地同步脉冲324的发生。这样，当本地帧同步脉冲324发生且数据量920高于低阀值922时，读控制器904转移到读状态1104，释放帧同步域903和有效负载域905中的数据。当下一个帧同步域被送到数据FIFO402的输出时，读控制器将回到读暂停状态1106，直到下一个本地帧同步脉冲324的发生。
写和读控制器902，904异步执行各自的功能。当然，它们的功能被结合起来保证帧包从指定的主节点102a释放以扩充环迟滞为帧包的整数倍。写和读控制器902，904保持数据FIFO402中的帧包域在最佳数量，从而在脉冲发生时被传送的帧包已准备好，不会引起经过主节点的额外的延迟，或造成该节点潜在的下溢条件。写和读控制器的联合操作将在下文中描述。
如文中所述，实现帧同步子系统406的主节点102a在网络第一次初始化时，产生一个初始帧。每个非主节点接收并再传送该初始帧，使得各节点逐个初始化它们的节点交换机。当初始帧返回到主节点时，主节点本身初始化，并知道网络中所有其它节点都已经可以进行节点间通信。主节点接着发送一个帧同步域表示整个环的帧边界。
当写和读控制器902，904各自处于复位状态时，WEN和REN控制线910和912被设置为无效，以防止任何数据被存入，或被从数据FIFO402读出。初始化之后，写控制器902进入写暂停状态1004，而读控制器904进入读状态1104。没有数据写入数据FIFO402，直到在数据FIFO402的输入端检测到帧同步域903，或自同步情况的发生。即使没有有效数据将被送到FIFO的输出端，数据也要从数据FIFO402中读出。
如果帧同步域903在预定义的等于帧传送时间(即，125μs)的时间内没有被检测到，则计数器908指示自同步事件发生。这使得写控制器902进入写状态1006，而读控制器904保持在读状态1104。这样被主节点102a接收的数据将被写入并从数据FIFO402读出，而只有很小或没有经过节点的延迟，因为数据FIFO将为全空。
由于写控制器902和读控制器904异步操作，数据FIFO402中的数据量会向上漂移。当有效数据的帧包被接收时，为了避免数据FIFO402中有不必要多数量的填充帧，写控制器902周期性地停止写操作，而读控制器904继续读操作。也就是，如果当写控制器902处于写状态1006，计数器908在递增，而帧同步域903没有被检测到，则写控制器902转移状态到写暂停状态1004，但在静区域907被送到数据FIFO402的时间内，允许读控制器904操作，以减少FIFO402中的数据。写控制器902将不断在这两个状态间转移，直到帧同步域903被接收到。
一旦接收到帧同步域903，计数器908将复位，并开始计算写入数据FIFO402的字的数量。写控制器将保持在写状态1006，或从写暂停状态1004转移到写状态1006。当计数器908达到预定义的值，表示帧同步域903和有效负载域905已被写入数据FIFO402，而静区域907当前被送到数据FIFO402的输入，则计数器908指示写控制器902停止将接收到的帧包901写入数据FIFO402中，因为接收到的静区域907不被子系统406传送。
当帧同步字903被送到数据FIFO402的输出时，读控制器904进入读暂停状态1006，使得FIFO402开始被填充。当本地帧同步脉冲324发生时，读控制器904将帧同步域903和有效负载域905从数据FIFO402中读出。读控制器904继续从FIFO中读数据直到它检测到被送到FIFO402的输出的新的帧同步域903。这种情况发生时，读控制器停止从FIFO中读出数据，使得填充帧(即，包含无效数据的数据字)被加到帧包中，直到它包含了足够多数量的字，该数量等于帧传送所需的数量。这样，通过停止读操作，新的静区909被有效地产生了。这保证了从主节点102a发送的每个帧包911包含用于帧传送的准确数量的字。
当本地帧同步脉冲324发生且SYNCPAE标志为无效，读控制器904转移到读状态1104，并释放帧同步域903和有效负载域905。当下一个帧同步域903被送到数据FIFO402的输出，读控制器904又转移回读暂停状态1106，直到下一个本地帧同步脉冲324发生。
由于读控制器904执行读操作时写控制器902没有写(即，丢弃)静区907，数据FIFO402将被减少一定量的字，大约等于静区域907的大小。类似，当读控制器904在读暂停状态1106而写控制器902处于写状态1006，FIFO中的数据量将增加静区域907的大小。因此，为避免数据流错误的发生，数据FIFO402必须保持一定数目的字，至少等于静区域907中所包含的字数。
另一个要求是数据FIFO402必须包含一定数量的数据，成为“余量”，它等于环迟滞和帧的整数倍之间的差。如果余量少于静区域907的大小，那么余量加上完整的数据帧(有效负载域905和帧同步域903)被存在FIFO中，因为当脉冲324产生时，数据量920将低于低阀值922，使得读控制器904停留在读暂停状态1106，直到另一个被写入FIFO的数据帧之后的脉冲发生。另一方面，如果余量大于静区域907的大小，那么只有余量将被保存在数据FIFO中，因为FIFO402中余量的字数将一直高于低阀值922，该低阀值是以静区域907的大小来设置的。因此，一旦帧包被接收到，SYNCPAE标志将不会再变为有效。
在本发明的优选实施方案中，分布式同步系统326包含了在主节点工作的帧同步子系统406和在每个非主节点工作的字再同步子系统404。当然，正如熟知相关技术的人员容易看到的，分布式同步系统326可分别用帧同步子系统406或字再同步子系统404来实现。当然应该指出，应用了两种子系统的网络使得连续可靠的同步通信在网络异步节点之间进行，而避免了数据流差错以及额外的网络延迟。
所以在优选实施方案中，每个网络节点都用两种子系统来实现。因此FIFO402的大小最好能够足够大，兼容这两种实现方法。FIFO402有16K字节的容量。它提供给指定的节点以作为主节点的容量，并执行帧同步。也可以由非主节点执行单独的字再同步。此外，如果该节点是工作在非分布式的网络系统，不需要帧同步，那么可以使FIFO402非常小。在非分布式系统中，其中沿环的整个传播时间限制在大约15微秒以内，这样，在任意指定时间内，在环上只有单帧。
虽然本发明被参考优选实施方案特定地描述，但那些熟知本领域技术的人可以理解，在不偏离本发明核心和范围的情况下，可以作形式和细节的变化。进一步地，文中引入并使用的名词和短语只是作为描述性词汇，并不是限制，且在该名词和短语的使用中，并没有意向排除任何等同的所示和所述的特点或部分，可以看到，在本发明权利要求范围内可以作各种修改。

Claims (6)

1.用于可扩展电信系统的节点中的同步系统，包括了：
在主节点和每个非主节点中实现的同步数据存储器，用于保存从源节点接收到的带内帧包的预定义部分，且从该节点，信息被再发送到网络上的目的节点；
在主节点实现的帧同步子系统，并以通信关系与上述存储器相连，被配置在独立确定的帧循环的开始时释放一个带外帧包；
在所述主节点和每个非主节点中实现的字再同步子系统，且以通信关系与所述存储器相连，且被配置，用恢复的源节点时钟信号控制上述预定义部分的存储，依据本地时钟信号控制上述信息的再发送；
其中所述的帧包包括一个指示新帧包开始的帧同步域；包含有效数据的有效负载域；以及提供带宽的非有效数据域，在该域中，同步系统执行同步功能。
2.权利要求1的同步系统，其中帧同步子系统包括：
一个计数器，用于产生信号指示带内帧包的哪个部分被送到上述存储器的输入端；
一个初始化设备，连接到上述存储器，用于对上述存储器设立数据量的阀值；
一个读控制器，连接到上述存储器，响应指示上述存储器数据量是否大于上述阀值数据量的信号，从而使能或暂停从上述存储器中读取信息，一个主时钟信号，用于从上述存储器中读取信息，包括在上述带外帧包中，以及帧同步脉冲，该脉冲从网络参考时钟产生，用来触发上述带外帧包的释放；
一个写控制器，连接到上述存储器，响应上述恢复的源节点时钟信号，使能或暂停向上述存储器中写信息；
上述计数器，初始化设备以及读和写控制器通过控制总线以通信关系相连。
3.权利要求1的同步系统，其中字再同步子系统进一步包括：
一个计数器，用于在接收到上述帧同步域之后计算写入数据存储器中的字的数量，且复位计数器，用于产生一个信号来指示当前带内帧包的哪个部分被送到上述存储器，并根据所述存储器输入端的所述非有效数据域的出现，指示读控制器和写控制器在计数器达到一个预定义值时再同步；
一个初始化设备，连接到上述存储器，用于对上述存储器设立高阀值和低阀值；
上述读控制器，连接到上述存储器，响应指示上述存储器的当前数据量是否大小上述低阀值数据量的信号，以及主时钟信号，用于控制从上述存储器中读取信息；
上述写控制器，连接到上述存储器，响应指示上述存储器当前数据量是否小于上述高阀值数据量的信号，恢复的源节点时钟信号，用于控制向上述存储器中写信息；
其中上述读和写控制器功能以联合的关系维持上述存储器的数据量在所述的高和低阀值之间的最佳范围内；
上述计数器，初始化设备以及读和写控制器通过控制总线以通信关系相连。
4.权利要求3的同步系统，其中上述读和写控制器的功能有效地弥补了所述恢复源节点时钟信号和上述本地时钟信号之间的相位差异，方法是，根据所述恢复的源节点时钟信号接收和保存数据，而根据所述本地时钟信号再发送数据。
5.一个电信交换机，它可以作为一个可扩展电信系统中的节点，该交换机包括：
一个或多个用于动态地连接或断开多个端口的各个之间通信路径的节点交换，并在节点间网络上发送和接收成组信息，该节点间网络用于提供该电信交换机和上述系统有关的其它节点之间的通信；及
一个字再同步子系统，包括了存储器和控制器，其中所述存储器在主节点和每个非主节点中实现，用于保存从源节点接收到的带内帧包的预定义部分，并从中得到包括在带外帧包的信息，上述用于控制通过上述存储器信息流的控制器响应存储器的随时间变化的数据量，并将该数据量保持在预定义的最佳范围之内。
6.一个可扩展电信系统中节点内同步数据的方法，该方法包括以下步骤：
(a)在主节点，在独立确定的帧周期的开始发送第一个帧包，其中所述的第一个帧包包括：
一个帧同步域，指示所述的第一个帧包的开始，一个有效负载域，包括了有效数据，以及一个非有效数据域，提供了用于执行同步功能的带宽；
(b)在第一个非主节点，在一个存储器中保存所述的第一个帧包的预定义部分，并从上述存储器中恢复，再发送到网络上的另一个非主节点或主节点的信息；
(c)在每个非主节点重复步骤(b)，直到所述的第一个帧包返回到所述的主节点。
CN97190323A 1996-08-29 1997-08-22 分布式网络同步系统 Pending CN1196852A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/705,226 1996-08-29
US08/705,226 US6278718B1 (en) 1996-08-29 1996-08-29 Distributed network synchronization system

Publications (1)

Publication Number Publication Date
CN1196852A true CN1196852A (zh) 1998-10-21

Family

ID=24832571

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97190323A Pending CN1196852A (zh) 1996-08-29 1997-08-22 分布式网络同步系统

Country Status (7)

Country Link
US (1) US6278718B1 (zh)
EP (1) EP0922348A1 (zh)
JP (1) JP2000517140A (zh)
CN (1) CN1196852A (zh)
AU (1) AU728408B2 (zh)
CA (1) CA2264148A1 (zh)
WO (1) WO1998009405A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007054026A1 (en) * 2005-11-10 2007-05-18 Huawei Technologies Co., Ltd. Method and system for loop-back and continue in packet-based network
CN1913408B (zh) * 2006-07-04 2010-05-12 苏州市震旦电力科技有限公司 工业以太网总线时钟平滑处理方法
CN101146006B (zh) * 2006-09-13 2011-02-02 雅马哈株式会社 电子音乐装置
CN101068128B (zh) * 2006-05-02 2011-06-01 三星电子株式会社 在分布式控制系统中用于时间同步的方法
CN102355345A (zh) * 2011-10-11 2012-02-15 盛科网络（苏州）有限公司 通过fifo消除不同高速串行链路间误差的方法及系统
CN101179348B (zh) * 2007-12-06 2012-05-23 中国科学院等离子体物理研究所 分布式定时系统
CN102081383B (zh) * 2009-11-30 2013-02-20 北京广利核系统工程有限公司 一种用于现场控制的安全网络协议的装置和方法
CN104898583A (zh) * 2014-03-07 2015-09-09 常州天曼智能科技有限公司 分布式控制系统的通讯架构及方法
CN105812492A (zh) * 2016-05-16 2016-07-27 中国建设银行股份有限公司 一种数据同步方法及系统
CN111343039A (zh) * 2018-12-18 2020-06-26 西蒙兹精密产品公司 用于异步通信系统的分布式时间同步协议

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE512169C2 (sv) * 1998-05-14 2000-02-07 Net Insight Ab Förfarande och anordning för synkronisering i ett kretskopplat nät
JP3411214B2 (ja) * 1998-05-22 2003-05-26 三菱電機株式会社 ディジタル無線通信系の受信処理方法および受信機
US6370146B1 (en) * 1998-06-29 2002-04-09 Lucent Technologies Inc. Method and apparatus for non-disruptive addition of a new node to an inter-nodal network
US6470026B1 (en) * 1998-10-30 2002-10-22 Agilent Technologies, Inc. Fibre channel loop map initialization protocol implemented in hardware
US6711227B1 (en) * 1999-02-05 2004-03-23 Broadcom Corporation Synchronizing method and apparatus
US6567376B1 (en) * 1999-02-25 2003-05-20 Telefonaktiebolaget Lm Ericsson (Publ) Using system frame number to implement timers in telecommunications system having redundancy
CN1254028C (zh) * 1999-05-28 2006-04-26 富士通株式会社 Sdh传输装置和sdh传输装置的帧定时再同步方法
US6898211B1 (en) * 1999-06-16 2005-05-24 Cisco Technology, Inc. Scheme for maintaining synchronization in an inherently asynchronous system
US7251256B1 (en) * 2000-05-18 2007-07-31 Luminous Networks, Inc. Synchronization of asynchronous networks using media access control (MAC) layer synchronization symbols
US6856615B1 (en) * 2000-08-11 2005-02-15 Occam Networks Stratum traceable clock driver for voice dejittering and control
US7301960B2 (en) * 2000-12-15 2007-11-27 Harris Corporation Apparatus for and method of control and communication of multiple stations in a TDM network
JP4582932B2 (ja) * 2001-02-26 2010-11-17 Ｏｋｉセミコンダクタ株式会社 同期補正回路
US7123673B2 (en) * 2001-07-19 2006-10-17 Visteon Global Technologies, Inc. System and method for transmission of digital information of varying sample rates over a synchronous network
US6621304B2 (en) * 2001-11-06 2003-09-16 Infineon Technologies Aktiengesellschaft Clocking and synchronization circuitry
US7277420B2 (en) * 2002-02-12 2007-10-02 Broadcom Corporation Temporal alignment of codec data with wireless local area network RF slots
CA2383825A1 (en) * 2002-04-24 2003-10-24 Ibm Canada Limited-Ibm Canada Limitee Dynamic configuration and self-tuning of inter-nodal communication resources in a database management system
JP3490078B2 (ja) * 2002-05-10 2004-01-26 沖電気工業株式会社 ベースバンド信号受信回路及びワード検出回路
AU2003279930A1 (en) * 2002-10-09 2004-05-04 Acorn Packet Solutions, Llc System and method for rate agile adaptive clocking in a packet-based network
FR2848056B1 (fr) * 2002-11-28 2005-02-25 Canon Kk Procedes d'insertion et de traitement d'informations pour la synchronisation d'un noeud destinataire a un flux de donnees traversant un reseau de base d'un reseau heterogene, et noeuds correspondants
EP1432160B1 (en) * 2002-12-18 2006-06-21 Alcatel Method and system for handling data between a clock and data recovery circuit and a data processing unit in asynchronous networks
FR2850508B1 (fr) * 2003-01-23 2005-11-11 Canon Europa Nv Procede d'insertion et de traitement d'informations pour le controle par un noeud de la diffusion d'un flux de donnees traversant un reseau de base d'un reseau heterogene, et noeuds correspondants
US7404017B2 (en) * 2004-01-16 2008-07-22 International Business Machines Corporation Method for managing data flow through a processing system
US7672323B2 (en) * 2005-01-14 2010-03-02 Cisco Technology, Inc. Dynamic and intelligent buffer management for SAN extension
WO2007016778A2 (en) 2005-08-08 2007-02-15 Genesis Technical Systems, Corp. Shared dsl network and deployment method
WO2007070854A2 (en) * 2005-12-14 2007-06-21 Adtran, Inc. Systems and methods for enabling clock signal synchronization
US8074053B2 (en) * 2006-07-11 2011-12-06 Harman International Industries, Incorporated Dynamic instruction and data updating architecture
US8442074B1 (en) 2007-04-02 2013-05-14 Adtran, Inc. Systems and methods for passing timing information over packet networks
CA2620490C (en) 2007-10-04 2016-06-28 Genesis Technical Systems Corp. Remote powering of dsl adms
CN101471832B (zh) * 2007-12-29 2013-02-06 皇家飞利浦电子股份有限公司 用于无线通信局域网络的信道分配方法及装置
US8462907B2 (en) * 2009-11-10 2013-06-11 Futurewei Technologies, Inc. Method and apparatus to reduce wander for network timing reference distribution
US8838830B2 (en) 2010-10-12 2014-09-16 Sap Portals Israel Ltd Optimizing distributed computer networks
DE112011104922B4 (de) * 2011-02-21 2017-08-03 Mitsubishi Electric Corp. Kommunikationsvorrichtung und Kommunikationsverfahren
US8582710B2 (en) * 2011-03-31 2013-11-12 Broadcom Corporation Recovery and synchronization for spread spectrum modulated clock
JP5736550B1 (ja) * 2014-04-18 2015-06-17 パナソニックＩｐマネジメント株式会社 基地局装置
KR102037002B1 (ko) * 2018-06-29 2019-11-26 연세대학교 산학협력단 분산 데이터 처리 시스템의 성능 측정 방법 및 이를 위한 분산 데이터처리 시스템의 노드 장치
CN111740799B (zh) * 2019-03-25 2022-12-09 无锡思朗电子科技有限公司 一种用于以太网分布式节点的平滑同步方法
US11641326B2 (en) * 2019-06-28 2023-05-02 Intel Corporation Shared memory mesh for switching
JP7353934B2 (ja) * 2019-11-19 2023-10-02 キオクシア株式会社 メモリシステムおよび制御方法
JP7346311B2 (ja) * 2020-01-16 2023-09-19 キオクシア株式会社 メモリシステム

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NO123200B (zh) 1967-11-23 1971-10-11 Svenska Handelsbanken
GB1243464A (en) 1969-01-17 1971-08-18 Plessey Telecomm Res Ltd Stored-programme controlled data-processing systems
US4038638A (en) 1976-06-01 1977-07-26 Bell Telephone Laboratories, Incorporated Efficient rearrangeable multistage switching networks
US4173713A (en) 1977-02-07 1979-11-06 International Telephone & Telegraph Corporation Continuously expandable switching network
US4229816A (en) 1979-05-29 1980-10-21 Redcom Laboratories, Inc. Timing signal generation and distribution system for TDM telecommunications systems
US4228536A (en) 1979-05-29 1980-10-14 Redcom Laboratories, Inc. Time division digital communication system
US4456987A (en) 1982-03-22 1984-06-26 International Telephone And Telegraph Corporation Digital switching network
US4539676A (en) 1982-05-03 1985-09-03 At&T Bell Laboratories Bulk/interactive data switching system
FR2538662B1 (fr) 1982-12-22 1988-04-29 Trt Telecom Radio Electr Systeme de commutation telephonique
US4527012B1 (en) 1983-01-31 1994-12-13 Redcom Laboraties Inc Communications switching system with modular switching communicatons peripheral and host computer
US4569041A (en) 1983-03-17 1986-02-04 Nec Corporation Integrated circuit/packet switching system
CA1244110A (en) 1984-12-27 1988-11-01 Masashi Hirome Transmitting data processing system
US5107490A (en) * 1985-04-24 1992-04-21 Artel Communications Corporation Ring-type communication network
JPH0754933B2 (ja) 1986-08-14 1995-06-07 日本電気株式会社 パケツトネツトワ−クにおける回線交換方法及び装置
US4757497A (en) 1986-12-03 1988-07-12 Lan-Tel, Inc. Local area voice/data communications and switching system
US4805172A (en) 1987-04-10 1989-02-14 Redeom Laboratories, Inc. Time division multiplex (TDM) switching system especially for pulse code modulated (PCM) telephony signals
US5241543A (en) 1989-01-25 1993-08-31 Hitachi, Ltd. Independent clocking local area network and nodes used for the same
US5029199A (en) 1989-08-10 1991-07-02 Boston Technology Distributed control and storage for a large capacity messaging system
US4962497A (en) 1989-09-21 1990-10-09 At&T Bell Laboratories Building-block architecture of a multi-node circuit-and packet-switching system
US5119370A (en) 1989-09-28 1992-06-02 Northern Telecom Limited Switching node for a communications switching network
US5495482A (en) * 1989-09-29 1996-02-27 Motorola Inc. Packet transmission system and method utilizing both a data bus and dedicated control lines
CA2049405A1 (en) 1990-08-18 1992-02-19 Hiroshi Kobayashi Broadband switching networks
JPH0575635A (ja) * 1991-09-12 1993-03-26 Hitachi Ltd ネツトワーク網同期管理システムおよび管理方式
FR2693333A1 (fr) 1992-07-03 1994-01-07 Thomson Csf Dispositif de recalage d'informations multiplexées.
US5282200A (en) * 1992-12-07 1994-01-25 Alcatel Network Systems, Inc. Ring network overhead handling method
US5349579A (en) 1993-01-05 1994-09-20 Excel, Inc. Telecommunication switch with programmable communications services
JPH06261015A (ja) * 1993-01-11 1994-09-16 Mitsubishi Electric Corp フレーム位相同期装置及びフレーム位相同期方法及び時分割多重フレーム位相同期装置
FR2704376B1 (fr) * 1993-04-22 1995-06-30 Rainard Jean Luc Procédé de récupération d'horloge et de synchronisation pour la réception d'informations transmises par un réseau ATM et dispositif de mise en Óoeuvre du procédé.
US5557609A (en) * 1993-12-01 1996-09-17 Kabushiki Kaisha Toshiba Switching apparatus for ATM
US5544163A (en) * 1994-03-08 1996-08-06 Excel, Inc. Expandable telecommunications system
JP3439533B2 (ja) * 1994-06-24 2003-08-25 富士通株式会社 選択的保護機能を有するｓｄｈ２−ファイバリング光多重装置
JP3441018B2 (ja) * 1994-11-02 2003-08-25 富士通株式会社 リング型伝送路の遅延制御方法および伝送装置
JP2770786B2 (ja) * 1995-06-05 1998-07-02 日本電気株式会社 構造化データの多重ａｔｍ／ｓｔｍ変換装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7881207B2 (en) 2005-11-10 2011-02-01 Futurewei Technologies, Inc. Method and system for loop-back and continue in packet-based network
CN101331717B (zh) * 2005-11-10 2011-04-20 华为技术有限公司 分组网络中传送数据的方法和系统
WO2007054026A1 (en) * 2005-11-10 2007-05-18 Huawei Technologies Co., Ltd. Method and system for loop-back and continue in packet-based network
CN101068128B (zh) * 2006-05-02 2011-06-01 三星电子株式会社 在分布式控制系统中用于时间同步的方法
CN1913408B (zh) * 2006-07-04 2010-05-12 苏州市震旦电力科技有限公司 工业以太网总线时钟平滑处理方法
CN101146006B (zh) * 2006-09-13 2011-02-02 雅马哈株式会社 电子音乐装置
CN101179348B (zh) * 2007-12-06 2012-05-23 中国科学院等离子体物理研究所 分布式定时系统
CN102081383B (zh) * 2009-11-30 2013-02-20 北京广利核系统工程有限公司 一种用于现场控制的安全网络协议的装置和方法
CN102355345A (zh) * 2011-10-11 2012-02-15 盛科网络（苏州）有限公司 通过fifo消除不同高速串行链路间误差的方法及系统
CN104898583A (zh) * 2014-03-07 2015-09-09 常州天曼智能科技有限公司 分布式控制系统的通讯架构及方法
CN105812492A (zh) * 2016-05-16 2016-07-27 中国建设银行股份有限公司 一种数据同步方法及系统
CN105812492B (zh) * 2016-05-16 2019-03-12 中国建设银行股份有限公司 一种数据同步方法及系统
CN111343039A (zh) * 2018-12-18 2020-06-26 西蒙兹精密产品公司 用于异步通信系统的分布式时间同步协议
CN111343039B (zh) * 2018-12-18 2024-05-28 西蒙兹精密产品公司 通信同步方法及分布式获取系统中的节点

Also Published As

Publication number Publication date
AU4083897A (en) 1998-03-19
WO1998009405A1 (en) 1998-03-05
US6278718B1 (en) 2001-08-21
JP2000517140A (ja) 2000-12-19
EP0922348A1 (en) 1999-06-16
AU728408B2 (en) 2001-01-11
CA2264148A1 (en) 1998-03-05

Similar Documents

Publication Publication Date Title
CN1196852A (zh) 分布式网络同步系统
US6266702B1 (en) Method and apparatus to insert and extract data from a plurality of slots of data frames by using access table to identify network nodes and their slots for insertion and extraction data
US5553056A (en) Packetized remote test system for a telephone network
EP1912361B1 (en) Method, system and device for clock transmission between sender and receiver
CN1279705C (zh) 无线接入网络系统、无线通信方法及节点
JPH03173235A (ja) 多重形式データ搬送装置
US20110234200A1 (en) Adaptive slip double buffer
CN100566307C (zh) 分组交换网络中时间敏感数据的同步数据传输系统
WO2008125025A1 (en) Inter-packet gap network clock synchronization
WO2008125043A1 (en) Multi-frame network clock synchronization
WO2008125051A1 (en) Network clock synchronization floating window and window delineation
JPS62108639A (ja) 確率時分割多重方式
US5500853A (en) Relative synchronization system for a telephone network
CN101005349B (zh) 一种时钟同步方法和系统
US20010038633A1 (en) Communications interface between clock domains with minimal latency
JP2000224199A (ja) 時分割多重バス同期化信号コンセントレ―タとデ―タ伝送システム及びその方法
CN1878054A (zh) Ip网络传送基站用时钟参考的装置和方法
JP2002077245A (ja) Ｉｐゲートウェイ装置
JP2001333038A (ja) 通信装置および通信方法、並びに記録媒体
US7843946B2 (en) Method and system for providing via a data network information data for recovering a clock frequency
US20020114316A1 (en) Method and system for alignment of streaming data between circuit and packet domains of a communication system
US20070183462A1 (en) Method and apparatus for aligning source data streams in a communications network
CN100393014C (zh) 密集波分复用系统光监控通道实现装置和方法
JP2010206252A (ja) プロトコル変換システム及び指令機器及びプロトコル変換機器及びプロトコル変換方法
US20020114321A1 (en) Method and system for translating between circuit and packet identifiers for a communication connection

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication