CN1184329A - 引线框架制造方法 - Google Patents

引线框架制造方法 Download PDF

Info

Publication number
CN1184329A
CN1184329A CN97121522A CN97121522A CN1184329A CN 1184329 A CN1184329 A CN 1184329A CN 97121522 A CN97121522 A CN 97121522A CN 97121522 A CN97121522 A CN 97121522A CN 1184329 A CN1184329 A CN 1184329A
Authority
CN
China
Prior art keywords
lead frame
photographic film
egative film
film
procedure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97121522A
Other languages
English (en)
Other versions
CN1123068C (zh
Inventor
柳旭烈
李相均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hanwha Aerospace Co Ltd
Original Assignee
Samsung Aerospace Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019960048124A external-priority patent/KR100243369B1/ko
Priority claimed from KR1019960080048A external-priority patent/KR100203331B1/ko
Application filed by Samsung Aerospace Industries Ltd filed Critical Samsung Aerospace Industries Ltd
Publication of CN1184329A publication Critical patent/CN1184329A/zh
Application granted granted Critical
Publication of CN1123068C publication Critical patent/CN1123068C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

一种连续制造引线框架的方法包括:a)预热底片且在底片的每个表面上层压感光胶片;(b)曝光和显影被层压的底片以形成感光胶片图形;(c)腐蚀工序(b)中形成的结构以形成引线框架图形;(d)去掉感光胶片图形;(e)对工序(d)中所形成的结构有选择地电镀以形成电镀层;及(f)在工序(e)中所形成结构上顺序进行下装和带缚工序。该方法简化了制造工序。腐蚀剂可采用高压喷射,还减少了在曝光工序时不规则反射的问题。

Description

引线框架制造方法
本发明关于引线框架,特别是能连续制作细小图形的引线框架的制造方法。
通常引线框架的制造方法包括在底片上印刷电路的光学处理工序,形成引线框架结构的腐蚀工序,在部分底片上有选择地电镀的电镀工序,准备位置安装芯片的插装工序,防止引线框架变形的带缚(taping)工序。
详细过程是,首先清除底片上的杂质,然后在底片的两个表面上覆盖保护材料,接着该底片按顺序经过曝光和显影工序,腐蚀底片以形成引线框架图形。然后将预先确定的电路图形部分电镀,下装电镀的引线框架和用带缚住,这样生产出最终的引线框架。
在这种传统的引线框架的制造方法中,每一道工序均以独立设备不连续的方式进行,这需要很多时间。而且,在不连续的工序之间手工操作会产生次品。为了解决传统制造方法带来的问题,在美国专利No.5305043中公开了一种由单个设备完成每道工序的连续的引线框架的制造方法。
图1A-1F说明了传统的连续地制造引线框架的流程。首先,预处理引线框架底片11,进行触击电镀以改善底片11和下道工序将形成的电镀层12之间的附着力。然后,在部分底片11上有选择地进行电镀以形成电镀层12,如图1A所示。
接着,将感光胶片13层压于设有电镀层12的底片11的两个表面上,如图1 B所示。然后用光掩模14进行曝光工序且进行显影工序以形成感光胶片图形13a,如图1c所示。因此,部分电镀层12暴露出来,其指示号为15。然而,由于暴露的电镀层15没有被下道腐蚀工序将用到的腐蚀剂腐蚀掉,所以暴露的电镀层15将通过剥离工序除掉。
然后,腐蚀剂渗开以形成底片11上的通孔16,这样就完成了图1E中所示的引线框架的电路图。接着,去掉感光胶片图形13a(图1F),再顺序进行下装工序和带缚工序。
然而,传统的连续制造引线框架的方法有下述问题。
第一,电镀层先于其他层之前形成,这样当进行下道感光胶片层压工序时,电镀层和感光胶片之间的附着力就削弱了。还有,由于曝光工序中不规则的反射,难于制造细线电路图形。
第二,需要一系列剥离工序以去掉电镀层上未被腐蚀的部分。
第三,上述方法整个工艺要求时间长(至少24小时),因此效率不高且制造成本增加。
为了解决上述问题,本发明的目的是提供一种连续制造具有细线电路图形的引线框架的方法。
为实现此目的,这里提供了一种制造引线框架的方法,包括的工序有:(a)预热底片且在两个底片表面上层压感光胶片;(b)曝光且显影已层压的底片以形成感光胶片图形;(c)腐蚀工序(b)中形成的结构以制成引线框架图形;(d)去掉感光胶片图形;(e)将工序(d)中形成的结构有选择地电镀以形成电镀层;和(f)在工序(e)中所形成的结构上顺序进行下装和带缚工序。
底片最好由适宜电镀的材料制造,优选的有,铁镍(Fe-Ni)合金或铜(Cu)合金。另外,优选的感光胶片是厚度为1~100μm的干胶片。
此外,在工序(a)中底片最好在30~80℃下预热且在80~140℃,1~6kgf/m2压力下压合感光胶片。
工序(c)中的腐蚀工艺最好采用喷射方法进行。这里腐蚀剂最好在0.5~6.0kgf/cm2压力下喷射。
此外,本发明的引线框架的制造方法还可以进一步包括在工序(d)和(e)之间的预电镀工序,如用碱性溶液去脂,酸洗,或触击电镀(strikeplating)
通过参考附图详细描述优选的实施例,本发明的上述目的及优点将更加清楚,其中:
图1A到1F是说明传统方法连续地制造引线框架的简单流程;及
图2A到2D是说明根据本发明的方法连续地制造引线框架的简单流程。
在本发明的引线框架制造方法中,任何能电镀的材料也可用作底片,优选的有,宽度为1~20英寸的铁镍(Fe-Ni)合金或铜(Cu)合金。优选的还有,用作感光胶片的厚度为1~100μm的干胶片。使用干胶片的情况下,在腐蚀工序中可以在高压下喷射腐蚀剂,因而形成细小间距电路图样。因此,半导体设备可以高度集成缩微。
在感光胶片层压之前预处理底片提供了底片和感光胶片之间更好的附着力。为实现这一目的,底片进行化学预处理,如用碱性电解质去脂和微蚀,和/或象刷磨处理一样的机械预处理。
然后,使用层压滚筒将感光胶片热压到底片的两个表面上进行感光胶片层压工序。这里,层压工序取决于底片的预热温度,滚筒的压力和温度。层压工序最好在下列条件下进行:滚筒压力为1~6kgf/cm2,滚筒温度为80~140℃,底片的预热温度为30~80℃。
接着,在曝光和显影工序中,层压有感光胶片的底片暴露在平行光下,在底片暴露在分散光下时,由于内在的分解能力难于形成细线电路图形。还有,在曝光工序之后,未曝光的部分用显影液溶解以形成要腐蚀的部分。这里,显影液是基于感光胶片的类型而选择的。
如上所述,通过喷射腐蚀液进行腐蚀工序。这里,优选的喷射压力在0.5~6.0kgf/cm2之间的范围内。
然后,要剥离掉剩余的感光胶片,因此将引线框架的两表面曝光。
在形成电镀层的下道工序中,底片上预定的部分被有选择地电镀以形成电镀层。这里,电镀层优选的材料是银(Ag)。然而,金(Au)或其它能电镀的材料也可以用作电镀层材料。还有,为了提高底片和电镀层之间的附着力,可以在去掉感光胶片的引线框架上附加进行预电镀工序如用碱性电解质去脂、酸洗、或触击电镀。
接着,后续下装和压膜工序可采用通常的方法进行。
图2A到2D是说明本发明的方法连续地制造引线框架的简单流程。
参见图2A,首先预处理底片21且预热到50℃,然后,用在6 kgf/cm2压力下、温度为110℃的层压滚筒在底片21的每个表面上层压上厚度为30μm的感光胶片22。
然后,参见图2B,对层压有感光胶片层的底片21用只产生平行光的曝光仪曝光,再显影形成要腐蚀的部分。
下面,参见图2C,以1.2kgf/cm2的压力将腐蚀剂喷射到图2B中所形成的结构上,制出通孔24。
接下去,参见图2D,去掉底片21上剩下的感光胶片22a,然后在其上面进行银触击电镀,一部分底片有选择地电镀以形成电镀层25,因此改善了下道接线工序中芯片和引线框架之间的附着力。再进行电镀后的工序,且通过一般的下装工序准备引线框架上要放置芯片的位置。然后进行带缚工序以防止引线框架的变形。
如上所述,在本发明连续制造引线框架的方法中,在腐蚀工序之后形成电镀层,因此省掉了一系列剥掉电镀层的工序,该工序伴随在腐蚀工序之前的电镀工序而产生,简化了制造工序。结果减少了制造成本。而且,由于采用干胶片作为感光胶片,腐蚀剂可采用高压喷射,形成具有细小间距的引线框架图形。此外,减小了在曝光工序不规则反射的问题,并可以连续地执行制造工序。

Claims (8)

1.一种制造引线框架的方法,包括工序:
(a)预热底片且在底片的每个表面上层压感光胶片;(b)曝光和显影层压的底片以形成感光胶片图形;(c)腐蚀工序(b)中形成的结构以形成引线框架图形;(d)去掉感光胶片图形;(e)对工序(d)中所形成的结构有选择地电镀以形成电镀层;及(f)在工序(e)中所形成的结构上顺序进行下装和带缚工序。
2.权利要求1中的方法,其中感光胶片是一种干胶片。
3.权利要求2中的方法,其中干胶片厚度为1~100μm。
4.权利要求1中的方法,其中工序(a)中将底片预热到30~80℃。
5.权利要求1中的方法,其中使用1~6kgf/cm2压力和8-140℃温度的层压滚筒进行工序(a)中的层压。
6.权利要求1中的方法,其中通过喷射腐蚀剂进行工序(c)中的腐蚀以形成通孔。
7.权利要求1中的方法,进一步还包括工序(d)和(e)之间的预电镀工序。
8.权利要求7中的方法,其中预电镀工序是通过碱性电解质去脂,酸洗或触击电镀来进行的。
CN 97121522 1996-10-24 1997-10-23 引线框架制造方法 Expired - Fee Related CN1123068C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR48124/96 1996-10-24
KR1019960048124A KR100243369B1 (ko) 1996-10-24 1996-10-24 연속적인 리드프레임 제조방법
KR48124/1996 1996-10-24
KR80048/96 1996-12-31
KR80048/1996 1996-12-31
KR1019960080048A KR100203331B1 (ko) 1996-12-31 1996-12-31 리드프레임의 제조방법

Publications (2)

Publication Number Publication Date
CN1184329A true CN1184329A (zh) 1998-06-10
CN1123068C CN1123068C (zh) 2003-10-01

Family

ID=26632224

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 97121522 Expired - Fee Related CN1123068C (zh) 1996-10-24 1997-10-23 引线框架制造方法

Country Status (3)

Country Link
JP (1) JPH10135387A (zh)
CN (1) CN1123068C (zh)
TW (1) TW351855B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114481239A (zh) * 2022-04-06 2022-05-13 新恒汇电子股份有限公司 避免盲孔电镀的柔性引线框架制备工艺

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2306557B1 (es) * 2005-12-23 2009-09-03 Diseño De Sistemas En Silicio, S.A. Procedimiento de transmision y recepcion de señales con diferentes frecuencias de muestreo.

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114481239A (zh) * 2022-04-06 2022-05-13 新恒汇电子股份有限公司 避免盲孔电镀的柔性引线框架制备工艺
CN114481239B (zh) * 2022-04-06 2022-06-24 新恒汇电子股份有限公司 避免盲孔电镀的柔性引线框架制备工艺

Also Published As

Publication number Publication date
TW351855B (en) 1999-02-01
CN1123068C (zh) 2003-10-01
JPH10135387A (ja) 1998-05-22

Similar Documents

Publication Publication Date Title
JP3469686B2 (ja) プリント回路基板上にはんだを付着させる方法およびプリント回路基板
CN1917743B (zh) 形成金属板图形以及电路板的方法
EP0309233A2 (en) Method of manufacturing a semiconductor device by plating and apparatus therefor
CN1942057A (zh) 形成金属板图形以及电路板的方法
US6555209B1 (en) Method of manufacturing multilayer wiring board
CN1317762C (zh) 引线框架及其制造方法
US5985521A (en) Method for forming electrically conductive layers on chip carrier substrates having through holes or via holes
JPH06196603A (ja) リードフレームの製造方法
EP0361752B1 (en) Selective solder formation on printed circuit boards
CN106169458A (zh) 半导体元件安装用引线框架与半导体装置及其制造方法
US5739055A (en) Method for preparing a substrate for a semiconductor package
CN104813464A (zh) 半导体元件搭载用基板及其制造方法
JPH0936084A (ja) パターン形成方法
CN1123068C (zh) 引线框架制造方法
US6063481A (en) Process for removal of undersirable conductive material on a circuitized substrate and resultant circuitized substrate
JP3165073B2 (ja) コンフォーマル・プレーティング用の基板表面の調製方法
JP3172509B2 (ja) 配線基板集合体の製造方法
US5403466A (en) Silver plating process for lead frames
KR100243369B1 (ko) 연속적인 리드프레임 제조방법
CN113257681B (zh) 引线框制造工艺
JPH01147848A (ja) Ic用リードフレームの製造方法
JP3178677B2 (ja) 多層配線基板の製造方法
JP3760396B2 (ja) 配線基板の製造方法
KR100203331B1 (ko) 리드프레임의 제조방법
KR20020061389A (ko) 리드프레임 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031001

Termination date: 20111023