CN118338679A - 具有存储器结构的半导体装置和电子系统，以及相关方法 - Google Patents

具有存储器结构的半导体装置和电子系统，以及相关方法 Download PDF

Info

Publication number
CN118338679A
CN118338679A CN202410434472.1A CN202410434472A CN118338679A CN 118338679 A CN118338679 A CN 118338679A CN 202410434472 A CN202410434472 A CN 202410434472A CN 118338679 A CN118338679 A CN 118338679A
Authority
CN
China
Prior art keywords
dielectric liner
dielectric
nitride
dielectric material
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410434472.1A
Other languages
English (en)
Inventor
A·J·汉森
J·A·库尔特拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN118338679A publication Critical patent/CN118338679A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0411—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请涉及具有存储器结构的半导体装置和电子系统以及相关方法。一种半导体装置包括存储器单元、覆在所述存储器单元的侧表面上的第一介电衬垫材料、覆在所述第一介电衬垫材料的侧表面上的高k介电材料、覆在所述高k介电材料的侧表面上的第二介电衬垫材料及覆在所述第二介电衬垫材料的侧表面上的额外介电材料。也描述一种电子系统和一种形成存储器结构的方法。

Description

具有存储器结构的半导体装置和电子系统，以及相关方法
分案申请的相关信息
本申请是申请日为2018年8月31日、申请号为201811009405.6、发明名称为“具有存储器结构的半导体装置和电子系统，以及相关方法”的发明专利申请的分案申请。
优先权要求
本申请要求申请日2017年8月31日针对“具有存储器结构的半导体装置和电子系统(SEMICONDUCTOR DEVICES AND ELECTRONIC SYSTEMS HAVING MEMORY STRUCTURES)”申请的第15/692,599号美国专利申请的权益。
技术领域
本发明的实施例涉及半导体装置设计和制造领域。更具体地说，本发明的实施例涉及包含覆在存储器单元上面的介电衬垫材料的存储器结构，涉及形成所述存储器结构的方法，且涉及相关半导体装置和电子系统。
背景技术
半导体装置设计师通常希望通过减小个别特征的尺寸及通过减小相邻特征之间的分隔距离来增大半导体装置内的特征的集成度或密度。另外，半导体装置设计师通常希望设计不仅紧凑而且提供性能优势以及简化设计的架构。
半导体装置的一个实例为存储器装置。存储器装置一般被提供为计算机或其它电子装置中的内部集成电路。存在多种类型的存储器，包含(但不限于)随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、闪存存储器及可变电阻存储器。可变电阻存储器的非限制性实例包含电阻性随机存取存储器(RRAM)、导电桥随机存取存储器(导电桥RAM)、磁性随机存取存储器(MRAM)、相变材料(PCM)存储器、相变随机存取存储器(PCRAM)、自旋力矩转移随机存取存储器(STTRAM)、氧空位类存储器和可编程导体存储器。
一些存储器装置包含存储器阵列，其展现布置成交叉点架构的存储器单元，所述交叉点架构包含垂直(例如，正交)于额外导电线(例如，数据线，如位线)延伸的导电线(例如，存取线，如字线)。存储器阵列可为二维(2D)的，以便展现单个台板(例如，单个层、单个层面)的存储器细胞，或可为三维(3D)的，以便展现多个板(例如，多个层面、多个层)的存储器细胞。选择装置可用于选择存储器阵列的特定存储器单元。
与存储器装置制造相关的挑战包含减小存储器装置的大小、增大存储器装置的存储密度和降低制造成本。举例来说，制造3D交叉点存储器阵列通常要求用材料堆叠形成高高宽比存储器单元。对下游处理条件敏感的材料常常存在于所述堆叠中。举例来说，3D交叉点存储器单元可包含如硫族化物材料、含碳材料和其它敏感材料的材料，所述材料可能在常规半导体制造工艺期间所用的温度下受损和/或可能不合需要地与下游处理期间所用的各种材料(例如，蚀刻剂、氧化剂)反应。举例来说，堆叠中的硫族化物材料可能在常规沉积技术期间挥发，引起堆叠材料分层。为了保护堆叠，衬垫材料已形成于堆叠材料上方，之后进行后续处理动作。令人遗憾的是，常规衬垫材料和常规衬垫材料系统可能在形成期间损伤堆叠材料，可能受与不同堆叠材料的一或多种较差粘附力困扰，可能在后续处理动作期间与其上形成的额外材料有害地相互作用，和/或可能阻碍后续处理动作(例如，后续材料去除过程，如后续化学机械平面化动作)的功效。
因此，需要新的存储器结构，如包含覆在存储器单元上面的衬垫材料的交叉点存储器结构，且需要包含存储器结构的半导体装置(例如，存储器装置)和电子系统以及形成存储器结构的方法，所述方法克服常规存储器结构、常规半导体装置、常规电子系统和形成存储器结构的常规方法的前述问题中的一或多个(例如，全部)。
发明内容
本文中所描述的实施例包含含有覆在存储器单元上面的介电衬垫材料的半导体装置、形成存储器结构的相关方法和相关电子系统。根据本文中描述的一个实施例，半导体装置包括存储器单元、覆在存储器单元上面的第一介电衬垫材料、覆在第一介电衬垫材料上面的高k介电材料、覆在高k介电材料上面的第二介电衬垫材料和覆在第二介电衬垫材料上面的额外介电材料。
根据本文中所描述的额外实施例，形成存储器结构的方法包括在存储器单元上方形成第一介电衬垫材料。高k介电材料形成于第一介电衬垫材料上方。第二介电衬垫材料形成于高k介电材料上方。额外介电材料形成于第二介电衬垫材料上方。
根据本文中描述的其它实施例，电子系统包括与电子信号处理器装置、输入装置和输出装置中的至少一者通信的存储器装置。存储器装置包含存储器结构，所述存储器结构包括存储器单元、存储器单元的侧表面上的第一氮化物介电材料、第一氮化物介电材料的侧表面上的高k介电材料、高k介电材料的侧表面上的第二氮化物介电材料和第二氮化物介电材料的侧表面上方的额外介电材料。
附图说明
图1A到1C为简化横截面视图，说明根据本发明实施例的一种形成半导体装置的存储器结构的方法。
图2为示意性框图，说明根据本发明的实施例的电子系统。
具体实施方式
揭示包含覆在存储器单元上面的介电衬垫材料的存储器结构，正如相关半导体装置(例如，存储器装置)、电子系统和形成存储器结构的方法。在一些实施例中，存储器结构包含在一或多个导电线结构上或上方的存储器单元、在存储器单元的表面上或上方的第一介电衬垫材料(例如，第一氮化物介电材料)、在第一介电衬垫材料上或上方的高k介电材料、在高k介电材料的表面上或上方的第二介电衬垫材料(例如，第二氮化物介电材料)和在第二介电衬垫材料的表面上或上方的额外介电材料。相对于单独的第一介电衬垫材料和高k介电材料，第二介电衬垫材料可增强对存储器单元的保护，且可在形成另一介电材料期间防止高k介电材料与一或多种其它材料(例如，一或多种前体材料)之间的有害相互作用，以确保高k介电材料和额外介电材料展现所需和预定特性。另外，氧化物材料(例如，氧化物介电材料)可视情况定位在第二介电衬垫材料与额外介电材料之间。如果存在氧化物材料，其可增强第二介电衬垫材料与额外介电材料之间的粘附力。本发明的存储器结构和方法可有助于形成相对于常规半导体装置和常规电子系统展现提高的可靠性、性能和耐久性的半导体装置和电子系统。
以下描述提供具体细节，如材料组成和处理条件，以便提供对本发明的实施例的充分描述。然而，所属领域的一般技术人员将理解，本发明的实施例可在不采用这些具体细节的情况下加以实践。实际上，本发明的实施例可结合行业中采用的常规半导体制造技术来加以实践。另外，下文提供的说明不形成用于制造半导体装置(例如，存储器装置)的完整工艺流程。下文描述的半导体装置结构(例如，存储器结构)并不形成完整的半导体装置。下文仅详细地描述理解本发明的实施例所必需的那些过程动作和结构。可通过常规制造技术执行用以由半导体装置结构形成完整半导体装置的额外动作。还应注意，本文中提出的任何图式仅出于说明性目的，且因此不按比例绘制。另外，图式之间的共同元件可保留相同数字编号。
如本文所用，术语“衬底”意指并包含其上形成额外材料的基底材料或构造。所述衬底可为半导体衬底、支撑结构上的基底半导体层、金属电极或其上形成有一或多个层、结构或区域的半导体衬底。所述衬底可为常规硅衬底或包括一层半导电材料的其它块状衬底。如本文所用，术语“块状衬底”不仅意指并包含硅晶片，而且意指并包含绝缘体上硅(SOI)衬底，如蓝宝石上硅(SOS)衬底和玻璃上硅(SOG)衬底、基底半导体基础上的硅外延层和其它半导体或光电材料，如硅锗、锗、砷化镓、氮化镓和磷化铟。所述衬底可经掺杂或可未经掺杂。
如本文所用，术语“经配置”指代至少一个结构和至少一个设备中的至少一者的大小、形状、材料组成和布置，其以预定方式有助于所述结构和设备中的一或多者的操作。
除非上下文另外清楚地指示，否则如本文所用，单数形式“一”和“所述”意图同样包含复数形式。
如本文所用，术语“和/或”包含相关联的所列项中的一或多者的任何以及所有组合。
如本文所用，空间相对术语，如“在…之下”、“在…下方”、“下部”、“底部”、“在…之上”、“上部”、“顶部”、“前方”、“后方”、“左”、“右”等等可为易于描述而使用，以描述如图式中所说明的一个元件或特征与另一或多个元件或特征的关系。除非另外规定，否则除图式中所描绘的定向之外，空间相对术语意图涵盖材料的不同定向。举例来说，如果图式中的材料反向，那么被描述为在其它元件或特征“下方”、“之下”、“下”或“底部上”的元件将定向于所述其它元件或特征的“上方”、或“顶部上”。因此，术语“在…下方”可视使用术语的上下文而定涵盖上方及下方两种定向，这对于所属领域的一般技术人员将显而易见。材料可以其它方式定向(例如，旋转90度、反向、翻转等)，且本文中所用的空间相对描述词可相应地进行解释。
如本文所用，关于给定参数、特性或条件的术语“大体上”意指并包含所属领域的一般技术人员将理解的给定参数、特性或条件符合方差度(如在可接受制造公差内)的程度。举例而言，视大体上满足的特定参数、特性或条件而定，所述参数、特性或条件可至少90.0％满足、至少95.0％满足、至少99.0％满足或甚至至少99.9％满足。
如本文所用，关于给定参数的术语“约”包含所陈述值并且具有上下文指示的含义(例如，包含与给定参数的测量值相关联的错误程度)。
图1A到1C为简化透视图，说明形成存储器结构的方法的实施例，所述存储器结构如半导体装置的3D交叉点存储器结构(例如，存储器装置，如RRAM装置、导电桥RAM装置、MRAM装置、PCM存储器装置、PCRAM装置、STTRAM装置、氧空位类存储器装置和/或可编程导体存储器装置)。结合下文提供的描述，所属领域的一般技术人员将显而易见本文所描述的方法可用于各种装置。换句话说，每当希望形成半导体装置结构时即可使用本发明的方法。
参考图1A，根据本发明的实施例，存储器结构100可经形成包含至少一个导电线结构102、存储器单元104、第一介电衬垫材料106、高k介电材料108、第二介电衬垫材料110以及视情况存在的氧化物材料124。存储器单元104可定位在至少一个导电线结构102上或上方，第一介电衬垫材料106可定位在存储器单元104上或上方，高k介电材料108可定位在第一介电衬垫材料106上或上方，第二介电衬垫材料110可定位在高k介电材料108上或上方，并且氧化物材料124(如果存在)可定位在第二介电衬垫材料110上或上方。
导电线结构102(例如，存取线结构)可由至少一种导电材料形成并包含所述至少一种导电材料，如金属、金属合金、导电金属氧化物、导电金属氮化物、导电金属硅化物、经导电掺杂的半导体材料或其组合。作为非限制性实例，导电线结构102可由以下中的一或多者形成并且包含以下中的一或多者：钨(W)、氮化钨(WN)、镍(Ni)、钽(Ta)、氮化钽(TaN)、硅化钽(TaSi)、铂(Pt)、铜(Cu)、银(Ag)、金(Au)、铝(Al)、钼(Mo)、钛(Ti)、氮化钛(TiN)、硅化钛(TiSi)、氮化硅钛(TiSiN)、氮化钛铝(TiAlN)、氮化钼(MoN)、铱(Ir)、氧化铱(IrOx)、钌(Ru)、氧化钌(RuOx)和经导电掺杂的硅。在一些实施例中，导电线结构102由W形成并包含所述W。导电线结构102可定位在衬底中、上或上方。
导电线结构102可使用本文中未详细描述的常规工艺(例如，常规沉积工艺、常规材料去除工艺)和常规处理设备形成。作为非限制性实例，导电材料可经形成(例如，通过原位生长、旋涂式涂布、毯覆式涂布、化学气相沉积(CVD)、等离子体增强式化学气相沉积(PECVD)、原子层沉积(ALD)和物理气相沉积(PVD)中的至少一者)及图案化(例如，通过至少一种材料去除工艺，如湿式蚀刻工艺和干式蚀刻工艺中的至少一者)，以形成导电线结构102。
存储器单元104中的每一者可独立地包含导电线结构102上或上方的第一电极结构114、第一电极结构114上或上方的选择装置结构116、选择装置结构116上或上方的视情况存在的第二电极结构118选择装置结构116上或上方(例如，视情况存在的第二电极结构118上或上方)的存储元件结构120和存储元件结构120上或上方的第三电极结构122。在额外实施例中，选择装置结构116与存储元件结构120的相对位置可交换。举例来说，存储元件结构120可定位在第一电极结构114上或上方，并且选择装置结构116可定位在存储元件结构120上或上方(例如，视情况存在的第二电极结构118上或上方)。在第二电极结构118省略(例如，不存在)的其它实施例中，选择装置结构116和存储元件结构120可包括能够执行选择装置结构116和存储元件结构120的功能的单个(例如，仅一个)结构(例如，单个可变电阻结构)(如下文更详细描述)。
第一电极结构114、第二电极结构118(如果存在)和第三电极结构122可充当电极接头，并且可分别独立地由导电材料形成并包含所述导电材料，如W、WN、Ni、Ta、TaN、TaSi、Pt、Cu、Ag、Au、Al、Mo、Ti、TiN、TiSi、TiSiN、TiAlN、MoN、Ir、IrOx、Ru、RuOx、经导电掺杂的硅和碳材料中的一或多种。第一电极结构114、第二电极结构118(如果存在)和第三电极结构122可分别由大体上相同的导电材料形成并包含所述大体上相同的导电材料，或第一电极结构114、第二电极结构118(如果存在)和第三电极结构122中的一或多者可由与第一电极结构114、第二电极结构118(如果存在)和第三电极结构122中的其它一或多者不同的导电材料形成并包含所述导电材料。在一些实施例中，第一电极结构114、第二电极结构118(如果存在)和第三电极结构122分别由碳材料形成并包含所述碳材料。如本文所用，术语“碳材料”意指并包含含有碳原子的材料。碳材料可大体上不含除碳原子外的原子，或可包含碳原子和至少一种额外元素的原子。作为非限制性实例，第一电极结构114、第二电极结构118(如果存在)和第三电极结构122中的一或多个(例如，每一者)可由包含碳(C)原子和氮(N)原子的非化学计量化合物形成并包含所述非化学计量化合物。如本文所用，术语“非化学计量化合物”意指并包含具有某一元素组成的化合物，所述元素组成无法由定义明确的自然数的比表示并且违反定比定律和倍比定律。第一电极结构114、第二电极结构118(如果存在)和第三电极结构122中的一或多者(例如，每一者)可例如包含约80原子百分比的碳到约99.9原子百分比的碳以及约0.10原子百分比的氮到约20原子百分比的氮。
选择装置结构116(例如，存取装置结构)可由至少一种材料形成并包括至少一种材料，所述至少一种材料相对于存储器结构100的其它组件(例如，导电线结构102、第一电极结构114、第二电极结构118(如果存在))的材料组成经配置和调配以形成存储元件结构120的开关。选择装置结构116可由至少一种硫族化物材料、至少一种半导体材料和至少一种绝缘材料中的一或多种形成并包含所述材料，所述选择装置结构116与存储器结构100的其它组件(例如，第一电极结构114和第二电极结构118)一起形成非欧姆装置(NOD)堆叠。NOD堆叠可例如展现双向阈值切换(ovonic threshold switch；OTS)配置、导体-半导体-导体(CSC)切换配置、金属-绝缘体-金属(MIM)切换配置、金属-半导体-金属(MSM)切换配置、金属-绝缘体-绝缘体-金属(MIIM)切换配置、金属-半导体-半导体-金属(MSSM)切换配置、金属-绝缘体-半导体-金属(MISM)切换配置、金属-半导体-绝缘体-金属(MSIM)切换配置、金属-绝缘体-半导体-绝缘体-金属(MISIM)切换配置、金属-半导体-绝缘体-半导体-金属(MSISM)切换配置、金属-绝缘体-绝缘体-绝缘体-金属(MIIIM)切换配置、金属-半导体-半导体-半导体-金属(MSSSM)切换配置或另一类型的二端选择装置配置。
在一些实施例中，选择装置结构116由硫族化物化合物形成并包含所述硫族化物化合物。如本文所用，术语“硫族化物化合物”指代包含至少一个硫族原子和一较电正性元素或基团的二元或多元化合物。如本文所用，术语“硫族”指代周期表的VI族元素，如氧(O)、硫(S)、硒(Se)或碲(Te)。电正性元素可包含但不限于氮(N)、硅(Si)、镍(Ni)、镓(Ga)、锗(Ge)、砷(As)、银(Ag)、铟(In)、锡(Sn)、锑(Sb)、金(Au)、铅(Pb)、铋(Bi)或其组合。硫族化物化合物可为二元、三元或四元合金。用于选择装置结构116的适合硫族化物化合物的非限制性实例包含：As和Te化合物，如As2Te3；As和Se化合物，如As2Se3；As、Te和Ge化合物，如As30Te45Ge25；As、Se和Ge化合物，如As28Se42Ge30；As、S、Se和Ge化合物，如As30S12Se33Ge25；以及As、Te、Ge、Si、In化合物，如As37Te39Ge9Si14In。
还可表征为可编程结构的存储元件结构120可由至少一种可变电阻材料形成并包含所述材料。如本文所用，术语“可变电阻材料”意指并包含经调配以在向其施加至少一个物理信号(例如，热、电压、电流或其它物理现象中的至少一者)时从一个电阻状态切换到另一电阻状态的材料。本发明的实施例不限于特定可变电阻材料。存储元件结构120可例如由经配置和调配用于RRAM、导电桥RAM、MRAM、PCM存储器、PCRAM、STTRAM、氧空位类存储器和可编程导体存储器中的一或多者的可变电阻材料形成并包含所述可变电阻材料。适合可变电阻材料包括(但不限于)有源切换材料(例如，固态电解质材料，如过渡金属氧化物(TMO)材料、硫族化物材料、金属氧化物介电材料、包含两种或更多种金属和/或类金属的混合价态氧化物)、金属离子源材料、吸氧材料、相变材料、二元金属氧化物材料、庞磁阻材料和聚合物类可变电阻材料。
在一些实施例中，存储元件结构120由硫族化物化合物形成并包含所述硫族化物化合物。硫族可包括O、S、Se和Te中的一或多者。电正性元素可包含(但不限于)N、Si、Ni、Ga、Ge、As、Ag、In、Cd、Zn、Sn、Sb、Au、Pb、Bi或其组合。硫族化物化合物可为二元、三元或四元合金。用于存储元件结构120的适合硫族化物化合物的非限制性实例包含Sb和Te化合物，如Sb2Te3；Ge和Te化合物，如GeTe；In和Se化合物，如In2Se3；Sn和Te化合物，如SnTe；Bi和Te化合物，如Bi2Te3；Sb和Te化合物，如SbTe或Sb2Te3；Sn和Se化合物，如SnSe；Ge和Se化合物，如GeSe；Ga、Se和Te化合物，如GaSeTe；Ge、Sb和Te化合物，如Ge2Sb2Te5；Sn、Sb和Te化合物，如SnSb2Te4；Au、Ge、Sn和Te化合物，如Au25Ge4Sn11Te60；Au、In、Sb和Te化合物，如AuInSbTe；Ag和Se化合物，如Ag2Se；In和Te化合物，如InTe；以及In、Sb和Te(IST)化合物，如InSbTe。
选择装置结构116和存储元件结构120可由大体上相同的材料(例如，大体上相同的硫族化物化合物)形成并包含所述大体上相同的材料，或可由不同材料(例如，不同硫族化物化合物)形成并包含所述不同材料。在一些实施例中，选择装置结构116和存储元件结构120彼此由不同的硫族化物化合物形成并包含所述不同的硫族化物化合物。在其它实施例中，选择装置结构116和存储元件结构120彼此由大体上相同的硫族化物化合物形成并包含所述大体上相同的硫族化物化合物。在省略第二电极结构118的实施例中，选择装置结构116和存储元件结构120可包括由单种材料(例如，单种硫族化物化合物)形成并包含所述单种材料的单个(例如，仅一个)结构(例如，单个自选择存储元件结构)，或可包括由多种(例如，多于一种)材料(例如，多种硫族化物化合物)形成并包含所述多种(例如，多于一种)材料的单个(例如，仅一个)结构。
存储器结构100可包含在第一侧向方向(例如，X方向)延伸的多行存储器单元104和在大体上垂直于第一侧向方向的第二侧向方向(例如，Y方向)上延伸的多列存储器单元104。每一行内的存储器单元104可大体上彼此对准，并且每一列内的存储器单元104也可大体上彼此对准。举例来说，在第一侧向方向(例如，X方向)上彼此最接近的邻近(即，相邻)存储器单元104可在第二侧向方向(例如，Y方向)上大体上彼此对准，并且第二侧向方向(例如，Y方向)上的其它彼此最接近的邻近存储器单元104可在第一侧向方向(例如，X方向)上大体上彼此对准。在额外实施例中，至少一些在第一侧向方向上彼此最接近的邻近存储器单元104可在第二侧向方向上彼此未对准(例如，偏移)，和/或至少一些在第二侧向方向上彼此最接近的邻近存储器单元104可在第一侧向方向上彼此未对准(例如，偏移)。
存储器单元104可分别独立地展现任何所需尺寸(例如，长度、宽度、直径、高度)和任何所需形状。存储器单元104中的每一者可独立地展现范围为约1:1到约100:1，如约5:1到约50:1、约10:1到约30:1或约15:1到约25:1的高宽比(例如，高度与宽度或直径的比)。另外，在一些实施例中，存储器单元104分别独立地展现包含大体上环形的侧向横截面几何形状的圆柱形柱状形状。在额外实施例中，存储器单元104中的一或多者可展现不同形状，如矩形柱状形状、管件形状、鳍片形状、支柱形状、螺柱形状、圆顶形状、圆锥形状、截头圆锥形状、金字塔形状、截头金字塔形状或不规则形状。存储器单元104中的每一者可展现与存储器单元104彼此大体上相同的尺寸和大体上相同的形状，或存储器单元104中的一或多者可展现与一或多个其它存储器单元104不同的至少一个尺寸和/或不同的形状。在一些实施例中，存储器单元104中的每一者展现与存储器单元104彼此大体上相同的尺寸和大体上相同的形状。
存储器单元104可展现相对于彼此的任何所需间隔。每一行存储器单元104内的邻近存储器单元104可由第一距离大体上均匀地(例如，大体上有规律地)彼此间隔开，并且每一列存储器单元104内的邻近存储器单元104可由第二距离大体上均匀地(例如，大体上有规律地)彼此间隔开。第一距离可与第二距离大体上相同，或第一距离可不同于第二距离。因此，每一行内的邻近存储器单元104的中心之间的间距可为大体上恒定的(例如，不可变的)，并且每一列内的邻近存储器单元104的中心之间的间距也可为大体上恒定的(例如，不可变的)。在额外实施例中，至少一行存储器单元104内的至少一些邻近存储器单元104由与所述行内的至少一些其它邻近存储器单元104不同的距离彼此间隔开，和/或至少一列存储器单元104内的至少一些邻近存储器单元104由与所述列内的至少一些其它邻近存储器单元104不同的距离彼此间隔开。因此，至少一行内的至少一些邻近存储器单元104的中心之间的间距可不同于所述行内的至少一些其它邻近存储器单元104的中心之间的间距，和/或至少一列内的至少一些邻近存储器单元104的中心之间的间距可不同于所述列内的至少一些其它邻近存储器单元104的中心之间的间距。
包含其各种组件(例如，第一电极结构114、选择装置结构116、第二电极结构118(如果存在)、存储元件结构120、第三电极结构122)的存储器单元104可使用本文中未详细描述的常规工艺(例如，常规沉积工艺、常规光刻工艺、常规材料去除工艺)和常规处理设备形成。作为非限制性实例，存储器单元104的不同组件的材料可经形成(例如，通过原位生长、旋涂式涂布、毯覆式涂布、CVD、PECVD、ALD和PVD中的一或多者)和图案化(例如，通过至少一种材料去除工艺，如湿式蚀刻工艺和干式蚀刻工艺中的至少一者)以形成存储器单元104。
继续参考图1A，第一介电衬垫材料106可至少部分(例如，大体上、完全)覆盖(例如，包围、包封)存储器单元104。第一介电衬垫材料106直接粘附到存储器单元104的组件(例如，第一电极结构114、选择装置结构116、第二电极结构118(如果存在)、存储元件结构120、第三电极结构122)，并且可保护存储器单元104免受损伤(例如，热损伤、化学损伤)，否则存储器单元104可能在将额外材料(例如，高k介电材料108)形成于存储器单元104上方期间出现所述损伤。举例来说，第一介电衬垫材料106可经配置(例如，经调配、经大小设定、经成形、经定位)以保护存储器单元104免受强氧化环境影响，所述强氧化环境可用于形成高k介电材料108，如下文进一步详细描述。作为非限制性实例，第一介电衬垫材料106可共形地形成于存储器单元104上方。
第一介电衬垫材料106可包括与存储器单元104的材料和高k介电材料108兼容的介电材料。如本文所用，术语“兼容”意指并包含不以非预期方式与另一材料反应、分解另一材料或吸收另一材料并且也不以非预期方式削弱另一材料的化学和/或机械特性的材料。举例来说，第一介电衬垫材料106可由氮化物介电材料形成并包含所述氮化物介电材料，如氮化硅(SiN)。如本文所用，术语“氮化硅”意指并包含含有硅原子和氮原子的化合物，并且包含硅和氮以及氮原子与硅成一定梯度的化学计量和非化学计量化合物。在额外实施例中，第一介电衬垫材料106可由不同介电材料形成并包含所述不同介电材料，如氮氧化硅(SiON)、碳氮化硅(SiCN)和碳氮氧化硅(SiOCN)中的一或多者。如本文所用，术语“氮氧化硅”意指并包含含有硅原子、氮原子和氧原子的化合物，并且包含硅、氮和氧以及氮和氧原子与硅成一定梯度的化学计量和非化学计量化合物。如本文所用，术语“碳氮化硅”意指并包含含有硅原子、碳原子和氮原子的化合物，并且包含硅、碳和氮以及氮和碳原子与硅成一定梯度的化学计量和非化学计量化合物。如本文所用，术语“碳氮氧化硅(siliconcarboxynitride)”意指并包含含有硅原子、碳原子、氮原子和氧原子的化合物，并且包含硅、碳、氮和氧以及氮、碳和氧原子与硅成一定梯度的化学计量和非化学计量化合物。
可以足以保护存储器单元104在形成第一介电衬垫材料106之后的处理期间免受损伤并促成存储器结构100的组件的所需尺寸和间隔的任何厚度来形成第一介电衬垫材料106。举例来说，如下文更详细描述，第一介电衬垫材料106的整体厚度可至少部分基于高k介电材料108和第二介电衬垫材料110的整体厚度来选择，以在存储器结构100的邻近存储器单元104之间提供所需间隔。第一介电衬垫材料106的厚度可例如小于或等于约100埃如范围为约到约约到约约到约或约到约在一些实施例中，第一介电衬垫材料106的最大厚度等于约在额外实施例中，第一介电衬垫材料106的最大厚度等于约第一介电衬垫材料106的厚度可为大体上均匀的(例如，不可变的、恒定的)，或可为至少部分不均匀的(例如，可变的、不恒定的)。举例来说，覆在存储器单元104的上表面和侧表面上的部分第一介电衬垫材料106可展现大体上相同的厚度，或覆在存储器单元104的上表面上的部分第一介电衬垫材料106可展现一或多种与覆在存储器单元104的一或多个侧表面(例如，第一电极结构114、选择装置结构116、第二电极结构118(如果存在)、存储元件结构120和第三电极结构122中的一或多者的侧表面)上的部分第一介电衬垫材料106不同的厚度(例如，更大厚度、更小厚度)。
第一介电衬垫材料106可使用本文中未详细描述的常规工艺(例如，常规沉积工艺，如CVD工艺、ALD工艺和PVD工艺中的一或多者)和常规处理设备形成。仅作为非限制性实例，第一介电衬垫材料106可通过低温(例如，小于或等于约250℃)CVD工艺，如电容耦合PECVD工艺、电感耦合等离子体化学气相沉积(ICPCVD)工艺、脉冲式CVD工艺或远程等离子体CVD工艺来形成。如果采用PECVD，那么可在含或不含工艺电源脉冲的情况下进行用于形成第一介电衬垫材料106的低温工艺。在第一介电衬垫材料106包括SiN的一些实施例中，第一介电衬垫材料106通过在小于约250℃的温度下进行的脉冲式PECVD工艺来形成。脉冲式PECVD工艺可利用不含碳的常规硅反应气体和常规氮反应气体。举例来说，SiN可使用硅烷(SiH4)和氨气(NH3)或硅烷和氮气(N2)作为反应气体来形成。脉冲式PECVD工艺的其它参数，如流动速率、压力和RF功率可由所属领域的一般技术人员测定并且本文中未详细描述。脉冲式PECVD工艺还可不含氯化反应剂或等离子体处理以减轻对存储器结构100的其它组件(例如，存储器单元104、导电线结构102)的损伤(例如，热损伤、化学损伤)。
覆在第一介电衬垫材料106上面的高k介电材料108可包括介电常数超过二氧化硅(SiO2)的介电常数的材料。如本文所用，术语“介电常数”指代特定散装材料的特性，而不是材料实际上采用的有效介电常数，其可受材料厚度或其它因素影响。高k介电材料108可减少存储器单元104的电流泄漏并增强存储器单元104的电气性能，并且可与第一介电衬垫材料106和第二介电衬垫材料110的材料兼容。作为非限制性实例，高k介电材料108可由以下中的一或多者形成并包含以下中的一或多者：二氧化铪(HfO2)、经氮化氧化铪(HfON)、氧化硅酸铪、铝掺杂氧化铪(HfAlO)、氧化铝(Al2O3)、氧化硅酸铝、二氧化锆(ZrO2)、五氧化二钽(Ta2O5)、氧化镧(La2O3)、二氧化钛(TiO2)和氧化钇(Y2O3)。在一些实施例中，高k介电材料108由Al2O3形成并包含Al2O3。
高k介电材料108可具有能够为存储器单元104提供低电流泄漏和增强电气性能并且促成存储器结构100的组件的所需尺寸和间隔的任何厚度。可至少部分基于第一介电衬垫材料106和第二介电衬垫材料110的整体厚度选择高k介电材料108的整体厚度，以提供存储器结构100的邻近存储器单元104之间的所需间隔。高k介电材料108的厚度可例如小于或等于约如范围为约到约约到约约到约在一些实施例中，第一介电衬垫材料106的最大厚度等于约在额外实施例中，高k介电材料108的最大厚度等于约高k介电材料108的厚度可为大体上均匀的(例如，不可变的、恒定的)，或可为至少部分不均匀的(例如，可变的、不恒定的)。举例来说，覆在存储器单元104的上表面和侧表面上的部分高k介电材料108可展现大体上相同的厚度，或覆在存储器单元104的一或多个上表面上的部分第一介电衬垫材料106可展现一或多种与覆在存储器单元104的一或多个侧表面(例如，第一电极结构114、选择装置结构116、第二电极结构118(如果存在)、存储元件结构120和第三电极结构122中的一或多者的侧表面)上的部分第一介电衬垫材料106不同的厚度(例如，更大厚度、更小厚度)。
高k介电材料108可使用本文中未详细描述的常规工艺(例如，常规沉积工艺，如CVD工艺、PECVD工艺、ALD工艺和PVD工艺中的一或多者)和常规处理设备形成。作为非限制性实例，如果高k介电材料108由Al2O3形成并包含Al2O3，那么Al2O3可由低温ALD工艺通过依序脉冲铝前体和含氧前体来形成。
继续参考图1A，第二介电衬垫材料110形成在高k介电材料108上或上方。第二介电衬垫材料110可直接粘附到高k介电材料108，并且可有助于后续在高k介电材料108上方形成一或多种额外介电材料而不在额外介电材料和/或高k介电材料108中形成不希望的缺陷，如下文进一步详细描述。举例来说，第二介电衬垫材料110可经配置(例如，经调配、经大小设定、经成形、经定位)以规避对用于形成额外介电材料的前体的聚合的负面影响(例如，阻碍)，否则可能由于高k介电材料108与前体之间的相互作用(例如，反应)引起所述负面影响。
第二介电衬垫材料110可包括与高k介电材料108和随后形成在所第二介电衬垫材料110上或上方的一或多种材料(例如，额外介电材料)的材料组成兼容的介电材料。举例来说，第二介电衬垫材料110可由氮化物介电材料(如SiN)形成并包含所述氮化物介电材料。在额外实施例中，第一介电衬垫材料106可由不同介电材料(如SiON、SiCN和SiOCN中的一或多者)形成并包含所述不同介电材料。
第二介电衬垫材料110的材料组成与第一介电衬垫材料106的材料组成可大体上相同或可不同。在一些实施例中，第二介电衬垫材料110的材料组成与第一介电衬垫材料106的材料组成大体上相同。作为非限制性实例，第一介电衬垫材料106和第二介电衬垫材料110可分别由SiN的大体上相同调配物(例如，包含硅原子和氮原子的大体上相同化合物，如硅和氮的大体上相同化学计量化合物或硅和氮的大体上相同非化学计量化合物)形成并包含所述大体上相同调配物。作为另一非限制性实例，第一介电衬垫材料106和第二介电衬垫材料110可分别由SiON、SiCN和SiOCN中的一或多者的大体上相同调配物形成并包含所述大体上相同调配物。在额外实施例中，第二介电衬垫材料110的材料组成与第一介电衬垫材料106的材料组成不同。作为非限制性实例，第一介电衬垫材料106可由SiN、SiON、SiCN和SiOCN中的一或多者形成并包含所述一或多者，并且第二介电衬垫材料110可由SiN、SiON、SiCN和SiOCN中的其它一或多者形成并包含所述其它一或多者。作为另一非限制性实例，第一介电衬垫材料106可由SiN的第一调配物形成并包含所述第一调配物，并且第二介电衬垫材料110可由SiN的第二不同调配物(例如，包含不同比率的硅原子和氮原子的化合物)形成并包含所述第二不同调配物。作为另一非限制性实例，第一介电衬垫材料106可由SiON、SiCN和SiOCN中的一或多者的第一调配物形成并包含所述第一调配物，并且第二介电衬垫材料110可由SiON、SiCN和SiOCN中的一或多者的第二不同调配物(例如，第一介电衬垫材料106和第二介电衬垫材料110可分别由SiON形成，但第二介电衬垫材料110可包括量和/或分布不同于第一介电衬垫材料106的硅原子、氮原子和氧原子；第一介电衬垫材料106和第二介电衬垫材料110可分别由SiCN形成，但第二介电衬垫材料110可包括量和/或分布不同于第一介电衬垫材料106的硅原子、氮原子和/或碳原子；第一介电衬垫材料106和第二介电衬垫材料110可分别由SiOCN形成，但第二介电衬垫材料110可包括量和/或分布不同于第一介电衬垫材料106的硅原子、氮原子、氧原子和/或碳原子)形成并包含所述第二不同调配物。
第二介电衬垫材料110可具有有助于后续于其上或其上方形成一或多种额外材料(例如，额外介电材料)并促成存储器结构100的组件的所需尺寸和间隔的任何厚度。举例来说，第二介电衬垫材料110的整体厚度可经选择以大体上规避其下方的高k介电材料108与将提供(例如，沉积)于其上方以形成额外材料的一或多种材料(例如，前体材料)之间的有害相互作用(例如，有害反应，如阻碍或防止所需聚合反应的反应)。另外，可至少部分基于高k介电材料108和第一介电衬垫材料106的整体厚度选择第二介电衬垫材料110的整体厚度，以提供存储器结构100的邻近存储器单元104之间的所需间隔。第二介电衬垫材料110的厚度可例如小于或等于约如范围为约到约约到约约到约或约到约在一些实施例中，第二介电衬垫材料110的最大厚度等于约在额外实施例中，第二介电衬垫材料110的最大厚度等于约第二介电衬垫材料110的厚度可为大体上均匀的(例如，不可变的、恒定的)，或可至少部分不均匀的(例如，可变的、不恒定的)。举例来说，覆在存储器单元104的上表面和侧表面上面的部分第二介电衬垫材料110可展现大体上相同的厚度，或覆在存储器单元104的上表面上的部分第二介电衬垫材料110可展现一或多种与覆在存储器单元104的一或多个侧表面上的部分第二介电衬垫材料110不同的厚度(例如，更大厚度、更小厚度)。
第二介电衬垫材料110的一或多个厚度与第一介电衬垫材料106的一或多个厚度可大体上相同或可不同(例如，更大、更小)。在一些实施例中，第二介电衬垫材料110和第一介电衬垫材料106展现彼此大体上相同的一或多个厚度。举例来说，第二介电衬垫材料110和第一介电衬垫材料106可分别展现约的最大厚度。在额外实施例中，第二介电衬垫材料110的一或多个厚度小于第一介电衬垫材料106的一或多个厚度。举例来说，第一介电衬垫材料106可展现约的最大厚度，并且第二介电衬垫材料110可展现约的最大厚度。在其它实施例中，第二介电衬垫材料110的一或多个厚度大于第一介电衬垫材料106的一或多个厚度。举例来说，第一介电衬垫材料106可展现约的最大厚度，并且第二介电衬垫材料110可展现约的最大厚度。另外，第二介电衬垫材料110和第一介电衬垫材料106可展现彼此大体上相同的厚度可变性(或均匀性)，或第二介电衬垫材料110和第一介电衬垫材料106可展现彼此不同的厚度变异性。作为非限制性实例，第一介电衬垫材料106和第二介电衬垫材料110的厚度可分别为大体上均匀的(例如，不可变的、恒定的)。作为另一非限制性实例，第一介电衬垫材料106和第二介电衬垫材料110可展现彼此大体上相同的可变(例如，不均匀、不恒定)厚度。作为另一非限制性实例，第一介电衬垫材料106和第二介电衬垫材料110可分别为彼此不同的可变(例如，不均匀、不恒定)厚度。作为又一非限制性实例，第一介电衬垫材料106和第二介电衬垫材料110中的一者可展现大体上均匀的厚度，并且第一介电衬垫材料106和第二介电衬垫材料110中的另一者可展现可变厚度。
第二介电衬垫材料110可使用本文中未详细描述的常规工艺(例如，常规沉积工艺，如CVD工艺、PECVD工艺、ALD工艺和PVD工艺)和常规处理设备形成。仅作为非限制性实例，第二介电衬垫材料110可通过低温(例如，小于或等于约250℃)CVD工艺(如电容耦合PECVD工艺、ICPCVD工艺、脉冲式CVD工艺或远程等离子体CVD工艺)形成。如果采用PECVD，那么可在含或不含工艺电源脉冲的情况下进行用于形成第二介电衬垫材料110的低温工艺。在第二介电衬垫材料110包括SiN的一些实施例中，第二介电衬垫材料110通过在小于约250℃的温度下进行的脉冲式PECVD工艺形成。脉冲式PECVD工艺可利用不含碳的常规硅反应气体和常规氮反应气体。举例来说，SiN可使用硅烷(SiH4)和氨气(NH3)或硅烷和氮气(N2)作为反应气体来形成。脉冲式PECVD工艺的其它参数，如流动速率、压力和RF功率可由所属领域的一般技术人员测定并且本文中未详细描述。脉冲式PECVD工艺还可不含氯化反应剂或等离子体处理以减轻对存储器结构100的其它组件(例如，存储器单元104、第一介电衬垫材料106、高k介电材料108、导电线结构102)的损伤(例如，热损伤、化学损伤)。用于形成第二介电衬垫材料110的工艺与用于形成第一介电衬垫材料106的工艺可大体上相同或可不同。
氧化物材料124(如果存在)可形成在第二介电衬垫材料110上或上方。相对于在第二介电衬垫材料110上直接形成一或多种额外介电材料，如果存在，氧化物材料124可在第二介电衬垫材料110与将形成在其上方的一或多种额外材料(例如，额外介电材料)之间提供增强粘附强度，从而减小分层风险。
氧化物材料124(如果存在)可包括与第二介电衬垫材料110和随后形成于氧化物材料124上方的一或多种材料(例如，额外介电材料)的材料组成兼容的氧化物材料。举例来说，氧化物材料124可由氧化物介电材料，如氧化矽材料(例如，SiO2、磷硅酸盐玻璃、硼硅玻璃、硼磷硅玻璃或其组合)形成并包含所述氧化物介电材料。在一些实施例中，氧化物材料124包括SiO2。在额外实施例中，氧化物材料124包括磷硅酸盐玻璃、硼硅玻璃和硼磷硅玻璃中的一或多者。在其它实施例中，存储器结构100缺乏(例如，省略)氧化物材料124。
氧化物材料124(如果存在)可具有有助于后续于其上或其上方形成一或多种额外材料(例如，额外介电材料)并促成存储器结构100的组件的所需尺寸和间隔的任何厚度。举例来说，可至少部分基于第一介电衬垫材料106、高k介电材料108和第二介电衬垫材料110的整体厚度选择氧化物材料124的整体厚度，以提供存储器结构100的邻近存储器单元104之间的所需间隔。氧化物材料124的厚度可例如小于或等于约如小于或等于约或小于或等于约在一些实施例中，氧化物材料124包括第二介电衬垫材料110上的氧化物介电材料(例如，氧化矽材料)的单个(例如，仅一个)原子层(例如，单层)。氧化物材料124(如果存在)的厚度可为大体上均匀的(例如，不可变的、恒定的)，或可为至少部分不均匀的(例如，可变的、不恒定的)。在一些实施例中，氧化物材料124的厚度为大体上均匀的。
氧化物材料124(如果存在)可使用本文中未详细描述的常规工艺(例如，常规沉积工艺，如CVD工艺、PECVD工艺、ALD工艺和PVD工艺中的一或多者)和常规处理设备形成。在一些实施例中，氧化物材料124使用ALD工艺形成。作为非限制性实例，如果氧化物材料124由SiO2形成并包含SiO2，那么SiO2可由低温ALD工艺通过依序脉冲硅前体和含氧前体来形成。
接下来参考图1B，至少一种额外介电材料126可形成在第二介电衬垫材料110上或上方(例如，氧化物材料124上，如果存在氧化物材料124；第二介电衬垫材料110上，如果不存在氧化物材料124)。如图1B中所示，额外介电材料126侧向插入存储器结构100的邻近存储器单元104之间，并且可大体上完全填充邻近存储器单元104之间的剩余空间(例如，未被第一介电衬垫材料106、高k介电材料108、第二介电衬垫材料110和氧化物材料124(如果存在)占据的空间)。额外介电材料126可使存储器结构100的邻近存储器单元104彼此电绝缘。额外介电材料126还可纵向覆在存储器结构100的存储器单元104上面。额外介电材料126的上表面可为大体上平面的，并且可纵向定位在存储器单元104的上表面之上。
额外介电材料126可包括与第二介电衬垫材料110(和氧化物材料124，如果存在氧化物材料124)的材料组成兼容的介电材料。举例来说，额外介电材料126可由碳酸化的氧化物介电材料形成并包含所述碳酸化的氧化物介电材料。在一些实施例中，额外介电材料126为碳酸化氧化矽(SiOC)。如本文所用，术语“碳酸化氧化矽”意指并包含含有硅原子、碳原子和氮原子的化合物，并且包含硅、碳和氮以及氧和碳原子与硅成一定梯度的化学计量和非化学计量化合物。碳酸化的氧化物介电材料(例如，碳酸化氧化矽)可包含任何适合量的碳原子。作为非限制性实例，碳酸化的氧化物介电材料可包括约五(5)原子百分比(原子％)的碳到约六十(60)原子％的碳，如约十(10)原子％的碳到约五十五原子％的碳，或约十五(15)原子％的碳到约五十(50)原子％的碳。在一些实施例中，碳酸化的氧化物介电材料包括约五十(50)原子％的碳。在一些实施例中，碳酸化的氧化物介电材料包括约十五(15)原子％的碳。
如先前所述，在于高k介电材料108上方形成额外介电材料126之前用第二介电衬垫材料110覆盖(例如，包围、包封)高k介电材料108可防止高k介电材料108与额外介电材料126和额外介电材料126的前体中的一或多者之间的有害相互作用(例如，有害反应)，否则所述相互作用可影响额外介电材料126和/或高k介电材料108的期望特性。举例来说，用第二介电衬垫材料110覆盖高k介电材料108可防止由于高k介电材料108与额外介电材料126之间的相互作用引起的额外介电材料126的变化(例如，物理变化、化学变化)，所述相互作用可不合需要地软化额外介电材料126。这种经软化额外介电材料126可对存储器结构100的后续处理期间的损伤(例如，刨削)和/或缺陷(例如，嵌入粒子，如嵌入的化学机械平面化浆液粒子)更敏感。
额外介电材料126可使用本文中未详细描述的常规工艺(例如，常规沉积工艺，如旋涂式涂布、毯覆式涂布、原位生长、CVD、ALD和PVD中的一或多者；常规密集化工艺)和常规处理设备形成。在一些实施例中，额外介电材料126通过旋涂式涂布工艺形成于第二介电衬垫材料110上方。
接下来参考图1C，在形成额外介电材料126之后，存储器结构100可经历至少一个材料移除工艺，以移除额外介电材料126的一部分。举例来说，存储器结构100可经历至少一个化学机械平面化(CMP)工艺以降低额外介电材料126的高度并形成存储器结构100的平面表面128。CMP工艺可包含使用至少一种CMP浆液和至少一种抛光垫来至少抛光额外介电材料126。CMP浆液可例如包含磨料粒子、至少一种溶剂(例如，水)和至少一种经调配以去除额外介电材料126的化学反应材料。用第二介电衬垫材料110覆盖(例如，包围、包封)高k介电材料108可增强CMP处理效率(例如，可增强材料去除率、材料去除检测能力和CMP抛光垫寿命中的一或多者)，可改进去除轮廓一致性(例如，可增强跨存储器结构100的横向尺寸的材料去除均匀性)，并且可维持高k介电材料108的完整性(例如，可保护高k介电材料108免于与CMP浆液的溶剂有害地相互作用)。
如图1C中所示，存储器结构100的平面表面128可由额外介电材料126的剩余部分的上表面定义，并且第二介电衬垫材料110的上表面与额外介电材料126剩余部分的上表面大体上共面。第二介电衬垫材料110可保护高k介电材料108以免在材料去除工艺(例如，CMP工艺)期间被去除。在额外实施例中，存储器结构100的平面表面128可仅由额外介电材料126的上表面定义。第二介电衬垫材料110的上表面可例如完全由额外介电材料126在材料去除工艺之后剩余的部分覆盖。在其它实施例中，存储器结构100的平面表面128可由额外介电材料126的剩余部分的上表面和存储器结构100的除第二介电衬垫材料110外的一或多个组件的上表面定义。举例来说，存储器结构100的平面表面128可由额外介电材料126的剩余部分的上表面和高k介电材料108的上表面定义，或可由额外介电材料126的剩余部分的上表面和氧化物材料124的上表面定义。
因此，根据本发明的实施例，一种形成存储器结构的方法包括在存储器单元上方形成第一介电衬垫材料。高k介电材料形成于第一介电衬垫材料上方。第二介电衬垫材料形成于高k介电材料上方。额外介电材料形成于第二介电衬垫材料上方。
在去除额外介电材料126的一部分之后，存储器结构100可经历额外处理(例如，额外材料去除工艺、额外材料沉积工艺)。作为非限制性实例，存储器结构100可经历至少一个额外材料去除工艺以至少部分暴露(例如，露出)存储器单元104的第三电极结构122的上表面，并且一或多种材料(例如，一或多种导电材料)可形成在第三电极结构122的上表面的经暴露部分上或上方。存储器单元104的侧表面(例如，第一电极结构114、选择装置结构116、第二电极结构118、存储元件结构120和第三电极结构122的侧表面)可保持大体上由第一介电衬垫材料106、高k介电材料108、第二介电衬垫材料110、氧化物材料124(如果存在)和额外介电材料126中的一或多者(例如，每一者)覆盖(例如，包围、包封)。举例来说，存储器单元104的侧表面可保持大体上由第一介电衬垫材料106覆盖，第一介电衬垫材料106的侧表面可保持大体上由高k介电材料108覆盖，高k介电材料108的侧表面可保持大体上由第二介电衬垫材料110覆盖，并且第二介电衬垫材料110的侧表面可保持大体上由额外介电材料126覆盖。
因此，根据本发明的实施例，半导体装置包括存储器单元、覆在存储器单元上面的第一介电衬垫材料、覆在第一介电衬垫材料上面的高k介电材料、覆在高k介电材料上面的第二介电衬垫材料及覆在第二介电衬垫材料上面的额外介电材料。
存储器结构100可用于多种多样的半导体装置，包含(但不限于)存储器装置(例如，电阻式存储器装置，如RRAM装置)。根据本发明的实施例的包含存储器结构100的半导体装置可包含在各种电子系统中。举例来说，图2为根据本发明的实施例的电子系统200的框图。电子系统200可包括例如计算机或计算机硬件组件、服务器或其它联网硬件组件、蜂窝式电话、数码相机、个人数字助理(PDA)、便携式媒体(例如，音乐)播放器等。电子系统200包含至少一个半导体装置202(例如，至少一个存储器装置)。电子系统200可进一步包含至少一个电子信号处理器装置204(通常被称作“微处理器”)。半导体装置202和电子信号处理器装置204中的一或多者可包含(例如)先前关于图1A到1C描述的存储器结构100的实施例。电子系统200可进一步包含用于由用户将信息输入到电子系统200的一或多个输入装置206，例如鼠标或其它指向装置、键盘、触控板、按钮或控制面板。电子系统200可进一步包含用于将信息输出(例如，视觉或音频输出)到用户的一或多个输出装置208，例如监视器、显示器、打印机、音频输出插口、扬声器等。在一些实施例中，输入装置206和输出装置208可包括既可用于将信息输入到电子系统200又可将视觉信息输出到用户的单个触摸屏装置。一或多个输入装置206和输出装置208可与半导体装置202和电子信号处理器装置204中的至少一者电通信。
因此，根据本发明的实施例，电子系统包括与电子信号处理器装置、输入装置和输出装置中的至少一者通信的存储器装置。存储器装置包含存储器结构，所述存储器结构包括存储器单元、存储器单元的侧表面上的第一氮化物介电材料、第一氮化物介电材料的侧表面上的高k介电材料、高k介电材料的侧表面上的第二氮化物介电材料和第二氮化物介电材料的侧表面上方的额外介电材料。
尽管本发明可以易有各种修改以及替代形式，但特定实施例已经在附图中借助于实例示出并且已经在本文中详细描述。然而，本发明不打算限于所揭示的特定形式。实际上，本发明涵盖落入以下所附权利要求书的范围内的所有修改、等效物和替代方案以及其合法等效物。

Claims (15)

1.一种半导体装置，其包括：
至少一个导电线；
存储器单元阵列，其位于所述至少一个导电线上；
第一氮化物介电衬垫，其位于存储器单元上；
高k介电材料，其位于所述第一氮化物介电衬垫上；
第二氮化物介电衬垫，其位于所述高k介电材料上，所述第二氮化物介电衬垫包括上表面和侧表面；以及
额外介电材料，其位于所述第二氮化物介电衬垫的所述侧表面上且侧向于所述存储器单元阵列的两个相邻存储器单元之间，所述额外介电材料电绝缘所述存储器单元阵列中的所述两个相邻存储器单元，所述额外介电材料包括碳酸化氧化硅、硼化氧化硅或其组合。
2.根据权利要求1所述的半导体装置，其中所述额外介电材料包括与所述第二介电衬垫的所述上表面大体上共面的上表面。
3.根据权利要求1或2所述的半导体装置，其中所述第一氮化物介电衬垫和所述第二氮化物介电衬垫中的至少一者包括氮化硅、氮氧化硅、碳氮化硅、碳氮氧化硅或其任意组合。
4.根据权利要求1或2所述的半导体装置，其中所述第一氮化物介电衬垫包括与所述所述第二氮化物介电衬垫相同的组成。
5.根据权利要求1或2所述的半导体装置，其中所述第一氮化物介电衬垫包括与所述所述第二氮化物介电衬垫不同的组成。
6.根据权利要求1或2所述的半导体装置，其进一步包括位于所述第二氮化物介电衬垫的所述上表面上且位于所述第二氮化物介电衬垫的所述侧表面和所述额外介电材料之间的氧化物介电材料。
7.根据权利要求1所述的半导体装置，所述存储器单元阵列的所述存储器单元中的每一者包含堆叠结构，所述堆叠结构包括：
第一电极，其邻近于所述至少一个导电线；
所述第一电极上的选择装置结构和存储元件结构中的至少一者；以及
第二电极，其位于选择装置结构和存储元件结构中的所述至少一者上。
8.根据权利要求1所述的半导体装置，其中所述选择装置结构位于所述存储元件结构上。
9.根据权利要求7所述的半导体装置，其中所述存储元件结构位于所述选择装置结构上。
10.根据权利要求7所述的半导体装置，其中所述选择装置结构包括与所述存储元件结构相同的材料。
11.根据权利要求7所述的半导体装置，其中所述选择装置结构包括与所述存储元件结构不同的材料。
12.根据权利要求7所述的半导体装置，其中所述存储器单元阵列的所述存储器单元中的至少一者的所述堆叠结构进一步包括位于所述选择装置结构上的第三电极。
13.根据权利要求1、2以及7-12中任意一者所述的半导体装置，其中所述高k介电材料包括二氧化铪(HfO2)、经氮化氧化铪(HfON)、氧化硅酸铪、铝掺杂氧化铪(HfAlO)、氧化铝(Al2O3)、氧化硅酸铝、二氧化锆(ZrO2)、五氧化二钽(Ta2O5)、氧化镧(La2O3)、二氧化钛(TiO2)、氧化钇(Y2O3)或任意组合。
14.一种形成存储器结构的方法，其包括：
在至少一个导电线上形成存储器单元阵列；
在所述存储器单元上形成第一氮化物介电衬垫；
在所述第一氮化物介电衬垫上形成高k介电材料；
在所述高k介电材料上形成第二氮化物介电衬垫，所述第二氮化物介电衬垫包括上表面和侧表面；
在所述第二氮化物介电衬垫和侧向于所述存储器单元阵列的两个相邻存储器单元之间形成额外介电材料；以及
移除所述额外介电材料的一部分以暴露第二氮化物介电衬垫的所述上表面，所述额外介电材料的剩余部分的上表面与第二氮化物介电衬垫的经暴露上表面大体上共面。
15.根据权利要求14所述的方法，其进一步包括在所述第二介电衬垫材料上形成所述额外介电材料之前，在所述第二介电衬垫材料上形成氧化物介电材料。
CN202410434472.1A 2017-08-31 2018-08-31 具有存储器结构的半导体装置和电子系统，以及相关方法 Pending CN118338679A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/692,599 2017-08-31
US15/692,599 US10147875B1 (en) 2017-08-31 2017-08-31 Semiconductor devices and electronic systems having memory structures
CN201811009405.6A CN109427842A (zh) 2017-08-31 2018-08-31 具有存储器结构的半导体装置和电子系统，以及相关方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201811009405.6A Division CN109427842A (zh) 2017-08-31 2018-08-31 具有存储器结构的半导体装置和电子系统，以及相关方法

Publications (1)

Publication Number Publication Date
CN118338679A true CN118338679A (zh) 2024-07-12

Family

ID=64451708

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202410434472.1A Pending CN118338679A (zh) 2017-08-31 2018-08-31 具有存储器结构的半导体装置和电子系统，以及相关方法
CN201811009405.6A Pending CN109427842A (zh) 2017-08-31 2018-08-31 具有存储器结构的半导体装置和电子系统，以及相关方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201811009405.6A Pending CN109427842A (zh) 2017-08-31 2018-08-31 具有存储器结构的半导体装置和电子系统，以及相关方法

Country Status (2)

Country Link
US (2) US10147875B1 (zh)
CN (2) CN118338679A (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10020363B2 (en) * 2016-11-03 2018-07-10 Sandisk Technologies Llc Bulb-shaped memory stack structures for direct source contact in three-dimensional memory device
US10147875B1 (en) * 2017-08-31 2018-12-04 Micron Technology, Inc. Semiconductor devices and electronic systems having memory structures
US11189662B2 (en) * 2018-08-13 2021-11-30 Micron Technology Memory cell stack and via formation for a memory device
US10991425B2 (en) 2018-08-13 2021-04-27 Micron Technology, Inc. Access line grain modulation in a memory device
US10777275B2 (en) * 2018-09-26 2020-09-15 Intel Corporation Reset refresh techniques for self-selecting memory
KR102821718B1 (ko) * 2019-03-05 2025-06-18 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US11538988B2 (en) * 2019-03-07 2022-12-27 Intel Corporation Memory device with multi-layer liner structure
US10770653B1 (en) 2019-07-18 2020-09-08 International Business Machines Corporation Selective dielectric deposition to prevent gouging in MRAM
KR102763600B1 (ko) 2019-10-07 2025-02-10 삼성전자주식회사 가변 저항 메모리 소자
US11444243B2 (en) 2019-10-28 2022-09-13 Micron Technology, Inc. Electronic devices comprising metal oxide materials and related methods and systems
US11373695B2 (en) 2019-12-18 2022-06-28 Micron Technology, Inc. Memory accessing with auto-precharge
US11424118B2 (en) 2020-01-23 2022-08-23 Micron Technology, Inc. Electronic devices comprising silicon carbide materials
US11393756B2 (en) * 2020-03-16 2022-07-19 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US11430950B2 (en) 2020-03-27 2022-08-30 Micron Technology, Inc. Low resistance via contacts in a memory device
FR3112018A1 (fr) * 2020-06-30 2021-12-31 Stmicroelectronics (Rousset) Sas Isolation de cellules mémoire à changement de phase
US11979171B2 (en) 2020-10-13 2024-05-07 Microchip Technology Incorporated Reduced complexity encoders and related systems, methods, and devices
CN113611658A (zh) * 2020-12-30 2021-11-05 联芯集成电路制造(厦门)有限公司 一种半导体元件
US11551926B2 (en) 2021-01-22 2023-01-10 Micron Technology, Inc. Methods of forming a microelectronic device, and related systems and additional methods
KR20220113595A (ko) 2021-02-05 2022-08-16 삼성전자주식회사 자기 기억 소자 및 그 제조방법
CN116568043A (zh) * 2022-01-26 2023-08-08 联华电子股份有限公司 半导体存储器元件及其制作方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6764966B1 (en) * 2002-02-27 2004-07-20 Advanced Micro Devices, Inc. Spacers with a graded dielectric constant for semiconductor devices having a high-K dielectric
US6753570B1 (en) * 2002-08-20 2004-06-22 Advanced Micro Devices, Inc. Memory device and method of making
US7195999B2 (en) * 2005-07-07 2007-03-27 Micron Technology, Inc. Metal-substituted transistor gates
US20080265306A1 (en) * 2005-12-15 2008-10-30 Nxp B.V. Non-Volatile Memory Device Having a Gap in the Tunnuel Insulating Layer and Method of Manufacturing the Same
US7932150B2 (en) * 2008-05-21 2011-04-26 Kabushiki Kaisha Toshiba Lateral oxidation with high-K dielectric liner
KR101478678B1 (ko) * 2008-08-21 2015-01-02 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
KR101583608B1 (ko) * 2009-03-24 2016-01-08 삼성전자 주식회사 무기계 실리콘 전구체를 이용한 실리콘 산화막의 형성 방법및 이를 이용한 반도체 장치의 제조 방법
JP5398388B2 (ja) * 2009-06-30 2014-01-29 株式会社東芝 不揮発性半導体記憶装置
US8349681B2 (en) * 2010-06-30 2013-01-08 Sandisk Technologies Inc. Ultrahigh density monolithic, three dimensional vertical NAND memory device
US9472405B2 (en) * 2011-02-02 2016-10-18 Rohm Co., Ltd. Semiconductor power device and method for producing same
KR101826221B1 (ko) * 2011-05-24 2018-02-06 삼성전자주식회사 반도체 메모리 소자 및 그의 제조 방법
US8536561B2 (en) * 2011-10-17 2013-09-17 Micron Technology, Inc. Memory cells and memory cell arrays
US8723155B2 (en) * 2011-11-17 2014-05-13 Micron Technology, Inc. Memory cells and integrated devices
JP2014056899A (ja) * 2012-09-11 2014-03-27 Toshiba Corp 不揮発性記憶装置およびその製造方法
US9343317B2 (en) * 2013-07-01 2016-05-17 Micron Technology, Inc. Methods of forming silicon-containing dielectric materials and semiconductor device structures
KR102130558B1 (ko) * 2013-09-02 2020-07-07 삼성전자주식회사 반도체 장치
US9449983B2 (en) * 2013-12-19 2016-09-20 Sandisk Technologies Llc Three dimensional NAND device with channel located on three sides of lower select gate and method of making thereof
US9397143B2 (en) 2013-12-20 2016-07-19 Intel Corporation Liner for phase change memory (PCM) array and associated techniques and configurations
US20150263018A1 (en) * 2014-03-11 2015-09-17 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US10249819B2 (en) 2014-04-03 2019-04-02 Micron Technology, Inc. Methods of forming semiconductor structures including multi-portion liners
US10381072B2 (en) 2014-04-30 2019-08-13 Micron Technology, Inc. Phase change memory stack with treated sidewalls
US9281471B2 (en) 2014-04-30 2016-03-08 Micron Technology, Inc. Phase change memory stack with treated sidewalls
US9455263B2 (en) * 2014-06-27 2016-09-27 Sandisk Technologies Llc Three dimensional NAND device with channel contacting conductive source line and method of making thereof
US9620514B2 (en) * 2014-09-05 2017-04-11 Sandisk Technologies Llc 3D semicircular vertical NAND string with self aligned floating gate or charge trap cell memory cells and methods of fabricating and operating the same
US9269718B1 (en) * 2014-09-05 2016-02-23 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor memory device
JP2016058601A (ja) * 2014-09-11 2016-04-21 株式会社東芝 半導体装置
KR102300728B1 (ko) * 2014-10-14 2021-09-14 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
US20160118391A1 (en) * 2014-10-22 2016-04-28 SanDisk Technologies, Inc. Deuterium anneal of semiconductor channels in a three-dimensional memory structure
US9748311B2 (en) * 2014-11-07 2017-08-29 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US9484357B2 (en) * 2014-12-16 2016-11-01 Sandisk Technologies Llc Selective blocking dielectric formation in a three-dimensional memory structure
US9941295B2 (en) * 2015-06-08 2018-04-10 Sandisk Technologies Llc Method of making a three-dimensional memory device having a heterostructure quantum well channel
KR20170023656A (ko) * 2015-08-24 2017-03-06 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102437416B1 (ko) * 2015-08-28 2022-08-30 삼성전자주식회사 3차원 반도체 메모리 장치
US20170062456A1 (en) * 2015-08-31 2017-03-02 Cypress Semiconductor Corporation Vertical division of three-dimensional memory device
US9780112B2 (en) * 2015-10-26 2017-10-03 Sandisk Technologies Llc Methods and apparatus for three-dimensional NAND non-volatile memory devices with side source line and mechanical support
US9997535B2 (en) * 2016-03-18 2018-06-12 Toshiba Memory Corporation Semiconductor memory device and method of manufacturing the same
US9748266B1 (en) * 2016-07-20 2017-08-29 Sandisk Technologies Llc Three-dimensional memory device with select transistor having charge trapping gate dielectric layer and methods of making and operating thereof
KR102698026B1 (ko) * 2016-09-28 2024-08-21 삼성전자주식회사 유전막 형성 방법 및 반도체 장치의 제조 방법
US10020363B2 (en) * 2016-11-03 2018-07-10 Sandisk Technologies Llc Bulb-shaped memory stack structures for direct source contact in three-dimensional memory device
US10147875B1 (en) * 2017-08-31 2018-12-04 Micron Technology, Inc. Semiconductor devices and electronic systems having memory structures
US20190198630A1 (en) * 2017-12-21 2019-06-27 Macronix International Co., Ltd. Managing Gate Coupling For Memory Devices

Also Published As

Publication number Publication date
US10693063B2 (en) 2020-06-23
US20190165263A1 (en) 2019-05-30
US10147875B1 (en) 2018-12-04
CN109427842A (zh) 2019-03-05

Similar Documents

Publication Publication Date Title
US10693063B2 (en) Methods of forming a memory structure
TWI595560B (zh) 在非均質表面上形成金屬之方法及將金屬合併至非均質表面之結構
CN102104055B (zh) 可变电阻存储器
US10916586B2 (en) Three dimensional memory array with select device
US10600960B2 (en) Semiconductor structures including memory materials substantially encapsulated with dielectric materials
US10622562B2 (en) Crosspoint fill-in memory cell with etched access device
CN101393964B (zh) 具有不同晶粒尺寸的相变化存储装置及其形成方法
CN107210362B (zh) 并入包含碳的金属线的结构及形成包含碳的金属线的方法
TWI325166B (en) Programmable resistive ram and manufacturing method
CN102484114A (zh) 非易失性半导体存储装置及其制造方法
US20130143382A1 (en) Method of forming memory device
US20220359616A1 (en) Memory device
US11444243B2 (en) Electronic devices comprising metal oxide materials and related methods and systems
CN116096221A (zh) 半导体器件及其制造方法
KR20130126331A (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination