CN118266081A - 显示基板和显示装置 - Google Patents

显示基板和显示装置 Download PDF

Info

Publication number
CN118266081A
CN118266081A CN202280003844.4A CN202280003844A CN118266081A CN 118266081 A CN118266081 A CN 118266081A CN 202280003844 A CN202280003844 A CN 202280003844A CN 118266081 A CN118266081 A CN 118266081A
Authority
CN
China
Prior art keywords
coupled
electrode
substrate
transistor
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280003844.4A
Other languages
English (en)
Inventor
袁粲
袁志东
吴刘
丁录科
李永谦
许程
周丹丹
张大成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Zhuoyin Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN118266081A publication Critical patent/CN118266081A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开提供一种显示基板和显示装置。所述显示基板，包括：衬底基板，以及设置于衬底基板上的多条数据线和多个子像素；子像素包括子像素驱动电路和发光元件；子像素驱动电路包括驱动晶体管和数据写入晶体管，发光元件包括第一电极；驱动晶体管的第二极通过第一连接结构与对应的第一电极耦接；数据写入晶体管的第一极通过第二连接结构与对应的数据线耦接；第一连接结构和第二连接结构均位于子像素的非开口区，第一连接结构在衬底基板上的正投影，与第二连接结构在衬底基板上的正投影沿第一方向排列；第二连接结构在衬底基板上的正投影与子像素的开口区沿第二方向排列，第二方向与第一方向相交。

Description

显示基板和显示装置 技术领域
本公开涉及显示技术领域，尤其涉及一种显示基板和显示装置。
背景技术
随着显示技术的不断发展，显示产品的应用范围越来越广泛，高分辨率高刷新频率的显示产品越来越受到人们青睐。而中大尺寸的显示产品由于受到负载大的限制，无法很好的实现高刷新频率的产品功能。
发明内容
本公开的目的在于提供一种显示基板和显示装置。
为了实现上述目的，本公开提供如下技术方案：
本公开的第一方面提供一种显示基板，包括：衬底基板，以及设置于所述衬底基板上的多条数据线和多个子像素；所述子像素包括子像素驱动电路和发光元件；所述子像素驱动电路包括驱动晶体管和数据写入晶体管，所述发光元件包括第一电极；
所述驱动晶体管的第二极通过第一连接结构与对应的所述第一电极耦接；所述数据写入晶体管的第一极通过第二连接结构与对应的所述数据线耦接；
所述第一连接结构和所述第二连接结构均位于所述子像素的非开口区，所述第一连接结构在所述衬底基板上的正投影，与所述第二连接结构在所述衬底基板上的正投影沿第一方向排列；
所述第二连接结构在所述衬底基板上的正投影与所述子像素的开口区沿第二方向排列，所述第二方向与所述第一方向相交。
可选的，所述第一连接结构包括：第二导电连接部，第一过孔结构，第五导电连接部和第二过孔结构；
所述第二导电连接部与所述驱动晶体管的第二极耦接，所述第二导电连接部通过所述第一过孔结构与所述第五导电连接部耦接，所述第五导电连接 部通过所述第二过孔结构与对应的所述第一电极耦接。
可选的，所述第二连接结构包括：第四导电连接部和第三过孔结构；所述第四导电连接部与所述数据写入晶体管的第一极耦接，所述第四导电连接部通过所述第三过孔结构与对应的所述数据线耦接。
可选的，所述显示基板还包括沿远离所述衬底基板的方向依次层叠设置的第一有机层和第二有机层，所述第一过孔结构贯穿所述第一有机层，所述第二过孔结构贯穿所述第二有机层；
所述第二导电连接部位于所述第一有机层与所述衬底基板之间，所述第五导电连接部位于第一有机层和所述第二有机层之间。
可选的，所述第三过孔结构贯穿所述第一有机层，所述第四导电连接部位于所述第一有机层与所述衬底基板之间。
可选的，所述显示基板还包括：第一钝化层和第二钝化层；所述第一钝化层位于所述第一有机层和所述第二钝化层之间，所述第二钝化层位于所述第一钝化层和所述第二有机层之间；
所述第一过孔结构和所述第三过孔结构均贯穿所述第一钝化层，所述第二过孔结构贯穿所述第二钝化层；所述第五导电连接部位于所述第一钝化层和所述第二钝化层之间。
可选的，所述显示基板还包括：辅助电极，第三连接结构和第二电极层；所述辅助电极通过所述第三连接结构与所述第二电极层耦接；
所述第三连接结构位于所述子像素的非开口区，所述第三连接结构在所述衬底基板上的正投影，与所述第一连接结构在所述衬底基板上的正投影沿第一方向排列。
可选的，所述显示基板还包括：辅助电极，第三连接结构和第二电极层；所述辅助电极通过所述第三连接结构与所述第二电极层耦接；
所述第三连接结构位于所述子像素的非开口区，所述第三连接结构在所述衬底基板上的正投影，与所述第一连接结构在所述衬底基板上的正投影至少部分错开。
可选的，所述显示基板还包括沿远离所述衬底基板的方向依次层叠设置的第二有机层和像素界定层；
所述第三连接结构包括：第四过孔结构，连接图形和第五过孔结构；所述辅助电极位于所述第二有机层与所述衬底基板之间，所述第二电极层的至少部分位于所述像素界定层背向所述衬底基板的一侧，所述连接图形的至少部分位于所述第二有机层与所述像素界定层之间，所述第四过孔结构贯穿所述第二有机层，所述第五过孔结构贯穿所述像素界定层；
所述连接图形通过所述第四过孔结构与所述辅助电极耦接，所述连接图形通过所述第五过孔结构与所述第二电极层耦接。
可选的，所述多个子像素划分为呈阵列分布的多个重复单元，每个重复单元包括沿第一方向排列的两个子单元，每个子单元包括沿所述第一方向排列的多个所述子像素；
所述辅助电极在所述衬底基板上的正投影，位于所述两个子单元在所述衬底基板上的正投影之间。
可选的，所述显示基板还包括电源线和电源补偿线；
所述子像素驱动电路还包括发光控制晶体管；所述发光控制晶体管的第一极与所述电源补偿线耦接，所述发光控制晶体管的第二极与所述驱动晶体管的第一极耦接；
所述电源补偿线通过第六过孔结构与所述电源线耦接，所述第六过孔结构位于所述子像素的非开口区。
可选的，所述显示基板还包括第一有机层，所述电源补偿线位于所述第一有机层和所述衬底基板之间，所述电源线位于所述第一有机层背向所述衬底基板的一侧，所述第六过孔结构贯穿所述第一有机层。
可选的，所述电源线在所述衬底基板上的正投影，与所述重复单元在所述衬底基板上的正投影沿所述第一方向交替设置。
可选的，所述显示基板还包括：多条发光控制线，电源线，初始化信号线，基准信号线，多条第一扫描线，多条第二扫描线，多条第三扫描线和多条分区控制线；
所述子像素驱动电路还包括：补偿晶体管，复位晶体管，发光控制晶体管，写入控制晶体管和存储电容；
所述数据写入晶体管的栅极与对应的所述第一扫描线耦接，所述数据写 入晶体管的第二极与所述写入控制晶体管的第一极耦接；
所述写入控制晶体管的第二极与所述驱动晶体管的栅极耦接，所述写入控制晶体管的栅极与对应的所述分区控制线耦接；
所述补偿晶体管的栅极与对应的所述第二扫描线耦接，所述补偿晶体管的第一极与所述基准信号线耦接，所述补偿晶体管的第二极与所述写入控制晶体管的第一极耦接；
所述复位晶体管的栅极与对应的所述第三扫描线耦接，所述复位晶体管的第一极与所述初始化信号线耦接，所述复位晶体管的第二极与所述驱动晶体管的第二极耦接；
所述发光控制晶体管的栅极与对应的所述发光控制线耦接，所述发光控制晶体管的第一极与所述电源线耦接，所述发光控制晶体管的第二极与所述驱动晶体管的第一极耦接；
所述存储电容的第一极板与所述驱动晶体管的栅极耦接，所述存储电容的第二极板与所述驱动晶体管的第二极耦接。
基于上述显示基板的技术方案，本公开的第二方面提供一种显示装置，包括上述显示基板。
附图说明
此处所说明的附图用来提供对本公开的进一步理解，构成本公开的一部分，本公开的示意性实施例及其说明用于解释本公开，并不构成对本公开的不当限定。在附图中：
图1为本公开实施例提供的子像素驱动电路的电路图；
图2为本公开实施例提供的重复单元的电路结构示意图；
图3为本公开实施例提供的分区控制线的阻容等效示意图；
图4为本公开实施例提供的驱动时序图；
图5为本公开实施例提供的重复单元的有源层和第一栅金属层的布局示意图；
图6为在图5的基础上增加第二栅金属层的布局示意图；
图7为图6中第二栅金属层的布局示意图；
图8为在图6的基础上增加第一源漏金属层的布局示意图；
图9为图8中层间绝缘层上形成的过孔的布局示意图；
图10为图8中第一源漏金属层的布局示意图；
图11为在图8的基础上增加第二源漏金属层的布局示意图；
图12为图11中第一有机层上形成的过孔的布局示意图；
图13为图11中第一钝化层上形成的过孔的布局示意图；
图14为图11中第二源漏金属层的布局示意图；
图15为在图11的基础上增加第一电极层的布局示意图；
图16为图15中第二钝化层上形成的过孔的布局示意图；
图17为图15中第二有机层上形成的过孔的布局示意图；
图18为图15中第一电极层的布局示意图；
图19为图15中的基础上增加第一像素界定层的布局示意图；
图20为图19中第一像素界定层的布局示意图；
图21为图19的基础上增加第二像素界定层开口的布局示意图；
图22为图21中第二像素界定层开口的布局示意图；
图23为图19的基础上增加第二像素界定层开口的布局示意图；
图24为图23中沿A1A2方向的截面示意图。
具体实施方式
为了进一步说明本公开实施例提供的显示基板和显示装置，下面结合说明书附图进行详细描述。
由于中大尺寸的显示产品受到负载大的限制，无法很好的实现高刷新频率的产品功能，因此，需要添加金属层和较厚的绝缘层进行布线，以降低负载的影响。而增加较厚的绝缘层就需要在该绝缘层上形成较深过孔，该较深的过孔会影响发光功能层的平坦度，进而使得显示产品的开口率降低，影响显示产品寿命。
请参阅图1，图2，图5，图23和图24，本公开实施例提供了一种显示基板，包括：衬底基板，以及设置于所述衬底基板上的多条数据线DA和多个 子像素；所述子像素包括子像素驱动电路和发光元件EL；所述子像素驱动电路包括驱动晶体管DRT和数据写入晶体管T1，所述发光元件EL包括第一电极；
所述驱动晶体管DRT的第二极通过第一连接结构81与对应的所述第一电极耦接；所述数据写入晶体管T1的第一极通过第二连接结构82与对应的所述数据线DA耦接；
所述第一连接结构81和所述第二连接结构82均位于所述子像素的非开口区61，所述第一连接结构81在所述衬底基板上的正投影，与所述第二连接结构82在所述衬底基板上的正投影沿第一方向排列；
所述第二连接结构82在所述衬底基板上的正投影与所述子像素的开口区60沿第二方向排列，所述第二方向与所述第一方向相交。
示例性的，所述多条数据线DA沿所述第一方向排列，所述数据线DA包括沿所述第二方向延伸的至少部分。所述多个子像素呈阵列分布，所述多个子像素划分为多列子像素列，每列子像素列中包括的各子像素与对应的数据线DA分别耦接。
示例性的，所述子像素包括子像素驱动电路和发光元件，所述子像素驱动电路与所述发光元件包括的第一电极耦接，用于向所述发光元件的第一电极提供驱动信号，以驱动发光元件发光。
示例性的，所述数据线DA和所述第一电极均位于所述子像素驱动电路背向所述衬底基板的一侧。所述数据线DA与所述数据写入晶体管T1的第一极之间具有较厚的绝缘层，所述第一电极与所述驱动晶体管DRT的第二极之间同样具有较厚的绝缘层，因此，所述第一连接结构81和所述第二连接结构82均包括较深的过孔结构。
根据上述显示基板的具体结构，本公开实施例提供的显示基板中，通过设置所述第一连接结构81和所述第二连接结构82均位于所述子像素的非开口区，避免了所述第一连接结构81和所述第二连接结构82占用开口区的空间，保证了显示基板的开口率，避免了第一连接结构81和第二连接结构82对发光元件的平坦度产生影响。
而且，本公开实施例提供的显示基板中，通过设置所述第一连接结构81 在所述衬底基板上的正投影，与所述第二连接结构82在所述衬底基板上的正投影沿第一方向排列；所述第二连接结构82在所述衬底基板上的正投影与所述子像素的开口区沿第二方向排列；使得所述第一连接结构81和所述第二连接结构82均位于所述开口区沿所述第二方向的同一侧，且使得所述第一连接结构81和所述第二连接结构82在所述第二方向上占用较小的空间，能够对所述第一连接结构81和所述第二连接结构82集中遮挡，从而使得所述开口区在所述第二方向上的尺寸能够最优化，有效提升了显示基板的开口率，提升了显示基板的使用寿命。
如图8至图18，图23和图24所示，在一些实施例中，所述第一连接结构81包括：第二导电连接部52，第一过孔结构，第五导电连接部55和第二过孔结构；
所述第二导电连接部52与所述驱动晶体管DRT的第二极耦接，所述第二导电连接部52通过所述第一过孔结构与所述第五导电连接部55耦接，所述第五导电连接部55通过所述第二过孔结构与对应的所述第一电极(第一电极层42包括多个第一电极)耦接。
示例性的，所述第一过孔结构包括第十七过孔Via17和第二十过孔Via20。所述第二过孔结构包括第二十四过孔Via24和第二十六过孔Via26。所述第二导电连接部52采用所述显示基板中的第一源漏金属层制作，所述第五导电连接部55采用所述显示基板中的第二源漏金属层制作。
如图8至图18，图23和图24所示，在一些实施例中，所述第二连接结构82包括：第四导电连接部54和第三过孔结构；所述第四导电连接部54与所述数据写入晶体管T1的第一极耦接，所述第四导电连接部54通过所述第三过孔结构与对应的所述数据线DA耦接。
示例性的，所述第三过孔结构包括第十六过孔Via16和第十九过孔Via19。所述第四导电连接部54采用所述显示基板中的第一源漏金属层制作。
如图24所示，在一些实施例中，所述显示基板包括沿远离所述衬底基板70的方向依次层叠设置于所述衬底基板70上的：缓冲层71，有源层，第一栅极绝缘层，第一栅金属层，第二栅极绝缘层，第二栅金属层，层间绝缘层ILD，第一源漏金属层，第一有机层Resin1，第一钝化层PVX1，第二源漏金 属层，第二钝化层PVX2，第二有机层Resin2，第一电极层42，第一像素界定层PDL1，第二像素界定层PDL2，发光功能层，第二电极层43，封装层。所述第二电极层43接收负电源信号VSS。
如图8至图18，图23和图24所示，在一些实施例中，所述显示基板还包括沿远离所述衬底基板的方向依次层叠设置的第一有机层和第二有机层，所述第一过孔结构贯穿所述第一有机层，所述第二过孔结构贯穿所述第二有机层；
所述第二导电连接部52位于所述第一有机层与所述衬底基板之间，所述第五导电连接部55位于第一有机层和所述第二有机层之间。
所述第一有机层和所述第二有机层均为较厚的绝缘层，因此所述第一过孔结构和所述第二过孔结构均为较深的过孔结构。上述设置所述第一连接结构81位于所述子像素的非开口区，使得所述第一过孔结构和所述第二过孔结构均位于所述非开口区，避免了所述第一过孔结构和所述第二过孔结构占用开口区的空间，保证了显示基板的开口率，避免了所述第一过孔结构和所述第二过孔结构对发光元件的平坦度产生影响。
如图8至图18，图23和图24所示，在一些实施例中，所述第三过孔结构贯穿所述第一有机层，所述第四导电连接部54位于所述第一有机层与所述衬底基板之间。
所述第一有机层为较厚的绝缘层，因此所述第三过孔结构为较深的过孔结构。上述设置所述第二连接结构82位于所述子像素的非开口区，使得所述第三过孔结构位于所述非开口区，避免了所述第三过孔结构占用开口区的空间，保证了显示基板的开口率，避免了所述第三过孔结构对发光元件的平坦度产生影响。
上述实施例提供的显示基板中，通过设置所述第一连接结构81在所述衬底基板上的正投影，与所述第二连接结构82在所述衬底基板上的正投影沿第一方向排列，以及所述第二连接结构82在所述衬底基板上的正投影与所述子像素的开口区沿第二方向排列；使得所述第一过孔结构在所述衬底基板上的正投影，所述第二过孔结构在所述衬底基板上的正投影，以及所述第三过孔结构在所述衬底基板上的正投影均位于所述开口区沿所述第二方向的同一 侧，且使得所述第一过孔结构，所述第二过孔结构和所述第三过孔结构在所述第二方向上占用较小的空间，从而使得所述开口区在所述第二方向上的尺寸能够最优化，有效提升了显示基板的开口率，提升了显示基板的使用寿命。
如图8至图18，图23和图24所示，在一些实施例中，所述显示基板还包括：第一钝化层和第二钝化层；所述第一钝化层位于所述第一有机层和所述第二钝化层之间，所述第二钝化层位于所述第一钝化层和所述第二有机层之间；
所述第一过孔结构和所述第三过孔结构均贯穿所述第一钝化层，所述第二过孔结构贯穿所述第二钝化层；所述第五导电连接部55位于所述第一钝化层和所述第二钝化层之间。
上述实施例提供的显示基板中，通过设置所述显示基板还包括第一钝化层和第二钝化层，所述第五导电连接部55位于所述第一钝化层和所述第二钝化层之间，能够更好的保证所述第五导电连接部55的导电性能。
如图8至图18，图23和图24所示，在一些实施例中，所述显示基板还包括：辅助电极40，第三连接结构83和第二电极层43；所述辅助电极40通过所述第三连接结构83与所述第二电极层43耦接；
所述第三连接结构83位于所述子像素的非开口区61，所述第三连接结构83在所述衬底基板上的正投影，与所述第一连接结构81在所述衬底基板上的正投影沿第一方向排列。
示例性的，所述显示基板包括的多条辅助电极40沿所述第一方向排列，所述辅助电极40包括沿所述第二方向延伸的至少部分。
示例性的，所述辅助电极40与所述第二电极层之间具有较厚的绝缘层，所述第三连接结构83包括能够贯穿较厚绝缘层的较深过孔结构。
上述实施例提供的显示基板中，通过设置所述第三连接结构83位于所述子像素的非开口区61，避免了所述第三连接结构83占用开口区60的空间，保证了显示基板的开口率，避免了第三连接结构83对发光元件的平坦度产生影响。
而且，上述实施例提供的显示基板中，通过设置所述第三连接结构83在所述衬底基板上的正投影，与所述第一连接结构81在所述衬底基板上的正投 影沿第一方向排列使得所述第一连接结构81和所述第三连接结构83均位于所述开口区60沿所述第二方向的同一侧，且使得所述第一连接结构81和所述第三连接结构83在所述第二方向上占用较小的空间，从而使得所述开口区60在所述第二方向上的尺寸能够最优化，有效提升了显示基板的开口率，提升了显示基板的使用寿命。
如图8至图18，图23和图24所示，在一些实施例中，所述显示基板还包括：辅助电极40，第三连接结构83和第二电极层；所述辅助电极40通过所述第三连接结构83与所述第二电极层43耦接；
所述第三连接结构83位于所述子像素的非开口区，所述第三连接结构83在所述衬底基板上的正投影，与所述第一连接结构81在所述衬底基板上的正投影至少部分错开。
上述实施例提供的显示基板中，通过设置所述第三连接结构83在所述衬底基板上的正投影，与所述第一连接结构81在所述衬底基板上的正投影至少部分错开，能够更好的利用非开口区的布局空间，降低所述第一连接结构81和所述第三连接结构83的布局难度。
如图8至图18，图23和图24所示，在一些实施例中，所述显示基板还包括沿远离所述衬底基板的方向依次层叠设置的第二有机层和像素界定层；
所述第三连接结构83包括：第四过孔结构，连接图形41和第五过孔结构；所述辅助电极40位于所述第二有机层与所述衬底基板之间，所述第二电极层的至少部分位于所述像素界定层背向所述衬底基板的一侧，所述连接图形41的至少部分位于所述第二有机层与所述像素界定层之间，所述第四过孔结构贯穿所述第二有机层，所述第五过孔结构贯穿所述像素界定层；
所述连接图形41通过所述第四过孔结构与所述辅助电极40耦接，所述连接图形41通过所述第五过孔结构与所述第二电极层耦接。
示例性的，所述像素界定层包括层叠设置的第一像素界定层和第二像素界定层，所述第一像素界定层位于所述衬底基板和所述第二像素界定层之间。所述第二电极层的至少部分位于所述第二像素界定层背向所述衬底基板的一侧，所述连接图形41的至少部分位于所述第二有机层与所述第一像素界定层之间。
示例性的，所述第四过孔结构包括第二十五过孔Via25和第二十七过孔Via27。所述第五过孔结构包括第二十八过孔Via28和第二十九过孔Via29。
示例性的，所述连接图形41与所述第一电极层42同层设置，示例性的，所述连接图形41可以采用和第一电极层相同的材料制作，比如使用氧化铟锡材料制作，也可以采用不同的材料，能满足导电连接的性能即可。
上述实施例提供的显示基板中，通过设置所述第二电极层通过连接图形41与多条辅助电极40耦接，有效降低了所述第二电极层的压降。
如图21所示，在一些实施例中，所述多个子像素划分为呈阵列分布的多个重复单元，每个重复单元包括沿第一方向排列的两个子单元，每个子单元包括沿所述第一方向排列的多个所述子像素；
所述辅助电极40在所述衬底基板上的正投影，位于所述两个子单元在所述衬底基板上的正投影之间。
示例性的，所述显示基板包括多个重复单元，所述多个重复单元呈阵列分布，能够划分为沿所述第一方向依次排列的多列重复单元列，每列重复单元列包括沿所述第二方向排列的多个重复单元。所述重复单元包括沿第一方向排列的多个子像素，例如：所述重复单元包括沿第一方向排列的六个子像素，该六个子像素包括沿第一方向排列的BRGBRG，B代表蓝色子像素，R代表红色子像素，G代表绿色子像素。一组BRG代表一个子单元。
示例性的，所述多个重复单元包括的多个子像素呈阵列分布，该多个子像素能够划分为多列子像素列，所述多列子像素列与所述显示基板包括的多条数据线DA一一对应。
上述设置所述辅助电极40在所述衬底基板上的正投影，位于所述两个子单元在所述衬底基板上的正投影之间，更好的利用了布局空降，降低了所述辅助电极40的布局难度。
如图8至图18，图23和图24所示，在一些实施例中，所述显示基板还包括电源线VDD和电源补偿线30；
所述子像素驱动电路还包括发光控制晶体管T_em；所述发光控制晶体管T_em的第一极与所述电源补偿线30耦接，所述发光控制晶体管T_em的第二极与所述驱动晶体管DRT的第一极耦接；
所述电源补偿线30通过第六过孔结构与所述电源线VDD耦接，所述第六过孔结构位于所述子像素的非开口区。
示例性的，所述多条电源线VDD沿所述第一方向排列，所述电源线VDD包括沿所述第二方向延伸的至少部分。沿所述第一方向，所述电源线VDD与所述重复单元列交替设置。
示例性的，所述第六过孔结构包括第十八过孔Via18和第二十一过孔Via21。
在一些实施例中，所述显示基板还包括第一有机层，所述电源补偿线30位于所述第一有机层和所述衬底基板之间，所述电源线VDD位于所述第一有机层背向所述衬底基板的一侧，所述第六过孔结构贯穿所述第一有机层。
上述设置所述第六过孔结构位于所述子像素的非开口区，避免了所述第六连接结构占用开口区的空间，保证了显示基板的开口率，避免了第六连接结构对发光元件的平坦度产生影响。
在一些实施例中，所述电源线VDD在所述衬底基板上的正投影，与所述重复单元在所述衬底基板上的正投影沿所述第一方向交替设置。
如图1，图2，图8至图18，图23和图24所示，在一些实施例中，所述显示基板还包括：多条发光控制线EM，电源线VDD，初始化信号线Vini，基准信号线Vref，多条第一扫描线G1，多条第二扫描线G2，多条第三扫描线G3和多条分区控制线；
所述子像素驱动电路还包括：补偿晶体管T2，复位晶体管T3，发光控制晶体管T_em，写入控制晶体管T_com和存储电容Cst；
所述数据写入晶体管T1的栅极与对应的所述第一扫描线G1耦接，所述数据写入晶体管T1的第二极与所述写入控制晶体管T_com的第一极耦接；
所述写入控制晶体管T_com的第二极与所述驱动晶体管DRT的栅极耦接，所述写入控制晶体管T_com的栅极与对应的所述分区控制线耦接；
所述补偿晶体管T2的栅极与对应的所述第二扫描线G2耦接，所述补偿晶体管T2的第一极与所述基准信号线Vref耦接，所述补偿晶体管T2的第二极与所述写入控制晶体管T_com的第一极耦接；
所述复位晶体管T3的栅极与对应的所述第三扫描线G3耦接，所述复位 晶体管T3的第一极与所述初始化信号线Vini耦接，所述复位晶体管T3的第二极与所述驱动晶体管DRT的第二极耦接；
所述发光控制晶体管T_em的栅极与对应的所述发光控制线EM耦接，所述发光控制晶体管T_em的第一极与所述电源线VDD耦接，所述发光控制晶体管T_em的第二极与所述驱动晶体管DRT的第一极耦接；
所述存储电容Cst的第一极板Cst1与所述驱动晶体管DRT的栅极耦接，所述存储电容Cst的第二极板Cst2与所述驱动晶体管DRT的第二极耦接。
示例性的，所述初始化信号线Vini包括多个第一初始部21和多个第二初始部22，所述多个第一初始部21沿所述第二方向排列，所述多个第二初始部22沿所述第一方向排列，所述第一初始部21包括沿所述第一方向延伸的至少部分，所述第二初始部22包括沿所述第二方向延伸的至少部分，所述第一初始部21与各所述第二初始部22分别耦接，使得所述初始化信号线Vini形成为网格状结构，从而有效降低所述初始化信号线Vini的压降。
如图5所示，示例性的，所述有源层用于形成各所述晶体管包括的沟道部分，第一电极和第二电极。
如图5所示，示例性的，所述第一栅金属层用于形成各所述晶体管的栅极，所述第一支线111和所述第二初始部22。
如图7所示，示例性的，所述第二栅金属层用于所述存储电容Cst的第二基板。
如图10所示，示例性的，所述第一源漏金属层用于形成一些导电连接部，所述基准信号线Vref，所述第一扫描线G1，所述第二扫描线G2，所述第三扫描线G3，所述发光控制线EM和所述第一初始部21。同一个重复单元耦接的所述基准信号线Vref，所述第二扫描线G2，所述第一扫描线G1，所述第二支线112，发光控制线EM，所述电源补偿线30，所述第三扫描线G3和所述第一初始部21分沿所述第二方向依次排列。
示例性的，所述基准信号线Vref，所述第一扫描线G1，所述第二扫描线G2，所述第三扫描线G3和所述发光控制线EM均包括沿所述第一方向延伸的至少部分。
如图14所示，示例性的，所述第二源漏金属层用于形成所述电源线VDD， 所述数据线DA，一些导电连接部和辅助电极40。采用所述第二源漏金属层制作信号线能够有效降低所述信号线的负载，为中、大尺寸显示产品提供技术支持。示例性的，所述辅助电极40包括沿所述第二方向延伸的至少部分，所述辅助电极40通过采用氧化铟锡材料制作的连接图形41与第二电极层耦接，从而有效降低所述第二电极层的压降。
由于第一源漏金属层与第二源漏金属层之间具有第一有机层和第一钝化层，因此第一源漏金属层与第二源漏金属层之间相距较远，这样能够有效降低第一源漏金属层和第二源漏金属层之间的寄生电容，从而满足中、大尺寸显示产品的负载需求，为高刷新频率提供支持。
如图1所示，示例性的，所述子像素驱动电路包括：数据写入晶体管T1，写入控制晶体管T_com，驱动晶体管DRT，补偿晶体管T2，复位晶体管T3，发光控制晶体管T_em，存储电容Cst和发光元件EL的本征电容C1。
如图9所示，示意了形成在层间绝缘层上的过孔。如图5至图10所示，所述补偿晶体管T2的栅极通过第二过孔Via2与对应的所述第二扫描线G2耦接，所述补偿晶体管T2的第一极通过第一过孔Via1与所述基准信号线Vref耦接。
所述数据写入晶体管T1的栅极通过第三过孔Via3与对应的所述第一扫描线G1耦接。所述数据写入晶体管T1的第一极通过第九过孔Via9与第四导电连接部54耦接。
所述写入控制晶体管T_com的栅极通过第四过孔Via4与分区控制线G_com耦接，所述写入控制晶体管T_com的第二极通过第五过孔Via5与第一导电连接部51耦接，第一导电连接部51通过第六过孔Via6与驱动晶体管DRT的栅极耦接，驱动晶体管DRT的栅极复用为存储电容Cst的第一极板Cst1。
驱动晶体管DRT的第二极通过第七过孔Via7与第二导电连接部52耦接。第二导电连接部52通过第八过孔Via8与存储电容Cst的第二极板Cst2耦接。存储电容Cst的第二极板Cst2通过第十过孔Via10与第三导电连接部53耦接，第三导电连接部53通过第十五过孔Via15与复位晶体管T3的第二极耦接。
所述发光控制晶体管T_em的栅极通过第十一过孔Via11与对应的所述发光控制线EM耦接，所述发光控制晶体管T_em的第一极通过第十二过孔Via12与所述电源线VDD耦接。
所述复位晶体管T3的栅极通过第十四过孔Via14与第三扫描线G3耦接，所述复位晶体管T3的第一极通过第十三过孔Via13与第一初始部21耦接。
第一支线111通过第二十二过孔Via22与第二支线112耦接。第一初始部21通过第二十三过孔Via23与第二初始部22耦接。
如图12所示，示意了形成在第一有机层上的过孔。如图13所示，示意了形成在第一钝化层上的过孔。
如图11至图14所示，第二导电连接部52依次通过第十七过孔Via17和第二十过孔Via20与第五导电连接部部55耦接。第四导电连接部54依次通过第十六过孔Via16和第十九过孔Via19与数据线DA耦接。电源补偿线30一次通过第十八过孔Via18和第二十一过孔Via21与电源线VDD耦接。
如图16所示，示意了形成在第二钝化层上的过孔。如图17所示，示意了形成在第二有机层上的过孔。
如图15至图22所示，第五导电连接部55依次通过第二十四过孔Via24和第二十六过孔Via26与第一电极层42中对应的第一电极耦接。辅助电极40依次通过第二十五过孔Via25和第二十七过孔Via27与连接图形41耦接。连接图形41依次通过第二十八过孔Via28和第二十九过孔Via29与第二电极层耦接。
如图23所示，示意了子像素的开口区60，以及位于开口区60附近的非开口区61。
如图1所示，在一些实施例中，所述数据写入晶体管T1，所述补偿晶体管T2和所述复位晶体管T3均包括双栅结构，这样能够有效降低漏电流。
如图1所示，在一些实施例中，所述写入控制晶体管T_com包括单栅结构。
由于所述数据写入晶体管T1连接在所述数据线DA和所述写入控制晶体管T_com之间，当所述写入控制晶体管T_com关闭时，能够将所述数据写入晶体管T1的漏电途经关闭。所述写入控制晶体管T_com采用单栅结构设计， 有利于节省版图面积。
本公开实施例还提供了一种显示装置，包括上述实施例提供的显示基板。
需要说明的是，所述显示装置可以为：电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件，其中，所述显示装置还包括柔性电路板、印刷电路板和背板等。
示例性的，所述显示装置包括有机发光二极管显示装置，但不仅限于此。
上述实施例提供的显示基板中，通过设置所述第一连接结构和所述第二连接结构均位于所述子像素的非开口区，避免了所述第一连接结构和所述第二连接结构占用开口区的空间，保证了显示基板的开口率，避免了第一连接结构和第二连接结构对发光元件的平坦度产生影响。
而且，上述实施例提供的显示基板中，通过设置所述第一连接结构在所述衬底基板上的正投影，与所述第二连接结构在所述衬底基板上的正投影沿第一方向排列；所述第二连接结构在所述衬底基板上的正投影与所述子像素的开口区沿第二方向排列；使得所述第一连接结构和所述第二连接结构均位于所述开口区沿所述第二方向的同一侧，且使得所述第一连接结构和所述第二连接结构在所述第二方向上占用较小的空间，从而使得所述开口区在所述第二方向上的尺寸能够最优化，有效提升了显示基板的开口率，提升了显示基板的使用寿命。
本公开实施例提供的显示装置在包括上述显示基板时，同样具有上述有益效果，此处不再赘述。
请参阅图1，图2，图3，图5，图21，本公开实施例提供了一种显示基板，包括：衬底基板，以及设置于所述衬底基板上的多个重复单元和多条数据线DA，所述多个重复单元划分为多列重复单元列；
每个重复单元包括多个子像素，所述子像素包括子像素驱动电路，所述子像素驱动电路包括数据写入晶体管T1，写入控制晶体管T_com和驱动晶体管DRT；所述数据写入晶体管T1的第一极与对应的所述数据线DA耦接，所述数据写入晶体管T1的第二极与所述写入控制晶体管T_com的第一极耦接，所述写入控制晶体管T_com的第二极与所述驱动晶体管DRT的栅极耦接；
所述显示基板还包括：多个控制区(如控制区1至控制区X)和多条分 区控制线G_com；所述控制区包括至少一列重复单元列；所述分区控制线G_com与对应的控制区中各重复单元列包括的写入控制晶体管T_com的栅极分别耦接。
示例性的，所述显示基板包括多个重复单元，所述多个重复单元呈阵列分布。所述重复单元包括沿第一方向排列的多个子像素，例如：所述重复单元包括沿第一方向排列的六个子像素，该六个子像素包括沿第一方向排列的BRGBRG，B代表蓝色子像素，R代表红色子像素，G代表绿色子像素。
示例性的，所述多个重复单元包括的多个子像素呈阵列分布，该多个子像素能够划分为多列子像素列，所述多列子像素列与所述显示基板包括的多条数据线DA一一对应。
示例性的，所述子像素包括子像素驱动电路和发光元件EL，所述子像素驱动电路与所述发光元件EL耦接，用于为所述发光元件EL提供驱动信号，以驱动所述发光元件EL发光。
示例性的，所述子像素驱动电路包括数据写入晶体管T1，写入控制晶体管T_com和驱动晶体管DRT；所述数据写入晶体管T1的第一极与对应的所述数据线DA耦接，所述数据写入晶体管T1的第二极与所述写入控制晶体管T_com的第一极耦接，所述写入控制晶体管T_com的第二极与所述驱动晶体管DRT的栅极耦接；在所述数据写入晶体管T1和所述写入控制晶体管T_com均导通的情况下，能够将所述数据线DA传输的数据信号写入所述驱动晶体管DRT的栅极；在所述数据写入晶体管T1和所述写入控制晶体管T_com中有一个截止的情况下，所述数据信号无法传输至所述驱动晶体管DRT的栅极。
示例性的，所述显示基板还包括多个控制区和多条分区控制线G_com，所述多个控制区域与所述多条分区控制线G_com一一对应。所述分区控制线G_com与对应的控制区中各重复单元列包括的写入控制晶体管T_com的栅极分别耦接，用于控制对应的控制区中各重复单元列包括的写入控制晶体管T_com的导通或截止。
根据上述显示基板的具体结构可知，本公开实施例提供的显示基板中，包括多个控制区，每个控制区包括至少一列重复单元列，所述分区控制线G_com与对应的控制区中各重复单元列包括的写入控制晶体管T_com的栅极 分别耦接。通过每条分区控制线G_com能够控制对应的控制区中的全部写入控制晶体管T_com是否导通，以实现控制该区域是否实现高刷新频率的效果。
更详细地说，如图3和图4所示，以显示基板包括X个控制区为例。
在第N帧显示时段：第一条分区控制线G_com<1>和第M条分区控制线G_com<M>传输的控制信号均为有效电平VGH，相应的第一条分区控制线G_com<1>对应的第一控制区中包括的全部写入控制晶体管T_com均导通，第M条分区控制线G_com<M>对应的第M控制区中包括的全部写入控制晶体管T_com均导通，这样能够保证第一控制区和第M控制区为能够实现正常刷新的区域，在对显示基板进行逐行扫描时，能够实现第一控制区和第M控制区的高刷新操作。第H条分区控制线G_com<H>传输的控制信号为非有效电平VGL，相应的第H条分区控制线G_com<H>对应的第H控制区中包括的全部写入控制晶体管T_com均截止，在对显示基板进行逐行扫描时，第H控制区无法实现高刷新操作，使得第H控制区在第N帧不刷新，其显示画面在第N帧内不更新，将节省的数据量提供给高刷区域，达到分区高刷的效果。值得注意，M和H均为大于1，小于X的正整数。
在消隐时段，通过控制分区控制线G_com传输的控制信号的电平，为N+1帧进行分区选择。值得注意，所述消隐时段位于每帧显示时段的起始或末尾。
在第N+1帧显示时段：第一条分区控制线G_com<1>和第H条分区控制线G_com<H>传输的控制信号均为有效电平VGH，相应的第一条分区控制线G_com<1>对应的第一控制区中包括的全部写入控制晶体管T_com均导通，第H条分区控制线G_com<H>对应的第H控制区中包括的全部写入控制晶体管T_com均导通，这样能够保证第一控制区和第H控制区为能够实现正常刷新的区域，在对显示基板进行逐行扫描时，能够实现第一控制区和第H控制区的高刷新操作。第M条分区控制线G_com<M>传输的控制信号为非有效电平VGL，相应的第M条分区控制线G_com<M>对应的第M控制区中包括的全部写入控制晶体管T_com均截止，在对显示基板进行逐行扫描时，第M控制区无法实现高刷新操作，使得第M控制区在第M帧不刷新，其显示画面在第M帧内不更新，将节省的数据量提供给高刷区域，达到分区高刷的效果。
值得注意，考虑到分区控制线G_com的负载较大，可以在第N帧结束时， 进入消隐时段时，立即对分区控制线G_com传输的控制信号进行调整。
本公开实施例提供的显示基板中，通过设置所述控制区和分区控制线G_com，使得大尺寸显示基板同样能够很好的实现显示基板的高刷新率功能。
需要说明，图4中括号内部代表的行数，如：G1<1>代表第一行第一扫描线，G2<1>代表第一行第二扫描线，G3<1>代表第一行第三扫描线，EM<1>代表第一行发光控制线。
如图3，图5，图8，图11，图15，图19和图21所示，在一些实施例中，所述分区控制线G_com包括：控制总线10和至少一条控制支线11；
所述控制支线11与对应的控制区中对应的一列重复单元列包括的各写入控制晶体管T_com的栅极分别耦接；所述控制总线10与所述至少一条控制支线11耦接。
示例性的，所述分区控制线G_com包括的控制支线11与其对应的控制区中包括的重复单元列一一对应。所述控制支线11与对应的控制区中对应的一列重复单元列包括的各写入控制晶体管T_com的栅极分别耦接，以控制对应的一列重复单元列包括的各写入控制晶体管T_com导通或截止。
示例性的，在同一条分区控制线G_com中，控制总线10和各条控制支线11分别耦接。示例性的，在同一条分区控制线G_com中，控制总线10和各条控制支线11形成为一体结构。
示例性的，所述显示基板还包括驱动芯片，所述控制总线10与所述驱动芯片位于所述显示基板的同一侧，所述控制总线10与所述驱动芯片耦接，接收所述驱动芯片提供的控制信号，并将接收到的控制信号传输至其耦接的各控制支线11，进而控制相应控制区中的写入控制晶体管T_com是否导通。
上述实施例提供的显示基板中，通过设置所述分区控制线G_com包括所述控制总线10和所述控制支线11，不仅能够更好的实现控制信号的传输，还能够降低所述分区控制线G_com的布局难度，保证所述分区控制线G_com与所述写入控制晶体管T_com的栅极耦接的信赖性。
如图3，图5，图8，图11，图15，图19和图21所示，在一些实施例中，所述控制支线11包括：第一支线111和多条第二支线112；所述第二支线112包括沿第一方向延伸的至少部分，所述多条第二支线112沿第二方向 排列；所述第一支线111包括沿所述第二方向延伸的至少部分，所述第一支线111分别与所述多条第二支线112耦接，所述第一支线111与所述控制总线10耦接；所述第一方向与所述第二方向相交；所述第二支线112与对应的重复单元包括的各写入控制晶体管T_com的栅极分别耦接。
示例性的，所述第一方向包括水平方向，所述第二方向包括竖直方向。
示例性的，在所述控制区中，所述控制支线11与所述重复单元列一一对应，所述控制支线11包括的多条第二支线112，与对应的重复单元列中包括的多个重复单元一一对应。所述重复单元包括沿所述第一方向排列的多个子像素，所述子像素包括的子像素驱动电路，所述子像素驱动电路包括写入控制晶体管T_com。所述第二支线112与对应的重复单元包括的各写入控制晶体管T_com的栅极分别耦接。示例性的，所述第二支线112与对应的重复单元包括的六个写入控制晶体管T_com的栅极分别耦接，以控制该六个写入控制晶体管T_com的导通和截止。
示例性的，所述控制支线11包括的第一支线111位于对应的重复单元列的中间区域，即所述第一支线111对应的重复单元列中，沿所述第一方向位于所述第一支线111两侧的子像素的数量相同。例如：沿所述第一方向，所述重复单元中位于对应的所述第一支线111左侧和右侧的子像素的数量均为三个。
示例性的，在同一条控制支线11中，所述第一支线111在所述衬底基板上的正投影，与各所述第二支线112在所述衬底基板上的正投影分别形成交叠区域，所述第一支线111在对应的交叠区域通过过孔与对应的所述第二支线112耦接。
上述实施例提供的显示基板中，通过设置所述控制支线11包括：第一支线111和多条第二支线112；不仅能够更好的实现控制信号的传输，还能够降低所述控制支线11的布局难度，保证所述控制支线11与所述写入控制晶体管T_com的栅极耦接的信赖性。
在一些实施例中，在同一个控制区中，沿第一方向相邻的所述第二支线112相耦接。
示例性的，在同一个控制区中，沿第一方向位于同一行的各所述第二支 线112依次首位相连。示例性的，在同一个控制区中，沿第一方向位于同一行的各所述第二支线112形成为一体结构。
示例性的，相邻的控制区中，沿所述第一方向相邻的第二支线112之间断开。
上述实施例提供的显示基板中，通过设置在同一个控制区中，沿第一方向相邻的所述第二支线112相耦接，使得在同一个控制区中，所述控制支线11能够形成网格状结构，有利于降低所述分区控制线G_com整体的负载，降低所述分区控制线G_com的压降。
在一些实施例中，在同一个控制区中，沿第一方向相邻的所述第二支线112相互独立。
如图11所示，在一些实施例中，所述显示基板还包括多条电源线VDD，所述第二支线112在所述衬底基板上的正投影，与所述电源线VDD在所述衬底基板上的正投影不交叠。
示例性的，所述多条电源线VDD沿所述第一方向排列，所述电源线VDD包括沿所述第二方向延伸的至少部分。沿所述第一方向，所述电源线VDD与所述重复单元列交替设置。
示例性的，所述显示基板还包括多条电源补偿线30，所述多条电源补偿线30沿所述第二方向排列，所述电源补偿线30包括沿所述第一方向延伸的至少部分。所述电源补偿线30与所述多条电源线VDD分别耦接，所述电源补偿线30和所述电源线VDD共同形成网格状结构，以降低电源线VDD的压降。
示例性的，所述电源补偿线30在所述衬底基板上的正投影，与所述电源线VDD在所述衬底基板上的正投影具有交叠区域，所述电源补偿线30与所述电源线VDD在该交叠区域通过过孔耦接。
上述实施例提供的显示基板中，通过设置沿第一方向相邻的所述第二支线112相互独立，以及所述第二支线112在所述衬底基板上的正投影，与所述电源线VDD在所述衬底基板上的正投影不交叠，使得所述控制支线11形成为非网格状结构，且能够避开所述电源线VDD，这样不仅能够降低控制支线11与电源线VDD之间发生短路的风险，还降低了所述控制支线11与电源线VDD之间形成的寄生电容。
如图11所示，在一些实施例中，所述数据线DA在所述衬底基板上的正投影与所述第二支线112在所述衬底基板上的正投影具有第一交叠区域，各所述数据线DA形成的所述第一交叠区域的面积相同。
示例性的，所述数据线DA与显示基板中的子像素列沿所述第一方向交替设置。所述数据线DA包括沿所述第二方向延伸的至少部分。
示例性的，所述数据线DA与所述第二支线112异层设置。各所述数据线DA与多条第二支线112之间形成的第一交叠区域的面积总和相同。
上述实施例提供的显示基板中，通过设置各所述数据线DA与多条第二支线112之间形成的第一交叠区域的面积总和相同，使得显示基板中各种颜色的子像素连接的数据线DA的负载相同，更好的保证了显示基板的显示画面均一性。
在一些实施例中，所述第一支线111采用显示基板中的第一栅金属层制作，所述第二支线112采用显示基板中的第一源漏金属层制作。
如图24所示，在一些实施例中，所述显示基板包括沿远离所述衬底基板70的方向依次层叠设置于所述衬底基板70上的：缓冲层71，有源层，第一栅极绝缘层，第一栅金属层，第二栅极绝缘层，第二栅金属层，层间绝缘层ILD，第一源漏金属层，第一有机层Resin1，第一钝化层PVX1，第二源漏金属层，第二钝化层PVX2，第二有机层Resin2，第一电极层42，第一像素界定层PDL1，第二像素界定层PDL2，发光功能层，第二电极层43，封装层。图24中还示意了第一连接结构81，第二连接结构82和第三连接结构83。所述第二电极层43接收负电源信号VSS。
上述实施例提供的显示基板中，通过设置所述第一支线111采用所述第一栅金属层制作，使得所述第一支线111能够与所述显示基板中采用所述第一栅金属层制作的其它结构在同一次构图工艺中形成，从而有效简化了显示基板的制作工艺流程。
上述实施例提供的显示基板中，通过设置所述第二支线112采用所述第一源漏金属层制作，使得所述第二支线112能够与所述显示基板中采用所述第一源漏金属层制作的其它结构在同一次构图工艺中形成，从而有效简化了显示基板的制作工艺流程。
上述实施例提供的显示基板中，通过设置所述分区控制线G_com包括所述控制总线10和所述控制支线11，以及设置所述控制支线11包括所述第一支线111和所述多条第二支线112，使得所述分区控制线G_com在控制区内部为并联设计，其等效电阻较小，且所述所述第一支线111采用显示基板中的第一栅金属层制作，所述第一栅金属层的方块电阻较大，对寄生电阻影响较小。而且，所述第一支线111采用显示基板中的第一栅金属层制作，所述第二支线112采用显示基板中的第一源漏金属层制作，有效降低了分区控制线G_com与采用第二源漏金属层制作的结构之间形成的寄生电容，从而优化了分区控制线G_com的负载，达到了分区控制优化的效果。
如图1，图5，图6，图7，图11，图15，图19和图21所示，在一些实施例中，所述显示基板还包括：多条第一扫描线G1，多条第二扫描线G2，多条第三扫描线G3，多条发光控制线EM，电源线VDD，基准信号线Vref和初始化信号线Vini；
所述子像素驱动电路还包括：补偿晶体管T2，复位晶体管T3，发光控制晶体管T_em和存储电容Cst；
所述数据写入晶体管T1的栅极与对应的所述第一扫描线G1耦接；
所述补偿晶体管T2的栅极与对应的所述第二扫描线G2耦接，所述补偿晶体管T2的第一极与所述基准信号线Vref耦接，所述补偿晶体管T2的第二极与所述写入控制晶体管T_com的第一极耦接；
所述复位晶体管T3的栅极与对应的所述第三扫描线G3耦接，所述复位晶体管T3的第一极与所述初始化信号线Vini耦接，所述复位晶体管T3的第二极与所述驱动晶体管DRT的第二极耦接；
所述发光控制晶体管T_em的栅极与对应的所述发光控制线EM耦接，所述发光控制晶体管T_em的第一极与所述电源线VDD耦接，所述发光控制晶体管T_em的第二极与所述驱动晶体管DRT的第一极耦接；
所述存储电容Cst的第一极板Cst1与所述驱动晶体管DRT的栅极耦接，所述存储电容Cst的第二极板Cst2与所述驱动晶体管DRT的第二极耦接。
示例性的，所述初始化信号线Vini包括多个第一初始部21和多个第二初始部22，所述多个第一初始部21沿所述第二方向排列，所述多个第二初 始部22沿所述第一方向排列，所述第一初始部21包括沿所述第一方向延伸的至少部分，所述第二初始部22包括沿所述第二方向延伸的至少部分，所述第一初始部21与各所述第二初始部22分别耦接，使得所述初始化信号线Vini形成为网格状结构，从而有效降低所述初始化信号线Vini的压降。
如图5所示，示例性的，所述有源层用于形成各所述晶体管包括的沟道部分，第一电极和第二电极。
如图5所示，示例性的，所述第一栅金属层用于形成各所述晶体管的栅极，所述第一支线111和所述第二初始部22。
如图7所示，示例性的，所述第二栅金属层用于所述存储电容Cst的第二基板。
如图10所示，示例性的，所述第一源漏金属层用于形成一些导电连接部，所述基准信号线Vref，所述第一扫描线G1，所述第二扫描线G2，所述第三扫描线G3，所述发光控制线EM和所述第一初始部21。同一个重复单元耦接的所述基准信号线Vref，所述第二扫描线G2，所述第一扫描线G1，所述第二支线112，发光控制线EM，所述电源补偿线30，所述第三扫描线G3和所述第一初始部21分沿所述第二方向依次排列。
示例性的，所述基准信号线Vref，所述第一扫描线G1，所述第二扫描线G2，所述第三扫描线G3和所述发光控制线EM均包括沿所述第一方向延伸的至少部分。
如图14所示，示例性的，所述第二源漏金属层用于形成所述电源线VDD，所述数据线DA，一些导电连接部和辅助电极40。示例性的，所述辅助电极40包括沿所述第二方向延伸的至少部分，所述辅助电极40通过采用氧化铟锡材料制作的连接图形41与第二电极层耦接，从而有效降低所述第二电极层的压降。
如图1所示，示例性的，所述子像素驱动电路包括：数据写入晶体管T1，写入控制晶体管T_com，驱动晶体管DRT，补偿晶体管T2，复位晶体管T3，发光控制晶体管T_em，存储电容Cst和发光元件EL的本征电容C1。
如图9所示，示意了形成在层间绝缘层上的过孔。如图5至图10所示，所述补偿晶体管T2的栅极通过第二过孔Via2与对应的所述第二扫描线G2耦 接，所述补偿晶体管T2的第一极通过第一过孔Via1与所述基准信号线Vref耦接。
所述数据写入晶体管T1的栅极通过第三过孔Via3与对应的所述第一扫描线G1耦接。所述数据写入晶体管T1的第一极通过第九过孔Via9与第四导电连接部54耦接。
所述写入控制晶体管T_com的栅极通过第四过孔Via4与分区控制线G_com耦接，所述写入控制晶体管T_com的第二极通过第五过孔Via5与第一导电连接部51耦接，第一导电连接部51通过第六过孔Via6与驱动晶体管DRT的栅极耦接，驱动晶体管DRT的栅极复用为存储电容Cst的第一极板Cst1。
驱动晶体管DRT的第二极通过第七过孔Via7与第二导电连接部52耦接。第二导电连接部52通过第八过孔Via8与存储电容Cst的第二极板Cst2耦接。存储电容Cst的第二极板Cst2通过第十过孔Via10与第三导电连接部53耦接，第三导电连接部53通过第十五过孔Via15与复位晶体管T3的第二极耦接。
所述发光控制晶体管T_em的栅极通过第十一过孔Via11与对应的所述发光控制线EM耦接，所述发光控制晶体管T_em的第一极通过第十二过孔Via12与所述电源线VDD耦接。
所述复位晶体管T3的栅极通过第十四过孔Via14与第三扫描线G3耦接，所述复位晶体管T3的第一极通过第十三过孔Via13与第一初始部21耦接。
第一支线111通过第二十二过孔Via22与第二支线112耦接。第一初始部21通过第二十三过孔Via23与第二初始部22耦接。
如图12所示，示意了形成在第一有机层上的过孔。如图13所示，示意了形成在第一钝化层上的过孔。
如图11至图14所示，第二导电连接部52依次通过第十七过孔Via17和第二十过孔Via20与第五导电连接部部55耦接。第四导电连接部54依次通过第十六过孔Via16和第十九过孔Via19与数据线DA耦接。电源补偿线30一次通过第十八过孔Via18和第二十一过孔Via21与电源线VDD耦接。
如图16所示，示意了形成在第二钝化层上的过孔。如图17所示，示意 了形成在第二有机层上的过孔。
如图15至图22所示，第五导电连接部55依次通过第二十四过孔Via24和第二十六过孔Via26与第一电极层42中对应的第一电极耦接。辅助电极40依次通过第二十五过孔Via25和第二十七过孔Via27与连接图形41耦接。连接图形41依次通过第二十八过孔Via28和第二十九过孔Via29与第二电极层耦接。
如图23所示，示意了像素的开口区60，以及位于开口区60附近的非开口区61。
如图1所示，在一些实施例中，所述数据写入晶体管T1，所述补偿晶体管T2和所述复位晶体管T3均包括双栅结构，这样能够有效降低漏电流。
如图1所示，在一些实施例中，所述写入控制晶体管T_com包括单栅结构。
由于所述数据写入晶体管T1连接在所述数据线DA和所述写入控制晶体管T_com之间，当所述写入控制晶体管T_com关闭时，能够将所述数据写入晶体管T1的漏电途经关闭。所述写入控制晶体管T_com采用单栅结构设计，有利于节省版图面积。
本公开实施例还提供了一种显示基板的驱动方法，用于驱动上述实施例提供的显示基板，所述驱动方法包括：
在第N帧显示时段中，显示基板中多条分区控制线G_com中的至少部分分区控制线G_com传输的分区控制信号处于有效电平，所述至少部分分区控制线G_com耦接的写入控制晶体管T_com导通，对所述多个子像素进行逐行扫描，实现逐行写入数据信号；
在第N+1帧显示时段中，所述多条分区控制线G_com传输的分区控制信号的电平发生变化，使传输有效电平的分区控制信号的分区控制线G_com耦接的写入控制晶体管T_com导通，对所述多个子像素进行逐行扫描，实现逐行写入数据信号。
以显示基板包括X个控制区为例。
示例性的，在第N帧显示时段中，显示基板中第一条分区控制线G_com<1>和第M条分区控制线G_com<M>传输的控制信号均为有效电平VGH，相应的第 一条分区控制线G_com<1>对应的第一控制区中包括的全部写入控制晶体管T_com均导通，第M条分区控制线G_com<M>对应的第M控制区中包括的全部写入控制晶体管T_com均导通，这样能够保证第一控制区和第M控制区为能够实现正常刷新的区域，在对显示基板进行逐行扫描时，能够实现第一控制区和第M控制区的高刷新操作。在第N+1帧显示时段中，多条分区控制线G_com传输的分区控制信号的电平发生变化，使第一条分区控制线G_com<1>和第H条分区控制线G_com<H>传输的控制信号均为有效电平VGH，相应的第一条分区控制线G_com<1>对应的第一控制区中包括的全部写入控制晶体管T_com均导通，第H条分区控制线G_com<H>对应的第H控制区中包括的全部写入控制晶体管T_com均导通，这样能够保证第一控制区和第H控制区为能够实现正常刷新的区域，在对显示基板进行逐行扫描时，能够实现第一控制区和第H控制区的高刷新操作。
在对显示基板进行逐行扫描以写入数据信号时，可以根据实际需要，控制每两行子像素驱动电路或者每四行子像素驱动电路同时实现复位、补偿。
采用本公开实施例提供的驱动方法驱动显示基板时，通过每条分区控制线G_com能够控制对应的控制区中的全部写入控制晶体管T_com是否导通，以实现控制该区域是否实现高刷新频率的效果，使得大尺寸显示基板同样能够很好的实现显示基板的高刷新率功能。
在一些实施例中，所述驱动方法还包括：
消隐时段，所述消隐时段位于每帧显示时段的起始或末尾；在所述消隐时段，调整所述多条分区控制线传输的分区控制信号的电平。
示例性的，在第N帧结束时，进入第N+1帧的消隐时段时，立即对分区控制线G_com传输的控制信号进行调整。
本公开实施例还提供了一种显示装置，包括上述实施例提供的显示基板。
需要说明的是，所述显示装置可以为：电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件，其中，所述显示装置还包括柔性电路板、印刷电路板和背板等。
示例性的，所述显示装置包括有机发光二极管显示装置，但不仅限于此。
上述实施例提供的显示基板中，包括多个控制区，每个控制区包括至少 一列重复单元列，所述分区控制线与对应的控制区中各重复单元列包括的写入控制晶体管的栅极分别耦接。通过每条分区控制线能够控制对应的控制区中的全部写入控制晶体管是否导通，以实现控制该区域是否实现高刷新频率的效果。上述实施例提供的显示基板中，通过设置所述控制区和分区控制线，使得大尺寸显示基板同样能够很好的实现显示基板的高刷新率功能。
本公开实施例提供的显示装置在包括上述显示基板时，同样具有上述有益效果，此处不再赘述。
需要说明，信号线沿某方向延伸是指：信号线包括主要部分和与所述主要部分连接的次要部分，所述主要部分是线、线段或条形状体，所述主要部分沿某方向延展，且所述主要部分沿某方向延展的长度大于次要部分沿其它方向伸展的长度。
需要说明的是，本公开实施例的“同层”可以指的是处于相同结构层上的膜层。或者例如，处于同层的膜层可以是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺对该膜层图案化所形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的。这些特定图形还可能处于不同的高度或者具有不同的厚度。
在本公开各方法实施例中，所述各步骤的序号并不能用于限定各步骤的先后顺序，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，对各步骤的先后变化也在本公开的保护范围之内。
需要说明，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于产品实施例，所以描述得比较简单，相关之处参见产品实施例的部分说明即可。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其 他元件或者物件。“连接”、“耦接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (15)

  1. 一种显示基板，包括：衬底基板，以及设置于所述衬底基板上的多条数据线和多个子像素；所述子像素包括子像素驱动电路和发光元件；所述子像素驱动电路包括驱动晶体管和数据写入晶体管，所述发光元件包括第一电极；
    所述驱动晶体管的第二极通过第一连接结构与对应的所述第一电极耦接；所述数据写入晶体管的第一极通过第二连接结构与对应的所述数据线耦接；
    所述第一连接结构和所述第二连接结构均位于所述子像素的非开口区，所述第一连接结构在所述衬底基板上的正投影，与所述第二连接结构在所述衬底基板上的正投影沿第一方向排列；
    所述第二连接结构在所述衬底基板上的正投影与所述子像素的开口区沿第二方向排列，所述第二方向与所述第一方向相交。
  2. 根据权利要求1所述的显示基板，其中，所述第一连接结构包括：第二导电连接部，第一过孔结构，第五导电连接部和第二过孔结构；
    所述第二导电连接部与所述驱动晶体管的第二极耦接，所述第二导电连接部通过所述第一过孔结构与所述第五导电连接部耦接，所述第五导电连接部通过所述第二过孔结构与对应的所述第一电极耦接。
  3. 根据权利要求2所述的显示基板，其中，所述第二连接结构包括：第四导电连接部和第三过孔结构；所述第四导电连接部与所述数据写入晶体管的第一极耦接，所述第四导电连接部通过所述第三过孔结构与对应的所述数据线耦接。
  4. 根据权利要求3所述的显示基板，其中，所述显示基板还包括沿远离所述衬底基板的方向依次层叠设置的第一有机层和第二有机层，所述第一过孔结构贯穿所述第一有机层，所述第二过孔结构贯穿所述第二有机层；
    所述第二导电连接部位于所述第一有机层与所述衬底基板之间，所述第五导电连接部位于第一有机层和所述第二有机层之间。
  5. 根据权利要求4所述的显示基板，其中，所述第三过孔结构贯穿所述 第一有机层，所述第四导电连接部位于所述第一有机层与所述衬底基板之间。
  6. 根据权利要求5所述的显示基板，其中，所述显示基板还包括：第一钝化层和第二钝化层；所述第一钝化层位于所述第一有机层和所述第二钝化层之间，所述第二钝化层位于所述第一钝化层和所述第二有机层之间；
    所述第一过孔结构和所述第三过孔结构均贯穿所述第一钝化层，所述第二过孔结构贯穿所述第二钝化层；所述第五导电连接部位于所述第一钝化层和所述第二钝化层之间。
  7. 根据权利要求1所述的显示基板，其中，所述显示基板还包括：辅助电极，第三连接结构和第二电极层；所述辅助电极通过所述第三连接结构与所述第二电极层耦接；
    所述第三连接结构位于所述子像素的非开口区，所述第三连接结构在所述衬底基板上的正投影，与所述第一连接结构在所述衬底基板上的正投影沿第一方向排列。
  8. 根据权利要求1所述的显示基板，其中，所述显示基板还包括：辅助电极，第三连接结构和第二电极层；所述辅助电极通过所述第三连接结构与所述第二电极层耦接；
    所述第三连接结构位于所述子像素的非开口区，所述第三连接结构在所述衬底基板上的正投影，与所述第一连接结构在所述衬底基板上的正投影至少部分错开。
  9. 根据权利要求7或8所述的显示基板，其中，所述显示基板还包括沿远离所述衬底基板的方向依次层叠设置的第二有机层和像素界定层；
    所述第三连接结构包括：第四过孔结构，连接图形和第五过孔结构；所述辅助电极位于所述第二有机层与所述衬底基板之间，所述第二电极层的至少部分位于所述像素界定层背向所述衬底基板的一侧，所述连接图形的至少部分位于所述第二有机层与所述像素界定层之间，所述第四过孔结构贯穿所述第二有机层，所述第五过孔结构贯穿所述像素界定层；
    所述连接图形通过所述第四过孔结构与所述辅助电极耦接，所述连接图形通过所述第五过孔结构与所述第二电极层耦接。
  10. 根据权利要求9所述的显示基板，其中，所述多个子像素划分为呈 阵列分布的多个重复单元，每个重复单元包括沿第一方向排列的两个子单元，每个子单元包括沿所述第一方向排列的多个所述子像素；
    所述辅助电极在所述衬底基板上的正投影，位于所述两个子单元在所述衬底基板上的正投影之间。
  11. 根据权利要求10所述的显示基板，其中，所述显示基板还包括电源线和电源补偿线；
    所述子像素驱动电路还包括发光控制晶体管；所述发光控制晶体管的第一极与所述电源补偿线耦接，所述发光控制晶体管的第二极与所述驱动晶体管的第一极耦接；
    所述电源补偿线通过第六过孔结构与所述电源线耦接，所述第六过孔结构位于所述子像素的非开口区。
  12. 根据权利要求11所述的显示基板，其中，所述显示基板还包括第一有机层，所述电源补偿线位于所述第一有机层和所述衬底基板之间，所述电源线位于所述第一有机层背向所述衬底基板的一侧，所述第六过孔结构贯穿所述第一有机层。
  13. 根据权利要求11所述的显示基板，其中，所述电源线在所述衬底基板上的正投影，与所述重复单元在所述衬底基板上的正投影沿所述第一方向交替设置。
  14. 根据权利要求1所述的显示基板，其中，所述显示基板还包括：多条发光控制线，电源线，初始化信号线，基准信号线，多条第一扫描线，多条第二扫描线，多条第三扫描线和多条分区控制线；
    所述子像素驱动电路还包括：补偿晶体管，复位晶体管，发光控制晶体管，写入控制晶体管和存储电容；
    所述数据写入晶体管的栅极与对应的所述第一扫描线耦接，所述数据写入晶体管的第二极与所述写入控制晶体管的第一极耦接；
    所述写入控制晶体管的第二极与所述驱动晶体管的栅极耦接，所述写入控制晶体管的栅极与对应的所述分区控制线耦接；
    所述补偿晶体管的栅极与对应的所述第二扫描线耦接，所述补偿晶体管的第一极与所述基准信号线耦接，所述补偿晶体管的第二极与所述写入控制 晶体管的第一极耦接；
    所述复位晶体管的栅极与对应的所述第三扫描线耦接，所述复位晶体管的第一极与所述初始化信号线耦接，所述复位晶体管的第二极与所述驱动晶体管的第二极耦接；
    所述发光控制晶体管的栅极与对应的所述发光控制线耦接，所述发光控制晶体管的第一极与所述电源线耦接，所述发光控制晶体管的第二极与所述驱动晶体管的第一极耦接；
    所述存储电容的第一极板与所述驱动晶体管的栅极耦接，所述存储电容的第二极板与所述驱动晶体管的第二极耦接。
  15. 一种显示装置，包括如权利要求1～14中任一项所述的显示基板。
CN202280003844.4A 2022-10-28 2022-10-28 显示基板和显示装置 Pending CN118266081A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/128241 WO2024087166A1 (zh) 2022-10-28 2022-10-28 显示基板和显示装置

Publications (1)

Publication Number Publication Date
CN118266081A true CN118266081A (zh) 2024-06-28

Family

ID=90829598

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280003844.4A Pending CN118266081A (zh) 2022-10-28 2022-10-28 显示基板和显示装置

Country Status (2)

Country Link
CN (1) CN118266081A (zh)
WO (1) WO2024087166A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021081753A1 (zh) * 2019-10-29 2021-05-06 京东方科技集团股份有限公司 显示基板及其制作方法、驱动方法、显示装置
CN111508977B (zh) * 2020-05-09 2024-05-17 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
DE112020007039T5 (de) * 2020-11-12 2023-02-23 Boe Technology Group Co. Ltd. Anzeigesubstrat, Verfahren zum Treiben eines Anzeigesubstrats und Anzeigevorrichtung
JP2024508575A (ja) * 2021-02-10 2024-02-28 京東方科技集團股▲ふん▼有限公司 アレイ基板、その表示パネル及び表示装置
CN116018025A (zh) * 2021-10-20 2023-04-25 北京京东方技术开发有限公司 显示基板及显示装置

Also Published As

Publication number Publication date
WO2024087166A1 (zh) 2024-05-02

Similar Documents

Publication Publication Date Title
CN110690360A (zh) 一种显示面板和显示装置
US11699397B2 (en) Display substrate, manufacturing method thereof, and display device having the same
CN110767829B (zh) 显示装置及其显示面板、oled透明基板、oled基板
US20240169912A1 (en) Display panel and display device
US20230306904A1 (en) Display panel and display device
US11910678B1 (en) Display panel and display device
US20230189596A1 (en) Display panel and display device
CN219228311U (zh) 显示基板和显示装置
CN118266081A (zh) 显示基板和显示装置
CN116830184A (zh) 显示基板和显示装置
CN118284925A (zh) 显示基板及其驱动方法、显示装置
CN116917979A (zh) 像素组、阵列基板和显示面板
CN115398640B (zh) 显示基板和显示装置
US20240194154A1 (en) Display substrate and display device
WO2023279374A1 (zh) 显示基板和显示装置
WO2023092607A1 (zh) 显示基板和显示装置
WO2023230870A1 (zh) 显示基板及显示装置
CN113410275B (zh) 一种显示面板及显示装置
US20240078978A1 (en) Display substrate, method for manufacturing the same, and display device
US20240265863A1 (en) Display substrate and display device
WO2023130439A1 (zh) 显示基板和显示装置
US20240145491A1 (en) Array substrate, display panel and display device
CN116034645A (zh) 显示基板和显示装置
CN117693786A (zh) 显示面板及显示装置
CN117042527A (zh) 显示基板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination