CN117042527A - 显示基板和显示装置 - Google Patents

Abstract

本发明提供一种显示基板和显示装置，涉及显示技术领域，用于在实现高帧频显示的情况下，提升显示产品的显示良率。所述显示基板中，多个子像素驱动电路划分为多列子像素驱动电路列；多条数据线划分为多组数据线组，数据线组包括相邻的两条数据线；数据线组中的一条数据线与对应的一列子像素驱动电路列中的第奇数个子像素驱动电路分别耦接，数据线组中的另一条数据线与对应的一列子像素驱动电路列中的第偶数个子像素驱动电路分别耦接；显示基板还包括多条第一信号线，第一信号线用于传输具有稳定电位的第一信号，第一信号线在衬底基板上的正投影的至少部分，位于对应的数据线组中相邻的两条数据线在衬底基板上的正投影之间。

Description

显示基板和显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种显示基板和显示装置。

背景技术

随着显示技术的不断发展，显示产品的种类越来越多。有源矩阵有机发光二管(英文：Active-matrix organic light-emitting diode，简称AMOLED)以其广色域、低成本、能够实现大尺寸、超薄设计等优势，被广泛的应用于各个领域。但是目前的显示产品在兼备实现高帧频显示和高显示良率等方面有待提升。

发明内容

本发明的目的在于提供一种显示基板和显示装置，用于在实现高帧频显示的情况下，提升显示产品的显示良率。

为了实现上述目的，本发明提供如下技术方案：

本发明的第一方面提供一种显示基板，包括：衬底基板和均设置于所述衬底基板上的多个子像素和多条数据线；

所述子像素包括子像素驱动电路，所述多个子像素包括的多个子像素驱动电路呈阵列分布，所述多个子像素驱动电路划分为多列子像素驱动电路列；

所述多条数据线划分为多组数据线组，所述数据线组包括相邻的两条数据线；所述数据线组中的一条数据线与对应的一列子像素驱动电路列中的第奇数个子像素驱动电路分别耦接，所述数据线组中的另一条数据线与对应的一列子像素驱动电路列中的第偶数个子像素驱动电路分别耦接；

所述显示基板还包括多条第一信号线，所述第一信号线用于传输具有稳定电位的第一信号，所述第一信号线在所述衬底基板上的正投影的至少部分，位于对应的所述数据线组中相邻的两条数据线在所述衬底基板上的正投影之间。

可选的，所述显示基板还包括多条第二信号线，所述第二信号线用于传输具有稳定电位的第二信号，所述第二信号线在所述衬底基板上的正投影的至少部分，位于属于不同数据线组的相邻的两条数据线在所述衬底基板上的正投影之间。

可选的，所述第一信号线靠近其对应的一列子像素驱动电路列所在的布局区的中部区域，所述数据线组中的一条数据线靠近其对应的一列子像素驱动电路列所在的布局区的第一侧边区域，所述数据线组中的另一条数据线靠近其对应的一列子像素驱动电路列所在的布局区的第二侧边区域，所述中部区域位于所述第一侧边区域和所述第二侧边区域之间。

可选的，所述第二信号线包括基准信号线，所述基准信号线包括沿所述第一方向延伸的至少部分；所述基准信号线的至少部分与所述子像素驱动电路列的布局区沿所述第二方向交替设置；所述基准信号线与对应的子像素驱动电路耦接。

可选的，所述基准信号线包括基准信号主体部和多个基准信号连接部，所述多个基准信号连接部分别与所述基准信号主体部耦接；所述基准信号主体部包括沿所述第一方向延伸的至少部分，所述基准信号主体部与所述子像素驱动电路列的布局区沿所述第二方向交替设置；

所述显示基板中多条所述基准信号线包括第一类基准信号线、第二类基准信号线、第三类基准信号线和第四类基准信号线；

所述第一类基准信号线与其第一侧相邻的子像素驱动电路列中的第奇数个子像素驱动电路分别耦接，所述第一类基准信号线与其第二侧相邻的子像素驱动电路列中的第奇数个子像素驱动电路分别耦接；

所述第二类基准信号线与其第一侧相邻的子像素驱动电路列中的第偶数个子像素驱动电路分别耦接，所述第二类基准信号线与其第二侧相邻的子像素驱动电路列中的第奇数个子像素驱动电路分别耦接；

所述第三类基准信号线与其第一侧相邻的子像素驱动电路列中的第偶数个子像素驱动电路分别耦接，所述第三类基准信号线与其第二侧相邻的子像素驱动电路列中的第偶数个子像素驱动电路分别耦接；

所述第四类基准信号线与其第一侧相邻的子像素驱动电路列中的第奇数个子像素驱动电路分别耦接，所述第二类基准信号线与其第二侧相邻的子像素驱动电路列中的第偶数个子像素驱动电路分别耦接。

可选的，所述多个子像素驱动电路划分为多行子像素驱动电路行；所述显示基板还包括多条第二初始化信号线，所述第二初始化信号线沿第二方向延伸，所述第二初始化信号线与对应的一行子像素驱动电路行中的各子像素驱动电路分别耦接。

可选的，所述第二信号线包括基准信号线和第二初始化信号线；所述基准信号线包括沿所述第一方向延伸的至少部分，所述基准信号线与对应的子像素驱动电路耦接；所述第二初始化信号线包括沿所述第一方向延伸的至少部分，所述第二初始化信号线与对应的子像素驱动电路耦接；

所述基准信号线的至少部分与所述第二初始化信号线的至少部分沿所述第二方向交替设置；所述子像素驱动电路列的布局区的至少部分位于相邻的所述基准信号线和所述第二初始化信号线之间。

可选的，所述显示基板中多条所述基准信号线包括第五类基准信号线；

所述第五类基准信号线与其第一侧相邻的子像素驱动电路列中的各子像素驱动电路分别耦接，所述第五类基准信号线与其第二侧相邻的子像素驱动电路列中的各子像素驱动电路分别耦接。

可选的，所述多个子像素驱动电路划分为多行子像素驱动电路行；所述显示基板还包括多条第二补偿初始化线，所述第二补偿初始化线包括沿所述第二方向延伸的至少部分，所述第二补偿初始化线与对应的一行子像素驱动电路行中的各子像素驱动电路分别耦接；

所述第二初始化信号线与所述多条第二补偿初始化线分别耦接。

可选的，所述显示基板还包括阴极层和多条阴极补偿线，所述阴极补偿线包括沿第一方向延伸的至少部分，所述阴极补偿线与所述阴极层耦接；

所述阴极补偿线在所述衬底基板上的正投影，与所述第一信号线在所述衬底基板上的正投影沿第二方向交替设置。

可选的，所述阴极补偿线在所述衬底基板上的正投影，与所述第二信号线在所述衬底基板上的正投影至少部分交叠。

可选的，所述第一信号线包括电源线，所述电源线包括沿第一方向延伸的至少部分，所述电源线与对应的一列子像素驱动电路中的各子像素驱动电路分别耦接；所述显示基板还包括多条第一电源补偿线，所述第一电源补偿线包括沿第二方向延伸的至少部分，所述第一电源补偿线的至少部分位于所述衬底基板和所述电源线之间，所述第一电源补偿线与所述电源线相耦接。

可选的，所述多个子像素驱动电路划分为多行子像素驱动电路行；所述第二信号线包括电源线，所述电源线包括沿所述第一方向延伸的至少部分；

所述显示基板还包括多条第一电源补偿线，所述第一电源补偿线包括沿第二方向延伸的至少部分，所述第一电源补偿线与对应的一行子像素驱动电路行中的各子像素驱动电路分别耦接；所述第一电源补偿线的至少部分位于所述电源线与所述衬底基板之间，所述电源线与所述多条第一电源补偿线分别耦接。

可选的，所述显示基板还包括多条第二电源补偿线，所述第二电源补偿线包括沿所述第一方向延伸的至少部分，所述第二电源补偿线的至少部分位于所述第一电源补偿线和所述电源线之间；

所述第二电源补偿线在所述衬底基板上的正投影，与对应的所述电源线在所述衬底基板上的正投影至少部分交叠，所述第二电源补偿线与对应的所述电源线和所述多条第一电源补偿线分别耦接。

可选的，所述第一信号线包括基准信号线，所述基准信号线包括沿所述第一方向延伸的至少部分，所述基准信号线与对应的一列子像素驱动电路中的各子像素驱动电路分别耦接。

可选的，所述显示基板还包括多条第二初始化信号线，所述第二初始化信号线包括沿第二方向延伸的至少部分，所述第二初始化信号线与对应的一行子像素驱动电路行中的各子像素驱动电路分别耦接。

可选的，所述第一信号线包括第二初始化信号线，所述第二初始化信号线包括沿所述第一方向延伸的至少部分，所述第二初始化信号线与对应的一列子像素驱动电路列中的各子像素驱动电路分别耦接。

可选的，所述显示基板还包括多条基准信号线，所述基准信号线包括沿第二方向延伸的至少部分，所述基准信号线与对应的一行子像素驱动电路行中的各子像素驱动电路分别耦接。

可选的，所述多个子像素驱动电路划分为多行子像素驱动电路行；所述显示基板还包括多条第一初始化信号线，所述第一初始化信号线沿第二方向延伸，所述第一初始化信号线与对应的一行子像素驱动电路行中的各子像素驱动电路分别耦接。

基于上述显示基板的技术方案，本发明的第二方面提供一种显示装置，包括上述显示基板。

本发明提供的技术方案中，采用双数据链路(英文：Dual Data Link，简称：DDL)技术，使得每一列子像素驱动电路列对应两条数据线，一条数据线用于为第奇数个子像素驱动电路提供数据信号，另一条数据线用于为第偶数个子像素驱动电路提供数据信号，这样使得每个子像素驱动电路均具有充足的充电时间，保证了显示基板能够在实现高帧频显示的同时降低显示基板中用于提供数据信号的芯片的功耗。

而且，本发明提供的技术方案中，子像素驱动电路采用LTPS电路结构，使得所述显示基板能够实现低成本、低频驱动方式。本发明提供的技术方案中，将DDL技术和LTPS技术结合，在实现低成本、全帧频驱动(即能够实现低帧频驱动和高帧频驱动)的同时，大幅降低了功耗。

此外，本发明提供的技术方案中，设置所述第一信号线在所述衬底基板上的正投影的至少部分，位于对应的所述数据线组中相邻的两条数据线在所述衬底基板上的正投影之间。由于所述第一信号线用于传输具有稳定电位的第一信号，因此，所述第一信号线能够很好的屏蔽所述数据线组中相邻的两条数据线之间的串扰，有效提升了显示基板的显示良率和显示质量。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为本发明实施例提供的子像素驱动电路的电路结构示意图；

图2为本发明实施例提供的显示基板的膜层截面示意图；

图3为本发明实施例提供的子像素布局方式示意图；

图4为本发明实施例提供的第二栅金属层和第一源漏金属层和第二源漏金属层的第一布局示意图；

图5为图4中第一源漏金属层的布局示意图；

图6为图4中第二源漏金属层的布局示意图；

图7为本发明实施例提供的第二栅金属层和第一源漏金属层和第二源漏金属层的第二布局示意图；

图8为图7中第一源漏金属层的布局示意图；

图9为图7中第二源漏金属层的布局示意图；

图10为本发明实施例提供的第二栅金属层和第一源漏金属层和第二源漏金属层的第三布局示意图；

图11为图10中第一源漏金属层的布局示意图；

图12为图10中第二源漏金属层的布局示意图；

图13为本发明实施例提供的第二栅金属层和第一源漏金属层和第二源漏金属层的第四布局示意图；

图14为图13中第一源漏金属层的布局示意图；

图15为图13中第二源漏金属层的布局示意图；

图16为本发明实施例提供的第二栅金属层和第一源漏金属层和第二源漏金属层的第五布局示意图；

图17为图16中第一源漏金属层的布局示意图；

图18为图16中第二源漏金属层的布局示意图。

具体实施方式

为了进一步说明本发明实施例提供的显示基板和显示装置，下面结合说明书附图进行详细描述。

请参阅图1、图3至图18，本发明实施例提供了一种显示基板，包括：衬底基板和均设置于所述衬底基板上的多个子像素和多条数据线DA；

所述子像素包括子像素驱动电路，所述多个子像素包括的多个子像素驱动电路呈阵列分布，所述多个子像素驱动电路划分为多列子像素驱动电路列；

所述多条数据线DA划分为多组数据线组20，所述数据线组20包括相邻的两条数据线DA；所述数据线组20中的一条数据线DA与对应的一列子像素驱动电路列中的第奇数个子像素驱动电路分别耦接，所述数据线组20中的另一条数据线DA与对应的一列子像素驱动电路列中的第偶数个子像素驱动电路分别耦接；

所述显示基板还包括多条第一信号线31，所述第一信号线31用于传输具有稳定电位的第一信号，所述第一信号线31在所述衬底基板上的正投影的至少部分，位于对应的所述数据线组20中相邻的两条数据线DA在所述衬底基板上的正投影之间。

示例性的，所述显示基板包括多个子像素，所述多个子像素包括的多个子像素驱动电路呈阵列分布。所述多个子像素驱动电路划分为多行子像素驱动电路行和多列子像素驱动电路列。所述多行子像素驱动电路行沿第一方向排列，每行子像素驱动电路包括沿第二方向排列的多个子像素驱动电路。所述多列子像素驱动电路列沿第二方向排列，每列子像素驱动电路包括沿第一方向排列的多个子像素驱动电路。示例性的，所述第一方向和所述第二方向相交。例如：所述第一方向包括纵向，所述第二方向包括横向。

示例性的，像素排列使用AABB(蓝绿红绿)和BBAA(红绿蓝绿)设计，A子像素驱动电路结构与B子像素驱动电路结构采用大致对称的设置。红色子像素采用B子像素驱动电路结构；蓝色子像素采用A子像素驱动电路结构；绿色子像素交替采用A子像素驱动电路结构和B子像素驱动电路结构，这种布局方式能够解决常规排列的显示横线和竖线问题。

示例性的，所述子像素包括子像素驱动电路和发光元件。所述子像素驱动电路与所述发光元件的阳极耦接，用于为发光元件提供驱动信号，驱动发光元件发光。

示例性的，所述显示基板包括沿所述第二方向排列的所述多条数据线DA，所述数据线DA包括沿所述第一方向延伸的至少部分，所述数据线DA用于传输数据信号。所述多条数据线DA划分为沿所述第二方向排列的多组数据线组20，所述数据线组20包括相邻的两条数据线DA。

示例性的，所述多组数据线组20与多列子像素驱动电路列一一对应。所述数据线组20中的一条数据线DA与对应的一列子像素驱动电路列中的第奇数个子像素驱动电路分别耦接，用于为各第奇数个子像素驱动电路提供数据信号。所述数据线组20中的另一条数据线DA与对应的一列子像素驱动电路列中的第偶数个子像素驱动电路分别耦接，用于为各第偶数个子像素驱动电路提供数据信号。

示例性的，所述显示基板还包括沿所述第二方向排列的多条第一信号线31，所述第一信号线31包括沿所述第一方向延伸的至少部分，所述第一信号线31用于传输具有稳定电位的第一信号。

示例性的，所述子像素驱动电路采用低温多晶硅(英文：Low Temperature Poly-silicon；简称：LTPS)技术，但不仅限于此。

示例性的，所述子像素驱动电路采用8T1C(即8个晶体管，1个存储电容)电路结构。所述子像素驱动电路中包括的各晶体管均采用LTPS晶体管。

如图1所示，示例性的，所述显示基板包括扫描线GA，复位信号线Rst，第一发光控制信号线EM1，第二发光控制信号线EM2，第一初始化信号线Vinit1，第二初始化信号线Vinit2，电源线VDD，数据线DA和基准信号线Vref。所述子像素驱动电路包括驱动晶体管T3、补偿晶体管T2、数据写入晶体管T4、第一复位晶体管T1、第二复位晶体管T7、电源控制晶体管T5、发光控制晶体管T6、节点控制晶体管T8和存储电容Cst。

所述第一复位晶体管T1的栅极与对应的所述复位信号线Rst耦接，所述第一复位晶体管T1的第一极与所述第一初始化信号线Vinit1耦接，所述第一复位晶体管T1的第二极与所述驱动晶体管T3的栅极耦接。

所述补偿晶体管T2的栅极与对应的所述扫描线GA耦接，所述补偿晶体管T2的第一极与所述驱动晶体管T3的第二极耦接，所述补偿晶体管T2的第二极与所述驱动晶体管T3的栅极耦接。

所述数据写入晶体管T4的栅极与对应的所述扫描线GA耦接，所述数据写入晶体管T4的第一极与对应的所述数据线DA耦接，所述数据写入晶体管T4的第二极与所述驱动晶体管T3的第一极耦接。

所述电源控制晶体管T5的栅极与对应的所述第一发光控制信号线EM1耦接，所述电源控制晶体管T5的第一极与对应的电源线VDD耦接，所述电源控制晶体管T5的第二极与所述驱动晶体管T3的第一极耦接。

所述发光控制晶体管T6的栅极与对应的所述第一发光控制信号线EM1耦接，所述发光控制晶体管T6的第一极与所述驱动晶体管T3的第二极耦接，所述发光控制晶体管T6的第二极与对应的所述发光元件的阳极耦接，所述发光元件的阴极接收负电源信号VSS。

所述第二复位晶体管T7的栅极与对应的第二发光控制信号线EM2耦接，所述第二复位晶体管T7的第一极与对应的所述第二初始化信号线Vinit2耦接，所述第二复位晶体管T7的第二极与对应的所述发光元件的阳极耦接。

所述节点控制晶体管T8的栅极与对应的所述第二发光控制信号线EM2耦接，所述节点控制晶体管T8的第一极与对应的基准信号线Vref耦接，所述节点控制晶体管T8的第二极与所述驱动晶体管T3的第一极耦接。

所述存储电容Cst的第一极板与所述驱动晶体管T3的栅极耦接，所述存储电容Cst的第二极板与对应的所述电源线VDD耦接。

根据上述显示基板的具体结构可知，本发明实施例提供的显示基板中，采用双数据链路(英文：Dual Data Link，简称：DDL)技术，使得每一列子像素驱动电路列对应两条数据线DA，一条数据线DA用于为第奇数个子像素驱动电路提供数据信号，另一条数据线DA用于为第偶数个子像素驱动电路提供数据信号，这样使得每个子像素驱动电路均具有充足的充电时间，保证了显示基板能够在实现高帧频显示的同时降低显示基板中用于提供数据信号的芯片的功耗。

而且，本发明实施例提供的显示基板中，子像素驱动电路采用LTPS电路结构，使得所述显示基板能够实现低成本、低频驱动方式。本发明实施例提供的显示基板中，将DDL技术和LTPS技术结合，在实现低成本、全帧频驱动(即能够实现低帧频驱动和高帧频驱动)的同时，大幅降低了功耗。

此外，本发明实施例提供的显示基板中，设置所述第一信号线31在所述衬底基板上的正投影的至少部分，位于对应的所述数据线组20中相邻的两条数据线DA在所述衬底基板上的正投影之间。由于所述第一信号线31用于传输具有稳定电位的第一信号，因此，所述第一信号线31能够很好的屏蔽所述数据线组20中相邻的两条数据线DA之间的串扰，有效提升了显示基板的显示良率和显示质量。

如图4至图18所示，在一些实施例中，所述显示基板还包括多条第二信号线32，所述第二信号线32用于传输具有稳定电位的第二信号，所述第二信号线32在所述衬底基板上的正投影的至少部分，位于属于不同数据线组20的相邻的两条数据线DA在所述衬底基板上的正投影之间。

示例性的，所述多条第二信号线32沿所述第二方向排列，所述第二信号线32包括沿所述第一方向排列的至少部分。

上述实施例提供的显示基板中，设置所述第二信号线32在所述衬底基板上的正投影的至少部分，位于属于不同数据线组20的相邻的两条数据线DA在所述衬底基板上的正投影之间。由于所述第二信号线32用于传输具有稳定电位的第二信号，因此，所述第二信号线32能够降低属于不同数据线组20的相邻的两条数据线DA之间形成的寄生电容，很好的屏蔽属于不同数据线组20的相邻的两条数据线DA之间的串扰，有效提升了显示基板的显示良率和显示质量。

如图4至图18所示，在一些实施例中，所述第一信号线31靠近其对应的一列子像素驱动电路列所在的布局区10的中部区域，所述数据线组20中的一条数据线DA靠近其对应的一列子像素驱动电路列所在的布局区10的第一侧边区域，所述数据线组20中的另一条数据线DA靠近其对应的一列子像素驱动电路列所在的布局区10的第二侧边区域，所述中部区域位于所述第一侧边区域和所述第二侧边区域之间。

需要说明，一列子像素驱动电路列所在的布局区10为该列子像素驱动电路列中全部子像素驱动电路占用的布局区。每个子像素驱动电路占用的布局区101可以为能够容纳该子像素驱动电路的区域。示例性的，该区域可选为矩形区域，但不仅限于此。

上述布局方式使得所述数据线DA在与对应的子像素驱动电路耦接的同时，能够尽量远离像素驱动电路中的关键节点，例如：分别连接驱动晶体管的栅极和补偿晶体管的第二极的导电连接部(即N1节点)，这种布局方式不仅能够提升子像素驱动电路的工作稳定性，还有利于降低子像素驱动电路的布局难度。

如图4至图6所示，在一些实施例中，所述第二信号线32包括基准信号线Vref，所述基准信号线Vref包括沿所述第一方向延伸的至少部分；所述基准信号线Vref的至少部分与所述子像素驱动电路列的布局区沿所述第二方向交替设置；所述基准信号线Vref与对应的子像素驱动电路耦接。

示例性的，如图2所示，示例性的，所述显示基板包括沿远离所述衬底基板70的方向依次层叠设置的缓冲层BF，有源层poly，第一栅极绝缘层GI1，第一栅金属层gate1，第二栅极绝缘层GI2，第二栅金属层gate2，层间绝缘层ILD，第一源漏金属层SD1，第一平坦层PLN1，第二源漏金属层SD2，第二平坦层PLN2，阳极层ANO，发光功能层EL，阴极层cath，第一无机封装层CVD1，有机封装层IJP和第二无机封装层CVD2等。所述显示基板还可以包括钝化层PVX，但不仅限于。

示例性的，所述基准信号线Vref用于提供基准信号。所述基准信号线Vref与所述第一源漏金属层同层同材料设置。

示例性的，所述基准信号线Vref包括基准信号主体部Vref1和多个基准信号连接部Vref2，所述多个基准信号连接部Vref2分别与所述基准信号主体部Vref1耦接；所述基准信号主体部Vref1包括沿所述第一方向延伸的至少部分，所述基准信号主体部Vref1与所述子像素驱动电路列的布局区10沿所述第二方向交替设置；

所述显示基板中多条所述基准信号线Vref包括第一类基准信号线Vref、第二类基准信号线Vref、第三类基准信号线Vref和第四类基准信号线Vref；

所述第一类基准信号线Vref与其第一侧相邻的子像素驱动电路列中的第奇数个子像素驱动电路分别耦接，所述第一类基准信号线Vref与其第二侧相邻的子像素驱动电路列中的第奇数个子像素驱动电路分别耦接；

所述第二类基准信号线Vref与其第一侧相邻的子像素驱动电路列中的第偶数个子像素驱动电路分别耦接，所述第二类基准信号线Vref与其第二侧相邻的子像素驱动电路列中的第奇数个子像素驱动电路分别耦接；

所述第三类基准信号线Vref与其第一侧相邻的子像素驱动电路列中的第偶数个子像素驱动电路分别耦接，所述第三类基准信号线Vref与其第二侧相邻的子像素驱动电路列中的第偶数个子像素驱动电路分别耦接；

所述第四类基准信号线Vref与其第一侧相邻的子像素驱动电路列中的第奇数个子像素驱动电路分别耦接，所述第二类基准信号线Vref与其第二侧相邻的子像素驱动电路列中的第偶数个子像素驱动电路分别耦接。

示例性的，所述基准信号线Vref包括的基准信号主体部Vref1和多个基准信号连接部Vref2形成为一体结构。

示例性的，所述基准信号连接部Vref2与对应的子像素驱动电路中的节点控制晶体管的第一极耦接。

示例性的，所述基准信号线Vref还可以包括两条边缘基准信号线Vref，一条所述边缘基准信号线Vref靠近所述显示基板整体的第一侧，另一条所述边缘基准信号线Vref靠近所述显示基板整体的第二侧。一条所述边缘基准信号线Vref与所述显示基板第一侧最边缘的一列子像素驱动电路列中的第奇数个子像素驱动电路分别耦接。另一条所述边缘基准信号线Vref与所述显示基板第二侧最边缘的一列子像素驱动电路列中的第偶数个子像素驱动电路分别耦接。或者，一条所述边缘基准信号线Vref与所述显示基板第一侧最边缘的一列子像素驱动电路列中的第偶数个子像素驱动电路分别耦接。另一条所述边缘基准信号线Vref与所述显示基板第二侧最边缘的一列子像素驱动电路列中的第奇数个子像素驱动电路分别耦接。

上述设置所述基准信号线Vref在所述衬底基板上的正投影的至少部分，位于属于不同数据线组20的相邻的两条数据线DA在所述衬底基板上的正投影之间。由于所述基准信号线Vref用于传输具有稳定电位的基准信号，因此，所述基准信号线Vref能够降低属于不同数据线组20的相邻的两条数据线DA之间形成的寄生电容，很好的屏蔽属于不同数据线组20的相邻的两条数据线DA之间的串扰，有效提升了显示基板的显示良率和显示质量。

如图4至图6所示，在一些实施例中，所述多个子像素驱动电路划分为多行子像素驱动电路行；所述显示基板还包括多条第二初始化信号线Vinit2，所述第二初始化信号线Vinit2沿第二方向延伸，所述第二初始化信号线Vinit2与对应的一行子像素驱动电路行中的各子像素驱动电路分别耦接。

示例性的，所述多行子像素驱动电路行沿所述第一方向排列，每行子像素驱动电路行包括沿所述第二方向排列的多个子像素。

示例性的，所述第二初始化信号线Vinit2用于传输第二初始化信号。所述多条第二初始化信号线Vinit2与所述多行子像素驱动电路行一一对应，所述第二初始化信号线Vinit2与对应的一行子像素驱动电路行中各子像素驱动电路包括的第二复位晶体管的第一极分别耦接。

示例性的，所述第二初始化信号线Vinit2与所述第二栅金属层同层同材料设置。

上述设置方式合理规划了第二初始化信号线Vinit2和基准信号线Vref的布局，不仅降低了信号线的布局难度，还保证了信号传输的信赖性和稳定性。

如图7至图9，在一些实施例中，所述第二信号线32包括基准信号线Vref和第二初始化信号线Vinit2；所述基准信号线Vref包括沿所述第一方向延伸的至少部分，所述基准信号线Vref与对应的子像素驱动电路耦接；所述第二初始化信号线Vinit2包括沿所述第一方向延伸的至少部分，所述第二初始化信号线Vinit2与对应的子像素驱动电路耦接；

所述基准信号线Vref的至少部分与所述第二初始化信号线Vinit2的至少部分沿所述第二方向交替设置；所述子像素驱动电路列的布局区的至少部分位于相邻的所述基准信号线Vref和所述第二初始化信号线Vinit2之间。

示例性的，所述基准信号线Vref和所述第二初始化信号线Vinit2均与所述第一源漏金属层同层同材料设置。

示例性的，所述显示基板中多条所述基准信号线Vref包括第五类基准信号线Vref；所述第五类基准信号线Vref与其第一侧相邻的子像素驱动电路列中的各子像素驱动电路分别耦接，和/或，所述第五类基准信号线Vref与其第二侧相邻的子像素驱动电路列中的各子像素驱动电路分别耦接。

示例性的，所述多个子像素驱动电路划分为多行子像素驱动电路行；所述显示基板还包括多条第二补偿初始化线，所述第二补偿初始化线包括沿所述第二方向延伸的至少部分，所述第二补偿初始化线与对应的一行子像素驱动电路行中的各子像素驱动电路分别耦接；所述第二初始化信号线Vinit2与所述多条第二补偿初始化线分别耦接。

示例性的，所述第二补偿初始化线与所述第二栅金属层同层同材料设置。

示例性的，所述多条第二补偿初始化线沿所述第一方向排列，所述多条第二补偿初始化线与多行子像素驱动电路行一一对应。所述第二补偿初始化线与对应的一行子像素驱动电路行中各子像素驱动电路包括的第二复位晶体管的第一极分别耦接。

上述设置显示基板包括第二补偿初始化线和第二初始化信号线Vinit2，使得二者可以共同形成为用于传输第二初始化信号的网格状结构。从而有效降低了用于传输第二初始化信号的膜层的负载，提升了第二初始化信号的均一性。

上述设置方式使得所述基准信号线Vref和所述第二初始化信号线Vinit2能够降低属于不同数据线组20的相邻的两条数据线DA之间形成的寄生电容，很好的屏蔽属于不同数据线组20的相邻的两条数据线DA之间的串扰，有效提升了显示基板的显示良率和显示质量，改善显示基板的低灰阶显示Mura。

上述设置方式合理规划了第二初始化信号线Vinit2、第二补偿初始化线和基准信号线Vref的布局，不仅降低了信号线的布局难度，还保证了信号传输的信赖性和稳定性。

如图10至图12所示，在一些实施例中，所述显示基板还包括阴极层和多条阴极补偿线VSS1，所述阴极补偿线VSS1包括沿第一方向延伸的至少部分，所述阴极补偿线VSS1与所述阴极层耦接；

所述阴极补偿线VSS1在所述衬底基板上的正投影，与所述第一信号线31在所述衬底基板上的正投影沿第二方向交替设置。

示例性的，所述多条阴极补偿线VSS1沿所述第二方向排列。所述阴极补偿线VSS1与所述第二源漏金属层同层同材料设置。

示例性的，所述阴极层复用为所述发光元件的阴极。所述阴极补偿线VSS1与所述阴极层可以在显示区域和/或非显示区域实现耦接。

示例性的，所述阴极补偿线VSS1在所述衬底基板上的正投影，与所述第二信号线32在所述衬底基板上的正投影至少部分交叠。

示例性的，所述阴极补偿线VSS1在所述衬底基板上的正投影，与所述基准信号线Vref在所述衬底基板上的正投影至少部分交叠。

示例性的，所述阴极补偿线VSS1在所述衬底基板上的正投影，与所述初始化信号线在所述衬底基板上的正投影至少部分交叠。

上述设置方式有利于改善阴极层整体的IR Drop。

如图4至图12所示，在一些实施例中，所述第一信号线31包括电源线VDD，所述电源线VDD包括沿第一方向延伸的至少部分，所述电源线VDD与对应的一列子像素驱动电路中的各子像素驱动电路分别耦接；所述显示基板还包括多条第一电源补偿线VDD1，所述第一电源补偿线VDD1包括沿第二方向延伸的至少部分，所述第一电源补偿线VDD1的至少部分位于所述衬底基板和所述电源线VDD之间，所述第一电源补偿线VDD1与所述电源线VDD相耦接。

示例性的，所述电源线VDD与第二源漏金属层同层同材料设置。所述第一电源补偿线VDD1与所述第二栅金属层同层同材料设置。

示例性的，所述电源线VDD与对应的一列子像素驱动电路中各子像素驱动电路包括的电源控制晶体管的第一极分别耦接。所述多条第一电源补偿线VDD1与多行子像素驱动电路行一一对应，所述第一电源补偿线VDD1复用为对应的一行子像素驱动电路行中存储电容的第二极板。

示例性的，所述第一电源补偿线VDD1与所述多条电源线VDD分别耦接。

上述设置方式使得所述电源线VDD和所述第一电源补偿线VDD1能够形成网格状结构，有利于改善电源线VDD整体的IR Drop，提升显示均一性。

上述设置方式使得所述电源线VDD在所述衬底基板上的正投影的至少部分，位于对应的所述数据线组20中相邻的两条数据线DA在所述衬底基板上的正投影之间。由于所述电源线VDD用于传输具有稳定电位的电源信号，因此，所述电源线VDD能够很好的屏蔽所述数据线组20中相邻的两条数据线DA之间的串扰，有效提升了显示基板的显示良率和显示质量。

如图13至图18所示，在一些实施例中，所述多个子像素驱动电路划分为多行子像素驱动电路行；所述第二信号线32包括电源线VDD，所述电源线VDD包括沿所述第一方向延伸的至少部分；

所述显示基板还包括多条第一电源补偿线VDD1，所述第一电源补偿线VDD1包括沿第二方向延伸的至少部分，所述第一电源补偿线VDD1与对应的一行子像素驱动电路行中的各子像素驱动电路分别耦接；所述第一电源补偿线VDD1的至少部分位于所述电源线VDD与所述衬底基板之间，所述电源线VDD与所述多条第一电源补偿线VDD1分别耦接。

上述设置方式使得所述电源线VDD和所述第一电源补偿线VDD1能够形成网格状结构，有利于改善电源线VDD整体的IR Drop，提升显示均一性。

上述设置方式使得所述电源线VDD能够降低属于不同数据线组20的相邻的两条数据线DA之间形成的寄生电容，很好的屏蔽属于不同数据线组20的相邻的两条数据线DA之间的串扰，有效提升了显示基板的显示良率和显示质量，改善显示基板的低灰阶显示Mura。

如图13至图18所示，在一些实施例中，所述显示基板还包括多条第二电源补偿线VDD2，所述第二电源补偿线VDD2包括沿所述第一方向延伸的至少部分，所述第二电源补偿线VDD2的至少部分位于所述第一电源补偿线VDD1和所述电源线VDD之间；所述第二电源补偿线VDD2在所述衬底基板上的正投影，与对应的所述电源线VDD在所述衬底基板上的正投影至少部分交叠，所述第二电源补偿线VDD2与对应的所述电源线VDD和所述多条第一电源补偿线VDD1分别耦接。

示例性的，所述第二电源补偿线VDD2与所述第一源漏金属层同层同材料设置。

示例性的，所述多条第二电源补偿线VDD2沿所述第二方向排列。

示例性的，所述多条第二电源补偿线VDD2与所述多条电源线VDD一一对应。

上述设置方式使得所述电源线VDD、所述第一电源补偿线VDD1和所述第二电源补偿线VDD2能够形成网格状结构，有利于改善电源线VDD整体的IR Drop，提升显示均一性。

上述设置方式使得所述电源线VDD能够降低属于不同数据线组20的相邻的两条数据线DA之间形成的寄生电容，很好的屏蔽属于不同数据线组20的相邻的两条数据线DA之间的串扰，有效提升了显示基板的显示良率和显示质量，改善显示基板的低灰阶显示Mura。

如图13至图15所示，在一些实施例中，所述第一信号线31包括基准信号线Vref，所述基准信号线Vref包括沿所述第一方向延伸的至少部分，所述基准信号线Vref与对应的一列子像素驱动电路中的各子像素驱动电路分别耦接。

示例性的，所述显示基板还包括多条第二初始化信号线Vinit2，所述第二初始化信号线Vinit2包括沿第二方向延伸的至少部分，所述第二初始化信号线Vinit2与对应的一行子像素驱动电路行中的各子像素驱动电路分别耦接。

示例性的，所述基准信号线Vref与所述第二源漏金属层同层同材料设置。所述第二初始化信号线Vinit2与所述第二栅金属层同层同材料设置。

示例性的，所述多条基准信号线Vref与所述多列子像素驱动电路列一一对应。所述多条第二初始化信号线Vinit2与多行子像素驱动电路行一一对应。

由于所述基准信号线Vref用于传输具有稳定电位的基准信号，因此，所述基准信号线Vref能够很好的屏蔽所述数据线组20中相邻的两条数据线DA之间的串扰，有效提升了显示基板的显示良率和显示质量。

上述设置方式合理规划了第二初始化信号线Vinit2和基准信号线Vref的布局，不仅降低了信号线的布局难度，还保证了信号传输的信赖性和稳定性。

如图16至图18所示，在一些实施例中，所述第一信号线31包括第二初始化信号线Vinit2，所述第二初始化信号线Vinit2包括沿所述第一方向延伸的至少部分，所述第二初始化信号线Vinit2与对应的一列子像素驱动电路列中的各子像素驱动电路分别耦接。

示例性的，所述显示基板还包括多条基准信号线Vref，所述基准信号线Vref包括沿第二方向延伸的至少部分，所述基准信号线Vref与对应的一行子像素驱动电路行中的各子像素驱动电路分别耦接。

示例性的，所述第二初始化信号线Vinit2与所述第二源漏金属层同层同材料设置。所述基准信号线Vref与所述第二栅金属层同层同材料设置。

示例性的，所述多条第二初始化信号线Vinit2与所述多列子像素驱动电路列一一对应。所述多条基准信号线Vref与多行子像素驱动电路行一一对应。

由于所述第二初始化信号线Vinit2用于传输具有稳定电位的第二初始化信号，因此，所述第二初始化信号线Vinit2能够很好的屏蔽所述数据线组20中相邻的两条数据线DA之间的串扰，有效提升了显示基板的显示良率和显示质量。

上述设置方式合理规划了第二初始化信号线Vinit2和基准信号线Vref的布局，不仅降低了信号线的布局难度，还保证了信号传输的信赖性和稳定性。

如图4至图18所示，在一些实施例中，所述多个子像素驱动电路划分为多行子像素驱动电路行；所述显示基板还包括多条第一初始化信号线Vinit1，所述第一初始化信号线Vinit1沿第二方向延伸，所述第一初始化信号线Vinit1与对应的一行子像素驱动电路行中的各子像素驱动电路分别耦接。

示例性的，所述多条第一初始化信号线Vinit1与所述多行子像素驱动电路行一一对应。所述第一初始化信号线Vinit1与对应的一行子像素驱动电路行中各子像素驱动电路包括的第一复位晶体管的第一极分别耦接。

示例性的，所述第一初始化信号线Vinit1与所述第二栅金属层同层同材料设置。

本发明实施例还提供了一种显示装置，包括上述实施例提供的显示基板。

需要说明的是，所述显示装置可以为：电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件，其中，所述显示装置还包括柔性电路板、印刷电路板和背板等。

上述实施例提供的显示基板中，采用双数据链路(英文：Dual Data Link，简称：DDL)技术，使得每一列子像素驱动电路列对应两条数据线DA，一条数据线DA用于为第奇数个子像素驱动电路提供数据信号，另一条数据线DA用于为第偶数个子像素驱动电路提供数据信号，这样使得每个子像素驱动电路均具有充足的充电时间，保证了显示基板能够在实现高帧频显示的同时降低显示基板中用于提供数据信号的芯片的功耗。而且，上述实施例提供的显示基板中，子像素驱动电路采用LTPS电路结构，使得所述显示基板能够实现低成本、低频驱动方式。上述实施例提供的显示基板中，将DDL技术和LTPS技术结合，在实现低成本、全帧频驱动(即能够实现低帧频驱动和高帧频驱动)的同时，大幅降低了功耗。此外，上述实施例提供的显示基板中，设置所述第一信号线31在所述衬底基板上的正投影的至少部分，位于对应的所述数据线组20中相邻的两条数据线DA在所述衬底基板上的正投影之间。由于所述第一信号线31用于传输具有稳定电位的第一信号，因此，所述第一信号线31能够很好的屏蔽所述数据线组20中相邻的两条数据线DA之间的串扰，有效提升了显示基板的显示良率和显示质量。

本发明实施例提供的显示装置在包括上述显示基板时，同样具有上述有益效果，此处不再赘述。

需要说明，信号线沿X方向延伸是指：信号线包括主要部分和与所述主要部分连接的次要部分，所述主要部分是线、线段或条形状体，所述主要部分沿X方向延展，且所述主要部分沿X方向延展的长度大于次要部分沿其它方向伸展的长度。

需要说明的是，本发明实施例的“同层”可以指的是处于相同结构层上的膜层。或者例如，处于同层的膜层可以是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺对该膜层图案化所形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的。这些特定图形还可能处于不同的高度或者具有不同的厚度。

在本发明各方法实施例中，所述各步骤的序号并不能用于限定各步骤的先后顺序，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，对各步骤的先后变化也在本发明的保护范围之内。

需要说明，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于产品实施例，所以描述得比较简单，相关之处参见产品实施例的部分说明即可。

除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”、“耦接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。

在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (20)

1.一种显示基板，其特征在于，包括：衬底基板和均设置于所述衬底基板上的多个子像素和多条数据线；

所述子像素包括子像素驱动电路，所述多个子像素包括的多个子像素驱动电路呈阵列分布，所述多个子像素驱动电路划分为多列子像素驱动电路列；

所述多条数据线划分为多组数据线组，所述数据线组包括相邻的两条数据线；所述数据线组中的一条数据线与对应的一列子像素驱动电路列中的第奇数个子像素驱动电路分别耦接，所述数据线组中的另一条数据线与对应的一列子像素驱动电路列中的第偶数个子像素驱动电路分别耦接；

所述显示基板还包括多条第一信号线，所述第一信号线用于传输具有稳定电位的第一信号，所述第一信号线在所述衬底基板上的正投影的至少部分，位于对应的所述数据线组中相邻的两条数据线在所述衬底基板上的正投影之间。

2.根据权利要求1所述的显示基板，其特征在于，所述显示基板还包括多条第二信号线，所述第二信号线用于传输具有稳定电位的第二信号，所述第二信号线在所述衬底基板上的正投影的至少部分，位于属于不同数据线组的相邻的两条数据线在所述衬底基板上的正投影之间。

3.根据权利要求2所述的显示基板，其特征在于，所述第一信号线靠近其对应的一列子像素驱动电路列所在的布局区的中部区域，所述数据线组中的一条数据线靠近其对应的一列子像素驱动电路列所在的布局区的第一侧边区域，所述数据线组中的另一条数据线靠近其对应的一列子像素驱动电路列所在的布局区的第二侧边区域，所述中部区域位于所述第一侧边区域和所述第二侧边区域之间。

4.根据权利要求3所述的显示基板，其特征在于，所述第二信号线包括基准信号线，所述基准信号线包括沿所述第一方向延伸的至少部分；所述基准信号线的至少部分与所述子像素驱动电路列的布局区沿所述第二方向交替设置；所述基准信号线与对应的子像素驱动电路耦接。

5.根据权利要求4所述的显示基板，其特征在于，

所述基准信号线包括基准信号主体部和多个基准信号连接部，所述多个基准信号连接部分别与所述基准信号主体部耦接；所述基准信号主体部包括沿所述第一方向延伸的至少部分，所述基准信号主体部与所述子像素驱动电路列的布局区沿所述第二方向交替设置；

所述显示基板中多条所述基准信号线包括第一类基准信号线、第二类基准信号线、第三类基准信号线和第四类基准信号线；

所述第一类基准信号线与其第一侧相邻的子像素驱动电路列中的第奇数个子像素驱动电路分别耦接，所述第一类基准信号线与其第二侧相邻的子像素驱动电路列中的第奇数个子像素驱动电路分别耦接；

所述第二类基准信号线与其第一侧相邻的子像素驱动电路列中的第偶数个子像素驱动电路分别耦接，所述第二类基准信号线与其第二侧相邻的子像素驱动电路列中的第奇数个子像素驱动电路分别耦接；

所述第三类基准信号线与其第一侧相邻的子像素驱动电路列中的第偶数个子像素驱动电路分别耦接，所述第三类基准信号线与其第二侧相邻的子像素驱动电路列中的第偶数个子像素驱动电路分别耦接；

所述第四类基准信号线与其第一侧相邻的子像素驱动电路列中的第奇数个子像素驱动电路分别耦接，所述第二类基准信号线与其第二侧相邻的子像素驱动电路列中的第偶数个子像素驱动电路分别耦接。

6.根据权利要求4所述的显示基板，其特征在于，所述多个子像素驱动电路划分为多行子像素驱动电路行；所述显示基板还包括多条第二初始化信号线，所述第二初始化信号线沿第二方向延伸，所述第二初始化信号线与对应的一行子像素驱动电路行中的各子像素驱动电路分别耦接。

7.根据权利要求3所述的显示基板，其特征在于，所述第二信号线包括基准信号线和第二初始化信号线；所述基准信号线包括沿所述第一方向延伸的至少部分，所述基准信号线与对应的子像素驱动电路耦接；所述第二初始化信号线包括沿所述第一方向延伸的至少部分，所述第二初始化信号线与对应的子像素驱动电路耦接；

所述基准信号线的至少部分与所述第二初始化信号线的至少部分沿所述第二方向交替设置；所述子像素驱动电路列的布局区的至少部分位于相邻的所述基准信号线和所述第二初始化信号线之间。

8.根据权利要求7所述的显示基板，其特征在于，所述显示基板中多条所述基准信号线包括第五类基准信号线；

所述第五类基准信号线与其第一侧相邻的子像素驱动电路列中的各子像素驱动电路分别耦接，所述第五类基准信号线与其第二侧相邻的子像素驱动电路列中的各子像素驱动电路分别耦接。

9.根据权利要求7所述的显示基板，其特征在于，所述多个子像素驱动电路划分为多行子像素驱动电路行；所述显示基板还包括多条第二补偿初始化线，所述第二补偿初始化线包括沿所述第二方向延伸的至少部分，所述第二补偿初始化线与对应的一行子像素驱动电路行中的各子像素驱动电路分别耦接；

所述第二初始化信号线与所述多条第二补偿初始化线分别耦接。

10.根据权利要求2～9中任一项所述的显示基板，其特征在于，所述显示基板还包括阴极层和多条阴极补偿线，所述阴极补偿线包括沿第一方向延伸的至少部分，所述阴极补偿线与所述阴极层耦接；

所述阴极补偿线在所述衬底基板上的正投影，与所述第一信号线在所述衬底基板上的正投影沿第二方向交替设置。

11.根据权利要求10所述的显示基板，其特征在于，所述阴极补偿线在所述衬底基板上的正投影，与所述第二信号线在所述衬底基板上的正投影至少部分交叠。

12.根据权利要求1～9中任一项所述的显示基板，其特征在于，所述第一信号线包括电源线，所述电源线包括沿第一方向延伸的至少部分，所述电源线与对应的一列子像素驱动电路中的各子像素驱动电路分别耦接；所述显示基板还包括多条第一电源补偿线，所述第一电源补偿线包括沿第二方向延伸的至少部分，所述第一电源补偿线的至少部分位于所述衬底基板和所述电源线之间，所述第一电源补偿线与所述电源线相耦接。

13.根据权利要求3所述的显示基板，其特征在于，所述多个子像素驱动电路划分为多行子像素驱动电路行；所述第二信号线包括电源线，所述电源线包括沿所述第一方向延伸的至少部分；

所述显示基板还包括多条第一电源补偿线，所述第一电源补偿线包括沿第二方向延伸的至少部分，所述第一电源补偿线与对应的一行子像素驱动电路行中的各子像素驱动电路分别耦接；所述第一电源补偿线的至少部分位于所述电源线与所述衬底基板之间，所述电源线与所述多条第一电源补偿线分别耦接。

14.根据权利要求13所述的显示基板，其特征在于，所述显示基板还包括多条第二电源补偿线，所述第二电源补偿线包括沿所述第一方向延伸的至少部分，所述第二电源补偿线的至少部分位于所述第一电源补偿线和所述电源线之间；

所述第二电源补偿线在所述衬底基板上的正投影，与对应的所述电源线在所述衬底基板上的正投影至少部分交叠，所述第二电源补偿线与对应的所述电源线和所述多条第一电源补偿线分别耦接。

15.根据权利要求13或14所述的显示基板，其特征在于，所述第一信号线包括基准信号线，所述基准信号线包括沿所述第一方向延伸的至少部分，所述基准信号线与对应的一列子像素驱动电路中的各子像素驱动电路分别耦接。

16.根据权利要求15所述的显示基板，其特征在于，所述显示基板还包括多条第二初始化信号线，所述第二初始化信号线包括沿第二方向延伸的至少部分，所述第二初始化信号线与对应的一行子像素驱动电路行中的各子像素驱动电路分别耦接。

17.根据权利要求13或14所述的显示基板，其特征在于，所述第一信号线包括第二初始化信号线，所述第二初始化信号线包括沿所述第一方向延伸的至少部分，所述第二初始化信号线与对应的一列子像素驱动电路列中的各子像素驱动电路分别耦接。

18.根据权利要求17所述的显示基板，其特征在于，所述显示基板还包括多条基准信号线，所述基准信号线包括沿第二方向延伸的至少部分，所述基准信号线与对应的一行子像素驱动电路行中的各子像素驱动电路分别耦接。

19.根据权利要求1所述的显示基板，其特征在于，所述多个子像素驱动电路划分为多行子像素驱动电路行；所述显示基板还包括多条第一初始化信号线，所述第一初始化信号线沿第二方向延伸，所述第一初始化信号线与对应的一行子像素驱动电路行中的各子像素驱动电路分别耦接。

20.一种显示装置，其特征在于，包括如权利要求1～19中任一项所述的显示基板。