CN118056474A - 电路板和包括该电路板的半导体封装 - Google Patents
电路板和包括该电路板的半导体封装 Download PDFInfo
- Publication number
- CN118056474A CN118056474A CN202280067148.XA CN202280067148A CN118056474A CN 118056474 A CN118056474 A CN 118056474A CN 202280067148 A CN202280067148 A CN 202280067148A CN 118056474 A CN118056474 A CN 118056474A
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- region
- circuit board
- layer
- protective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title description 124
- 239000010410 layer Substances 0.000 claims abstract description 551
- 239000011241 protective layer Substances 0.000 claims abstract description 172
- 238000000034 method Methods 0.000 description 65
- 239000000758 substrate Substances 0.000 description 49
- 230000008569 process Effects 0.000 description 35
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 25
- 238000004519 manufacturing process Methods 0.000 description 24
- 239000003822 epoxy resin Substances 0.000 description 23
- 229920000647 polyepoxide Polymers 0.000 description 23
- 239000011889 copper foil Substances 0.000 description 19
- 230000008878 coupling Effects 0.000 description 17
- 238000010168 coupling process Methods 0.000 description 17
- 238000005859 coupling reaction Methods 0.000 description 17
- 206010011469 Crying Diseases 0.000 description 13
- 239000010949 copper Substances 0.000 description 12
- 229920005989 resin Polymers 0.000 description 12
- 239000011347 resin Substances 0.000 description 12
- 230000006870 function Effects 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 9
- 238000012545 processing Methods 0.000 description 9
- UFWIBTONFRDIAS-UHFFFAOYSA-N Naphthalene Chemical compound C1=CC=CC2=CC=CC=C21 UFWIBTONFRDIAS-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 229920000089 Cyclic olefin copolymer Polymers 0.000 description 5
- 238000004891 communication Methods 0.000 description 5
- 239000004744 fabric Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 239000011368 organic material Substances 0.000 description 5
- 230000008054 signal transmission Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 239000004760 aramid Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229920000049 Carbon (fiber) Polymers 0.000 description 3
- 239000004713 Cyclic olefin copolymer Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- DNIAPMSPPWPWGF-UHFFFAOYSA-N Propylene glycol Chemical compound CC(O)CO DNIAPMSPPWPWGF-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- JNDMLEXHDPKVFC-UHFFFAOYSA-N aluminum;oxygen(2-);yttrium(3+) Chemical compound [O-2].[O-2].[O-2].[Al+3].[Y+3] JNDMLEXHDPKVFC-UHFFFAOYSA-N 0.000 description 3
- 239000004917 carbon fiber Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- ZUOUZKKEUPVFJK-UHFFFAOYSA-N diphenyl Chemical compound C1=CC=CC=C1C1=CC=CC=C1 ZUOUZKKEUPVFJK-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 125000003700 epoxy group Chemical group 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 239000004417 polycarbonate Substances 0.000 description 3
- 229920000515 polycarbonate Polymers 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000012783 reinforcing fiber Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910019901 yttrium aluminum garnet Inorganic materials 0.000 description 3
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 2
- 239000004677 Nylon Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 229920006231 aramid fiber Polymers 0.000 description 2
- 229920003235 aromatic polyamide Polymers 0.000 description 2
- 239000004305 biphenyl Substances 0.000 description 2
- 235000010290 biphenyl Nutrition 0.000 description 2
- PXKLMJQFEQBVLD-UHFFFAOYSA-N bisphenol F Chemical compound C1=CC(O)=CC=C1CC1=CC=C(O)C=C1 PXKLMJQFEQBVLD-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 229920001971 elastomer Polymers 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- NIHNNTQXNPWCJQ-UHFFFAOYSA-N fluorene Chemical compound C1=CC=C2CC3=CC=CC=C3C2=C1 NIHNNTQXNPWCJQ-UHFFFAOYSA-N 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- 238000007641 inkjet printing Methods 0.000 description 2
- 239000011256 inorganic filler Substances 0.000 description 2
- 229910003475 inorganic filler Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000013532 laser treatment Methods 0.000 description 2
- 229920003986 novolac Polymers 0.000 description 2
- 239000004843 novolac epoxy resin Substances 0.000 description 2
- 229920001778 nylon Polymers 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- -1 polyethylene terephthalate Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- OUPZKGBUJRBPGC-UHFFFAOYSA-N 1,3,5-tris(oxiran-2-ylmethyl)-1,3,5-triazinane-2,4,6-trione Chemical compound O=C1N(CC2OC2)C(=O)N(CC2OC2)C(=O)N1CC1CO1 OUPZKGBUJRBPGC-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- KJCVRFUGPWSIIH-UHFFFAOYSA-N 1-naphthol Chemical compound C1=CC=C2C(O)=CC=CC2=C1 KJCVRFUGPWSIIH-UHFFFAOYSA-N 0.000 description 1
- HECLRDQVFMWTQS-RGOKHQFPSA-N 1755-01-7 Chemical compound C1[C@H]2[C@@H]3CC=C[C@@H]3[C@@H]1C=C2 HECLRDQVFMWTQS-RGOKHQFPSA-N 0.000 description 1
- QTWJRLJHJPIABL-UHFFFAOYSA-N 2-methylphenol;3-methylphenol;4-methylphenol Chemical compound CC1=CC=C(O)C=C1.CC1=CC=CC(O)=C1.CC1=CC=CC=C1O QTWJRLJHJPIABL-UHFFFAOYSA-N 0.000 description 1
- VPWNQTHUCYMVMZ-UHFFFAOYSA-N 4,4'-sulfonyldiphenol Chemical compound C1=CC(O)=CC=C1S(=O)(=O)C1=CC=C(O)C=C1 VPWNQTHUCYMVMZ-UHFFFAOYSA-N 0.000 description 1
- GJCOSYZMQJWQCA-UHFFFAOYSA-N 9H-xanthene Chemical compound C1=CC=C2CC3=CC=CC=C3OC2=C1 GJCOSYZMQJWQCA-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000005354 aluminosilicate glass Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 150000003934 aromatic aldehydes Chemical class 0.000 description 1
- 150000004982 aromatic amines Chemical class 0.000 description 1
- 125000003710 aryl alkyl group Chemical group 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000009918 complex formation Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 229930003836 cresol Natural products 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 229920002457 flexible plastic Polymers 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000002576 ketones Chemical class 0.000 description 1
- QDLAGTHXVHQKRE-UHFFFAOYSA-N lichenxanthone Natural products COC1=CC(O)=C2C(=O)C3=C(C)C=C(OC)C=C3OC2=C1 QDLAGTHXVHQKRE-UHFFFAOYSA-N 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 239000012779 reinforcing material Substances 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- FZHAPNGMFPVSLP-UHFFFAOYSA-N silanamine Chemical compound [SiH3]N FZHAPNGMFPVSLP-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000006058 strengthened glass Substances 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
Abstract
根据实施例的电路板包括：绝缘层；第一电路图案层，所述第一电路图案层设置在所述绝缘层上；第一保护层，所述第一保护层设置在所述第一电路图案层上并且具有比所述绝缘层的宽度窄的宽度；第二电路图案层，所述第二电路图案层设置在所述绝缘层下方；以及第二保护层，所述第二保护层设置在所述第二电路图案层下方并且具有比所述绝缘层的宽度窄的宽度，其中，所述绝缘层的第一表面包括在垂直方向上与所述第一保护层重叠的第一区域和除所述第一区域外的第二区域，其中，所述绝缘层的与所述第一表面相反的第二表面包括在垂直方向上与所述第二保护层重叠的第三区域和除所述第三区域外的第四区域，并且其中，所述第二区域的一部分在垂直方向上与所述第四区域的一部分重叠。
Description
技术领域
实施例涉及一种电路板和包括该电路板的半导体封装。
背景技术
随着电子部件的小型化、重量减轻和集成化的加快，电路的线宽已经小型化。特别地，由于半导体芯片的设计规则被集成在纳米级上，其上安装有半导体芯片的封装基板或印刷电路板的电路线宽已经被小型化到几微米或更小。
为了增加印刷电路板的电路集成度，即，为了减小电路线宽，已经提出了各种方法。为了防止用于在镀铜之后形成图案的蚀刻步骤中电路线宽的损耗，已经提出了半增材工艺(SAP，semi-additive process)方法和改进的半增材工艺(MSAP，modified semi-additive process)。
此后，为了实现更微细的电路图案，在工业中已经使用了用于将铜箔埋入绝缘层中的埋入式迹线基板(下文中称为“ETS”，Embedded Trace Substrate)方法。在ETS方法中，不是在绝缘层的表面上形成铜箔电路，而是将铜箔电路以埋入的形式制造在绝缘层中，因此不会因蚀刻造成电路损耗，并且有利于使电路间距微细化。
这些电路板在电路板制造过程期间被热处理，并且可能发生翘曲(warpage)。另外，随着电子产品变得更小和更薄，电路板也变得更薄。随着电路板变薄，由于翘曲引起的不良率增加。其中，翘曲的原因是多种多样的，例如绝缘材料和金属电路图案的热膨胀系数(CTE)差异、弹性模量差异等。
此外，通过在作为中心的载体构件的一侧上执行顺序堆叠过程来制造由如上所述的ETS方法制造的电路板。
因此，由ETS方法制造的电路板在其设置在最上侧和最下侧的电路图案层中具有不对称结构。
例如，最上侧电路图案层具有埋入绝缘层内的结构。而与之不同地，最下侧电路图案层具有在绝缘层的下表面下方突出的结构。
另外，在具有如上所述的不对称结构的电路板中，存在翘曲程度发生得更严重的问题。例如，如果埋入图案设置在具有如上所述的不对称结构的电路板的上侧处，则存在在哭泣方向(例如，∩)上发生翘曲的问题。
因此，需要一种使具有不对称结构的采用ETS方法制造的电路板的翘曲最小化的方法。
发明内容
技术问题
实施例提供了一种具有使翘曲最小化的结构的电路板以及包括该电路板的封装基板。
另外，实施例提供了一种电路板以及包括该电路板的封装基板，其中，设置在绝缘层上的第一保护层的开口率不同于设置在绝缘层下方的第二保护层的开口率。
另外，实施例提供了一种电路板以及包括该电路板的封装基板，电路板具有其中绝缘层的上表面的至少一部分与第一保护层的开口垂直重叠的结构。
另外，实施例提供了一种电路板以及包括该电路板的封装基板，该电路板具有其中绝缘层的下表面的至少一部分与第二保护层的开口垂直重叠的结构。
另外，实施例提供了一种电路板以及包括该电路板的封装基板，其中，设置在绝缘层的上表面处的第一保护层的宽度和设置在绝缘层的下表面处的第二保护层的宽度彼此不同。
所提出的实施例要解决的技术问题不限于上述技术问题，从以下描述提出的实施例所属领域的技术人员可以清楚地理解未提及的其他技术问题。
技术方案
根据实施例的电路板包括：绝缘层；第一电路图案层，所述第一电路图案层设置在所述绝缘层上；第一保护层，所述第一保护层设置在所述第一电路图案层上并且具有比所述绝缘层的宽度窄的宽度；第二电路图案层，所述第二电路图案层设置在所述绝缘层下方；以及第二保护层，所述第二保护层设置在所述第二电路图案层下方并且具有比所述绝缘层的宽度窄的宽度，其中，所述绝缘层的第一表面包括在垂直方向上与所述第一保护层重叠的第一区域和除所述第一区域外的第二区域，其中，所述绝缘层的与所述第一表面相反的第二表面包括在垂直方向上与所述第二保护层重叠的第三区域和除所述第三区域外的第四区域，并且其中，所述第二区域的一部分在垂直方向上与所述第四区域的一部分重叠。
另外，所述第二区域是在所述绝缘层的第一表面处与所述绝缘层的最外端相邻的区域，所述第四区域是在所述绝缘层的所述第二表面处与所述绝缘层的最外端相邻的区域。
另外，所述第一区域是所述绝缘层的所述第一表面的中心区域，其中，所述第二区域是所述绝缘层的所述第一表面的边缘区域，其中，所述第三区域是所述绝缘层的所述第二表面的中心区域，以及其中，所述第四区域是所述绝缘层的所述第二表面的边缘区域。
另外，所述第四区域包括在垂直方向上与所述第一区域重叠的第4-1区域和除所述第4-1区域外的第4-2区域。
另外，所述第二区域在垂直方向上与所述第4-2区域重叠。
另外，所述绝缘层的所述第二区域包括朝向所述绝缘层的所述第二表面凹陷的凹槽。
另外，所述凹槽的宽度与所述第一电路图案层的宽度相同。
另外，所述第一电路图案层的至少一部分埋入所述绝缘层中。
另外，所述第二电路图案层在所述绝缘层的所述第二表面下方突出。
另外，所述第一电路图案层的所述上表面的至少一部分在垂直方向上与所述第一保护层重叠，并且其中，所述第一电路图案层的侧表面的至少一部分被所述绝缘层覆盖。
同时，根据实施例的电路板包括绝缘层；第一电路图案层，所述第一电路图案层设置在所述绝缘层上；第一保护层，所述第一保护层设置在所述绝缘层和所述第一电路图案层上；第二电路图案层，所述第二电路图案层设置在所述绝缘层下方；以及第二保护层，所述第二保护层设置在所述绝缘层和所述第二电路图案层下方，其中，所述绝缘层的下表面包括在垂直方向上与所述第二保护层重叠的第一下部区域，以及与所述绝缘层的最外端相邻并且除所述第一下部区域外的第二下部区域，并且所述第二下部区域在所述垂直方向上与所述第一保护层重叠。
另外，所述第二下部区域是在所述绝缘层的下表面处最靠近所述绝缘层的最外端的边缘区域。
另外，所述第一电路图案层中的至少一层与所述第二下部区域垂直重叠。
另外，在垂直方向上与所述第二下部区域重叠的所述第一电路图案层的侧表面位于与所述绝缘层的最外端相同的垂直线上。
另外，所述第一电路图案层的至少一部分埋入所述绝缘层中，并且所述第二电路图案层在所述绝缘层的下表面下方突出。
另外，所述第一电路图案层的上表面的至少一部分在垂直方向上与所述第一保护层重叠，并且所述第一电路图案层的侧表面的至少一部分被所述绝缘层覆盖。
有益效果
实施例中的电路板可以具有改善的翘曲特性。
具体地，电路板包括设置在绝缘层的上表面上的第一保护层和设置在绝缘层的下表面上的第二保护层。另外，绝缘层的上表面包括在垂直方向上与第一保护层重叠的第一上部区域和除第一上部区域外的第二上部区域。相应地，绝缘层的下表面包括与第二保护层垂直重叠的第一下部区域和除第一下部区域外的第二下部区域。此时，所述第二上部区域的至少一部分可以在垂直方向上与第二下部区域的至少一部分重叠。此外，所述第二上部区域是在绝缘层的上表面处与所述绝缘层的最外端相邻的边缘区域，并且所述第二下部区域是在所述绝缘层的下表面处与绝缘层的最外端相邻的边缘区域。因此，实施例可以减少由第一保护层和第二保护层在绝缘层的边缘区域中引起的固化收缩，从而改善电路板的翘曲特性。
此外，在实施例中，绝缘层的第二下部区域包括与绝缘层的第一上部区域重叠的第2-1区域和除第2-1区域外的第2-2区域。即，与第一保护层的体积相比，实施例中的第二保护层的体积可以与第2-2区域的面积一样小。因此，由第一保护层引起的绝缘层的第二上部区域中的固化收缩率可以大于由第二保护层引起的绝缘层的第二下部区域中的固化收缩率。因此，实施例中的电路板可以由于由第一保护层引起的固化收缩而向上翘曲。此时，通常ETS结构中的电路板会在对应于下侧方向的哭泣方向上发生翘曲。因此，实施例可以抑制在哭泣方向上发生翘曲，或者将电路板的翘曲方向向微笑方向转换，从而改善电路板的翘曲特性。
附图说明
图1是示出比较例的电路板的视图。
图2a是示出根据第一实施例的半导体封装的截面图。
图2b是示出根据第二实施例的半导体封装的截面图。
图2c是示出根据第三实施例的半导体封装的截面图。
图2d是示出根据第四实施例的半导体封装的截面图。
图2e是示出根据第五实施例的半导体封装的截面图。
图2f是示出根据第六实施例的半导体封装的截面图。
图2g是示出根据第七实施例的半导体封装的截面图。
图3a是示出根据实施例的用于制造电路板的面板的视图。
图3b是用于说明图3a的以面板为单位制造电路板的过程的视图。
图4是根据第一实施例的电路板的截面图。
图5a是从顶部观察的图4的电路板的平面图。
图5b是从底部观察的图4的电路板的平面图。
图6a至6i是用于按过程顺序说明用于制造根据第一实施例的电路板的方法的视图。
图7是示出根据第二实施例的电路板的视图。
图8a和8b是用于说明图7的结构的视图。
图9是示出根据第三实施例的电路板的视图。
图10是示出根据第四实施例的电路板的视图。
具体实施方式
在下文中，将参考附图详细描述本说明书中公开的实施例，但是无论附图编号如何，相同或相似的部件都由相同的附图标记表示，并且将省略其重复描述。以下描述中使用的部件后缀“模块”和“部分”仅考虑到易于撰写说明书而被给出或混合在一起，不具有彼此区分的含义或作用。另外，在描述本说明书中公开的实施例时，当确定相关公知技术的详细描述不必要地使本说明书中公开的实施例的主旨难以理解时，将省略其详细描述。此外，附图仅仅是为了便于理解本说明书中公开的实施例，本说明书中公开的技术范围不受附图的限制，并且应当理解为包括落入本发明的精神和范围内的所有修改、等同方案和替代方案。
应当理解，尽管本文可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开。
应当理解，当元件被称为“连接”或“耦接”到另一元件时，它可以直接连接或耦接到另一元件，或者可以存在中间元件。相反，当元件被称为“直接连接”或“直接耦接”到另一元件时，应当理解，不存在中间元件。
如本文所用，单数表达包括复数表达，除非上下文另有明确说明。
应当理解，术语“包括”、“包含”或“具有”指定存在本说明书中公开的所述特征、整数、步骤、操作、元件、部件和/或其组，但不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、部件和/或其组的可能性。
在下文中，在参考附图描述本发明的实施例之前，将描述比较例。
图1是示出比较例的电路板的图。
参考图1的(a)，在比较例中，使用ETS(埋入式迹线基板，Embedded TraceSubstrate)方法制造电路板以微细化电路图案。
ETS方法具有在绝缘层中埋入微细图案的结构，由此能够稳定地保护微细图案。此外，ETS方法不是通过蚀刻铜箔层形成电路图案，而是使用种子层通过电解电镀形成电路图案，使得电路图案的形状不会由于蚀刻而变化，并且可以微细化电路图案。
比较例中的ETS方法通过在载板或支撑构件的一侧上执行镀覆工艺以形成微细电路图案来执行。
例如，比较例的电路板1包括绝缘层10、第一电路图案层20、第二电路图案层30、第一保护层40和第二保护层50。
第一电路图案层20设置在绝缘层10的上表面上。例如，第一电路图案层20埋入绝缘层10内。即，第一电路图案层20的侧表面和下表面可以被绝缘层10覆盖。
第二电路图案层30设置在绝缘层10的下表面上。例如，第二电路图案层30在绝缘层10的下表面下方突出。
贯通电极60设置在绝缘层10内。贯通电极60贯通绝缘层10。贯通电极60可以连接设置在绝缘层10的上表面上的第一电路图案层20和设置在绝缘层10的下表面上的第二电路图案层30。
第一保护层40设置在绝缘层10的上表面和第一电路图案层20的上表面上。第一保护层40可以是阻焊剂。
第二保护层50设置在绝缘层10的下表面和第二电路图案层30的下表面上。第二保护层50可以是阻焊剂。
此时，通过如上所述的ETS方法制造的电路板1具有由于第一电路图案层20和第二电路图案层30的不对称结构而使其翘曲特性劣化的问题。
此外，如上所述的电路板1的翘曲特性的下降在制造电路板的过程中引起可靠性问题，此外，在电路板的制造完成之后，存在在组装过程期间产品的平坦度劣化或者在高温组装过程期间翘曲特性劣化的问题。
例如，如图1的(b)中所示，ETS结构的电路板在其中设置作为埋入图案的第一电路图案层20的方向上产生凸起的哭泣翘曲，这会导致如上所述的各种可靠性问题。
-电子设备-
在描述实施例之前，将简要描述应用实施例的半导体封装的电子设备。电子设备包括主板(未示出)。主板可以物理和/或电连接到各种部件。例如，主板可以连接到实施例的半导体封装。各种半导体器件可以安装在半导体封装上。
半导体器件可以包括有源器件和/或无源器件。有源器件可以是集成电路(IC)形式的半导体芯片，其中数百到数百万个器件集成在一个芯片中。半导体器件可以是逻辑芯片、存储器芯片等。逻辑芯片可以是中央处理器(CPU)、图形处理器(GPU)等。例如，逻辑芯片可以是应用处理器(AP)芯片，其中包括中央处理器(CPU)、图形处理器(GPU)、数字信号处理器、加密处理器、微处理器和微控制器、或模数转换器、专用IC(ASIC)等中的至少一个，或包括迄今为止列出的那些的特定组合的芯片组。
存储器芯片可以是诸如HBM的堆叠存储器。存储器芯片还可以包括诸如易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存等的存储器芯片。
另一方面，应用实施例的半导体封装的产品组可以是CSP(芯片级封装，ChipScale Package)、FC-CSP(倒装芯片-芯片级封装，Flip Chip-Chip Scale Package)、FC-BGA(倒装芯片球栅阵列，Flip Chip Ball Grid Array)、POP(堆叠式封装，Package OnPackage)和SIP(系统级封装，System In Package)中的任何一种，但不限于此。
另外，电子设备可以是智能电话、个人数字助理、数字摄像机、数字静态相机、车辆、高性能服务器、网络系统、计算机、监视器、平板电脑、膝上型电脑、上网本、电视、视频游戏、智能手表、汽车等。然而，实施例不限于此，并且可以是除了这些之外的处理数据的任何其他电子设备。
在下文中，将描述根据实施例的包括电路板的半导体封装。实施例的半导体封装可以具有各种封装结构，包括稍后将描述的电路板。另外，一个实施例中的电路板可以是下面描述的封装基板，并且另一个实施例中的电路板可以是下面描述的中间层。
图2a是示出根据第一实施例的半导体封装的截面图，图2b是示出根据第二实施例的半导体封装的截面图，图2c是示出根据第三实施例的半导体封装的截面图，图2d是示出根据第四实施例的半导体封装的截面图，图2e是示出根据第五实施例的半导体封装的截面图，图2f是示出根据第六实施例的半导体封装的截面图，图2g是示出根据第七实施例的半导体封装的截面图。
参考图2a，根据第一实施例的半导体封装可以包括第一电路板1100、第二电路板1200和半导体器件1300。
第一电路板1100表示封装基板。
例如，第一电路板1100可以提供至少一个外部基板耦接到的空间。外部基板可以指耦接到第一电路板1100的第二电路板1200。此外，外部基板可以指包括在耦接到第一电路板1100的下部部分的电子设备中的主板。
此外，尽管图中未示出，但是第一电路板1100可以提供其中安装至少一个半导体器件的空间。
第一电路板1100包括至少一个绝缘层、设置在至少一个绝缘层上的电极、以及贯通至少一个绝缘层的贯通部分。
第二电路板1200设置在第一电路板1100上。
第二电路板1200可以是中间层。例如，第二电路板1200可以提供其中安装至少一个半导体器件的空间。第二电路板1200可以连接到至少一个半导体器件1300。例如，第二电路板1200可以提供其中安装第一半导体器件1310和第二半导体器件1320的空间。第二电路板1200可以将第一半导体器件1310和第二半导体器件1320与第一电路板1100电连接，同时将第一半导体器件1310与第二半导体器件1320电连接。即，第二电路板1200可以执行多个半导体器件之间的水平连接功能以及半导体器件与封装基板之间的垂直连接功能。
图2示出了第一半导体器件1310和第二半导体器件1320设置在第二电路板1200上，但不限于此。例如，可以在第二电路板1200上设置一个半导体器件，或者可替换地，可以设置三个或更多个半导体器件。
第二电路板1200可以设置在半导体器件1300和第一电路板1100之间。
在实施例中，第二电路板1200可以是用作半导体器件的有源中间层。当第二电路板1200用作半导体器件时，实施例的封装可以具有其中多个逻辑芯片以垂直堆叠结构安装在第一电路板1100上的结构。另外，逻辑芯片中的与有源中间层对应的第一逻辑芯片可以在用作对应的逻辑芯片的同时执行在设置在其上的第二逻辑芯片与第一电路板1100之间的信号传递功能。
根据另一实施例，第二电路板1200可以是无源中间层。例如，第二电路板1200可以用作半导体器件1300与第一电路板1100之间的信号中继器。例如，由于5G、物联网(IOT，Internet of Things)、图像质量的提高以及通信速度的增加等，半导体器件1300的端子数量逐渐增加。即，设置在半导体器件1300中的端子的数量增加，由此端子的宽度或多个端子之间的间隔减小。在这种情况下，第一电路板1100连接到电子设备的主板。存在的问题是，为了使设置在第一电路板1100上的电极具有一定宽度和间隔以分别连接到半导体器件1300和主板，第一电路板1100的厚度增加或第一电路板1100的层结构变得复杂。因此，在第一实施例中，第二电路板1200设置在第一电路板1100和半导体器件1300上。另外，第二电路板1200可以包括具有与半导体器件1300的端子对应的微细宽度和间隔的电极。
半导体器件1300可以是逻辑芯片、存储芯片等。逻辑芯片可以是包括中央处理器(CPU)、图形处理器(GPU)、数字信号处理器、加密处理器、微处理器和微控制器中的至少一个的应用处理器(AP)芯片，或者是模数转换器、专用IC(ASIC)等，或者是包括到目前为止列出的那些的特定组合的芯片组。存储器芯片可以是诸如HBM的堆叠存储器。存储器芯片还可以包括诸如易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存等的存储器芯片。
同时，第一实施例的半导体封装可以包括连接部分。
例如，半导体封装包括设置在第一电路板1100和第二电路板1200之间的第一连接部分1410。第一连接部分1410将第二电路板1200电连接到第一电路板1100，同时将它们耦接。
例如，半导体封装可以包括布置在第二电路板1200与半导体器件1300之间的第二连接部分1420。第二连接部分1420可以将半导体器件1300电连接到第二电路板1200，同时将它们耦接。
半导体封装包括设置在第一电路板1100的下表面上的第三连接部分1430。第三连接部分1430可以将第一电路板1100电连接到主板，同时将它们耦接。
此时，第一连接部分1410、第二连接部分1420和第三连接部分1430可以通过使用引线接合、焊料接合和金属与金属直接接合中的至少一种连接方法在多个部件之间电连接。即，由于第一连接部分1410、第二连接部分1420和第三连接部分1430具有电连接多个部件的功能，因此当使用金属与金属直接接合时，半导体封装的连接部分可以被理解为电连接部分，而不是焊料或导线。
引线接合方法可以指使用诸如金(Au)的导线电连接多个部件。此外，焊料接合方法可以使用包含Sn、Ag和Cu中的至少一种的材料电连接多个部件。另外，金属与金属直接接合的方法可以指通过在多个部件之间施加热和压力进行再结晶，并且可以指在多个部件之间直接接合，而无需焊料、导线、导电粘合剂等。另外，金属与金属直接接合方法可以指通过第二连接部分1420的接合方法。在这种情况下，第二连接部分1420可以表示通过再结晶在多个部件之间形成的金属层。
具体地，第一连接部分1410、第二连接部分1420和第三连接部分1430可以通过热压(TC)接合方法将多个部件彼此耦接。TC接合可以指通过向第一连接部分1410、第二连接部分1420和第三连接部分1430施加热和压力来直接耦接多个部件的方法。
在这种情况下，第一电路板1100和第二电路板1200中的至少一个可以包括在其上设置有第一连接部分1410、第二连接部分1420和第三连接部分1430的电极中设置的突出部分。突出部分可以从第一电路板1100或第二电路板1200向外侧突出。
突出部分可以被称为凸块(bump)。突出部分也可以被称为柱(post)。突出部分也可以被称为支柱。优选地，突出部分可以指第二电路板1200的电极中的其上设置有用于与半导体器件1300耦接的第二连接部分1420的电极。即，随着半导体器件1300的端子的间距减小，在分别连接到半导体器件1300的端子的第二连接部分1420中可能发生短路。因此，在实施例中，在其上设置有第二连接部分1420的第二电路板1200的电极中包括突出部分，以便减小第二连接部分1420的体积。突出部分可以改善第二电路板1200的电极与半导体器件1300的端子之间的匹配，并防止第二连接部分1420的扩散。
同时，参考图2b，第二实施例的半导体封装件与第一实施例的半导体封装件的不同之处在于连接构件1210设置在第二电路板1200上。连接构件1210可以被称为桥接基板。例如，连接构件1210可以包括再分布层。
在实施例中，连接构件1210可以是硅桥。即，连接构件1210可以包括硅基板和设置在硅基板上的再分布层。
在另一个实施例中，连接构件1210可以是有机桥。例如，连接构件1210可以包括有机材料。例如，连接构件1210不包括硅基板，而包括含有有机材料的有机基板。
连接构件1210可以埋入第二电路板1200内，但不限于此。例如，连接构件1210可以设置在第二电路板1200上以具有突出结构。
此外，第二电路板1200可以包括腔，并且连接构件1210可以设置在第二电路板1200的腔内。
连接构件1210可以水平地连接设置在第二电路板1200上的多个半导体器件。
参考图2c，根据第三实施例的半导体封装包括第二电路板1200和半导体器件1300。在这种情况下，与第二实施例的半导体封装相比，第三实施例的半导体封装具有去除第一电路板1100的结构。
即，第三实施例的第二电路板1200可以在执行中间层功能的同时用作封装基板。
设置在第二电路板1200的下表面上的第一连接部分1410可以将第二电路板1200耦接到电子设备的主板。
参考图2d，根据第四实施例的半导体封装包括第一电路板1100和半导体器件1300。
在这种情况下，与第二实施例的半导体封装相比，第四实施例的半导体封装具有去除第二电路板1200的结构。
即，第四实施例的第一电路板1100可以在用作封装基板的同时用作连接半导体器件1300和主板的中间层。为此，第一电路板1100可以包括用于连接多个半导体器件的连接构件1110。连接构件1110可以是连接多个半导体器件的硅桥或有机材料桥。
参考图2e，与第四实施例的半导体封装相比，第五实施例的半导体封装还包括第三半导体器件1330。
为此，第四连接部分1440设置在第一电路板1100的下表面上。
另外，第三半导体器件1330可以设置在第四连接部分1400上。即，第五实施例的半导体封装可以具有其中半导体器件分别安装在上侧和下侧的结构。
在这种情况下，第三半导体器件1330可以具有设置在图2c的半导体封装中的第二电路板1200的下表面上的结构。
参考图2f，根据第六实施例的半导体封装包括第一电路板1100。
第一半导体器件1310可以设置在第一电路板1100上。为此，第一连接部分1410设置在第一电路板1100和第一半导体器件1310之间。
另外，第一电路板1100包括导电耦接部分1450。导电耦接部分1450可以进一步从第一电路板1100朝向第二半导体器件1320突出。导电耦接部分1450可以被称为凸块，或者可替换地，也可以被称为柱。导电耦接部分1450可以设置为在设置在第一电路板1100的最上侧的电极上具有突出结构。
第二半导体器件1320设置在第一电路板1100的导电耦接部分1450上。在这种情况下，第二半导体器件1320可以通过导电耦接部分1450连接到第一电路板1100。另外，第二连接部分1420可以设置在第一半导体器件1310和第二半导体器件1320上。
因此，第二半导体器件1320可以通过第二连接部分1420电连接到第一半导体器件1310。
即，第二半导体器件1320通过导电耦接部分1450连接到第一电路板1100，并且还通过第二连接部分1420连接到第一半导体器件1310。
在这种情况下，第二半导体器件1320可以通过导电耦接部分1450接收电力信号。此外，第二半导体器件1320可以通过第二连接部分1420向第一半导体器件1310发送通信信号和从第一半导体器件1310接收通信信号。
根据第六实施例的半导体封装通过导电耦接部分1450向第二半导体器件1320提供电力信号，从而提供足够的电力来驱动第二半导体器件1320。因此，实施例可以改善第二半导体器件1320的驱动特性。即，实施例可以解决提供给第二半导体器件1320的电力不足的问题。此外，在实施例中，通过经由导电耦接部分1450和第二连接部分1420的不同路径提供第二半导体器件1320的电力信号和通信信号。由此，实施例可以解决通信信号由于电力信号而丢失的问题。例如，实施例可以使电力信号的通信信号之间的相互干扰最小化。同时，根据第六实施例的第二半导体器件1320可以具有POP结构，并且被设置在第一电路板1100上。例如，第二半导体器件1320可以是包括存储器芯片的存储器封装。另外，存储器封装可以耦接在导电耦接部分1450上。在这种情况下，存储器封装可以不连接到第一半导体器件1310。
参考图2g，根据第七实施例的半导体封装包括第一电路板1100、第一连接部分1410、第一连接部分1410、半导体器件1300和第三连接部分1430。
在这种情况下，第七实施例的半导体封装与第四实施例的半导体封装的不同之处在于，第一电路板1100包括多个基板层，同时连接构件1110被去除。
第一电路板1100包括多个基板层。例如，第一电路板1100可以包括对应于封装基板的第一基板层1100A和对应于连接构件的再分布层的第二基板层1100B。
即，在第一电路板1100中，对应于再分布层的第二基板层1100B设置在第一基板层1100A上。
即，第七实施例的半导体封装包括一体形成的第一基板层1100A和第二基板层1100B。第二基板层1100B的绝缘层的材料可以与第一基板层1100A的绝缘层的材料不同。例如，第二基板层1100B的绝缘层的材料可以包括可光固化材料。例如，第二基板层1100B可以是可感光成像电介质(PID)。另外，由于第二基板层1100B包括可光固化材料，因此可以使电极小型化。因此，在第七实施例中，可以通过在第一基板层1100A上顺序堆叠可光固化材料的绝缘层，并且在可光固化材料的绝缘层上形成微细化电极来形成第二基板层1100B。由此，第二基板1100B可以是包括微细化电极的再分布层。
在下文中，将描述实施例的电路板。
在描述实施例的电路板之前，下面描述的电路板可以表示包括在先前的半导体封装中的多个电路板中的任何一个。
例如，在实施例中，下面描述的电路板可以指图2a至2g中的任何一个中所示的第一电路板1100、第二电路板1200和连接构件(或桥接基板1110和1210)。
实施例的电路板可以以面板为单位制造。
图3a是示出根据实施例的用于制造电路板的面板的视图，图3b是用于说明图3a的以面板为单位制造电路板的过程的视图。
参考图3a和3b，以面板为单位制造电路板。
另外，在以构成面板的条带为单位执行以面板为单位制造的电路板上安装器件的过程或模制器件的过程。
然后，当完成以条带为单位的电路板制造时，可以锯切构成该条带的多个单元中的每一个。
具体地，参考图3a，用于制造普通电路板的基础材料可以是覆铜层压板(CCL)形式的面板100。
面板100在横向方向上的宽度可以是415mm至430mm。另外，面板100的纵向宽度可以是510mm至550mm。此处，面板100的横向方向上的宽度可以是短轴方向上的宽度，纵向方向上的宽度可以是长轴方向上的宽度。
此时，可以将面板100划分成多个条带200。即，面板100可以由一组多个条带200组成。多个条带200可以在面板100内在横向方向和纵向方向上以规则的间隔彼此间隔开。例如，可以将一个面板100划分成16个条带200。即，可以将一个面板100在横向方向上划分成两个区域，并且在纵向方向上划分成八个区域。
同时，每个条带200可以包括多个单元300。例如，一个条带200可以包括1275个单元300，但不限于此。例如，包括在一个条带200中的单元300的数量可以根据处理能力而减小或增大。
此时，每个单元300在横向方向上的宽度可以是大约3mm，并且在纵向方向上的宽度可以是大约2mm。同时，在实施例中，每个单元300可以指代电路板。
即，一个条带200包括1275个单元300，并且面板100包括16个条带200。因此，一个面板100可以包括16个条带200和20400个单元300。
例如，当以如图2a所示的面板100为单位制造电路板时，可以同时制造20400个电路板。
另外，当以面板100为单位制造电路板时，如图2b所示，将每个条带200划分成设置单元300的单元区域300A、300B、300C和300D，以及在单元区域300A、300B、300C和300D之间的虚设区域DR。另外，当完成每个单元的制造时，在虚设区域DR中，基于将每个单元区域300A、300B、300C和300D区分开的锯切线SL(sawing line)，来执行对每个单元区域300A、300B、300C和300D进行锯切的过程。
例如，基于一个单元区域300A的电路板，完成以条带200为单位的一个单位制造，基于围绕单元区域300A的锯切线SL1和SL2执行锯切，使得对应于每个单元区域的电路板可以与条带200分离。
此时，在制造电路板的过程期间，实施例允许诸如阻焊剂的保护层的开口被放置于与锯切线SL1和SL2相邻的单元区域中。优选地，实施例允许提供包括开口的保护层，该开口在垂直方向上与相邻于锯切线SL1和SL2的单元区域中的绝缘层的上表面和下表面中的至少一个重叠。
此外，实施例允许设置在绝缘层的上表面上的保护层的开口的尺寸不同于设置在绝缘层的下表面上的保护层的开口的尺寸，从而改善电路板的翘曲特性。例如，实施例允许通过如在比较例中那样将翘曲方向从在哭泣方向(例如，∩)上发生转换为在微笑方向(例如，∪)上发生，来改善翘曲特性。
例如，当如上所述发生在哭泣方向上的翘曲时，实施例控制由于设置在绝缘层上方和下方的保护层(例如阻焊剂)的固化而引起的电路板的收缩程度，并允许其向微笑方向偏移。
为此，实施例可以通过调节设置在隔离层下方的保护层的体积来实现。例如，不在与绝缘层的下表面的锯切线SL1和SL2相邻的区域上设置保护层，从而使与锯切线相邻的区域中的固化收缩最小化，因此电路板在微笑方向上发生翘曲。
这将在下面更详细地解释。
-第一实施例的电路板-
图4是根据第一实施例的电路板的截面图，图5a是从顶部观察的图4的电路板的平面图，图5b是从底部观察的图4的电路板的平面图。
优选地，图4是图3b中的一个单元区域中包括的电路板的沿B-B'方向的截面图。图5a是从上方观察的去除了第一保护层的图4中的电路板的平面图。图5b是从底部观察的去除了第二保护层的图4中的电路板的平面图。
在下文中，将参考图4、5a和5b详细描述根据实施例的电路板。
实施例的电路板提供了允许安装至少一个芯片的安装空间。安装在实施例的电路板上的芯片数量可以是一个，可替换地，可以是两个，可替换地，可以是三个或更多个。例如，可以将一个处理器芯片安装在电路板上，或者可以安装执行不同功能的至少两个处理器芯片，或者可以将一个存储器芯片与一个处理器芯片一起安装，或者可以安装执行不同功能的至少两个处理器芯片和至少一个存储器芯片。
电路板包括绝缘层310。绝缘层310具有至少一层的结构。此时，在图4中，电路板被示出为具有基于绝缘层310的层数的单层结构，但是电路板不限于此。例如，电路板可以基于绝缘层310的层数具有两层或更多层的层叠结构。
然而，为了便于说明，将基于绝缘层的层数假设电路板由一层组成来描述实施例。
另一方面，如果电路板具有基于绝缘层的层数的多层结构，则下面描述的绝缘层310的上表面可以指设置在电路板的最上侧处的绝缘层的上表面。另外，如果电路板具有基于绝缘层的层数的多层结构，则下面描述的绝缘层310的下表面可以指设置在电路板的最下侧的绝缘层的下表面。另外，如果电路板具有基于绝缘层的层数的多层结构，则下面描述的第一电路图案层320可以指设置在最上绝缘层上的最上电路图案层。另外，如果电路板具有基于绝缘层的层数的多层结构，则下面描述的第二电路图案层330可以指设置在最下绝缘层的下表面上的最下电路图案层。
绝缘层310可以包括预浸料(PPG，prepreg)。可以通过用环氧树脂浸渍织物片(fabric sheet)形式的纤维层，例如用玻璃纱编织(glass yarn)的玻璃织物(glassfabric)，然后执行热压来形成预浸料。然而，实施例不限于此，构成绝缘层310的预浸料可以包括以碳纤维纱编织的织物片形式的纤维层。
具体而言，绝缘层310可以包括树脂和设置在树脂中的增强纤维。树脂可以是环氧树脂，但不限于此。树脂不特别限于环氧树脂，例如，分子内可以包括一个或多个环氧基团，或者可以包括两个或更多个环氧基团，或者可以包括四个或更多个环氧基团。另外，绝缘层310的树脂可以包括萘基(naphthalene)，例如，可以是芳族胺类型，但不限于此。例如，树脂可以包括双酚A型环氧树脂、双酚F型环氧树脂、双酚S型环氧树脂、苯酚酚醛清漆型环氧树脂、烷基苯酚酚醛清漆型环氧树脂、联苯型环氧树脂、芳烷基型环氧树脂、二环戊二烯型环氧树脂、萘型环氧树脂、萘酚型环氧树脂、苯酚和具有酚羟基的芳族醛的缩合物的环氧树脂、联苯芳烷基型环氧树脂、芴型环氧树脂、呫吨型环氧树脂、异氰脲酸三缩水甘油酯、橡胶改性环氧树脂、磷基环氧树脂等，以及萘基环氧树脂、双酚A型环氧树脂和苯酚酚醛环氧树脂、甲酚酚醛环氧树脂、橡胶改性环氧树脂和磷基环氧树脂。另外，增强纤维可以包括玻璃纤维、碳纤维、芳族聚酰胺纤维(例如，芳族聚酰胺基有机材料)、尼龙、二氧化硅基无机材料或二氧化钛基无机材料。增强纤维可以布置在树脂中以在平面方向上彼此交叉。
同时，实施例可以使用玻璃纤维、碳纤维、芳族聚酰胺纤维(例如，芳族聚酰胺基有机材料)、尼龙、二氧化硅基无机材料或二氧化钛基无机材料。
然而，实施例不限于此，并且绝缘层310可以包括其他绝缘材料。
例如，绝缘层310可以是刚性的或者可以是柔性的。例如，绝缘层110可以包括玻璃或塑料。具体地，绝缘层310可以包括化学强化/半强化玻璃(诸如钠钙玻璃、铝硅酸盐玻璃等)、强化或柔性塑料(诸如聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、丙二醇(PPG)、聚碳酸酯(PC)等)或蓝宝石。例如，绝缘层310可以包括光学各向同性膜。例如，绝缘层310可以包括环烯烃共聚物(COC，Cyclic Olefin Copolymer)、环烯烃聚合物(COP，Cyclic OlefinPolymer)、光学各向同性PC(polycarbonate)、光学各向同性聚甲基丙烯酸甲酯(PMMA)等。例如，绝缘层310也可以由包含无机填料和绝缘树脂的材料形成。例如，绝缘层310可以使用热固性树脂(诸如环氧树脂)或热塑性树脂(诸如聚酰亚胺)、以及含有增强材料(诸如无机填料(诸如二氧化硅和氧化铝))的树脂，具体地，包括ABF(Ajinomoto堆积膜，AjinomotoBuild-up Film)、FR-4、BT(双马来酰亚胺三嗪，Bismalei Triazine)、PID(可感光成像介电树脂，Photo Imagable Dielectric resin)、BT等。
绝缘层310可以具有范围从10μm至60μm的厚度。例如，绝缘层310中的每一个可以具有范围从12μm至40μm的厚度。如果绝缘层310的厚度小于5μm，则可能无法稳定地保护包括在电路板中的电路图案。如果绝缘层310的厚度超过80μm，则电路板的总厚度可能增加。另外，如果绝缘层310的厚度超过80μm，则电路图案或过孔的厚度相应地增加，并且通过电路图案传输的信号的损失可能相应地增加。
此时，绝缘层310的厚度可以对应于布置在不同层中的电路图案之间的厚度方向上的距离。例如，绝缘层310的厚度可以指从第一电路图案层320的下表面到第二电路图案层330的上表面的垂直距离。
电路图案设置在绝缘层310的表面上。
例如，第一电路图案层320可以设置在绝缘层310的上表面上。例如，第二电路图案层330可以设置在绝缘层310的下表面上。
在实施例中，可以使用埋入式迹线基板(ETS)方法来制造电路板。因此，包括在电路板中的多个电路图案中的至少一个可以具有ETS结构。此处，ETS结构可以意味着设置在最外层上的最外电路图案具有埋入最外绝缘层中的结构。即，ETS结构意味着在设置在电路板的最上侧上的最上绝缘层的上表面处朝向底部凹陷地设置腔，并且设置在电路板的最上侧处的电路图案具有设置在最上绝缘层的腔中的结构。
例如，在设置在电路板的每一层上的电路图案中，设置在至少一层上的电路图案可以具有埋入绝缘层中的结构。例如，在实施例中，设置在第一最上绝缘层的上表面上的电路图案可以具有ETS结构。例如，在实施例中，设置在绝缘层310的上表面上的第一电路图案层320可以具有ETS结构。然而，实施例不限于此，取决于电路板的布置方向，设置在电路板的最下侧处的电路图案可以具有ETS结构。在下文中，为了便于描述实施例，设置在电路板的最上侧处的电路图案将被描述为具有ETS结构。
第一电路图案层320可以具有埋入绝缘层310中的结构。例如，第一电路图案层320的一些区域可以具有埋入绝缘层310中的结构。例如，第一电路图案层320的整个区域可以具有埋入绝缘层310中的结构。
此处，第一电路图案层320具有埋入绝缘层310中的结构的事实可以意味着第一电路图案层320的侧表面的至少一部分被绝缘层310覆盖。
另外，第一电路图案层320具有埋入绝缘层310中的结构的事实可以意味着第一电路图案层320的上表面和绝缘层310的上表面在垂直方向上不重叠。同时，第一电路图案层320的下表面可以被绝缘层310覆盖。
同时，第二电路图案层330可以设置在绝缘层310的下表面上。第二电路图案层330可以在绝缘层310下方突出。
电路图案层可以由选自金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)中的至少一种金属材料形成。另外，电路图案层可以由包括选自金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)中的至少一种金属材料的膏或焊膏形成，这些金属材料在接合力方面优异。优选地，第一电路图案层320和第二电路图案层330可以由具有高导电性和相对低成本的铜(Cu)形成。
第一电路图案层320和第二电路图案层330可以具有范围从5μm至20μm的厚度。例如，第一电路图案层320和第二电路图案层330可以具有范围为6μm至17μm的厚度。第一电路图案层320和第二电路图案层330可以具有范围从7μm至16μm的厚度。如果第一电路图案层320和第二电路图案层330的厚度小于5μm，则电路图案的电阻增加，并且信号传输效率可能相应地降低。例如，如果第一电路图案层320和第二电路图案层330的厚度小于5μm，则信号传输损耗可能增加。例如，如果第一电路图案层320和第二电路图案层330的厚度超过20μm，则电路图案的线宽增加，因此电路板的总体积可能增加。电路板的总体积相应地增加。
实施例的电路板包括贯通电极340。
贯通电极340穿过包括在电路板中的绝缘层310，从而使得可以电连接布置在不同层处的电路图案。
贯通电极340可以电连接第一电路图案层320和第二电路图案层330。例如，贯通电极340的上表面直接连接到第一电路图案层320中的至少一个的下表面，并且贯通电极340的下表面可以直接连接到第二电路图案层330中的至少一个的上表面。
此时，贯通电极340可以具有其宽度从绝缘层310的上表面到绝缘层310的下表面逐渐增加的斜面。即，贯通电极340通过ETS方法制造，并且通过填充随着激光处理在绝缘层310的下表面处进行而形成的通孔的内部来形成。因此，贯通电极340可以具有梯形形状，其中，上表面的宽度比下表面的宽度窄。
在这种情况下，可以通过机械、激光和化学处理中的任何一种来形成过孔孔。当通过机加工形成过孔孔时，可以使用诸如铣削、钻孔和布线的方法形成过孔孔。当通过激光处理形成过孔孔时，可以使用诸如UV或CO2激光的方法形成过孔孔。当通过化学处理形成过孔孔时，可以使用含有氨基硅烷、酮等的化学品形成过孔孔。
同时，激光处理是一种切割方法，其将光能集中在表面上以熔化和蒸发材料的一部分以呈现期望的形状，因此，可以容易地通过计算机程序加工复杂的形成物，甚至可以加工难以通过其他方法切割的复合材料。
此外，激光处理具有至少0.005mm的切割直径，并且具有宽范围的可能厚度。
作为激光处理钻孔，优选使用YAG(钇铝石榴石)激光器、CO2激光器或紫外(UV)激光器。YAG激光器是可以处理铜箔层和绝缘层两者的激光器，而CO2激光器是仅可以处理绝缘层的激光器。
当形成过孔孔时，可以通过用导电材料填充通孔的内部来形成实施例的贯通电极340。形成贯通电极340的金属材料可以是选自铜(Cu)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)和钯(Pd)中的任何一种材料。此外，导电材料填充可以使用无电镀、电解电镀、丝网印刷、溅射、蒸发、喷墨和喷墨打印(Pensing)中的任何一种或组合。
同时，实施例的电路板可以包括第一保护层350和第二保护层360。第一保护层350和第二保护层360可以分别设置在电路板的最上侧和最下侧处。
第一保护层350可以设置在设置在电路板的最上侧处的最上绝缘层的上表面上。例如，第一保护层350可以设置在绝缘层310的上表面上。
例如，第二保护层360可以设置在设置在电路板的最下侧处的最下绝缘层的下表面上。例如，第二保护层360可以设置在绝缘层310的下表面上。
第一保护层350可以包括开口。第一保护层350的开口可以在垂直方向上与绝缘层310的上表面重叠，并且可以在垂直方向上与第一电路图案层320中的至少一个的上表面重叠。此时，图中未示出在垂直方向上与第一电路图案层320重叠的第一保护层350的开口。然而，第一保护层350还可以包括在垂直方向上与第一电路图案层320的焊盘部分(未示出)的上表面重叠的开口。
同时，第一实施例的第一保护层350可以包括在垂直方向上与绝缘层310的上表面重叠并且在垂直方向上不与第一电路图案层320的上表面重叠的第一开口OR1。
另外，第二保护层360可以包括开口。第二保护层360可以与绝缘层310的下表面垂直重叠，并且可以与第二电路图案层330中的至少一个的下表面垂直重叠。此时，图中未示出在垂直方向上与第二电路图案层330重叠的第二保护层360的开口。然而，第二保护层360还可以包括在垂直方向上与第二电路图案层330的焊盘部分(未示出)的下表面重叠的开口。
同时，第一实施例的第二保护层360可以包括与绝缘层310的下表面垂直重叠但不与第二电路图案层330的下表面垂直重叠的第二开口OR2。
此时，第一保护层350的宽度可以比绝缘层310的宽度窄。例如，与绝缘层310的宽度相比，第一保护层350可以具有与第一开口OR1的宽度一样窄的宽度。
另外，第二保护层360的宽度可以比绝缘层310的宽度窄。例如，与绝缘层310的宽度相比，第二保护层360可以具有与第二开口OR2的宽度一样窄的宽度。
例如，绝缘层310的上表面310T可以包括在垂直方向上与第一保护层350重叠的第一上部区域RT1，以及除了第一上部区域RT1之外的第二上部区域RT2。例如，绝缘层310的上表面310T可以包括在垂直方向上与第一保护层350重叠的第一上部区域RT1。例如，绝缘层310的上表面310T可以包括与第一保护层350的第一开口OR1垂直重叠的第二上部区域RT2。
此时，与第二上部区域RT2相比，第一上部区域RT1可以与绝缘层310的最外端SL1和SL2相邻。例如，第二上部区域RT2可以是与绝缘层310的上表面310T的最外端SL1和SL2相邻的区域。这意味着第一保护层350的第一开口OR1与绝缘层310的上表面310T中与绝缘层310的最外端SL1和SL2相邻的区域垂直重叠。
例如，第二上部区域RT2可以是与绝缘层310的上表面310T的最外端SL1和SL2相邻的边缘区域或外部区域。另外，第一上部区域RT1可以是绝缘层310的上表面的除第二上部区域RT2外的中心区域。
同时，绝缘层310的下表面310B可以包括与第二保护层360垂直重叠的第一下部区域RB1和除第一下部区域RB1之外的第二下部区域RB2。例如，绝缘层310的下表面310B可以包括在垂直方向上与第二保护层360重叠的第一下部区域RB1。例如，绝缘层310的下表面310B可以包括在垂直方向上与第二保护层360的第二开口OR2重叠的第二下部区域RB2。
此时，与第二下部区域RB2相比，第一下部区域RB1可以与绝缘层310的最外端SL1和SL2相邻。例如，第二下部区域RB2可以是在绝缘层310的下表面310B中与绝缘层310的最外端SL1和SL2相邻的区域。这可以意味着第二保护层360的第二开口OR2与绝缘层310的下表面310B的与绝缘层310的最外端SL1和SL2相邻的区域垂直重叠。
例如，第二下部区域RB2可以是绝缘层310的下表面310B中与绝缘层310的最外端SL1和SL2相邻的边缘区域或外部区域。另外，第一下部区域RB1可以是绝缘层310的下表面310B的除第二下部区域RB2外的中心区域。
此时，实施例的绝缘层310的上表面310T的第二上部区域RT2的一部分可以在垂直方向上与绝缘层310的下表面310B的第二下部区域RB2的一部分重叠。这意味着第一保护层350和第二保护层360都不设置在绝缘层310的上表面的部分区域中以及在垂直方向上与上表面的部分区域重叠的绝缘层310的下表面的部分区域中。另外，上表面的部分区域和下表面的部分区域是第二上部区域RT2和第二下部区域RB2。例如，上表面310T的与绝缘层310的最外端SL1和SL2相邻的部分区域和下表面310B的与最外端SL1和SL2相邻的部分区域可以分别与第一保护层350的第一开口OR1和第二保护层360的第二开口OR2垂直重叠。
如上所述，实施例允许与绝缘层310的最外端SL1和SL2相邻的绝缘层310的上表面310T的第二上部区域RT2在垂直方向上不与第一保护层350重叠。此外，实施例允许绝缘层310的下表面310B上的与绝缘层310的最外端SL1和SL2相邻的第二下部区域RB2在垂直方向上不与第二保护层360重叠。
因此，实施例防止第二上部区域RT2和第二下部区域RB2在制造电路板的过程期间由于第一保护层350和第二保护层360的固化而收缩。因此，实施例可以使由于第二上部区域RT2和第二下部区域RB2中的第一保护层350和第二保护层360的固化收缩而发生的翘曲最小化。
此外，实施例允许第二上部区域RT2和第二下部区域RB2的面积彼此不同，使得电路板的翘曲在特定方向上发生。例如，实施例允许第一保护层350的第一开口OR1的面积和第二保护层360的第二开口OR2的面积彼此不同，使得电路板导致在特定方向上发生翘曲。例如，实施例允许第一保护层350的体积和第二保护层360的体积彼此不同，使得电路板的翘曲在特定方向上发生。
具体地，在实施例中，第二上部区域RT2的面积小于第二下部区域的面积。例如，在实施例中，第一保护层350的第一开口OR1的面积小于第二保护层360的第二开口OR2的面积。例如，在实施例中，第一保护层350的体积大于第二保护层360的体积。
因此，实施例允许第一保护层350在第二上部区域RT2中的固化收缩率大于第二保护层360在第二下部区域RB2中的固化收缩率。
另外，由于第一保护层350而引起的第二上部区域(RT2)中的固化收缩率更大，因此实施例允许绝缘层310的第二上部区域RT2和第二下部区域RB2在朝向固化收缩率更大的第二上部区域(RT2)的上侧的方向上翘曲。此时，在诸如比较例的具有一般ETS结构的电路板中，在哭泣方向上发生翘曲。另外，实施例通过如上所述调节固化收缩率而允许电路板在微笑方向上翘曲，从而改善电路板的平坦度。
具体地，可以将绝缘层310的下表面310B的第二下部区域RB2划分为多个区域。
例如，绝缘层310的下表面310B的第二下部区域RB2可以包括与绝缘层310的上表面310T的第一上部区域RT1重叠的第2-1下部区域RB2-1和除第2-1下部区域RB2-1外的第2-2下部区域RB2-2。另外，第2-2下部区域RB2-2可以比第2-1下部区域RB2-1更靠近绝缘层310的最外端SL1和SL2。
例如，第2-2下部区域RB2-2可以与绝缘层310的上表面310T的第二上部区域RT2垂直重叠。因此，实施例可以允许第二下部区域RB2具有比第一上部区域RT2大第2-1下部区域RB2-1的宽度。例如，第二保护层360的第二开口OR2可以具有比第一保护层350的第一开口OR1大第2-1下部区域RB2-1的宽度的宽度。
实施例中的电路板可以具有改善的翘曲特性。
具体地，电路板包括设置在绝缘层的上表面上的第一保护层和设置在绝缘层的下表面上的第二保护层。另外，绝缘层的上表面包括在垂直方向上与第一保护层重叠的第一上部区域和除第一上部区域外的第二上部区域。相应地，绝缘层的下表面包括与第二保护层垂直重叠的第一下部区域和除第一下部区域外的第二下部区域。此时，第二上部区域的至少一部分可以在垂直方向上与第二下部区域的至少一部分重叠。此外，第二上部区域是在绝缘层的上表面处与绝缘层的最外端相邻的边缘区域，并且第二下部区域是在绝缘层的下表面处与绝缘层的最外端相邻的边缘区域。因此，实施例可以减少由于绝缘层的边缘区域中的第一保护层和第二保护层的固化而引起的收缩，从而改善电路板的翘曲特性。
此外，在实施例中，绝缘层的第二下部区域包括与绝缘层的第一上部区域重叠的第2-1区域和除第2-1区域外的第2-2区域。即，与第一保护层的体积相比，实施例中的第二保护层的体积可以与第2-2区域的面积一样小。因此，由于第一保护层引起的绝缘层的第二上部区域中的固化收缩率可以大于由于第二保护层引起的绝缘层的第二下部区域中的固化收缩率。因此，实施例中的电路板可以由于由第一保护层引起的固化收缩而向上翘曲。此时，一般ETS结构中的电路板在对应于下部方向的哭泣方向上翘曲。因此，实施例可以抑制在哭泣方向上产生翘曲或者将电路板的翘曲方向转换到微笑方向，从而改善电路板的翘曲特性。
-封装基板-
同时，至少一个芯片可以安装在根据实施例的电路板上，由此，其可以被提供为封装基板。封装基板可以表示图2a至2g中所示的半导体封装中的任何一个的基板区域。
例如，实施例的封装基板包括安装在图4的电路板上的至少一个芯片、用于模制芯片的模制层、以及用于耦接芯片或外部基板的连接部分。
例如，封装基板包括设置在电路板的最上侧处设置的第一电路图案层320上的第一连接部分(未示出)。第一连接部分可以是焊球。
并且，芯片可以安装在焊球上。此时，芯片可以是处理器芯片。例如，芯片可以是选自中央处理器(例如，CPU)、图形处理器(例如，GPU)、数字信号处理器、密码处理器、微处理器和微控制器的至少一个应用处理器(AP)芯片。
此时，至少两个芯片可以安装在实施例的电路板上。在实施例中，选自中央处理器(例如，CPU)、图形处理器(例如，GPU)、数字信号处理器、密码处理器、微处理器和微控制器中的至少两个芯片可以以规则距离设置在电路板上。例如，实施例的封装基板可以包括中央处理器芯片和图形处理器芯片，但不限于此。
同时，多个芯片可以在电路板上以预定距离彼此间隔开。例如，多个芯片之间的距离可以是150μm或更小。例如，多个芯片之间的距离可以是120μm或更小。例如，多个芯片之间的距离可以是100μm或更小。
优选地，多个芯片之间的距离可以在60μm至150μm的范围内。优选地，多个芯片之间的距离可以在70μm至120μm的范围内。优选地，多个芯片之间的距离可以在80μm至110μm的范围内。如果多个芯片之间的距离小于60μm，则由于多个芯片之间的相互干扰，可能发生操作可靠性的问题。如果多个芯片之间的距离大于150μm，则信号传输损耗可能随着多个芯片之间的距离增加而增加。如果多个芯片之间的距离大于150μm，则封装基板的体积可能增加。
-制造电路板的方法-
在下文中，将描述制造根据实施例的电路板的方法。
可以以条带为单位制造实施例的电路板。例如，可以以面板为单位制造实施例的电路板。
为了便于说明，在下文中，将基于面板的条带区域中的特定单元区域进行描述。
图6a至6i是用于按过程顺序说明用于制造根据第一实施例的电路板的方法的视图。
实施例可以允许以面板为单位或甚至以条带为单位同时制造多个电路板(例如，多个单元)。
参考图6a，实施例制备用于制造电路板的载板。
载板包括载体绝缘层CB1和设置在载体绝缘层CB1上的载体铜箔层CB2。
此时，载体铜箔层CB2可以设置在载体绝缘层CB1的上表面和下表面中的至少一个上。例如，载体铜箔层CB2可以仅设置在载体绝缘层CB1的一侧上。作为另一示例，载体铜箔层CB2可以设置在载体绝缘层CB1的两侧上。
另外，当载体铜箔层CB2设置在载体绝缘层CB1的两侧上时，可以在载体绝缘层CB1的两侧上同时执行制造电路板的过程。
然而，为了便于说明，将假设仅在载板的下侧上执行制造电路板的过程来进行描述。
此时，载体绝缘层CB1和载体覆铜层CB2可以是CCL(覆铜层压板，Copper CladLaminate)。
接下来，如图6b所示，实施例可以进行在载体铜箔层CB2的下表面上形成电路图案的过程。
此时，可以将载体铜箔层CB2的下表面划分成多个区域。例如，载体铜箔层CB2的下表面包括对应于基于锯切线的有效区域的单元区域UR和除单元区域UR之外的虚设区域DR。
另外，实施例可以进行在载体铜箔层CB2的单元区域UR的下表面上形成第一电路图案层320的过程。
接下来，如图6c所示，实施例可以进行在载体铜箔层(CB2)的下表面和第一电路图案层320的下表面上层叠绝缘层310的过程。此时，绝缘层310不仅可以形成在载体铜箔层CB2的单元区域UR的下表面上，而且可以形成在虚设区域DR的下表面上。
接下来，实施例可以进行形成贯通绝缘层310的通孔VH的过程，如图6d所示。通孔VH可以通过激光工艺形成，但不限于此。
另外，通孔VH穿过绝缘层310并且可以在垂直方向上与第一电路图案层320中的至少一个的下表面重叠。
接下来，实施例可以进行形成填充通孔(VH)的贯通电极340和在绝缘层310的下表面上的第二电路图案层330的过程，如图6e所示。
接下来，实施例可以进行去除载体绝缘层CB1和载体铜箔层CB2的过程，如图6f所示。因此，可以暴露绝缘层310的上表面和第一电路图案层320的上表面。此时，绝缘层310的上表面和下表面包括单元区域UR和虚设区域DR。
接下来，如图6g所示，实施例可以进行在绝缘层310的上表面310T上形成第一保护层350的过程和在绝缘层310的下表面上形成第二保护层360的过程。
此时，第一保护层350可以形成在绝缘层310的单元区域UR的上表面的一部分上。为此，第一保护层350可以包括第一开口OR1。例如，绝缘层310的上表面310T可以包括与第一保护层350垂直重叠的第一上部区域RT1和除了第一上部区域RT1之外的第二上部区域RT2。例如，绝缘层310的上表面310T可以包括在垂直方向上与第一保护层350重叠的第一上部区域RT1。例如，绝缘层310的上表面310T可以包括与第一保护层350的第一开口OR1垂直重叠的第二上部区域RT2。
此时，与第二上部区域RT2相比，第一上部区域RT1可以与作为绝缘层310的最外端SL1和SL2的虚设区域DR相邻。
相应地，第二保护层360也可以形成在绝缘层310的单元区域UR的下表面的一部分上。为此，第二保护层360可以包括第二开口OR2。例如，绝缘层310的下表面310B可以包括与第二保护层360垂直重叠的第一下部区域RB1和除了第一下部区域RB1之外的第二下部区域RB2。例如，绝缘层310的下表面310B可以包括在垂直方向上与第二保护层360重叠的第一下部区域RB1。例如，绝缘层310的下表面310B可以包括在垂直方向上与第二保护层360的第二开口OR2重叠的第二下部区域RB2。
另外，绝缘层310的上表面310T的第二上部区域RT2的一部分可以在垂直方向上与绝缘层310的下表面310B的第二下部区域RB2的一部分重叠。
接下来，如图6h和6i所示，实施例可以进行基于虚设区域DR的锯切线SL1和SL2的锯切工艺，以分离单元区域UR的电路板。
实施例中的电路板可以具有改善的翘曲特性。
具体地，电路板包括设置在绝缘层的上表面上的第一保护层和设置在绝缘层的下表面上的第二保护层。另外，绝缘层的上表面包括在垂直方向上与第一保护层重叠的第一上部区域和除第一上部区域外的第二上部区域。相应地，绝缘层的下表面包括与第二保护层垂直重叠的第一下部区域和除第一下部区域外的第二下部区域。此时，第二上部区域的至少一部分可以在垂直方向上与第二下部区域的至少一部分重叠。此外，第二上部区域是在绝缘层的上表面处与绝缘层的最外端相邻的边缘区域，并且第二下部区域是在绝缘层的下表面处与绝缘层的最外端相邻的边缘区域。因此，实施例可以减少由于绝缘层的边缘区域中的第一保护层和第二保护层的固化而引起的收缩，从而改善电路板的翘曲特性。
此外，在实施例中，绝缘层的第二下部区域包括与绝缘层的第一上部区域重叠的第2-1区域和除第2-1区域外的第2-2区域。即，与第一保护层的体积相比，实施例中的第二保护层的体积可以与第2-2区域的面积一样小。因此，由于第一保护层引起的绝缘层的第二上部区域中的固化收缩率可以大于由于第二保护层引起的绝缘层的第二下部区域中的固化收缩率。因此，实施例中的电路板可以由于由第一保护层引起的固化收缩而向上翘曲。此时，一般ETS结构中的电路板在对应于下部方向的哭泣方向上翘曲。因此，实施例可以抑制在哭泣方向上产生翘曲或者将电路板的翘曲方向转换到微笑方向，从而改善电路板的翘曲特性。
-第二实施例的电路板-
图7是示出根据第二实施例的电路板的视图，图8a和8b是用于说明图7的结构的图。
参考图7、8a和8b，根据第二实施例的电路板300A包括绝缘层310A、第一电路图案层320、第二电路图案层330、贯通电极340、第一保护层350和第二保护层360。
此时，在第二实施例的电路板300A中，除了绝缘层310A之外的部分与根据图3的第一实施例的电路板300基本相同，因此，下面将省略对相同配置的描述。
第二实施例的电路板300A的绝缘层310A的上表面310T可以包括在垂直方向上与第一保护层350重叠的第一上部区域RT1和除第一上部区域RT1之外的第二上部区域RT2。例如，绝缘层310A的上表面310T可以包括在垂直方向上与第一保护层350重叠的第一上部区域RT1。例如，绝缘层310A的上表面310T可以包括与第一保护层350的第一开口OR1垂直重叠的第二上部区域RT2。
例如，第二上部区域RT2可以是与绝缘层310A的上表面310T的最外端SL1和SL2相邻的边缘区域或外部区域。另外，第一上部区域RT1可以是绝缘层310A的上表面的除外第二上部区域RT2的中心区域。
同时，绝缘层310A的下表面310B可以包括与第二保护层360垂直重叠的第一下部区域RB1和除第一下部区域RB1之外的第二下部区域RB2。例如，绝缘层310A的下表面310B可以包括在垂直方向上与第二保护层360重叠的第一下部区域RB1。例如，绝缘层310A的下表面310B可以包括在垂直方向上与第二保护层360的第二开口OR2重叠的第二下部区域RB2。
此时，与第二下部区域RB2相比，第一下部区域RB1可以与绝缘层310A的最外端SL1和SL2相邻。例如，第二下部区域RB2可以是在绝缘层310A的下表面310B中与绝缘层310A的最外端SL1和SL2相邻的区域。这意味着第二保护层360的第二开口OR2与绝缘层310A的下表面310B中与绝缘层310A的最外端SL1和SL2相邻的区域垂直重叠。
另外，绝缘层310A的下表面310B的第二下部区域RB2可以包括与绝缘层310A的上表面310T的第一上部区域RT1重叠的第2-1下部区域RB2-1和除第2-1下部区域RB2-1外的第2-2下部区域RB2-2。另外，第2-2下部区域RB2-2可以比第2-1下部区域RB2-1更靠近绝缘层310A的最外端SL1和SL2。
例如，第二下部区域RB2-2可以与绝缘层310A的上表面310T的第二上部区域RT2垂直重叠。因此，实施例可以允许第二下部区域RB2具有比第一上部区域RT2大第2-1下部区域RB2-1的宽度。例如，第二保护层360的第二开口OR2可以具有比第一保护层350的第一开口OR1大第2-1下部区域RB2-1的宽度的宽度。
同时，可以在绝缘层310A的上表面处设置至少一个凹槽RP。例如，凹槽RP可以形成在绝缘层310A的上表面的第二上部区域RT2中。凹槽RP可以具有与第一电路图案层320对应的形状。
具体地，第二实施例可以允许在绝缘层310A的在垂直方向上与第一保护层350的第一开口OR1重叠的上表面处设置从其去除第一电路图案层320的凹槽RP。
例如，在形成第二实施例的电路板的第一电路图案层320的过程中，也可以在绝缘层310A的上表面上的第二上部区域RT2中形成第一电路图案层320的一部分。
另外，在最终制造电路板之后，第一保护层350不设置在第二上部区域RT2上，因此，设置在第二上部区域RT2中的第一电路图案层320可以不受第一保护层350保护。此时，如果第一电路图案层320设置在绝缘层310A的上表面的在垂直方向上不与第一保护层350重叠的第二上部区域RT2中，则在电路板组装过程期间可能发生诸如短路的电可靠性问题。
因此，第二实施例可以进一步进行蚀刻和去除设置在绝缘层310A的上表面310T的第二上部区域RT2中的第一电路图案层320的过程。因此，可以在第二上部区域RT2中形成其中去除第一电路图案层320的凹槽RP。
此时，凹槽RP的宽度可以与第一电路图案层320的宽度相同。另外，凹槽RP的深度可以与第一电路图案层320的厚度相同。例如，凹槽RP的下表面可以位于与第一电路图案层320的下表面相同的平面上。
下面将详细描述凹槽RP。
参考图8a和8b，在实施例中，在形成图6b的第一电路图案层320的过程中，可以形成在垂直方向上与单元区域UR和虚设区域DR重叠的虚设图案320D。
虚设图案320D可以用于提高在载体铜箔层CB2的下表面和第一电路图案层320的下表面上层叠绝缘层310的过程中的可靠性。例如，形成在载体铜箔层CB2的下表面上的第一电路图案层320的密度可以随着其接近虚设区域DR而减小。例如，第一电路图案层320可以不形成在与载体铜箔层CB2的下表面上的虚设区域DR相邻的单元区域UR中。因此，第一电路图案层320的高密度部分中的绝缘层310的叠层厚度可以与低密度部分中的绝缘层310的叠层厚度不同。另外，第一电路图案层320的低密度部分可以包括空隙，空隙是绝缘层310内的空的空间。另外，空隙可以充当降低绝缘层310的强度的因素并且可以充当降低绝缘层310的平坦度的因素。
因此，实施例可以进行制造电路板的过程，该电路板具有如上所述的形成在虚设区域DR和与虚设区域DR相邻的区域中的虚设图案320D。
此时，虚设图案320D形成在绝缘层的上表面的在垂直方向上不与第一保护层350重叠的第二上部区域RT2中。因此，可以在形成第一保护层350之后通过蚀刻去除虚设图案320D，从而保留为凹槽RP。
因此，包括在根据第二实施例的电路板中的凹槽RP可以表示在制造电路板的过程中从其去除形成在单元区域UR的边缘区域和虚设区域DR中的虚设图案320的部分。
凹槽RP的宽度可以与第一电路图案层320的宽度相同。例如，凹槽RP的宽度可以与第一电路图案层320的迹线的宽度相同。
可替换地，凹槽RP的宽度可以大于第一电路图案层320的宽度。为了进一步增加在层叠绝缘层的过程中形成虚设图案的区域中的层叠可靠性(例如，去除空隙并提高平坦度)，虚设图案320D的宽度可以大于第一电路图案层320的宽度。因此，实施例中的凹槽RP的宽度可以大于第一电路图案层320的宽度。例如，凹槽RP可以与第一电路图案层320具有高度差。
-第三实施例的电路板-
图9是示出根据第三实施例的电路板的视图。
参考图9，根据第三实施例的电路板300B包括绝缘层310、第一电路图案层320、第二电路图案层330、贯通电极340、第一保护层350B和第二保护层360。
此时，在第三实施例的电路板300B中，除了第一保护层350B之外的部分与根据图4的第一实施例的电路板300基本相同，因此，下面将省略对相同配置的描述。
第三实施例的电路板300B的第一保护层350B可以在垂直方向上与绝缘层310的上表面重叠。
因此，绝缘层310的上表面310T可以仅包括在垂直方向上与第一保护层350B重叠的第一上部区域RT1。
另外，绝缘层310的下表面310B可以包括与第二保护层360垂直重叠的第一下部区域RB1和除第一下部区域RB1之外的第二下部区域RB2。例如，绝缘层310A的下表面310B可以包括在垂直方向上与第二保护层360重叠的第一下部区域RB1。例如，绝缘层310A的下表面310B可以包括在垂直方向上与第二保护层360的第二开口OR2重叠的第二下部区域RB2。
此时，与第二下部区域RB2相比，第一下部区域RB1可以与绝缘层310A的最外端SL1和SL2相邻。例如，第二下部区域RB2可以是在绝缘层310的下表面310B中与绝缘层310的最外端SL1和SL2相邻的区域。这意味着第二保护层360的第二开口OR2可以与绝缘层310的下表面310B中的与绝缘层310的最外端SL1和SL2相邻的区域垂直重叠。
另外，绝缘层310的下表面310B的第二下部区域RB2可以与绝缘层310的上表面310T的第一上部区域RT1重叠。例如，绝缘层310的下表面310B的第二下部区域RB2可以与绝缘层310的上部区域RT1的第一上部区域RT1重叠。
即，第三实施例减小了第二保护层360的体积，同时保持第一保护层350B的体积与比较例中相同，从而改善了电路板的翘曲特性。
-第四实施例的电路板-
图10是示出根据第四实施例的电路板的视图。
参考图10，根据第四实施例的电路板300C包括绝缘层310、第一电路图案层320C、第二电路图案层330、贯通电极340、第一保护层350C和第二保护层360。
此时，在第四实施例的电路板300C中，除了第一电路图案层320C之外的部分与根据图8的第三实施例的电路板300B基本相同，因此，下面将省略对相同配置的描述。
第四实施例的电路板300C的第一电路图案层320C中的至少一个与绝缘层310的下表面310B的第二下部区域RB2垂直重叠。
此时，在第二实施例中，由于诸如短路的电可靠性问题，去除与绝缘层310的下表面310B的第二下部区域RT2垂直重叠的第一电路图案层320C，因此，电路板包括凹槽RP。
与此不同，第四实施例中的绝缘层310的上表面310T仅包括第一上部区域RT1，因此，绝缘层310的上表面310T的边缘区域也在垂直方向上与第一保护层350C重叠。
因此，第四实施例的第一电路图案层320C中的至少一个可以在垂直方向上与绝缘层310的下表面310B的第二下部区域RB2重叠。
此外，第一电路图案层320C中的至少一个可以在垂直方向上与绝缘层310的最外端SL1和SL2重叠。例如，第一电路图案层320C的至少一个侧表面可以位于与绝缘层310的最外端SL1和SL2相同的垂直线上。例如，第一电路图案层320C的至少一个侧表面可以暴露于绝缘层310的最外端SL1和SL2。
例如，如图8a和8b所示，在制造电路板的过程中，在单元区域UR和虚设区域DR中形成虚设图案320D。此时，如图7所示，如果在最终制造的电路板中的虚设图案320D上没有设置第一保护层，则通过蚀刻去除虚设图案320D以提供凹槽RP。
与此不同，如图10所示，如果虚设图案320D被第一保护层覆盖，则虚设图案320D可以不被去除，因此可以暴露于绝缘层310的最外边缘SL1和SL2。
实施例中的电路板可以具有改善的翘曲特性。
具体地，电路板包括设置在绝缘层的上表面上的第一保护层和设置在绝缘层的下表面上的第二保护层。另外，绝缘层的上表面包括在垂直方向上与第一保护层重叠的第一上部区域和除第一上部区域外的第二上部区域。相应地，绝缘层的下表面包括与第二保护层垂直重叠的第一下部区域和除第一下部区域外的第二下部区域。此时，第二上部区域的至少一部分可以在垂直方向上与第二下部区域的至少一部分重叠。此外，第二上部区域是在绝缘层的上表面处与绝缘层的最外端相邻的边缘区域，并且第二下部区域是在绝缘层的下表面处与绝缘层的最外端相邻的边缘区域。因此，实施例可以减少由于绝缘层的边缘区域中的第一保护层和第二保护层的固化而引起的收缩，从而改善电路板的翘曲特性。
此外，在实施例中，绝缘层的第二下部区域包括与绝缘层的第一上部区域重叠的第2-1区域和除第2-1区域外的第2-2区域。即，与第一保护层的体积相比，实施例中的第二保护层的体积可以与第2-2区域的面积一样小。因此，由于第一保护层引起的绝缘层的第二上部区域中的固化收缩率可以大于由于第二保护层引起的绝缘层的第二下部区域中的固化收缩率。因此，实施例中的电路板可以由于由第一保护层引起的固化收缩而向上翘曲。此时，一般ETS结构中的电路板在对应于下部方向的哭泣方向上翘曲。因此，实施例可以抑制在哭泣方向上产生翘曲或者将电路板的翘曲方向转换到微笑方向，从而改善电路板的翘曲特性。
另一方面，当具有本发明的上述特征的电路板用于IT设备或家用电器(诸如智能电话、服务器计算机、TV等)时，可以稳定地执行诸如信号传输或电源的功能。例如，当具有本发明特征的电路板执行半导体封装功能时，其可以用于安全地保护半导体芯片免受外部湿气或污染物的影响，或者可替换地，可以解决端子之间的漏电流、电短路和提供给半导体芯片的端子的电开路的问题。另外，当信号传输功能为主时，可以解决噪声问题。由此，具有本发明的上述特征的电路板可以保持IT设备或家用电器的稳定功能，使得应用本发明的整个产品和电路板可以实现彼此的功能统一或技术互锁。
当具有上述本发明特征的电路板用于诸如车辆的运输设备中时，可以解决传输到运输设备的信号失真的问题，或者可替换地，通过从外部安全地保护控制运输设备的半导体芯片并解决提供给半导体芯片的端子之间的漏电流或电短路或端子的电开路的问题，可以进一步改善运输设备的安全性。因此，应用本发明的运输设备和电路板可以实现彼此的功能完整性或技术互锁。此外，当具有本发明的上述特征的电路板用于诸如车辆的运输设备时，可以以高速传输车辆所需的高电流信号，从而提高运输设备的安全性。此外，即使在运输设备的各种驾驶环境中发生的意外情况下，电路板和包括电路板的半导体封装也可以正常操作，从而安全地保护驾驶员。
上述实施例中描述的特性、结构和效果包括在至少一个实施例中，但不限于一个实施例。此外，实施例所属领域的普通技术人员甚至可以相对于其他实施例组合或修改每个实施例中示出的特性、结构和效果等。因此，应当理解，与这种组合和这种修改相关的内容包括在实施例的范围内。
以上描述已经集中在实施例上，但是其仅仅是说明性的并且不限制实施例。实施例所属领域的技术人员可以理解，在不脱离实施例的基本特征的情况下，上面未示出的各种修改和应用是可能的。例如，可以修改和实现在实施例中特别表示的每个部件。另外，应当理解，与这些改变和应用相关的差异包括在所附权利要求中限定的实施例的范围内。
Claims (10)
1.一种电路板，包括：
绝缘层；
第一电路图案层，所述第一电路图案层设置在所述绝缘层上；
第一保护层，所述第一保护层设置在所述第一电路图案层上，并且具有比所述绝缘层的宽度窄的宽度；
第二电路图案层，所述第二电路图案层设置在所述绝缘层下方；以及
第二保护层，所述第二保护层设置在所述第二电路图案层下方，并且具有比所述绝缘层的宽度窄的宽度，
其中，所述绝缘层的第一表面包括在垂直方向上与所述第一保护层重叠的第一区域和除所述第一区域外的第二区域，
其中，所述绝缘层的与所述第一表面相反的第二表面包括在垂直方向上与所述第二保护层重叠的第三区域和除所述第三区域外的第四区域，并且
其中，所述第二区域的一部分在垂直方向上与所述第四区域的一部分重叠。
2.根据权利要求1所述的电路板，其中，所述第二区域是在所述绝缘层的第一表面处与所述绝缘层的最外端相邻的区域，以及
其中，所述第四区域是在所述绝缘层的所述第二表面处与所述绝缘层的最外端相邻的区域。
3.根据权利要求1所述的电路板，其中，所述第一区域是所述绝缘层的所述第一表面的中心区域，
其中，所述第二区域是所述绝缘层的所述第一表面的边缘区域，
其中，所述第三区域是所述绝缘层的所述第二表面的中心区域，以及
其中，所述第四区域是所述绝缘层的所述第二表面的边缘区域。
4.根据权利要求1至3中任一项所述的电路板，其中，所述第四区域包括在垂直方向上与所述第一区域重叠的第4-1区域和除所述第4-1区域外的第4-2区域。
5.根据权利要求4所述的电路板，其中，所述第二区域在垂直方向上与所述第4-2区域重叠。
6.根据权利要求1至3中任一项所述的电路板，其中，所述绝缘层的所述第二区域包括朝向所述绝缘层的所述第二表面凹陷的凹槽。
7.根据权利要求6所述的电路板，其中，所述凹槽的宽度与所述第一电路图案层的宽度相同。
8.根据权利要求1至3中任一项所述的电路板，其中，所述第一电路图案层的至少一部分埋入所述绝缘层中。
9.根据权利要求8所述的电路板，其中，所述第二电路图案层在所述绝缘层的所述第二表面下方突出。
10.根据权利要求8所述的电路板，其中，所述第一电路图案层的所述上表面的至少一部分在垂直方向上与所述第一保护层重叠，并且
其中，所述第一电路图案层的侧表面的至少一部分被所述绝缘层覆盖。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210101422A KR20230019650A (ko) | 2021-08-02 | 2021-08-02 | 회로기판 |
| KR10-2021-0101422 | 2021-08-02 | ||
| PCT/KR2022/011381 WO2023014039A1 (ko) | 2021-08-02 | 2022-08-02 | 회로 기판 및 이를 포함하는 반도체 패키지 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118056474A true CN118056474A (zh) | 2024-05-17 |
Family
ID=85156224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202280067148.XA Pending CN118056474A (zh) | 2021-08-02 | 2022-08-02 | 电路板和包括该电路板的半导体封装 |
Country Status (3)
| Country | Link |
|---|---|
| KR (1) | KR20230019650A (zh) |
| CN (1) | CN118056474A (zh) |
| WO (1) | WO2023014039A1 (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3548366B2 (ja) * | 1997-02-27 | 2004-07-28 | 京セラ株式会社 | セラミック回路基板 |
| JP2003007917A (ja) * | 2001-06-19 | 2003-01-10 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
| JP5144222B2 (ja) * | 2007-11-14 | 2013-02-13 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| JP2015204379A (ja) * | 2014-04-14 | 2015-11-16 | イビデン株式会社 | プリント配線板 |
| JP6691451B2 (ja) * | 2015-08-06 | 2020-04-28 | 新光電気工業株式会社 | 配線基板及びその製造方法と電子部品装置 |
-
2021
- 2021-08-02 KR KR1020210101422A patent/KR20230019650A/ko unknown
-
2022
- 2022-08-02 CN CN202280067148.XA patent/CN118056474A/zh active Pending
- 2022-08-02 WO PCT/KR2022/011381 patent/WO2023014039A1/ko unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023014039A1 (ko) | 2023-02-09 |
| KR20230019650A (ko) | 2023-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7882627B2 (en) | Method of manufacturing a multilayer wiring board | |
| KR19990006770A (ko) | 복합배선기판, 플렉시블기판, 반도체장치 및 복합배선기판의 제조방법 | |
| CN118056474A (zh) | 电路板和包括该电路板的半导体封装 | |
| EP4383956A1 (en) | Circuit board and semiconductor package comprising same | |
| KR20190023297A (ko) | 절연 필름 및 이를 구비한 회로 기판 | |
| KR20220080306A (ko) | 회로기판의 제조 방법 및 이에 의해 제조된 회로기판 | |
| KR20210070012A (ko) | 인쇄회로기판 및 이의 제조 방법 | |
| TW202322669A (zh) | 電路板及具有該電路板之半導體封裝 | |
| EP4380325A1 (en) | Circuit board and semiconductor package comprising same | |
| TW202333543A (zh) | 電路板及具有其之半導體封裝 | |
| KR20230080188A (ko) | 회로 기판 및 이를 포함하는 패키지 기판 | |
| CN118044343A (zh) | 电路板和包括该电路板半导体封装 | |
| KR20230128676A (ko) | 반도체 패키지 | |
| KR20230030995A (ko) | 회로 기판 및 이를 포함하는 패키지 기판 | |
| KR20230023492A (ko) | 회로기판 및 이를 포함하는 패키지 기판 | |
| KR20230065804A (ko) | 회로기판 및 이를 포함하는 패키지 기판 | |
| US20240021524A1 (en) | Semiconductor package | |
| KR20220149230A (ko) | 회로 기판 및 이를 포함하는 패키지 기판 | |
| KR20220148007A (ko) | 회로기판 및 이를 포함하는 패키지 기판 | |
| KR20230105265A (ko) | 회로 기판 및 이를 포함하는 반도체 패키지 | |
| KR20230149984A (ko) | 반도체 패키지 | |
| KR20230075580A (ko) | 회로기판 및 이를 포함하는 패키지 기판 | |
| KR20230082274A (ko) | 회로 기판, 반도체 패키지 및 이를 포함하는 안테나 장치 | |
| KR20230111542A (ko) | 반도체 패키지 | |
| KR20220154555A (ko) | 회로기판 및 이를 포함하는 패키지 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination |