CN118020390A - 电路板和包括该电路板的半导体封装 - Google Patents

电路板和包括该电路板的半导体封装 Download PDF

Info

Publication number
CN118020390A
CN118020390A CN202280061301.8A CN202280061301A CN118020390A CN 118020390 A CN118020390 A CN 118020390A CN 202280061301 A CN202280061301 A CN 202280061301A CN 118020390 A CN118020390 A CN 118020390A
Authority
CN
China
Prior art keywords
circuit board
layer
circuit pattern
disposed
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280061301.8A
Other languages
English (en)
Inventor
南一植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN118020390A publication Critical patent/CN118020390A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

根据实施例的电路板包括：绝缘层；第一电路图案，所述第一电路图案布置在所述绝缘层上；第一保护层，所述第一保护层布置在所述绝缘层上并包括与所述第一电路图案的上表面在竖向上重叠的开口；第一连接部，所述第一连接部布置在所述开口中；以及电极部，所述电极部布置在所述第一连接部上，其中，所述电极部的上表面的宽度小于所述第一保护层的所述开口的宽度。

Description

电路板和包括该电路板的半导体封装
技术领域
实施例涉及一种电路板，具体地，涉及一种能够提高焊盘与柱凸块(post bump)之间的粘附力的电路板以及包括该电路板的半导体封装。
背景技术
随着电子部件的小型化、轻量化以及集成化的加速，电路的线宽已经很小。特别地，随着半导体芯片的设计规则集成为纳米级，其上安装半导体芯片的封装基板或印刷电路板的电路线宽已经小到几微米或更小。
为了提高印刷电路板的电路集成度(即，减小电路线宽)，已经提出了各种方法。为了“防止在镀铜之后形成图案的蚀刻步骤中的电路线宽的损失”的目的，已经提出了半加成工艺(SAP)方法和改进的半加成工艺(MSAP)。
然后，行业中已经使用了用于将铜箔嵌入在绝缘层中以实现精细电路图案的嵌入式迹线基板(以下称为“ETS”)方法。在ETS方法中，不是在绝缘层的表面上形成铜箔电路，而是将铜箔电路以嵌入在绝缘层中的形式制造，因此不存在由于蚀刻而造成的电路损失，并且有利于使电路间距很小。
同时，这些电路板包括其上安装半导体器件或用于连接到外部电路板的电极部。该电极部可以称为金属柱。
此时，通过对布置在电路板的最上侧或最下侧的电路图案执行电解电镀来形成所述电极部。为此，用于所述电极部的电解电镀的种子层布置在所述电路图案和电极部之间。
然而，如上所述的传统电路板允许在形成所述种子层和形成所述电极部之后进行去除所述种子层的工艺，并且存在如下问题：电路板的保护层(例如，阻焊剂)被损坏或者保护层的表面被污染。
另外，由于如上所述的传统电路板的种子层是通过化学镀铜工艺形成的，因此与保护层的粘附力低，结果，存在所述种子层从电路板脱落的问题。
另外，如上所述的传统电路板具有其中所述电路图案和电极部通过种子层连接的结构，该种子层是化学镀层，因此，存在所述电极部与电路图案分离的问题。
发明内容
[技术问题]
实施例提供了一种具有新结构的电路板以及包括该电路板的封装基板。
另外，实施例提供了一种在电路图案和电极部之间具有提高的粘附力的电路板以及包括该电路板的封装基板。
另外，实施例提供了如下一种电路板以及包括该电路板的封装基板：该电路板能够减小电极部的宽度，从而减小多个电极部之间的间距。
所提出的实施例要解决的技术问题不限于上述技术问题，并且，从以下描述中提出的实施例所属领域的技术人员可以清楚地理解未提到的其它技术问题。
[技术方案]
根据实施例的电路板包括：绝缘层；第一电路图案，该第一电路图案布置在所述绝缘层上；第一保护层，该第一保护层布置在所述绝缘层上并包括与第一电路图案的上表面在竖向上重叠的开口；第一连接部，该第一连接部布置在所述开口中；以及电极部，该电极部布置在第一连接部上，并且其中，该电极部的上表面的宽度小于第一保护层的所述开口的宽度。
另外，所述第一连接部包括焊料。
另外，所述电极部与第一保护层在竖向上不重叠。
另外，所述第一连接部与第一保护层在竖向上不重叠。
另外，所述电极部的上表面的宽度与所述电极部的下表面的宽度相同。
此外，所述电路板还包括贯穿所述绝缘层的贯通部。
另外，第一连接部包括布置在第一电路图案的上表面与所述电极部的下表面之间的第一部分、以及从该第一部分向上延伸并布置在所述电极部的侧表面与第一保护层的所述开口的内壁之间的第二部分。
另外，第一连接部的第二部分不接触第一保护层的上表面。
另外，第一连接部的第二部分的最上端位于与第一保护层的上表面相同的平面上。
另外，第一连接部的第二部分的最上端被定位成低于第一保护层的上表面。
另外，所述电路板还包括第一模制层，该第一模制层布置在第一保护层上并覆盖所述电极部的侧表面，并且所述电极部贯穿该第一模制层。
另外，所述绝缘层包括多个绝缘层，并且第一电路图案在所述多个绝缘层的布置于最上侧处的最上侧绝缘层的上表面上突出，并且第二电路图案被嵌入在所述多个绝缘层的布置于最下侧处的最下侧绝缘层中。
同时，根据实施例的半导体封装包括：绝缘层；第一电路图案，该第一电路图案布置在所述绝缘层上并包括第一焊盘和第二焊盘；第一保护层，该第一保护层布置在所述绝缘层上，并包括与第一焊盘的上表面及第二焊盘的上表面在竖向上重叠的开口；第一连接部，该第一连接部布置在与所述开口在竖向上重叠的第一焊盘的上表面上；电极部，该电极部布置在第一连接部的上表面上，并且具有比第一保护层的所述开口的宽度小的宽度；第二连接部，该第二连接部布置在与所述开口在竖向上重叠的第二焊盘的上表面上；以及半导体器件，该半导体器件安装在第二连接部上。
另外，所述半导体封装包括第一模制层，该第一模制层布置在所述绝缘层上并覆盖电极部的侧表面，并且该第一模制层在与所述芯片在竖向上重叠的区域中包括空腔，并且该芯片布置在第一模制层的空腔内。
另外，所述半导体封装包括布置在第一模制层的空腔中并覆盖所述芯片的第二模制层。
另外，第一模制层和第二模制层包括不同的绝缘材料。
此外，所述半导体封装还包括：第二电路图案，该第二电路图案布置在所述绝缘层的下表面上；第二保护层，该第二保护层布置在所述绝缘层的下表面上，并包括与第二电路图案的下表面在竖向上重叠的开口；第三连接部，该第三连接部布置在与第二保护层的所述开口在竖向上重叠的第二电路图案的下表面上。
此外，所述半导体封装还包括：第四连接部，该第四连接部布置在所述电极部的上表面上；以及连接到该第四连接部的外部电路板。
[有利效果]
根据实施例的电路板包括电极部。电极部可以用作其上安装芯片的安装部分，或者用作附接到外部基板的附接部分。例如，电极部也可以被称为柱凸块。此时，电极部可以布置在第一电路图案上的一定高度处。而且，第一连接部布置在电极部和第一电路图案之间。此时，第一连接部是用于将电极部结合到第一电路图案的结合层。具体地，在比较例中的电路板中，电极部的种子层布置在第一电路图案和电极部之间。相比之下，本实施例具有在电极部的第一电路图案之间未布置电极部的种子层的结构。例如，实施例具有其中电极部和第一电路图案通过诸如焊膏的第一连接部互连的结构。因此，实施例可以通过用第一连接部代替所述种子层(它是比较例中的化学镀铜层)来提高电路板的物理可靠性和电气可靠性。例如，实施例允许使用与化学镀铜层相比具有更高金属密度的连接部来形成电极部，因此，可以防止连接部因外部冲击而损坏，从而提高了物理可靠性。例如，实施例允许使用与化学镀铜层相比具有与保护层的高粘附力的连接部来形成电极部，因此，可以解决连接部和电极部从电路板分离的问题，从而提高了物理可靠性或电气可靠性。例如，实施例可以允许省略比较例中的使用化学镀铜层形成电极部的工艺中所需的除胶渣工艺，因此，它可以解决除胶渣工艺中可能出现的诸如保护层的表面污染的问题。
同时，实施例的电极部由单独的电极基板形成，并利用连接部作为结合层而结合到第一电路板，因此，在形成电极部的宽度方面没有限制。例如，为了形成电极部，比较例必须根据保护层的开口的宽度来考虑干膜曝光和显影的宽度，因此，电极部的上表面的宽度被形成为大于下表面的宽度。相比之下，本实施例不具有与上述比较例中相同的限制，因此，可以使电极部的上表面和下表面的宽度相同。此外，在实施例中，电极部的上表面和下表面的宽度可以小于保护层的所述开口的宽度。因此，实施例可以减小多个电极部之间的间隔距离。由此，实施例可以提高电路板的电路集成度，并且可以进一步减小电路板在水平方向或竖直方向上的尺寸。
附图说明
图1是示出了比较例的电路板的图。
图2A是示出了根据第一实施例的半导体封装的截面图。
图2B是示出了根据第二实施例的半导体封装的截面图。
图2C是示出了根据第三实施例的半导体封装的截面图。
图2D是示出了根据第四实施例的半导体封装的截面图。
图2E是示出了根据第五实施例的半导体封装的截面图。
图2F是示出了根据第六实施例的半导体封装的截面图。
图2G是示出了根据第七实施例的半导体封装的截面图。
图3是示出了根据实施例的电路板的视图。
图4是根据第一实施例的图3的电极部的放大图。
图5是根据第二实施例的图3的电极部的放大图。
图6是示出了根据第一实施例的封装基板的视图。
图7是示出了根据第二实施例的封装基板的视图。
图8是示出了根据第三实施例的封装基板的视图。
图9至图22是用于按照工艺顺序来说明制造图3所示的电路板的方法的视图。
具体实施方式
在下文中，将参照附图来详细描述本公开的实施例。
然而，本公开的精神和范围不限于所描述的实施例的一部分，而是可以以各种其它形式来实现，并且，在本公开的精神和范围内，可以选择性地组合和替换这些实施例的一个或多个要素。
此外，除非另有明确定义和描述，否则本公开的实施例中使用的术语(包括技术术语和科学术语)可以解释为与本公开所属领域的普通技术人员通常理解的含义相同，并且，诸如常用词典中定义的术语可以解释为具有与它们在相关领域的上下文中的含义一致的含义。另外，本公开的实施例中使用的术语是用于描述实施例，并非旨在限制本公开。
在本说明书中，除非在短语中具体说明，否则单数形式也可以包含复数形式，并且当被描述为“A(以及)、B和C中的至少一个(或多个)”时，其可以包括可由A、B和C组合而成的所有组合中的至少一种。此外，在描述本公开的实施例的元件时，可以使用诸如“第一”、“第二”、A、B、(a)和(b)之类的术语。
这些术语仅用于将元件与其它元件区分开，并且这些术语不限于所述元件的本质、顺序或次序。另外，当一个元件被描述为与另一元件“连接”、“联接”或“接触”时，其不仅可以包括该元件与其它元件直接“连接”、“联接”或“接触”的情况，而且还包括该元件通过位于该元件和其它元件之间的另一个元件“连接”、“联接”或“接触”的情况。
此外，当被描述为形成或布置在每个元件的“上(上方)”或“下(下方)”时，“上(上方)”或“下(下方)”不仅可以包括两个元件彼此直接连接的情况，而且还包括在两个元件之间形成或布置有一个或多个其它元件的情况。此外，当被表述为在“上(上方)”或“下(下方)”时，其不仅可以包括基于一个元件的上方向，而且还包括下方向。
-比较例-
图1是示出了根据比较例的电路板的视图。
参照图1，比较例的电路板具有嵌入式迹线基板(ETS)结构。例如，比较例的电路板包括布置在最上侧和最下侧的第一最外层电路图案和第二最外层电路图案。另外，第一最外层电路图案和第二最外层电路图案之一具有其至少一部分被埋在绝缘层内的结构，而其它部分具有从绝缘层的表面突出的结构。
具体地，比较例的电路板包括绝缘层10。
另外，第一电路图案20布置在绝缘层10的上表面上。另外，第二电路图案30布置在绝缘层10的下表面上。
此时，绝缘层10可以具有单层结构，或者替代地，可以具有多个层。
而且，当绝缘层10具有多层结构时，第一电路图案20可以布置在具有多层结构的绝缘层当中的设于最上侧的那个绝缘层的上表面上。另外，当绝缘层10具有多层结构时，第二电路图案30可以布置在具有多个层的绝缘层当中的设于最下侧的那个绝缘层的下表面上。
此时，第一电路图案20可以具有在绝缘层10的上表面上突出的结构。替代地，第二电路图案30可以具有嵌入在绝缘层10中的结构。例如，第二电路图案30的侧表面的至少一部分可以被绝缘层10覆盖。
另外，比较例的电路板包括贯穿绝缘层10的贯通部25。贯通部25也可以称为贯穿绝缘层10的“过孔”或贯通电极。
贯通部25贯穿该绝缘层，因此，它可以具有将布置在绝缘层10的上表面上的第一电路图案20和布置在绝缘层10的下表面上的第二电路图案30电连接的结构。例如，贯通部25的上表面直接连接到第一电路图案20的下表面，并且贯通部25的下表面可以直接连接到第二电路图案30的上表面。
同时，比较例的电路板包括电极部50。电极部50可以在第一电路图案20的上表面上布置在一定高度处。
例如，比较例的电路板包括布置在绝缘层10的上表面上的第一保护层60和布置在绝缘层10的下表面上的第二保护层70。第二保护层60和第二保护层70可以是阻焊剂。
第一保护层60可以保护绝缘层10的上表面和第一电路图案20的上表面。另外，第二保护层70可以保护绝缘层10的下表面和第二电路图案30的的下表面。
第一保护层60可以包括与第一电路图案20的上表面在竖向上重叠的第一开口。例如，第一电路图案20可以包括第一焊盘。另外，第一保护层60可以包括与第一电路图案20的第一焊盘的上表面在竖向上重叠的第一开口。第一开口的宽度可以小于第一电路图案20的第一焊盘的宽度。因此，第一电路图案20的第一焊盘的上表面的至少一部分可以被第一保护层60覆盖。
对应地，第二保护层70包括与第二电路图案30的下表面在竖向上重叠的第二开口。
同时，电极部50布置在与第一保护层60的第一开口在竖向上重叠的第一电路图案20的上表面上。
此时，可以通过在第一电路图案20上执行电解电镀而将电极部50形成为具有一定高度。
为此，在电极部50和第一电路图案20之间布置有种子层40。种子层40可以是通过化学镀工艺形成的化学镀铜层。
另外，电极部50和第一电路图案20使用种子层40作为连接层而彼此物理和/或电连接。
同时，种子层40布置在与第一保护层60的第一开口在竖向上重叠的第一电路图案20的上表面上、第一保护层60的第一开口的内壁上以及第一保护层60的上表面上。
同时，该比较例的电路板具有电极部50的物理可靠性或电气可靠性低的问题。
电极部50必须具有一定高度且因此可通过化学镀来形成。因此，电极部50是通过电解电镀形成的，并且为此目的，用于电极部50的电解电镀的种子层被布置在电极部50和第一电路图案20之间。
此时，在第一保护层60已形成的状态下，在电极部50的电解电镀之前的种子层40分别布置在第一保护层60的整个上表面上、第一开口的内壁上以及第一电路图案20的上表面上。
然后，当使用种子层40进行的电极部50的电解电镀完成时，执行去除种子层40的一部分的工艺。例如，当电极部50的电解电镀完成时，执行以下工艺：去除种子层40的整个区域当中的不与电极部50在竖向上重叠的区域。
去除种子层40的工艺包括除胶渣(de-smear)工艺。
此时，当执行除胶渣工艺时，存在第一保护层60的上表面被除胶渣工艺中使用的溶液污染的问题。例如，当执行除胶渣工艺时，会发生白化现象：其中，第一保护层60的表面由于所述溶液而变白，并且这具有破坏电路板的美观的问题。
同时，如上所述的种子层40是通过化学镀形成的化学镀铜层。并且，化学镀铜层具有多孔结构。
此时，多孔结构具有低金属密度，结果，存在由于外部冲击或其它物理力而容易出现裂纹的问题。因此，在比较例中，由于外部冲击而在种子层40中出现裂纹，因此，损坏被传递到电极部50，结果，可能出现电极部50被破坏的耐久性问题。
另外，种子层40与由阻焊剂形成的第一保护层60具有低粘附力或结合力。因此，当形成电极部50时，存在种子层40从第一保护层60剥离的问题，因此，当电极部50与第一电路图案20分离时，可能出现物理可靠性和电气可靠性问题。
此外，比较例中的电极部50具有不同的上部宽度和下部宽度。例如，在比较例中，由于工艺上的限制，电极部50的上表面的宽度被形成为大于第一保护层60的第一开口的宽度。也就是说，为了电极部50的电解电镀，必须执行在种子层40上形成干膜(未示出)并由此在该干膜中形成与电极部50相对应的第二开口。此时，该干膜布置在形成有第一开口的第一保护层60上，因此，该干膜的第二开口的宽度大于第一保护层60的第一开口的宽度。因此，电极部50的上表面的宽度大于第一保护层60的第一开口的宽度，并且第一保护层60的上表面具有沿纵向或宽度方向延伸的形式(formation)。因此，在比较例的电路板中，电极部50的宽度的减小是有限度的，并且存在随着多个电极部之间的间距增大而电路集成度降低的问题。
因此，实施例使得可以解决上述比较例的电路板的问题。例如，实施例允许去除电极部的布置在第一电路图案和电极部之间的种子层。例如，实施例允许去除第一电路板和电极部之间的化学镀铜层。优选地，在实施例中，电极部的上表面的宽度小于第一保护层的第一开口的宽度。优选地，在实施例中，电极部的上表面的宽度等于电极部的下表面的宽度。
-电子设备-
在描述实施例之前，将简要描述本实施例的半导体封装所适用的电子设备。该电子设备包括主板(未示出)。该主板可以物理连接和/或电连接到各种部件。例如，该主板可以连接到实施例的半导体封装。各种半导体器件可以安装在该半导体封装上。
半导体器件可以包括有源器件和/或无源器件。有源器件可以是集成电路(IC)形式的半导体芯片，其中数百至数百万个器件被集成在一个芯片中。半导体器件可以是逻辑芯片、存储芯片等。逻辑芯片可以是中央处理器(CPU)、图形处理器(GPU)等。例如，逻辑芯片可以是应用处理器(AP)芯片，包括中央处理器(CPU)、图形处理器(GPU)、数字信号处理器、密码处理器、微处理器和微控制器中的至少一种，或者是模拟-数字转换器、专用IC(ASIC)等、或者是包括目前所列出的这些芯片的特定组合的芯片组。
存储器芯片可以是诸如HBM的堆栈存储器。存储器芯片还可以包括诸如易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存等的存储器芯片。
另一方面，实施例的半导体封装所适用的产品组可以是CSP(芯片级封装)、FC-CSP(倒装芯片-芯片级封装)、FC-BGA(倒装芯片球栅格阵列)、POP(层叠封装)和SIP(系统级封装)中的任一种，但其不限于此。
另外，电子设备可以是智能手机、个人数字助理、数字摄像机、数字静态相机、车辆、高性能服务器、网络系统、计算机、显示器、平板电脑、笔记本电脑、上网本、电视机、视频游戏机、智能手表、汽车等。然而，实施例不限于此，而是可以是除了这些以外的处理数据的任何其它电子设备。
在下文中，将描述根据实施例的包括电路板的半导体封装。实施例的半导体封装可以具有包括稍后描述的电路板的各种封装结构。
另外，一个实施例中的电路板可以是下面描述的第一电路板。
另外，另一实施例中的电路板可以是下面描述的第二电路板。
图2A是示出了根据第一实施例的半导体封装的截面图，图2B是示出了根据第二实施例的半导体封装的截面图，图2C是示出了根据第三实施例的半导体封装的截面图，图2D是示出了根据第四实施例的半导体封装的截面图，图2E是示出了根据第五实施例的半导体封装的截面图，图2F是示出了根据第六实施例的半导体封装的截面图，并且图2G是示出了根据第七实施例的半导体封装的截面图。
参照图2A，根据第一实施例的半导体封装可以包括第一电路板1100、第二电路板1200和半导体器件1300。
第一电路板1100可以意味着封装基板。
例如，第一电路板1100可以提供与至少一个外部基板联接的空间。该外部基板可以指联接到第一电路板1100的第二电路板1200。而且，该外部基板可以指被包括在与第一电路板1100的下部联接的电子设备中的主板。
而且，虽然图中未示出，但第一电路板1100可以提供安装至少一个半导体器件的空间。
第一电路板1100可以包括至少一个绝缘层、布置在所述至少一个绝缘层上的电极、以及贯穿所述至少一个绝缘层的贯通电极。
第二电路板1200可以布置在第一电路板1100上。
第二电路板1200可以是中介层(interposer)。例如，第二电路板1200可以提供安装至少一个半导体器件的空间。第二电路板1200可以连接到所述至少一个半导体器件1300。例如，第二电路板1200可以提供安装第一半导体器件1310和第二半导体器件1320的空间。第二电路板1200可以在电连接第一半导体器件1310和第二半导体器件1320的同时将第一和第二半导体器件1310、1320与第一电路板1100电连接。即，第二电路板1200可以发挥多个半导体器件之间的水平连接功能以及半导体器件与封装基板之间的竖直连接功能。
图2A示出了第一半导体器件1310和第二半导体器件1320布置在第二电路板1200上，但其不限于此。例如，可以在第二电路板1200上布置一个半导体器件，或者替代地，可以布置三个或更多个半导体器件。
第二电路板1200可以布置在至少一个半导体器件1300与第一电路板1100之间。
在一个实施例中，第二电路板1200可以是用作半导体器件的有源中介层。当第二电路板1200用作半导体器件时，实施例的半导体封装可以具有在第一电路板1100上的竖直堆叠结构并且用作多个逻辑芯片。“能够具有逻辑芯片的功能”可能意味着具有有源器件和无源器件的功能。与无源器件不同，在有源器件的情况下，电流特性和电压特性可能不是线性的，而在有源中介层的情况下，它可以具有有源器件的功能。另外，该有源中介层可以用作对应的逻辑芯片，并且发挥第一电路板1100与布置在该有源中介层的上部上的第二逻辑芯片之间的信号传输功能。
根据另一实施例，第二电路板1200可以是无源中介层。例如，第二电路板1200可以用作半导体器件1300和第一电路板1100之间的信号中继，并且可以具有诸如电阻器、电容器和电感器的无源器件功能。例如，由于5G、物联网(IOT)、提高的图像质量以及提高的通信速度，半导体器件1300的端子的数量逐渐增加。即，设置在半导体器件1300中的端子的数量增加，从而减小了端子的宽度或多个端子之间的间隔。在这种情况下，第一电路板1100可以连接到所述电子设备的主板。存在的问题是：为了使设置在第一电路板1100上的电极具有分别连接至半导体器件1300和所述主板的宽度和间隔，第一电路板1100的厚度增加或者第一电路板1100的层结构变得复杂。因此，在第一实施例中，第二电路板1200可以布置在第一电路板1100和半导体器件1300上。此外，第二电路板1200可以包括具有与半导体器件1300的端子相对应的精细宽度和间隔的电极。
半导体器件1300可以是应用处理器(AP)芯片，包括中央处理器(CPU)、图形处理器(GPU)、数字信号处理器、密码处理器、微处理器和微控制器中的至少一种，或是模拟-数字转换器、专用IC(ASIC)等、或者是包括目前列出的那些芯片的特定组合的芯片组。存储器芯片可以是诸如HBM的堆栈存储器。存储器芯片还可以包括诸如易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存等的存储器芯片。
同时，第一实施例的半导体封装可以包括连接部。
例如，该半导体封装可以包括布置在第一电路板1100和第二电路板1200之间的第一连接部1410。第一连接部1410可以将第二电路板1200电连接到第一电路板1100，同时将它们联接起来。
例如，该半导体封装可以包括布置在第二电路板1200和半导体器件1300之间的第二连接部1420。第二连接部1420可以将半导体器件1300电连接到第二电路板1200，同时将它们联接起来。
该半导体封装可以包括布置在第一电路板1100的下表面上的第三连接部1430。第三连接部1430可以将第一电路板1100电连接到主板，同时将它们联接起来。
此时，第一连接部1410、第二连接部1420和第三连接部1430可以通过使用引线结合、焊料结合和金属间直接结合中的至少一种结合方法而在多个部件之间电连接。也就是说，由于第一连接部1410、第二连接部1420和第三连接部1430具有电连接多个部件的功能，因此当使用金属间直接结合时，半导体封装的连接部可以理解为电连接部，而不是焊料或引线。
引线结合方法可以指使用诸如金(Au)的导线电连接多个部件。而且，焊料结合方法可以使用包含Sn、Ag和Cu中的至少一种的材料来电连接多个部件。另外，金属间直接结合方法可以指：在不存在焊料、引线、导电粘合剂等的情况下通过在多个部件之间施加热和压力进行再结晶，并且在多个部件之间直接结合。另外，金属间直接结合方法可以指通过第二连接部1420的结合方法。在这种情况下，第二连接部1420可以指通过再结晶在多个部件之间形成的金属层。
具体地，第一连接部1410、第二连接部1420和第三连接部1430可以通过热压(TC)结合方法将多个部件彼此结合。TC结合可以指通过向第一连接部1410、第二连接部1420和第三连接部1430施加热和压力来直接联接多个部件的方法。
在这种情况下，第一电路板1100和第二电路板1200中的至少一个可以包括设置在电极中的突起，第一连接部1410、第二连接部1420和第三连接部1430布置在所述电极上。该突起可以从第一电路板1100或第二电路板1200向外突出。
该突起可以称为在下文的电路板中描述的电极部。另外，该突起可以称为凸块。该突起也可以称为柱。该突起也可以称为凸柱。优选地，该突起可以指第二电路板1200的电极当中的、其上布置有用于与半导体器件1300联接的第二连接部1420的电极。也就是说，半导体器件1300的端子的间距变得更细，结果，在通过诸如焊料的导电粘合剂分别与半导体器件1300的多个端子连接的多个第二连接部1420之间可能发生短路。因此，实施例可以执行热压结合以减小第二连接部1420的体积。因此，实施例可以在第二电路板1200的其上布置第二连接部1420的电极中包括突起，以确保位置精度和防止在导电粘合剂(例如焊料)和突起之间形成的金属间化合物(IMC)扩散到所述中介层和/或电路板的防扩散能力。
同时，参照图2B，第二实施例的半导体封装与第一实施例的半导体封装的不同之处在于，连接构件1210布置在第二电路板1200上。连接构件1210可以称为桥基板(bridgesubstrate)。例如，连接构件1210可以包括再分布层。连接构件1210可以用于将多个半导体器件水平地彼此电连接。例如，半导体器件应具有的面积通常太大了，因此，连接构件1210可以包括再分布层。半导体封装和半导体器件在它们的电路图案的宽度和间距方面存在显著差异，因此，电路图案对于电连接的缓冲作用是必要的。该缓冲作用可以意味着具有在半导体封装的电路图案的宽度或间距与半导体器件的电路图案的宽度或间距之间的中间尺寸，并且所述再分布层可以具有充当缓冲器的功能。
在实施例中，连接构件1210可以是硅桥。即，连接构件1210可以包括硅基板和布置在该硅基板上的再分布层。
在另一实施例中，连接构件1210可以是有机桥。例如，连接构件1210可以包括有机材料。例如，连接构件1210可以包括含有机材料的有机基板来代替硅基板。
连接构件1210可以嵌入在第二电路板1200中，但其不限于此。例如，连接构件1210可以布置在第二电路板1200上而具有突出结构。
而且，第二电路板1200可以包括空腔，并且连接构件1210可以布置在第二电路板1200的该空腔中。
连接构件1210可以水平地连接布置在第二电路板1200上的多个半导体器件。
参照图2C，根据第三实施例的半导体封装可以包括第二电路板1200和半导体器件1300。在这种情况下，第三实施例的半导体封装可以具有与第二实施例的半导体封装相比第一电路板1100被去除的结构。
也就是说，第三实施例的第二电路板1200可以发挥中介层功能，同时用作封装基板。
布置在第二电路板1200的下表面上的第一连接部1410可以将第二电路板1200联接到电子设备的主板。
参照图2D，根据第四实施例的半导体封装可以包括第一电路板1100和半导体器件1300。
在这种情况下，第四实施例的半导体封装可以具有与第二实施例的半导体封装相比省略了第二电路板1200的结构。
也就是说，第四实施例的第一电路板1100可以用作半导体器件1300和主板之间的连接，同时用作封装基板。为此，第一电路板1100可以包括用于连接多个半导体器件的连接构件1110。连接构件1110可以是连接多个半导体器件的硅桥或有机材料桥。
参照图2E，与第四实施例的半导体封装相比，第五实施例的半导体封装还可以包括第三半导体器件1330。
为此，第四连接部1440可以布置在第一电路板1100的下表面上。
另外，第三半导体器件1330可以布置在第四连接部1400上。即，第五实施例的半导体封装可以具有半导体器件分别安装在上侧和下侧的结构。
在这种情况下，第三半导体器件1330可以具有在图2C的半导体封装中布置在第二电路板1200的下表面上的结构。
参照图2F，根据第六实施例的半导体封装可以包括第一电路板1100。第一半导体器件1310可以布置在第一电路板1100上。为此，第一连接部1410可以布置在第一电路板1100和第一半导体器件1310之间。
另外，第一电路板1100可以包括导电联接部分1450。导电联接部分1450还可以从第一电路板1100朝向第二半导体器件1320突出。导电联接部分1450可以称为凸块，或者替代地，也可以称为柱。导电联接部分1450可以布置成具有在设于第一电路板1100的最上侧的电极上突出的突出结构。
第二半导体器件1320可以布置在导电联接部分1450上。在这种情况下，第二半导体器件1320可以通过导电联接部分1450连接到第一电路板1100。此外，第二连接部1420可以布置在第一半导体器件1310和第二半导体器件1320上。
因此，第二半导体器件1320可以通过第二连接部1420电连接到第一半导体器件1310。
即，第二半导体器件1320可以通过导电联接部分1450连接到第一电路板1100，并且还可以通过第二连接部1420连接到第一半导体器件1310。
在这种情况下，第二半导体器件1320可以通过导电联接部分1450接收电源信号和/或电力。而且，第二半导体器件1320可以通过第二连接部1420向第一半导体器件1310发送通信信号以及从第一半导体器件1310接收通信信号。
根据第六实施例的半导体封装通过导电联接部分1450向第二半导体器件1320提供电源信号和/或电力，并且它可以提供足够的电力来驱动第二半导体器件1320或平稳地控制电源操作。
因此，实施例可以改善第二半导体器件1320的驱动特性。即，实施例可以解决提供给第二半导体器件1320的电力不足的问题。此外，在实施例中，第二半导体器件1320的电源信号、电力和通信信号中的至少一个可以通过导电联接部分1450和第二连接部1420经由不同的路径来提供。由此，实施例可以解决由于电源信号而导致通信信号丢失的问题。例如，实施例可以最小化电源信号的通信信号间的相互干扰。
同时，第六实施例中的第二半导体器件1320可以具有其中多个封装基板堆叠的POP(层叠封装)结构，并且可以布置在第一基板1100上。例如，第二半导体器件1320可以是包括存储器芯片的存储器封装。另外，该存储器封装可以联接在导电联接部分1450上。在这种情况下，该存储器封装可以不连接到第一半导体器件1310。
参照图2G，根据第七实施例的半导体封装可以包括第一电路板1100、第一连接部1410、第一连接部1410、半导体器件1300和第三连接部1430。
在这种情况下，第七实施例的半导体封装与第四实施例的半导体封装的不同之处在于，第一电路板1100包括多个基板层，而连接构件1110被去除。
第一电路板1100包括多个基板层。例如，第一电路板1100可以包括与封装基板相对应的第一基板层1100A和与连接构件相对应的第二基板层1100B。
换句话说，第七实施例的半导体封装可以包括第一基板层1100A和第二基板层1100B，其中，图2A所示的第一电路板(封装基板，1100)和第二电路板(中介层，1200)是一体形成的。第二基板层1100B的绝缘层的材料可以与第一基板层1100A的绝缘层的材料不同。例如，第二基板层1100B的绝缘层的材料可以包括光固化材料。例如，第二基底层1100B可以是光可成像电介质(PID)。另外，由于第二基板层1100B包括光固化材料，因此可以使电极小型化。因此，在第七实施例中，可以通过在第一基板层1100A上顺序地堆叠光固化材料的绝缘层并在光固化材料的绝缘层上形成小型化电极来形成第二基板层1100B。由此，第二电路板1100B可以是包括小型化电极的再分布层，并且具有水平地连接多个半导体器件1310和1320的功能。
-电路板-
在下文中，将描述实施例的电路板。
在描述实施例的电路板之前，下面描述的电路板可以指被包括在先前的半导体封装中的多个电路板中的任一个。
例如，在实施例中，下面描述的电路板可以指图2A至图2G的任一个中所示的第一电路板1100、第二电路板1200和连接构件(或桥基板，1110和1210)。
下面描述的电极部160可以指与第一电路板、第二电路板、连接构件和半导体器件中的任一个联接的导电联接部分或突起。
图3是示出了根据实施例的电路板的视图，图4是根据第一实施例的图3的电极部的放大图，图5是根据第二实施例的图3的电极部的放大图，图6是示出了根据第一实施例的封装基板的视图，图7是示出了根据第二实施例的封装基板的视图，并且图8是示出了根据第三实施例的封装基板的视图。
在下文在，将参照图3至图8详细描述实施例的电路板的电极部的结构，并且将详细描述包括该电极部的封装基板。该封装基板可以指图1A至图2G描述的半导体封装的一些部件。
实施例的电路板包括绝缘层110、第一电路图案120、第二电路图案130、贯通部140、连接部150、电极部160、第一保护层170、第二保护层180和第一模制层190。
此时，在图3中，电路板100被示出为具有基于绝缘层110的数量的一层结构，但电路板100不限于此。
例如，电路板100可以具有基于绝缘层110的数量的两层或更多层的多层结构。
在下文中，为了便于说明，电路板将被描述为具有基于绝缘层110的数量的一层结构。
同时，当绝缘层110具有多层结构时，图2中的绝缘层110可以表示多层结构的绝缘层当中的、布置在最上侧的最上侧绝缘层。
而且，当绝缘层110具有多层结构时，图2中的第一电路图案120可以表示布置在最上侧绝缘层上的最上侧电路图案。另外，当绝缘层110具有多层结构时，图2中的第二电路图案130可以表示布置在最下侧绝缘层的下表面上的最下侧电路图案。此时，实施例的电路板是通过ETS方法制造的。另外，第一电路图案120可以布置于在ETS方法中最后形成的最上侧绝缘层的表面处。例如，第一电路图案120可以指布置在不同层中的电路图案当中的最后形成的电路图案。此外，第二电路图案130可以嵌入在ETS方法中首先形成的最下侧绝缘层中。例如，第二电路图案130可以指布置在不同层中的电路图案当中的首先形成的电路图案。
即，该电路板包括绝缘层110。
绝缘层110具有至少一层的层结构。
绝缘层110可以包括预浸料(PPG，prepreg)。该预浸料可以通过以下方式来形成：用环氧树脂浸渍织物片(例如用玻璃丝编织的玻璃织物)形式的纤维层，然后执行热压缩。然而，实施例不限于此，构成绝缘层110的该预浸料可以包括用碳纤维丝编织的织物片形式的纤维层。
绝缘层110可以包括树脂和布置在该树脂中的强化纤维。该树脂可以是环氧树脂，但其不限于此。该树脂不特别限于环氧树脂，并且例如，分子中可以包含一个或多个环氧基，或者替代地，可以包括两个或更多环氧基，或者替代地，可以包括四个或更多环氧基。另外，绝缘层110的树脂可以包括萘基，例如可以是芳香胺类型，但其不限于此。例如，该树脂可以包括双酚A型环氧树脂、双酚F型环氧树脂、双酚S型环氧树脂、苯酚酚醛清漆型环氧树脂、烷基酚酚醛清漆型环氧树脂、联苯型环氧树脂、芳烷基型环氧树脂，二环戊二烯型环氧树脂、萘型环氧树脂、萘酚型环氧树脂、具有酚羟基的苯酚与芳香醛的缩合物环氧树脂、联苯芳烷基型环氧树脂、芴型环氧树脂、呫吨型环氧树脂、异氰脲酸三缩水甘油酯、橡胶改性环氧树脂、磷系环氧树脂等，以及萘系环氧树脂、双酚A型环氧树脂、苯酚酚醛清漆环氧树脂、甲酚酚醛清漆环氧树脂、橡胶改性环氧树脂和磷系环氧树脂等。另外，强化纤维可包括玻璃纤维、碳纤维、芳族聚酰胺纤维(例如芳族聚酰胺基有机材料)、尼龙、二氧化硅基无机材料或二氧化钛基无机材料。强化纤维可以布置在树脂中以在平面方向上彼此交叉。
同时，实施例可以使用玻璃纤维、碳纤维、芳族聚酰胺纤维(例如芳族聚酰胺基有机材料)、尼龙、二氧化硅基无机材料或二氧化钛基无机材料。
然而，实施例不限于此，并且绝缘层110可以包括其它绝缘材料。
例如，绝缘层110可以是刚性的或柔性的。例如，绝缘层110可以包括玻璃或塑料。具体地，绝缘层110可以包括化学钢化/半钢化玻璃(例如钠钙玻璃、铝硅酸盐玻璃等)、钢化或柔性塑料(例如聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、聚丙二醇(PPG)、聚碳酸酯(PC)等，或蓝宝石。例如，绝缘层110可以包括光学各向同性膜。例如，绝缘层110可以包括环烯烃共聚物(COC)、环烯烃聚合物(COP)、光学各向同性PC、光学各向同性聚甲基丙烯酸甲酯(PMMA)等。例如，绝缘层110可以由包含无机填料和绝缘树脂的材料形成。例如，绝缘层110可以使用诸如环氧树脂的热固性树脂或诸如聚酰亚胺的热塑性树脂，以及包含诸如二氧化硅和氧化铝等的无机填料的强化材料的树脂，具体地，ABF(Ajinomoto Build-up Film)、FR-4、BT(双马来酰亚胺三嗪)、PID(光成像介电树脂)、BT等。
绝缘层110可以具有在5μm至60μm的范围内的厚度。绝缘层110可以具有在10μm至50μm的范围内的厚度。例如，绝缘层110可以具有在12μm至40μm范围内的厚度。
如果绝缘层110的厚度小于5um，则电路板中包括的电路图案可能无法稳定地得到保护。如果绝缘层110的厚度超过60μm，则电路板的总厚度可能增大。另外，如果绝缘层110的厚度超过80μm，则电路图案或过孔的厚度相应增大，并且通过电路图案传输的信号的损耗可能相应增加。
此时，绝缘层110的厚度可以对应于布置在不同层中的电路图案之间在厚度方向上的距离。例如，绝缘层110的厚度可以指从第一电路图案120的下表面到第二电路图案130的上表面的竖直距离。例如，绝缘层110的厚度可以指贯穿绝缘层110的贯通部140的厚度。
电路图案布置在绝缘层110的表面上。
例如，第一电路图案120可以布置在绝缘层110的上表面上。例如，第二电路图案130可以布置在绝缘层110的下表面上。
在实施例中，可以使用嵌入式迹线基板(ETS)方法来制造电路板。因此，电路板中包括的多个电路图案中的至少一个可以具有ETS结构。这里，ETS结构可以指布置在最外层上的最外侧电路图案具有嵌入在最外侧绝缘层中的结构。即，ETS结构意味着在布置于电路板的最下侧的最下侧绝缘层的下表面处朝向上表面凹入地设置有空腔，并且布置在电路板的最下侧的电路图案具有布置在最下侧绝缘层的空腔中的结构。此时，实施例已被描述为具有其中布置在ETS结构的最下侧的电路图案被布置在所述空腔中的结构，但本发明不限于此。例如，根据电路板的布置方向(例如，图2中的电路板被颠倒)，布置在最上侧的电路图案可以具有布置在所述空腔中的结构。
例如，在布置于电路板的每一层上的电路图案当中，布置在至少一层上的电路图案可以具有嵌入在绝缘层中的结构。例如，在实施例中，布置在绝缘层110的下表面处的第二电路图案130可以具有ETS结构。另外，布置在绝缘层110的上表面上的第一电路图案130可以具有ETS结构。
第一电路图案120可以具有突出于绝缘层110的上表面上方的结构。
另外，第二电路图案130可以具有嵌入在绝缘层110中的结构。
例如，第二电路图案130的至少一些区域可以具有嵌入在绝缘层110中的结构。例如，第二电路图案130的整个区域可以具有嵌入在绝缘层110中的结构。
这里，第二电路图案130具有嵌入在绝缘层110中的结构的事实可以意味着第二电路图案130的侧表面的至少一部分被绝缘层110覆盖。
例如，第二电路图案130具有ETS结构的事实可以意味着第二电路图案130的下表面与绝缘层110的下表面在竖向上不重叠。同时，第二电路图案130的上表面可以被绝缘层110覆盖。
同时，第一电路图案120和第二电路图案130可以具有不同的层结构。
例如，第一电路图案120的层数可以不同于第二电路图案130的层数。例如，第一电路图案120的层数可以大于第二电路图案130的层数。
具体地，第二电路图案130是在ETS方法中首先形成的电路图案。因此，用于形成第二电路图案130的种子层可以最终被去除。因此，第二电路图案130可以具有不包括种子层的一层结构。
与此不同，第一电路图案120是在ETS方法中最后形成的电路图案。因此，用于形成第二电路图案130的种子层可以保留在电路板上。
例如，第一电路图案120可以包括第一金属层121和第二金属层122。
第一金属层121布置在绝缘层110的上表面上。并且，第二金属层122布置在第一金属层121的上表面上。第一金属层121可以指当绝缘层110被堆叠时布置在绝缘层110的上表面上的铜箔层(未示出)。替代地，第一金属层121可以是通过在绝缘层110的上表面上进行化学镀而形成的化学镀铜层的种子层。替代地，第一金属层121可以包括所述铜箔层和所述化学镀铜层的种子层二者。
第二金属层122布置在第一金属层121上。第二金属层122可以指通过使用第一金属层121作为种子层进行电解电镀而形成的电解电镀层。
第一电路图案120和第二电路图案130可以由选自以下项中的至少一种金属材料形成：金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)。另外，第一电路图案120和第二电路图案130可以由包括选自以下项中的至少一种金属材料的膏剂或焊膏形成：金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)、锌(Zn)，它们的结合力很优异。优选地，第一电路图案120和第二电路图案130可以由具有高导电率和相对低成本的铜(Cu)形成。
第一电路图案120和第二电路图案130可以具有在5μm至20μm的范围内的厚度。例如，第一电路图案120和第二电路图案130可以具有在6um至17um的范围内的厚度。第一电路图案120和第二电路图案130可以具有在7μm至16μm的范围内的厚度。如果第一电路图案120和第二电路图案130的厚度小于5μm，则电路图案的电阻增加，并且信号传输效率可能相应降低。例如，如果第一电路图案120和第二电路图案130的厚度小于5μm，则信号传输损耗可能增加。例如，如果第一电路图案120和第二电路图案130的厚度超过20um，则电路图案的线宽增加，因此，电路板的总体积可能增加。
实施例的电路板100包括贯通部140。
贯通部140贯穿被包括在该电路板中的绝缘层110，从而使得可以将布置在不同层处的电路图案电连接。
贯通部140可以电连接第一电路图案120和第二电路图案130。例如，贯通部140的上表面直接连接到至少一个第一电路图案120的下表面，并且贯通部140的下表面可以直接连接到至少一个第二电路图案130的上表面。
贯通部140可以具有其宽度从绝缘层110的上表面到绝缘层110的下表面逐渐增加的倾斜(slope)。
即，贯通部140是通过ETS方法制造的，并且是通过填充当在绝缘层110的下表面处进行激光工艺时形成的通孔的内部而形成的。因此，贯通部140可以具有梯形形状，其中上表面的宽度大于下表面的宽度。
在这种情况下，该通孔可以通过机械加工、激光加工和化学加工中的任一种来形成。当通过机械加工来形成该通孔时，它可以使用诸如铣削、钻孔、布线的方法来形成。当通过激光加工来形成该通孔时，它可以使用诸如UV或CO2激光的方法来形成。当通过化学加工来形成该通孔时，它可以使用含有氨基硅烷、酮等的化学品来形成。
同时，激光加工是一种将光能集中在表面以使材料的一部分熔化、蒸发而形成所需形状的切割方法，因此可以通过计算机程序容易地加工复杂的形状，甚至可以加工难以其它方法切割的复合材料。
另外，激光加工具有至少0.005mm的切割直径，并且具有宽范围的可能厚度。
作为激光加工钻头，优选使用YAG(钇铝石榴石)激光器、CO2激光器或紫外(UV)激光器。YAG激光器是可以加工铜箔层和绝缘层的激光器，而CO2激光器是只能加工绝缘层的激光器。
当形成所述通孔时，可以通过用导电材料填充所述通孔的内部来形成实施例的贯通部140。形成贯通部140的金属材料可以是选自铜(Cu)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)和钯(Pd)的任一种材料。另外，所述导电材料填充可以采用化学镀、电解电镀、丝网印刷、溅射、蒸发、喷墨和分配中的任一种或其组合。
同时，实施例的电路板包括第一保护层170和第二保护层180。
第一保护层170可以形成在电路板的最上侧绝缘层上。例如，当电路板具有基于绝缘层110的数量的多个层时，第一保护层170可以布置在所述多个绝缘层当中的最上侧绝缘层的上表面上。
第二保护层180可以布置在电路板的最下侧绝缘层下方。例如，当电路板具有基于绝缘层110的数量的多个层时，第二保护层180可以布置在所述多个绝缘层当中的最下侧绝缘层的下表面上。
替代地，当电路板具有单层结构时，第一保护层170可以布置在绝缘层110的上表面上，并且第二保护层180可以布置在绝缘层110的下表面下方。
第一保护层170和第二保护层180可以是阻焊剂，但其不限于此。
第一保护层170可以包括第一开口175。
第一开口175可以与第一电路图案120的上表面在竖向上重叠。例如，实施例的第一电路图案120可以包括多个焊盘。另外，电极部160可以布置在构成第一电路图案120的多个焊盘中的至少一个焊盘上。
另外，第一电路图案120可以与第一电路图案120的多个焊盘当中的、其上要布置电极部160的焊盘的上表面在竖向上重叠。
另外，第一保护层170的第一开口175可以与第一电路图案120的上表面的一部分在竖向上重叠。例如，第一电路图案120的上表面可以包括与第一保护层170的第一开口175在竖向上重叠的第一区域、以及不与第一开口175在竖向上重叠的第二区域。并且，第一区域可以指第一电路图案120的上表面的中心区域，而第二区域可以指第一电路图案120的上表面的外侧区域。
因此，第一保护层170的第一开口175的宽度W1可以小于第一电路图案120的上表面的宽度。然而，实施例不限于此，取决于第一保护层170的类型，第一保护层170可以暴露第一电路图案120的上表面的整个区域。
同时，对应地，布置在绝缘层110的下表面上的第二保护层180可以包括第二开口(未示出)。第二保护层180的第二开口可以与第二电路图案130的下表面在竖向上重叠。例如，第二电路图案130的下表面的至少一部分可以与第二保护层180的第二开口在竖向上重叠。
同时，实施例的电路板包括电极部160。电极部160可以布置在电路板的第一电路图案120当中的、与第一保护层170的第一开口175在竖向上重叠的第一电路图案的上表面上。
此时，连接部150可以布置在第一电路图案120的上表面与电极部160之间。
例如，电极部160可以使用连接部150作为连接层而连接到第一电路图案120。
连接部150可以是焊料层。例如，连接部150可以是焊膏。例如，连接部150可以在焊料中包含不同成分的材料。例如，构成连接部150的焊料可以由Sn-Cu、Sn-Pb和Sn-Ag-Cu中的至少一种组成。并且，构成连接部150的异质材料可以包括Al、Sb、Bi、Cu、Ni、In、Pb、Ag、Sn、Zn、Ga、Cd和Fe中的任一种。同时，实施例不限于此，并且连接部150可以由包含纯焊料的焊膏组成。
连接部150可以提供结合力。例如，连接部150可以允许电极部160结合到第一电路图案120的上表面。该结合可以意味着电极部160不是通过在连接部150上进行电解电镀而形成的，而是通过由连接部150提供的结合力附着到第一电路图案120的上表面。
即，在实施例中，电极部160不是通过在第一电路图案120上执行电解电镀工艺而形成的，而是通过执行结合工艺形成的。为此，电极部160设置在单独的基板(未示出)上，并且可以通过连接部150结合到第一电路图案120的上表面。
由此，实施例能够去除本质上被包括在电极部160和第一电路图案120之间的化学镀铜层的种子层。此时，化学镀铜层具有多孔结构并且具有与第一保护层170的粘附力低的问题。
相反，与化学镀铜层相比，连接部150具有优异的强度和耐久性，并且具有与第一保护层170的优异的粘附力。
因此，在实施例中，可以通过使用含有焊膏的连接部150将电极部160结合到第一电路图案120的上表面来提供最终的电路板。
同时，电极部160的上部宽度可以与电极部160的下部宽度相同。即，实施例的电极部160形成在单独的基板上，并且具有通过连接部150结合到第一电路图案120的上表面的结构。因此，可以在不考虑第一保护层170的第一开口175的宽度W1的情况下形成电极部160的宽度。
因此，实施例的电极部160的上表面和下表面的宽度W2可以相同，并且宽度W2可以小于第一保护层170的第一开口175的宽度W1。
由此，实施例可以允许电极部160的上表面和下表面的宽度W2具有相同的宽度，并且可以允许第一保护层170具有比第一开口175的宽度W1小的宽度。因而，电极部160的宽度可以细微化，并且因此，与比较例相比，可以减小多个电极部160之间的间隔。由此，实施例可以减小多个电极部160之间的间隔，从而与比较例相比提高了电路集成度，从而显著减小了电路板的尺寸。
同时，连接部150可以包括多个部分。
连接部150可以包括布置在第一电路图案120的上表面与电极部160的下表面之间的第一部分。
另外，连接部150可以包括布置在电极部160的侧表面与第一保护层170的第一开口175的侧壁之间的第二部分。
即，实施例可以在焊膏的连接部150被施加到与第一保护层170的第一开口175在竖向上重叠的第一电路图案120的上表面上的状态下进行接合电极部160的过程。
此时，电极部160的宽度W2小于第一保护层170的第一开口175的宽度W1。因此，通过在结合电极部160的过程中施加的压力，连接部150可以向上膨胀(例如，因为压力而膨胀)。因此，除了在第一电路图案120的上表面与电极部160的下表面之间的第一部分之外，连接部150还包括在电极部160的侧表面与第一保护层170的第一开口175的侧壁之间的第二部分。
此时，如图4所示，连接部150的最上端可以不高于第一保护层170的上表面。例如，连接部150的第二部分的最上端可以位于与第一保护层170的上表面相同的高度。
此时，连接部150的第二部分的最上端定位得高于第一保护层170的上表面的事实意味着：在结合或附接电极部160的过程期间，连接部150的至少一部分溢出到第一保护层170的第一开口175之外。另外，如果连接部150的至少一部分溢出到第一保护层170的第一开口175外部，则可能发生电气可靠性问题。例如，所述连接部的溢出到第一保护层170的第一开口175外部的至少一部分可能连接到相邻的电极部，结果，存在发生电短路的问题。
因此，连接部150的最上端可以位于与第一保护层170的上表面相同的高度处，例如，不高于第一保护层170的上表面。
替代地，如图5所示，连接部150的最上端150T可以定位成低于第一保护层170的上表面170T。
例如，第一保护层170的第一开口175的内壁可以包括与连接部150接触的第一内壁部分和除了第一内壁部分之外的第二内壁部分。另外，第二内壁部分可以不接触连接部150并且可以不接触电极部160。例如，第一保护层170的第一开口175可以包括未被连接部150和电极部160填充的部分170V。例如，第一开口175的部分170V在下面描述的第一模制层190形成之前可以被描述为气隙。
即，实施例中的第一保护层170的第一开口175没有通过连接部150和电极部160被完全填充。例如，连接部150和电极部160可以形成为填充第一保护层170的第一开口175的除了部分170V之外的区域。
由此，实施例可以进一步防止连接部150溢出到第一保护层170的第一开口175外部的问题，并且这可以解决诸如电路短路的电气可靠性问题。另外，实施例允许考虑到所述部分170V来设计电极部160的宽度。因此，可以进一步减小电极部160的宽度，因而可以减小多个相邻电极部之间的间隔。
由此，实施例的电极部160可以不与第一保护层170在竖向上重叠。例如，电极部160具有选择性地仅布置在第一保护层170的第一开口175内的结构。因此，电极部160不与第一保护层170在竖向上重叠，但可以与第一保护层170的第一开口175在竖向上重叠。
同样，连接部150可以不与第一保护层170在竖向上重叠。例如，连接部150可以具有选择性地仅布置在第一保护层170的第一开口175内的结构。因此，连接部150可以不与第一保护层170在竖向上重叠，但是可以与第一保护层170的第一开口175在竖向上重叠。
同时，实施例的该电路板包括第一模制层190。
第一模制层190可以布置在第一保护层170的上表面上。
第一模制层190布置在第一保护层170上且因此可以覆盖电极部160的侧表面。
例如，第一模制层190可以对电极部160进行模制成型。
电极部160可以通过第一模制层190被覆盖。
此时，电极部160可以穿过第一模制层190。例如，电极部160的上表面可以不低于第一模制层190的上表面。例如，电极部160的上表面可以定位在与第一模制层190的上表面相同的平面上。例如，电极部160的上表面可以定位成高于第一模制层190的上表面。
第一模制层190可以是EMC(环氧模塑料)，但其不限于此。
同时，在图4的结构中，第一模制层190可以具有与第一保护层170的上表面及连接部150的最上端接触的结构，同时具有包围电极部160的侧表面的结构。
另外，在图5的结构中，第一模制层190可以形成为填充第一保护层170的部分170V，同时具有包围电极部160的侧表面的结构。因此，第一模制层190的最下端可以定位得高于第一保护层170的上表面。
根据实施例的电路板包括电极部。该电极部可以用作其上安装芯片的安装部分，或者用作与外部基板附接的附接部分。例如，电极部也可以称为柱凸块。此时，电极部可以布置在第一电路图案上的一定高度处。而且，第一连接部布置在电极部和第一电路图案之间。此时，第一连接部是用于将电极部结合到第一电路图案的结合层。具体地，在比较例的电路板中，电极部的种子层布置在第一电路图案和电极部之间。相比之下，本实施例具有在电极部的第一电路图案之间未布置电极部的种子层的结构。例如，本实施例具有其中电极部和第一电路图案通过诸如焊膏的第一连接部互连的结构。因此，实施例可以通过用第一连接部代替种子层(它是比较例中的化学镀铜层)来提高电路板的物理可靠性和电气可靠性。例如，实施例允许使用与化学镀铜层相比具有更高金属密度的连接部来形成电极部，因此，可以防止连接部因外部冲击而损坏，从而提高了物理可靠性。例如，实施例允许使用与化学镀铜层相比具有与保护层的高粘附力的连接部来形成电极部，因此，可以解决连接部和电极部从电路板分离的问题，从而提高了物理可靠性或电气可靠性。例如，实施例可以允许省略比较例中的使用化学镀铜层形成电极部的工艺中所需的除胶渣工艺，因此，它可以解决除胶渣工艺中可能出现的诸如保护层的表面污染的问题。
同时，实施例的电极部由单独的电极基板形成，并利用连接部作为结合层而结合到第一电路板，因此，在形成电极部的宽度方面没有限制。例如，为了形成电极部，比较例必须根据保护层的开口的宽度来考虑干膜曝光和显影的宽度，因此，电极部的上表面的宽度被形成为大于下表面的宽度。相比之下，本实施例不具有与上述比较例中相同的限制，因此，可以使电极部的上表面和下表面的宽度相同。此外，在实施例中，电极部的上表面和下表面的宽度可以小于保护层的开口的宽度。因此，实施例可以减小多个电极部之间的间隔距离。由此，实施例可以提高电路板的电路集成度，并且可以进一步减小电路板在水平方向或竖直方向上的尺寸。
同时，在下文中，将描述根据实施例的封装基板。
根据电路板和安装在电路板上的芯片的类型，实施例的封装基板可以划分为各种类型。例如，封装基板包括图3所示的电路板，并且可以包括安装在电路板上的至少一个芯片。
例如，如图3所示的电路板提供了可以安装至少一个芯片的安装空间。在实施例的电路板上安装的芯片的数量可以是一个，替代地，可以是两个，并且替代地，可以是三个或更多。例如，一个处理器芯片可以安装在电路板上，并且替代地，至少两个执行不同功能的处理器芯片可以安装在电路板上。替代地，一个存储器芯片可以与一个处理器芯片一起安装。替代地，可以安装执行不同功能的至少两个处理器芯片和至少一个存储器芯片。
然而，实施例不限于此，并且，布置在电路板上的芯片可以包括至少一有源器件和/或至少一无源器件。例如，布置在实施例的电路板上的芯片可以是电子部件，其可以分为有源器件和无源器件。另外，有源器件是主动使用非线性部分的器件，而无源器件是指即使线性特性和非线性特性都存在也不使用非线性特性的器件。例如，有源器件可以包括晶体管、IC半导体芯片等，而无源器件可以包括电容器、电阻器和电感器。无源器件可以提高作为有源器件的半导体芯片的信号处理速度，或者可以执行滤波功能。
作为示例，布置在实施例的电路板上的芯片可以是驱动器IC芯片、二极管芯片、电源IC芯片、触摸传感器IC芯片、MLCC芯片、BGA芯片和芯片电容器中的任一种。
即，如图6所示的第一封装基板200可以具有仅安装在电路板的上部上的芯片。
例如，第一封装基板200可以是其上安装有第一半导体器件220的安装基板。
此时，第一封装基板200可以包括第一模制层190。另外，第一模制层190可以包括空腔。第一模制层190的空腔可以与第一保护层170的上部区域当中的要安装半导体器件的区域在竖向上重叠。
例如，第一模制层190的空腔可以与安装焊盘在竖向上重叠，包括在电路板中的第一电路图案120的第一半导体器件220将安装在该安装焊盘上。
另外，第一封装基板200可以包括布置在与第一模制层190的空腔在竖向上重叠的第一电路图案的上表面上的第二连接部210。第二连接部210可以具有六面体形状。例如，第二连接部210的横截面可以具有正方形形状。例如，第二连接部210可以具有球形形状。例如，第二连接部210的横截面可以包括圆形形状或半圆形形状。例如，第二连接部210的横截面可以包括部分圆形或整体圆形的形状。第二连接部210的横截面形状可以在一侧是平坦的并在另一侧是弯曲的。第二连接部210可以是焊球，但其不限于此。
实施例可以包括布置在第二连接部210上的第一半导体器件220。第一芯片220可以是处理器芯片，但其不限于此。例如，第一芯片220可以是选自中央处理器(例如CPU)、图形处理器(例如GPU)、数字信号处理器、密码处理器、微处理器或微控制器的应用处理器(AP)芯片。然而，实施例不限于此，并且第一芯片220可以是如上所述的存储器芯片，替代地，它可以是作为电子部件的有源器件，或者替代地，它可以是无源器件。同时，在图6中，仅示出了一个芯片安装在电路板的上部上，但实施例不限于此。例如，至少两个或更多个芯片可以安装在该电路板上。
同时，第一半导体器件220的端子225可以通过第二连接部210连接到与所述空腔在竖向上重叠的第一电路图案。
同时，当两个半导体器件安装在该电路板上时，这两个半导体器件可以在宽度方向或长度方向上彼此间隔开。
例如，第一半导体器件220可以包括彼此间隔开的第一-第一半导体器件和第一-第二半导体器件。另外，第一-第一半导体器件和第一-第二半导体器件可以在水平方向上彼此间隔开。此时，第一-第一半导体器件和第一-第二半导体器件之间的间隔可以是150μm或更小。例如，第一-第一半导体器件和第一-第二半导体器件之间的间隔可以是120μm或更小。例如，第一-第一半导体器件和第一-第二半导体器件之间的间隔可以是100μm或更小。
优选地，第一-第一半导体器件和第一-第二半导体器件之间的间隔可以在60μm至150μm的范围内。优选地，第一-第一半导体器件和第一-第二半导体器件之间的间隔可以在70μm至120μm的范围内。优选地，第一-第一半导体器件和第一-第二半导体器件之间的间隔可以在80μm至110μm的范围内。如果第一-第一半导体器件和第一-第二半导体器件之间的间隔小于60μm，则这两个半导体器件之间会发生相互干扰，结果，在第一-第一半导体器件或第一-第二半导体器件的操作中可能出现问题。
另外，如果第一-第一半导体器件和第一-第二半导体器件之间的间隔大于150um，则信号传输损耗可能随着第一-第一半导体器件和第一-第二半导体器件之间的距离的增加而增加。如果第一-第一半导体器件和第一-第二半导体器件之间的间隔大于150μm，则第一封装基板200的体积可能增加。
同时，第二模制层230可以布置在本实施例中的第一模制层190的所述空腔中。
第二模制层230可以填充第一模制层190的所述空腔并保护安装在所述空腔内的第一半导体器件220。
此时，第一模制层190和第二模制层230可以由不同的材料形成。例如，第一模制层190可以起到稳定地支撑电极部160的作用。例如，第二模制层230可以起到稳定地保护第一半导体器件220的作用，同时将从布置在所述空腔中的第一半导体器件220产生的热量散发到外部。
例如，第二模制层230可以具有低介电常数，以稳定地保护第一半导体器件220，同时增加第一半导体器件220的散热特性。例如，第二模制层230的介电常数(Dk)可以是0.2至10。例如，第二模制层230的介电常数(Dk)可以是0.5至8。例如，第二模制层230的介电常数(Dk)可以是0.8至5。因此，实施例允许第二模制层230具有低介电常数，从而改善对于从第一芯片220产生的热量的散热特性。
另外，在实施例中，第一模制层190和第二模制层230可以包括不同的材料。第一模制层190用于保护电极部160，而第二模制层230用于保护第一芯片220。
因此，第一模制层190和第二模制层230可以具有不同的强度。如上所述，在实施例中，第一模制层190和第二模制层230可以由不同的材料制成，从而稳定地保护电极部160和第一芯片220。
另外，实施例使用第一模制层190来防止在形成电极部160的同时执行的半导体器件安装过程期间对电极部160的损坏，并且这可以提高产品可靠性。
同时，实施例的第一封装基板200可以包括第三连接部240。第三连接部240可以与电路板的第二保护层180的第二开口在竖向上重叠。
例如，第三连接部240可以布置在与第二保护层180的第二开口在竖向上重叠的第二电路图案130的下表面上。
第三连接部240可以被形成用于结合目的，以将外部基板结合到该封装基板的下部。例如，第三连接部240可以是用于将封装基板200与外部设备的主板连接的结合层。
同时，参照图7，根据第二实施例的封装基板300可以具有安装在电路板的上部和下部上的半导体器件。
例如，在图6中，第一半导体器件仅安装在电路板的上部上，但在图7中，第一半导体器件安装在电路板的上部上，并且第二半导体器件安装在电路板的下部上。
为此，在图6所示的封装基板中，除第三连接部240以外的结构可以与图7中的封装基板基本上相同。因此，将仅描述与图6的封装基板不同的部分。
封装基板300可以包括安装在电路板的下部上的第二半导体器件340。
此时，第二半导体器件340可以与第一半导体器件220对应地通过布置在电路图案上的连接部直接安装，替代地，它可以通过如图7所示的单独的连接部件320来安装。
此时，连接部件320可以是通过在第二电路图案130的下表面上执行电解电镀而形成的电解电镀层。为此，连接部件320的种子层310可以形成在连接部件320和第二电路图案130之间。
此时，种子层310也是连接部件320的种子层和第二电路图案130的种子层。
具体地，该示例的电路板是通过ETS方法制造的。此时，种子层310是在ETS方法中形成第二电路图案130时使用的种子层。此时，在该实施例中，可以使用第二电路图案130的种子层来形成连接部件320。
同时，第四连接部330可以布置在连接部件320的下表面上。第四连接部330可以是焊球，但其不限于此。
第二半导体器件340可以通过第四连接部330安装在连接部件320下方。例如，第二半导体器件340的端子345可以通过第四连接部330电连接到连接部件320。
同时，实施例的封装基板可以包括第三模制层350，该第三模制层350布置在第二保护层180的下表面上并覆盖第二芯片340和连接部件320。此时，第三模制层350可以包括与第二模制层230相同的材料，但其不限于此。
同时，如图8所示，实施例的封装基板400还可以包括上基板420。
此时，第三实施例的封装基板400可以具有上基板420附接到第一实施例的封装基板200的结构，或者替代地，上基板420可以附接到第二实施例的封装基板300。
在附图中，为了便于说明，将描述上基板420布置在根据第二实施例的封装基板300上的结构。
第五连接部410可以布置在电路板的电极部160上。
此时，多个电极部形成在电路板上且彼此间隔开预定距离，并且第五连接部410可以形成在彼此间隔开的多个电极部中的每一个上。
另外，上基板420可以通过第五连接部410附接到电极部160。
上基板420可以是其上安装有存储器芯片的存储器基板，但其不限于此。例如，上基板420可以是连接到该封装基板的外部设备的主板。
-制造方法-
在下文中，将按照工艺顺序来描述制造根据实施例的图3所示的电路板的方法。
图9至图22是用于按照工艺顺序来说明制造图3所示的电路板的方法的视图。
参考图9，在实施例中，制备作为用于制造电路板的基础的载体板。例如，实施例的电路板是通过ETS方法制造的，因此，制备了作为用于通过ETS方法制造电路板的基础材料的载体板。
例如，实施例可以制备具有载体绝缘层CB1和布置在载体绝缘层CB1的至少一个表面上的载体金属层CB2的载体板。
此时，载体金属层CB2可以仅布置在载体绝缘层CB1的上表面和下表面之一上，或者替代地，可以布置在两个表面上。例如，载体金属层CB2仅布置在载体绝缘层CB1的一侧上，因此，可以仅在载体绝缘层CB1的一侧上执行用于制造电路板的ETS工艺。替代地，载体金属层CB2可以布置在载体绝缘层CB1的两侧上，因此，可以在载体板的两侧上同时执行用于制造电路板的ETS工艺。此时，当在载体板的两侧上同时执行ETS工艺时，可以同时制造两块电路板。
载体金属层CB2可以是通过在载体绝缘层CB1上进行化学镀而形成的化学镀层，但其不限于此。例如，载体绝缘层CB1和载体金属层CB2可以是覆铜板CCL。
同时，载体金属层CB2可以由多层组成。例如，如果载体板由CCL构成，则可以在CCL的铜箔层上执行化学镀或溅射，以额外形成镀层。此外，该镀层可使得载体板在电路板制造工艺完成之后能够容易地与电路板分离。
同时，可以在制备好的载体板的两侧上同时制造多个电路板。然而，在下文中，为了便于说明，将说明仅在载体板的一侧上进行电路板的制造。
接下来，如图10所示，在实施例中，在载体金属层CB2的上表面上形成第一干膜DF1。此时，第一干膜DF1可以包括开口区域。
例如，第一干膜DF1可以包括形成在载体金属层CB2的上表面上的开口区域，该开口区域与将形成第二电路图案130的区域在竖向上重叠。
当第一干膜DF1形成时，实施例可以进行通过使用载体金属层CB2作为种子层执行电解电镀来形成第二电路图案130的工艺，该第二电路图案130填充第一干膜DF1的所述开口区域。
同时，当用于形成第二电路图案130的电解电镀工艺完成时，可以执行去除第一干膜DF1的工艺。
接下来，如图11所示，实施例可以进行在载体金属层CB2和第二电路图案130上堆叠绝缘层110的工艺。
此时，尽管被堆叠的层在图中被示出为仅包括绝缘层110，但实施例不限于此。例如，铜箔层(未示出)可以布置在绝缘层110的上表面上，以保持层叠的绝缘层110的平坦度。
接下来，如图12所示，实施例可以进行形成贯穿绝缘层110的通孔VH的工艺。例如，在实施例中，可以在绝缘层110上执行激光加工工艺以形成贯穿绝缘层110的通孔VH。通孔VH可以具有其宽度朝着绝缘层110的下表面逐渐减小的倾斜。
接下来，如图13所示，实施例可以进行形成填充该通孔(VH)的贯通部140、以及布置在绝缘层110的上表面上的第一电路图案120的工艺。
为此，实施例可以进行在绝缘层110的上表面上和通孔VH的内壁上形成第一金属层121的工艺。此时，虽然第一金属层121在图中被示出为仅形成在绝缘层110的上表面的一部分上，但第一金属层121实际上还将形成在通孔VH的内壁上。
之后，在实施例中，当第一金属层121形成时，实施例可以进行通过使用第一金属层121作为种子层执行电解电镀来形成填充该通孔VH的贯通部140、以及突出到绝缘层110的上表面上方的第一电路图案120的工艺。
接下来，如图14所示，实施例可以进行去除所述载体板的工艺。
为此，实施例可以进行如下工艺：将载体绝缘层CB1从载体板分离并去除，然后相应地蚀刻并去除载体金属层CB2。
接下来，实施例可以进行形成第一保护层170和第二保护层180的工艺，如图15所示。
为此，实施例可以在绝缘层110的上表面上和第一电路图案120的上表面上形成第一保护层170。而且，在实施例中，当第一保护层170形成时，可以在第一电路图案120的上表面的、与将要布置电极部160的区域在竖向上重叠的区域中形成第一开口。例如，第一保护层170的第一开口可以与第一电路图案120的其上将要布置电极部160的上表面在竖向上重叠。
另外，在实施例中，第二保护层180可以形成在绝缘层110的下表面上和第二电路图案130的下表面上。并且，实施例可以在第二保护层180中形成第二开口。该第二开口可以与第二电路图案130的下表面的至少一部分在竖向上重叠。
同时，当通过上述工艺完成电路板的制造时，实施例可以进行用于制造包括电极部160的电极基板的工艺。
为此目的，实施例可以制备作为用于制造电极基板的基础的基板层。
具体地，如图16所示，实施例可以制备包括第二绝缘层500和布置在第二绝缘层500上的铜箔层510的材料。第二绝缘层500和铜箔层510的层叠结构可以是CCL，但其不限于此。例如，铜箔层510可以是通过在第二绝缘层500上执行化学镀而形成的化学镀层。
接下来，如图17所示，实施例可以在铜箔层510上形成第二干膜DF2。此时，第二干膜DF2可以包括开口区域。例如，第二干膜DF2可以包括与铜箔层510的上表面上的将形成电极部160的区域在竖向上重叠的开口区域。
接下来，当在第二干膜DF2中形成了开口区域时，实施例可以进行使用铜箔层510作为种子层来电解电镀的工艺，以形成填充第二干膜DF2的该开口区域的电极部160。
接下来，实施例可以进行在所制造的电路板上形成第一连接部150的工艺，如图18所示。例如，第一连接部150可以布置在与第一保护层170的第一开口在竖向上重叠的第一电路图案120的上表面上。
接下来，在实施例中，如图19所示，可以通过在竖直对齐处于倒立状态的其上形成有电极部160的电极基板的状态下、按压电极部160和第一连接部150来执行将电极部160结合到第一连接部150上的工艺。
此时，第一连接部150在电极部160被结合之前具有薄膜形状，但在电极部160被结合之后可以因为压力而膨胀。例如，第一连接部150可以包括与电极部160的下表面接触的第一部分、以及通过对电极部160加压而与电极部160的侧表面接触的第二部分。
接下来，在实施例中，如图20所示，当完成电极部160的结合时，实施例可以进行形成第一模制层190的工艺，用于将包括电极部160的电极基板模制成型在电路板上。
接下来，如图21所示，实施例可以进行通过磨削来去除第一模制层190的一部分、电极基板的第二绝缘层500和铜箔层510的工艺。例如，在实施例中，可以使用磨床600执行磨削工艺以露出电极部160的上表面。由此，如图22所示，电极部160的上表面可以定位在与第一模制层190的上表面相同的平面上。例如，电极部160可以贯穿第一模制层190。
根据实施例的电路板包括电极部。电极部可以用作其上安装芯片的安装部分，或者用作附接到外部基板的附接部分。例如，电极部也可以被称为柱凸块。此时，电极部可以布置在第一电路图案上的一定高度处。而且，第一连接部布置在电极部和第一电路图案之间。此时，第一连接部是用于将电极部结合到第一电路图案的结合层。具体地，在比较例中的电路板中，电极部的种子层布置在第一电路图案和电极部之间。相比之下，本实施例具有在电极部的第一电路图案之间未布置电极部的种子层的结构。例如，实施例具有电极部和第一电路图案通过诸如焊膏的第一连接部互连的结构。因此，实施例可以通过用第一连接部代替种子层(它是比较例中的化学镀铜层)来提高电路板的物理可靠性和电气可靠性。例如，实施例允许使用与化学镀铜层相比具有更高金属密度的连接部来形成电极部，因此，可以防止连接部因外部冲击而损坏，从而提高了物理可靠性。例如，实施例允许使用与化学镀铜层相比具有与保护层的高粘附力的连接部来形成电极部，因此，可以解决连接部和电极部从电路板分离的问题，从而提高了物理可靠性或电气可靠性。例如，实施例可以允许省略比较例中的使用化学镀铜层形成电极部的工艺中所需的除胶渣工艺，因此，它可以解决除胶渣工艺中可能出现的诸如保护层的表面污染的问题。
同时，实施例的电极部由单独的电极基板形成，并利用连接部作为结合层而结合到第一电路板，因此，在形成电极部的宽度方面没有限制。例如，为了形成电极部，比较例必须根据保护层的开口的宽度来考虑干膜曝光和显影的宽度，因此，电极部的上表面的宽度被形成为大于下表面的宽度。相比之下，本实施例不具有与上述比较例中相同的限制，因此，可以使电极部的上表面和下表面的宽度相同。此外，在实施例中，电极部的上表面和下表面的宽度可以小于保护层的开口的宽度。因此，实施例可以减小多个电极部之间的间隔距离。由此，实施例可以提高电路板的电路集成度，并且可以进一步减小电路板在水平方向或竖直方向上的尺寸。
上述实施例中描述的特征、结构和效果被包括在至少一个实施例中，但不限于一个实施例。此外，每个实施例中示出的特征、结构和效果等甚至可以由实施例所属领域的技术人员相对于其他实施例进行组合或修改。因此，应当理解，与这样的组合和这样的修改相关的内容被包括在实施例的范围内。
上面的描述集中于实施例，但其仅是说明性的，并非限制实施例。实施例所属领域的技术人员可以理解，在不脱离实施例的本质特征的情况下，上面未示出的各种修改和应用都是可能的。例如，可以对实施例中具体表示的每个部件进行变型和实施。另外，应当理解，与这样的修改和应用相关的差异被包括在所附权利要求书中限定的实施例的范围内。

Claims (10)

1.一种电路板，包括：
绝缘层；
第一电路图案，所述第一电路图案布置在所述绝缘层上；
第一保护层，所述第一保护层布置在所述绝缘层上并包括与所述第一电路图案的上表面在竖向上重叠的开口；
第一连接部，所述第一连接部布置在所述开口中；以及
电极部，所述电极部布置在所述第一连接部上，
其中，所述电极部的上表面的宽度小于所述第一保护层的所述开口的宽度。
2.根据权利要求1所述的电路板，其中，所述第一连接部包括焊料。
3.根据权利要求1所述的电路板，其中，所述电极部不与所述第一保护层在竖向上重叠。
4.根据权利要求1所述的电路板，其中，所述第一连接部不与所述第一保护层在竖向上重叠。
5.根据权利要求1至4中的任一项所述的电路板，其中，所述电极部的上表面的宽度与所述电极部的下表面的宽度相同。
6.根据权利要求1至4中的任一项所述的电路板，还包括：
贯通部，所述贯通部贯穿所述绝缘层。
7.根据权利要求1至4中的任一项所述的电路板，其中，所述第一连接部包括：
第一部分，所述第一部分布置在所述第一电路图案的上表面与所述电极部的下表面之间，以及
第二部分，所述第二部分从所述第一部分向上延伸，并布置在所述电极部的侧表面与所述第一保护层的所述开口的内壁之间。
8.根据权利要求7所述的电路板，其中，所述第一连接部的所述第二部分不接触所述第一保护层的上表面。
9.根据权利要求7所述的电路板，其中，所述第一连接部的所述第二部分的最上端位于与所述第一保护层的上表面相同的平面上。
10.根据权利要求7所述的电路板，其中，所述第一连接部的所述第二部分的最上端被定位成低于所述第一保护层的上表面。
CN202280061301.8A 2021-08-26 2022-08-26 电路板和包括该电路板的半导体封装 Pending CN118020390A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2021-0113329 2021-08-26
KR1020210113329A KR20230030995A (ko) 2021-08-26 2021-08-26 회로 기판 및 이를 포함하는 패키지 기판
PCT/KR2022/012827 WO2023027554A1 (ko) 2021-08-26 2022-08-26 회로 기판 및 이를 포함하는 반도체 패키지

Publications (1)

Publication Number Publication Date
CN118020390A true CN118020390A (zh) 2024-05-10

Family

ID=85323328

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280061301.8A Pending CN118020390A (zh) 2021-08-26 2022-08-26 电路板和包括该电路板的半导体封装

Country Status (5)

Country Link
US (1) US20240290710A1 (zh)
EP (1) EP4395475A1 (zh)
KR (1) KR20230030995A (zh)
CN (1) CN118020390A (zh)
WO (1) WO2023027554A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3789452B2 (ja) * 2003-11-21 2006-06-21 松下電器産業株式会社 半導体装置およびその実装方法
KR101278426B1 (ko) * 2010-09-02 2013-06-24 삼성전기주식회사 반도체 패키지 기판의 제조방법
KR101241649B1 (ko) * 2011-06-10 2013-03-11 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
KR101228904B1 (ko) * 2011-10-12 2013-02-01 아페리오(주) 마이크로 볼을 이용한 범프 제조방법
KR20170090024A (ko) * 2016-01-27 2017-08-07 에스케이하이닉스 주식회사 상호 접속 부재를 포함하는 반도체 패키지

Also Published As

Publication number Publication date
EP4395475A1 (en) 2024-07-03
WO2023027554A1 (ko) 2023-03-02
US20240290710A1 (en) 2024-08-29
KR20230030995A (ko) 2023-03-07

Similar Documents

Publication Publication Date Title
JP4055717B2 (ja) 半導体装置およびその製造方法
JP5326281B2 (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
US7705446B2 (en) Package structure having semiconductor chip embedded therein and method for fabricating the same
US7624501B2 (en) Method of manufacturing multilayer wiring board
KR101905893B1 (ko) 복수의 유전층을 포함하는 임베디드 패키지 및 제조 방법
US8096049B2 (en) Method of manufacturing a multilayer wiring board
US20140063768A1 (en) Electronic component incorporated substrate and method for manufacturing electronic component incorporated substrate
US7619317B2 (en) Carrier structure for semiconductor chip and method for manufacturing the same
WO2008111546A2 (en) Semiconductor device having semiconductor structure bodies on upper and lower surfaces thereof, and method of manufacturing the same
US20240055340A1 (en) Printed circuit board and package substrate including same
US8026448B2 (en) Multilayer wiring board and method of manufacturing the same
KR20210024870A (ko) 인쇄회로기판 및 이를 포함하는 패키지 기판
CN114451072B (zh) 印刷电路板
EP4395475A1 (en) Circuit board and semiconductor package comprising same
KR20220148007A (ko) 회로기판 및 이를 포함하는 패키지 기판
CN108305864B (zh) 端子
KR101305570B1 (ko) 인쇄회로기판의 제조 방법
KR20210024849A (ko) 인쇄회로기판 및 이의 제조 방법
EP4380325A1 (en) Circuit board and semiconductor package comprising same
US20240349419A1 (en) Circuit board and semiconductor package comprising same
US20240339413A1 (en) Circuit board and semiconductor package comprising same
US20240021524A1 (en) Semiconductor package
CN118044343A (zh) 电路板和包括该电路板半导体封装
US20240250010A1 (en) Semiconductor package
KR20230128676A (ko) 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination