JP3789452B2 - 半導体装置およびその実装方法 - Google Patents

Description

本発明は、半導体基板の電極パッド上に、突起電極を介して配線基板を実装する半導体装置およびその実装方法に関するものである。

近年、ノートパソコンや液晶型ＴＶの普及により液晶パネルの需要も大きく伸びている。その液晶パネルを動作させるための半導体装置の需要もまた同様に大きく伸び、さらにノートパソコンなど普及価格化のために液晶パネルや半導体装置のコストダウンの要求も強くなっている。テープ基板上に半導体基板を実装する方法として、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）やＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）実装なども、安価で安定して作製できる実装形態として要求されている。

そのＣＯＦ実装などの接合形態として、たとえば突起電極を有する配線基板と半導体装置とを接合する実装形態が特許文献１に提案されている。これは図１１に示すように、その半導体装置は、半導体基板２１上に絶縁膜２２を介して電極パッド２３が形成され、電極パッド２３の表面にバリアメタル２５が被着形成されている。また絶縁膜２２上にはパッシベーション膜２４が形成されており、このパッシベーション膜２４は電極パッド２３（バリアメタル２５）の周辺部を覆うように形成されている。さらに電極パッド２３上にバリアメタル２５を介して突起電極２６が形成されている。このような構造であるため、電極パッド２３の表面積よりも突起電極２６の接合面積が小さく形成されていた。
特開２００３−１２４２４６号

しかしながら、上記従来構成によれば、突起電極２６を有する配線基板を、電極パッド２３を有する半導体基板２１に接合する場合、突起電極２６は電極パッド２３上のパッシベーション膜２４の開口部よりも小さくしなければならないため、実装時に実装精度が要求されるとともに、突起電極２６と電極パッド２３との接合部で接合不良が発生しやすいという問題があった。

突起電極２６の接合不良は、半導体基板２１の電極パッド２３がその周辺部をパッシベーション膜２４によって覆われているため、覆っているパッシベーション膜２４と電極パッド２３の表面に、パッシベーション膜２４の厚み分の段差が生じてしまう。この段差が突起電極２６形成済みの配線基板を接合する際に接合不良を発生させている。従来ではこの解決策として、突起電極２６のサイズを電極パッド２３上のパッシベーション膜２４の開口部よりも小さくするなどの対応がなされていたが、この方法では、突起電極２６を必要以上に小さくしなければならず、安定した実装や高実装精度を確保できる技術が必要であった。

本発明は上記問題点を解決する半導体装置およびその実装方法を提供することを目的とする。

本発明に係る半導体装置は、電極パッドを有する半導体基板と、突起電極を有する配線基板とを具備し、前記半導体基板の電極パッドに前記配線基板の突起電極を接合して実装した半導体実装装置において、前記半導体基板に、少なくとも前記電極パッドの接続面全面が露出する開放領域を有するパッシベーション膜を形成したものである。

また半導体装置の実装方法は、半導体基板の電極パッドに、配線基板の突起電極を接合して実装するに際し、前記半導体基板の表面にパッシベーション膜を形成し、前記パッシベーション膜に開放領域を形成して少なくとも前記電極パッドの接続面全面を露出させたものである。

上記構成によれば、パッシベーション膜の電極パッド上の被覆部をなくし、開放領域により電極パッドの表面全面を露出させることで、パッシベーション膜による従来の段差を解消して電極パッドの表面を平坦にすることができ、突起電極の電極パッドへの接合性および接続安定性を向上させることができる。また突起電極の接合面を十分に大きくすることができるので、接続精度をさらに向上させることができる。

［実施の形態１］
本発明に係る半導体装置の実施の形態１を図１および図２を参照して説明する。図１は半導体装置を示す断面図、図２（ａ）〜（ｃ）は半導体装置の実装方法の説明図である。

図１，図２に示すように、半導体基板１はパッシベーション膜（表面保護膜）３で覆われており、半導体基板１上に形成された電極パッド４は、パッシベーション膜３で覆われておらず、電極パッド４に対応してパッシベーション膜３に開放領域２が形成されている。また電極パッド４上に、基板７の配線６に突起電極５を有する配線基板８が突起電極５を介して接合されている。

図２（ａ）に示すように、半導体基板１上に、ＣＶＤ法などを用いて例えば６０μｍ×８０μｍサイズで厚み１１００ｎｍの電極パッド４が形成されている。また半導体基板１の上面には、前記電極パッド４を覆わないように、かつ電極パッド４より薄い、厚み約１０００ｎｍのパッシベーション膜３が、たとえばＣＶＤ法などを用いて形成されている。このパッシベーション膜３の材質は、たとえばシリコンナイトライドからなり、好ましくは電極パッド４の外周部から２０μｍだけ離れて開放領域２が形成されているが、開放領域２は電極パッド４とパッシベーション膜３との距離ｄは、０〜１００μｍの範囲であればよい。

ここで電極パッド４とパッシベーション膜３との距離ｄを０として、電極パッド４とパッシベーション膜３とが互いに接していても、段部が形成されなければ同様の作用効果を奏することができる。また距離ｄが１００μｍを越えると、半導体基板１への耐湿性が低下するという問題があるからである。ここでパッシベーション膜３における開放領域２の形成方法は、たとえばＣＶＤ法であれば、全面に膜を形成した後マスキングしてドライエッチングする方法などがある。また電極パッド４として使用される材料としては、アルミニウム、銅、銀、金、タングステン、チタン、スズ、鉛、ニッケルを主成分とする材料から構成されていることが望ましく、またアルミニウム材の表面に金メッキなどを施すことにより接合性を向上させることもできる。

また電極パッド４下の半導体基板１には、トランジスタ、抵抗、キャパシタ、ダイオードや配線等が複数素子設けられていてもよい。さらに半導体基板１の電極パッド４との接合部が平坦面であるため、電極パッド４の下への接合時の応力を分散させることができ、電極パッド４下に配線やトランジスタが配置された場合でも応力を小さくできる。

次に図２（ｂ）に示すように、パッシベーション膜３に覆われていない電極パッド４に、基板７上の配線６に突起電極５が設けられた配線基板８を接続する。ここで基板７及び配線６については、一般的なガラスエポキシ基板、ポリイミド基板、セラミック基板などが適当である。配線材料としては、銅、ニッケル、スズ、鉛、銀、金等を成分とするものがよい。また突起電極５はメッキ法、印刷法やエッチング法などにより形成され、材料としては、アルミニウム、銅、銀、金、タングステン、チタン、スズ、鉛を主成分とする材料から構成されていることが望ましい。

また突起電極５の接合面のサイズとしては、図示するように、電極パッド４の表面積より十分に大きく形成しているが、図３に示すように、電極パッド４の表面積より少し小さくてもよい。ここで突起電極５の接合面のサイズが小さい場合は接合時の加圧量などを小さくできる利点がある。

図２（ｃ）に示すように、パッシベーション膜３に覆われていない電極パッド４に突起電極５を接合する方法としては、加熱による方法、加圧による方法、超音波による方法やそれらを組み合わせた方法により接合する方法などが用いられる。これらの方法により、電極パッド４を覆わないようにパッシベーション膜３が形成されている半導体基板１に、突起電極５を有する配線基板８が実装された実装体を形成できる。

上記構成によれば、半導体基板１上の電極パッド４の表面の外周部分を覆わないように、パッシベーション膜３が形成されているので、電極パッド４の表面に段差が形成されることがなく、これにより突起電極５を有する配線基板８との接合を安定して実施することができる。

なお、突起電極５の接合面のサイズとしては、図示するように、電極パッド４の表面積より十分に大きく形成しているが、図３の変形例１に示すように、突起電極５の接合面のサイズを電極パッド４の表面積より小さくしてもよい。ここで突起電極５の接合面のサイズが小さい場合は接合時の加圧量などを小さくできる利点がある。

また図４は、変形例２を示す断面図で、電極パッド４の下にシリコン窒化層１１を形成することにより耐吸湿性を向上できる。
さらに図５は、変形例３を示す断面図で、電極パッド４の下にパッシベーション膜３の下まで及ぶように形成された金属層１２を形成することで耐吸湿性を向上できる。ここで金属層１２としては、アルミニウム、チタン、タングステン、銅、金、ニッケル等を主成分とする材料が適当である。
［実施の形態２］

本発明に係る半導体装置の実施の形態２を図６および図７を参照して説明する。図６は本発明の実施形態における半導体装置を示す断面図、図７（ａ）〜（ｃ）はその実装方法を説明する説明図である。また実施の形態１と同一部材には同一符号を付して説明を省略する。

図７（ａ）に示すように、実施の形態１と同様に半導体基板１上パッシベーション膜３に覆われていない電極パッド４を形成する。
図７（ｂ）（ｃ）に示すように、次にパッシベーション膜３に覆われていない電極パッド４に、基板７上の配線６に突起電極５を有する配線基板８を接続する。この時、パッシベーション膜３の表面に突起電極５の表面（接続面）が接するように接続して、接触部９を形成する。これにより、電極パッド４がパッシベーション膜３と突起電極５との当接により塞がれて密閉され、電極パッド４を腐食などから保護することが可能となる。

上記実施の形態２によれば、半導体基板１の電極パッド４上の外周部分を覆わないようにパッシベーション膜３の開放領域２が大きく形成されているため、従来のように電極パッド４上にパッシベーション膜３による段差が形成されず、突起電極５を有する配線基板８との接合を安定して実施することができる。また突起電極５の接続面がパッシベーション膜３の開放領域２の周縁に当接された接触部９が形成され、電極パッド４とその空間部が密閉されて保護されるので、電極パッド４の腐食等の不具合を減少させることが可能となる。

なお、図８のように、電極パッド４の外周部から所定距離（たとえば２０μｍ）だけ離れてパッシベーション膜３の開放領域２を形成しておき、突起電極５を加圧加熱などして電極パッド４に圧接し接続することで、突起電極５の接合面が電極パッド４の表面に没入して陥没部１３を形成し、突起電極５の陥没部１３を外周部分が半導体基板１の表面に接することで、突起電極５により電極パッド４全体を覆った状態で突起電極５と電極パッド４とを接合することができ、接続性能が向上されるとともに、電極パッド４が密閉されて腐食等の不具合が未然に防止される。
［実施の形態３］

本発明に係る半導体装置の実施の形態３を図９および図１０を参照して説明する。図９は同半導体装置を示す断面図、図１０（ａ）〜（ｃ）はその実装方法を説明する説明図である。また実施の形態１と同一部材には同一符号を付して説明を省略する。

図１０（ａ）に示すように、実施の形態１と同様に半導体基板１上パッシベーション膜３に覆われていない電極パッド４を形成する。
図１０（ｂ）（ｃ）に示すように、次にパッシベーション膜３に覆われていない電極パッド４に、基板７上の配線６に突起電極５を有する配線基板を接続する。

前記突起電極５の電極パッド４との接続面には、凹み部１０が形成されており、前記電極パッド４と相対した位置に凹み部１０が形成されることで、突起電極５の凹み部１０と電極パッド４とが整合性よく実装される。電極パッド４と凹み部１０とのサイズは、凹み部１０が幾分大きい方が望ましい。

上記実施の形態３によれば、突起電極５に凹み部１０を形成したので、半導体基板１の電極パッド４と突起電極５の接合時に、位置合わせ性がよく、精度のよい実装が可能となる。

またパッシベーション膜３が半導体基板１の電極パッド４上の外周部分を覆わないように開放領域２が大きく形成されているため、従来のように電極パッド４上に段差が形成されず、突起電極５を有する配線基板８との接合性能が向上され、実装を安定して実施することができる。

本発明に係る半導体装置の実施の形態１を示し、半導体装置の断面図である。 （ａ）〜（ｃ）はそれぞれ同半導体装置の実装方法の手順を示す断面図である。 同半導体装置の変形例１を示す断面図である。 同半導体装置の変形例２を示す断面図である。 同半導体装置の変形例３を示す断面図である。 本発明に係る半導体装置の実施の形態２を示し、半導体装置の断面図である。 （ａ）〜（ｃ）はそれぞれ同半導体装置の実装方法の手順を示す断面図である。 同半導体装置の変形例を示す断面図である。 本発明に係る半導体装置の実施の形態３を示し、半導体装置の断面図である。 （ａ）〜（ｃ）はそれぞれ同半導体装置の実装方法の手順を示す断面図である。 従来の半導体装置を示す断面図である。

符号の説明

１ 半導体基板
２ 開放領域
３ パッシベーション膜
４ 電極パッド
５ 突起電極
６ 配線
７ 基板
８ 配線基板
９ 接触部
１０ 凹み部
１１ シリコン窒化層
１２ 金属層
１３ 陥没部

Claims (11)

1. 電極パッドを有する半導体基板と、突起電極を有する配線基板とを具備し、前記半導体基板の電極パッドに前記配線基板の突起電極を接合して実装した半導体実装装置において、
   前記半導体基板に、少なくとも前記電極パッドの表面全面が露出する開放領域を有するパッシベーション膜を備え、
   前記電極パッドが前記パッシベーション膜の表面より突出して形成され、
   前記突起電極の接続面の大きさが前記電極パッドの表面を含む前記開放領域の大きさよりも大きい
   ことを特徴とする半導体装置。
2. 電極パッドを有する半導体基板と、突起電極を有する配線基板とを具備し、前記半導体基板の電極パッドに前記配線基板の突起電極を接合して実装した半導体実装装置において、
   前記半導体基板に、前記電極パッドの表面全面が露出し、前記電極パッドと接するパッシベーション膜を備え、
   前記電極パッドが前記パッシベーション膜の表面より突出して形成され、
   前記突起電極の接続面の大きさが前記電極パッドの表面を含む前記開放領域の大きさよりも大きい
   ことを特徴とする半導体装置。
3. 電極パッドを有する半導体基板と、突起電極を有する配線基板とを具備し、前記半導体基板の電極パッドに前記配線基板の突起電極を接合して実装した半導体実装装置において、
   前記半導体基板に、少なくとも前記電極パッドの表面全面が露出する開放領域を有するパッシベーション膜を備え、
   前記電極パッドに接合された前記突起電極の外周部が、前記突起電極の接続面が前記電極パッドの接続面より大きく、かつ前記開放領域内の大きさに形成された
   ことを特徴とする半導体装置。
4. 突起電極の接合面に、電極パッドが嵌合される凹み部が形成された
   ことを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
5. 突起電極の凹み部のサイズは、電極パッドのサイズより大きい
   ことを特徴とする請求項４に記載の半導体装置。
6. 半導体基板の電極パッドの下にシリコン窒化層を形成した
   ことを特徴とする請求項１乃至５の何れかに記載の半導体装置。
7. 半導体基板の電極パッドの下から前記パッシベーション膜の下に及ぶ金属層を形成した
   ことを特徴とする請求項１乃至６の何れかに記載の半導体装置。
8. 半導体基板の電極パッドに、配線基板の突起電極を接合して実装するに際し、
   前記半導体基板の表面に前記電極パッドより薄いパッシベーション膜を形成し、
   前記パッシベーション膜に開放領域を形成して少なくとも前記電極パッドの表面全面を露出させ、
   突起電極の接合面を電極パッドの表面積より大きく形成しておき、
   前記突起電極を電極パッドに接合するとともに、前記突起電極の接合面の外周部をパッシベーション膜の開放領域の周囲に当接させて電極パッドを密閉した
   ことを特徴とする半導体装置の実装方法。
9. 半導体基板の電極パッドに、配線基板の突起電極を接合して実装するに際し、
   前記半導体基板の表面に前記電極パッドに接し、前記電極パッドより薄いパッシベーション膜を形成し、前記電極パッドの表面全面を露出させ、
   突起電極の接合面を電極パッドの表面積より大きく形成しておき、
   前記突起電極を電極パッドに接合するとともに、前記突起電極の接合面の外周部をパッシベーション膜の周囲に当接させて電極パッドを密閉した
   ことを特徴とする半導体装置の実装方法。
10. 半導体基板の電極パッドに、配線基板の突起電極を接合して実装するに際し、
    前記半導体基板の表面に前記電極パッドより薄いパッシベーション膜を形成し、
    前記パッシベーション膜に開放領域を形成して少なくとも前記電極パッドの表面全面を露出させ、
    突起電極の接合面を電極パッドの表面積より大きく、かつ前記開放領域内の大きさに形成しておき、
    前記突起電極を電極パッドに接合する
    ことを特徴とする半導体装置の実装方法。
11. 突起電極の接合面を電極パッドの表面積より大きく形成するとともに、突起電極の接続面に凹み部を形成しておき、
    突起電極が電極パッドに接合される時に、前記凹み部を電極パッドに嵌合させる
    ことを特徴とする請求項８乃至１０の何れかに記載の半導体装置の実装方法。

Images