KR20220141661A - 회로기판 및 이를 포함하는 패키지 기판 - Google Patents

회로기판 및 이를 포함하는 패키지 기판 Download PDF

Info

Publication number
KR20220141661A
KR20220141661A KR1020210048042A KR20210048042A KR20220141661A KR 20220141661 A KR20220141661 A KR 20220141661A KR 1020210048042 A KR1020210048042 A KR 1020210048042A KR 20210048042 A KR20210048042 A KR 20210048042A KR 20220141661 A KR20220141661 A KR 20220141661A
Authority
KR
South Korea
Prior art keywords
layer
disposed
pad
chip
redistribution
Prior art date
Application number
KR1020210048042A
Other languages
English (en)
Inventor
강태규
이동건
정원석
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020210048042A priority Critical patent/KR20220141661A/ko
Publication of KR20220141661A publication Critical patent/KR20220141661A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

실시 예에 따른 회로 기판은 캐비티를 포함하는 제1 기판층; 상기 제1 기판층의 상기 캐비티 내에 배치되는 브릿지 기판; 및 상기 제1 기판층 및 상기 브릿지 기판 상에 배치되는 제2 기판층을 포함하고, 상기 제1 기판층은, 상기 캐비티를 포함하는 제1 절연층; 상기 제1 절연층에 배치되는 제1 회로 패턴; 및 상기 제1 절연층을 관통하며 상기 제1 회로 패턴과 연결되는 제1 비아를 포함하고, 상기 제2 기판층은, 상기 제1 절연층 상에 배치되는 제2 절연층; 상기 제2 절연층에 배치되는 제2 회로 패턴; 및 상기 제2 절연층을 관통하며 상기 제2 회로 패턴과 연결되는 제2 비아를 포함하고, 상기 제1 절연층은 유리 섬유를 포함하고, 상기 제2 절연층은 유리 섬유를 포함하지 않으며, 상기 제2 절연층은, 상기 제1 절연층의 상기 캐비티 내에 배치되어, 상기 브릿지 기판을 몰딩한다.

Description

회로기판 및 이를 포함하는 패키지 기판{CIRCUIT BOARD AND PACKAGE SUBSTRATE HAVING THE SAME}
실시 예는 회로 기판 및 이를 포함하는 패키지 기판에 관한 것이다.
전기/전자 제품의 고성능화가 진행됨에 따라, 한정된 크기의 기판에 더 많은 수의 패키지를 부착하기 위한 기술들이 제안 및 연구되고 있다. 다만, 일반적인 패키지는 하나의 반도체 칩이 탑재되는 것을 기본으로 하기 때문에, 원하는 성능을 얻는데 한계가 있다.
일반적인 패키지 기판은 프로세서 칩이 배치된 프로세서 패키지와, 메모리 칩이 부착된 메모리 패키지가 하나로 연결된 형태를 가진다. 이러한 패키지 기판은 프로세서 칩과 메모리 칩을 하나의 통합 패키지로 제조함으로써, 칩의 실장 면적을 줄이고, 짧은 패스를 통해 고속 신호이 가능한 장점이 있다.
이러한 장점으로 인해, 상기와 같은 패키지 기판은 모바일 기기 등에 많이 적용되고 있다.
한편, 최근 들어 모바일 기기와 같은 전자기기의 고사양화, HBM(High Bandwidth Memory) 채용 등으로, 패키지의 사이즈가 커지고 있으며, 이에 따른 인터포져를 포함한 패키지 기판이 주로 사용되고 있다. 이때, 상기 인터포져는 실리콘 기판으로 구성된다.
그러나, 실리콘 기판과 같은 인터포져의 경우, 인터포져를 제조하기 위한 재료적인 비용이 클 뿐만 아니라, TSV(Through Silicon Via) 형성이 복잡하고 비용도 크다는 문제점이 있다.
또한, 종래에는 패키지 기판으로 실리콘계 인터커넥트 브리지를 포함하는 기판이 사용되고 있다. 다만, 실리콘계 인터커넥트 브리지의 경우, 브리지의 실리콘 재료와 기판의 올가닉 재료 간의 CTE(Coefficient of Thermal Expansion) 미스매치에 의한 신뢰성 이슈가 존재하며, 파워 인테그리티(Power Integrity) 특성이 저하되는 문제가 있다.
실시 예에서는 새로운 구조의 회로 기판 및 이를 포함하는 패키지 기판을 제공할 수 있도록 한다.
또한, 실시 예에서는 다수의 프로세서 칩이 나란하게(side-by-side) 실장될 수 있는 회로 기판 및 이를 포함하는 패키지 기판을 제공할 수 있도록 한다.
또한, 실시 예에서는 다수의 프로세서 칩과 함께 메모리 칩이 나란하게 실장될 수 있는 회로 기판 및 이를 포함하는 패키지 기판을 제공할 수 있도록 한다.
제안되는 실시 예에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
실시 예에 따른 회로 기판은 기판층; 상기 기판층 상에 배치된 포스트 범프; 및 상기 기판층 상에 배치되고, 상기 포스트 범프와 이격된 재배선층을 포함하고, 상기 기판층은, 복수의 절연층; 및 상기 복수의 절연층 중 최상측 절연층의 상면에 배치된 제1 회로 패턴;을 포함하고, 상기 재배선층은, 복수의 재배선 절연층과, 상기 복수의 재배선 절연층 중 최하측 재배선 절연층의 하면에 배치된 제1 패드층과, 상기 복수의 재배선 절연층 중 최상측 재배선 절연층의 상면에 배치된 제2 패드층과, 상기 제1 패드층의 하면과 상기 제1 회로 패턴 사이에 배치된 제1 접착부를 포함하고, 상기 재배선층은, 최하측에 배치된 상기 제1 패드층을 통해 상기 제1 회로 패턴과 연결되고, 최상측에 배치된 상기 제2 패드층의 상면은 외부로 노출된다.
또한, 상기 포스트 범프의 상면은, 상기 제2 패드층의 상면과 동일 평면 상에 위치한다.
또한, 상기 포스트 범프는 제1 포스트 범프 및 제2 포스트 범프를 포함하고, 상기 제1 포스트 범프 및 상기 제2 패드층의 일부는 제1 칩이 실장되는 제1 실장 패드이고, 상기 제2 포스트 범프 및 상기 제2 패드층의 나머지 일부는 제2 칩이 실장되는 제2 실장 패드이다.
또한, 상기 제1 패드층은, 상기 최하측 재배선 절연층의 하면 아래로 돌출되고, 상기 제2 패드층은, 상기 최상측 재배선 절연층 내에 매립된다.
또한, 상기 포스트 범프 및 상기 재배선층을 몰딩하며 배치되고, 상기 포스트 범프의 상면 및 상기 재배선층의 상기 제2 패드층의 상면을 노출하는 제1 몰딩층을 포함한다.
또한, 상기 제1 몰딩층의 상면은, 상기 포스트 범프의 상면 및 상기 제2 패드층의 상면 중 적어도 하나와 동일 평면 상에 위치한다.
또한, 상기 기판층의 절연층은 프리프레그를 포함한다.
또한, 상기 제1 회로 패턴은 상기 기판층의 최상측 절연층의 상면에 매립된 ETS(Embedded Trace Substrate) 구조를 가진다.
또한, 상기 제1 회로 패턴은, 제1 패드 및 제2 패드를 포함하고, 상기 제1 패드는, 상기 제1 포스트 범프가 배치되는 제1-1 패드, 및 상기 제1 접착부를 통해 상기 재배선층의 상기 제1 패드층의 일부가 배치되는 제1-2 패드를 포함하고, 상기 제2 패드는, 상기 제2 포스트 범프가 배치되는 제2-1 패드, 및 상기 제1 접착부를 통해 상기 재배선층의 상기 제1 패드층의 나머지 일부가 배치되는 제2-2 패드를 포함한다.
또한, 상기 재배선층은, 상기 최하측 재배선 절연층의 하면에 배치되고, 상기 제1 패드층 및 상기 제1 접착부를 둘러싸며 배치되는 제2 접착부를 포함한다.
또한, 상기 포스트 범프는, 상기 제1 회로 패턴의 상면에 배치되는 시드층과, 상기 시드층의 상면에 배치되는 도금층을 포함하고, 상기 시드층의 폭은 상기 도금층의 폭과 동일하다.
한편, 실시 예에 따른 패키지 기판은 복수의 절연층과, 상기 복수의 절연층 중 최상측 절연층의 상면에 배치된 제1 회로 패턴을 포함하는 기판층; 상기 기판층의 상기 제1 회로 패턴에 배치되는 제1 및 제2 포스트 범프; 복수의 재배선 절연층과, 상기 복수의 재배선 절연층 중 최하측 재배선 절연층의 하면에 배치된 제1 패드층과, 상기 복수의 재배선 절연층 중 최상측 재배선 절연층의 상면에 배치된 제2 패드층과, 상기 제1 패드층의 하면과 상기 제1 회로 패턴 사이에 배치된 제1 접착부를 포함하는 재배선 절연층; 상기 기판층 위에 배치되고, 상기 제1 포스트 범프, 상기 제2 포스트 범프 및 상기 재배선 절연층을 몰딩하는 제1 몰딩층; 상기 제1 포스트 범프 및 상기 제2 패드층의 일부 위에 배치되는 제2 접착부; 상기 제2 포스트 범프 및 상기 제2 패드층의 나머지 일부 위에 배치되는 제3 접착부; 상기 제2 접착부 위에 실장되는 제1 칩; 상기 제3 접착부 위에 실장되는 제2 칩; 상기 제1 몰딩층 위에 배치되고, 상기 제1 칩 및 상기 제2 칩을 몰딩하는 제2 몰딩층을 포함한다.
또한, 상기 제1 칩은 센트랄 프로세서(CPU)에 대응하고, 상기 제2 칩은 그래픽 프로세서(GPU)에 대응한다.
또한, 상기 기판층의 상기 제1 회로 패턴에 배치되고, 상기 제1 몰딩층을 통해 몰딩되는 제3 포스트 범프를 포함하고, 상기 제3 포스트 범프 위에 실장되며, 상기 제1 칩 또는 상기 제2 칩과 연결되는 메모리 칩을 포함한다.
또한, 상기 제1 칩과 상기 제2 칩 사이의 이격 폭은, 60㎛ 내지 150㎛의 범위를 만족한다.
실시 예에서의 회로 기판은 기판층, 상기 기판층 상에 배치된 포스트 범프 및 상기 기판층 상에 배치된 재배선층을 포함한다. 이때, 실시 예에서는 상기 기판층 상에 배치되고, 상기 포스트 범프 및 상기 재배선층을 몰딩하는 몰딩층을 형성한다. 그리고, 실시 예서는 상기 포스트 범프 및 상기 재배선층 상에 서로 다른 프로세서 칩이 실장되도록 한다. 이에 따라, 실시 예에서는 하나의 회로 기판에 서로 다른 복수의 프로세서 칩을 실장할 수 있으며, 나아가, 제한된 공간 내에서 상기 복수의 프로세서 칩 사이를 용이하게 연결할 수 있다. 따라서, 실시 예에서는 복수의 프로세서 칩을 기능에 따라 분리하여, 이에 따른 애플리케이션 프로세서의 성능을 향상시킬 수 있다. 나아가, 실시 예에서는 제한된 공간 내에서, 복수의 프로세서 칩 사이를 용이하게 연결할 수 있고, 이에 의해 패키지 기판의 전체 두께를 줄이면서 이에 따른 전자 디바이스를 슬림화할 수 있다.
또한, 실시 예에서는 상기 재배선층의 주위를 둘러싸며 상기 포스트 범프가 배치되도록 하면서, 상기 재배선층이 몰딩층 내에 매립된 구조를 가지도록 하여, 상기 재배선층을 안정적으로 보호할 수 있다.
또한, 실시 예에서는 복수의 칩 사이에서 상호 연결되어야 하는 영역에만 재배선층을 배치함으로서 상기 재배선층의 사이즈를 줄일 수 있으며, 상기 재배선층을 통해 복수의 칩 사이를 상호 직접 연결함으로써, 신호 전송 손실을 최소화할 수 있다.
또한, 실시 예에서는 재배선층을 이용하여 복수의 칩이 실장되는 실장부를 제공하면서, 상기 복수의 칩사이의 전기적 연결이 가능하도록 한다. 나아가, 실시 예에서의 재배선층은 상기 복수의 칩의 실장 및 이들 사이의 연결뿐 아니라, 상기 회로 기판의 기판층을 구성하는 다른 회로 패턴들 또는 비아들과 전기적으로 연결될 수 있도록 한다. 즉, 실시 예에서는 상기 재배선층이 상기 복수의 프로세서 칩 사이를 연결하는 기능 이외에, 상기 복수의 프로세서 칩과 상기 회로 기판을 전기적으로 연결하는 기능까지 가지도록 한다. 이에 따라, 실시 예에서는 상기 재배선층을 이용하여 양방향으로의 신호 전달이 가능하도록 하며, 이에 따른 제품 성능을 향상시킬 수 있다. 또한, 실시 예에서는 기판층을 구성하는 회로 패턴이나 비아의 일부를 상기 재배선층에 배치할 수 있으며, 이에 따른 회로 기판의 전체적인 부피를 감소시킬 수 있다.
도 1은 비교 예에 따른 패키지 기판을 나타낸 단면도이다.
도 2는 제1 실시 예에 따른 회로 기판을 나타낸 단면도이다.
도 3은 도 2의 기판층의 확대도이다.
도 4는 도 1의 회로 패턴의 층 구조를 구체적으로 나타낸 도면이다.
도 5는 도 1의 제1 회로 패턴의 패드를 설명하기 위한 도면이다.
도 6은 도 2의 포스트 범프를 설명하기 위한 도면이다.
도 7은 도 2의 브릿지 기판을 나타낸 도면이다.
도 8은 도 7의 재배선층의 층구조를 설명하기 위한 도면이다.
도 9 내지 도 28은 도 2의 회로 기판을 공정 순으로 설명하기 위한 도면이다.
도 29는 제1 실시 예에 따른 패키지 기판을 나타낸 도면이다.
도 30은 제2 실시 예에 따른 회로 기판을 나타낸 도면이다.
도 31은 제2 실시 예에 따른 패키지 기판을 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시 예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.
또한, 본 발명의 실시 예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다. 또한, 본 발명의 실시예에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다.
본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, "A 및(와) B, C중 적어도 하나(또는 한 개 이상)"로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함할 수 있다. 또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다.
이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다. 그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속되는 경우 뿐만 아니라, 그 구성 요소와 그 다른 구성요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속＇되는 경우도 포함할 수 있다.
또한, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두개의 구성 요소들이 서로 직접 접촉되는 경우 뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한, "상(위) 또는 하(아래)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향 뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
-비교 예-
도 1은 비교 예에 따른 패키지 기판을 나타낸 단면도이다.
도 1을 참조하면, 비교 예에서는 전자 디바이스의 메인 보드에 신호를 전달하기 위해서, 적어도 2개의 패키지가 요구된다.
비교 예에서의 전자 디바이스에 포함되는 패키지 기판은 적어도 2개 이상의 패키지가 조합된 상태일 수 있다.
비교 예에 따른 패키지 기판은 제1 패키지(10) 및 제2 패키지(20)를 포함한다.
제1 패키지(10)는 프로세서 칩(12)이 실장된 프로세서 패키지이다. 그리고, 제2 패키지(20)는 메모리 칩(23)이 실장된 메모리 패키지이다.
제1 패키지(10)는 프로세서 칩(12)이 실장되는 제1 기판(11)을 포함한다. 상기 제1 기판(11)은 다층 구조를 가지며, 프로세서 칩(12)이 배치되는 일측부 및 제1 접착볼(16)이 배치되는 타측부를 포함한다. 상기 제1 패키지(10)는 팬아웃 구조를 가지며, 상기 타측부에 배치된 제1 접착볼(16)을 이용하여 전자 디바이스의 메인보드(미도시)에 부착된다.
상기 제1 기판(11)에는 프로세서 칩(12)이 실장된다. 상기 프로세서 칩(12)은 다양한 기능이 통합된 통합 프로세서 칩이다. 이에 따라, 상기 프로세서 칩(12)은 제공하는 기능에 수에 비례하여 사이즈가 커진다. 즉, 상기 제1 기판(11)은 프로세서 칩(12)이 실장되며, 상기 프로세서 칩(12)과 전자 디바이스의 메인 모드 사이를 연결하는 기능을 가진다.
한편, 비교 예의 상기 제1 패키지(10)는 제2 기판(15)을 더 포함한다. 상기 제2 기판(15)은 상기 제1 패키지(10)와 상기 제2 패키지(20) 사이를 상호 연결하는 인터포져이다.
즉, 비교 예에서의 패키지 기판은 제2 기판(15)과 같은 인터포져가 필수적으로 포함된다. 그리고, 비교 예에서의 패키지 기판은 상기 인터포져가 가지는 두께에 비례하여 전체 부피가 증가하는 문제점이 있다. 이에 따라, 비교 예의 패키지 기판은 전자 디바이스의 두께가 증가하며, 이에 따른 슬림화에 한계가 있다.
또한, 비교 예에서의 패키지 기판은 상기 제2 기판(15)을 이용하여, 상기 제1 패키지(10)와 제2 패키지(20)를 상호 연결함에 따라, 신호 전송 라인의 길이가 증가하는 문제점이 있다. 즉, 비교 예에서의 패키지 기판에서는, 프로세서 칩(12)의 신호와 메모리 칩(23)의 신호를 상호 전달하기 위해서는, 적어도 상기 제2 기판(15)을 거쳐야 하며, 이에 따라 상기 제2 기판(15)에서의 신호 전송 라인의 길이에 대응하게, 상기 프로세서 칩(12)과 상기 메모리 칩(23) 사이의 신호 전송 거리가 증가하게 된다. 이에 따라, 비교 예에서는 상기 제2 기판(15)에 의해, 상기 프로세서 칩(12)과 상기 메모리 칩(23) 사이의 고속 통신이 어려운 문제가 있다. 나아가, 비교 예에서는 상기 제2 기판(15)에 의한 신호 전송 거리가 증가함에 따라, 노이즈에 취약하고, 이에 따른 통신 성능이 감소하는 문제를 가지고 있다.
한편, 비교 예의 제1 패키지(10)는 제1 기판(11) 상에 배치되는 제2 접착 볼(13)과, 상기 제2 접착 볼(13)과 상기 프로세서 칩(12)을 몰딩하는 제1 몰딩층(14)을 포함한다. 이때, 상기 제1 몰딩층(14)은 상기 프로세서 칩(12)과 상기 제2 접착 볼(13)을 보호한다. 이에 따라, 상기 제1 몰딩층(14)은 상기 프로세서 칩(12)과 상기 제2 접착 볼(13)의 높이에 의해 두께가 결정된다. 그러나, 비교 예에서는 상기 제1 몰딩층(14) 위에 상기 제2 기판(15)이 추가로 배치되며, 이에 따라 상기 제1 몰딩층(14)의 두께는 상기 제2 기판(15)에 의한 영향도 고려해야 하며, 이로 인한 두께가 증가하는 문제를 가진다.
또한, 비교 예의 제2 패키지(20)는 제3 기판(22), 상기 제3 기판(22)에 배치되는 메모리 칩(23) 및 제2 몰딩층(24)을 포함한다.
상기와 같이, 비교 예에서는 프로세서 칩(12)과 메모리 칩(23)을 서로 전기적으로 연결하기 위해서, 적어도 3개의 기판이 요구된다. 또한, 비교 예에서는 적어도 3개의 기판을 서로 접합하기 위한 공정이 필요하며, 이에 따른 제조 공정 수의 증가 및 복잡도에 따른 수율이 감소하는 문제를 가진다. 구체적으로, 비교 예에서는 서로 다른 칩을 하나의 기판 상에 배치하는 공정의 난이성이 있으므로, 적어도 3개의 기판이 요구된다.
또한, 비교 예에서는 적어도 3개의 기판을 서로 접합하기 위해, 적어도 2개의 접착 볼이 요구된다.
즉, 비교 예에서는 제1 기판(11)과 제2 기판(15)을 연결하기 위한 제2 접착 볼(13) 및 상기 제2 기판(15)과 제3 기판(22)을 연결하기 위한 제3 접착 볼(21)이 요구된다. 이에 따라, 비교 예에 따른 패키지 기판은 복수의 기판의 상호 접합을 위해 적어도 2개 이상의 접착 볼이 요구되므로, 상기 접착 볼의 연결 불량으로 인하여 패키지 기판의 신뢰성이 저하될 수 있는 문제점을 가진다. 또한, 상기 2개 이상의 접착 볼이 두께 방향으로 배치되는 구조를 가지며, 상기 접착 볼이 가지는 두께만큼 패키지 기판의 두께, 나아가 전자 디바이스의 두께가 증가하는 문제점을 가진다.
구체적으로, 상기 제1 기판(11)은 제1 두께(t1)는 120㎛ 내지 150㎛이다. 상기 제1 몰딩층(14), 프로세서 칩(12) 및 제2 접착 볼(13)을 포함하는 제2 두께(t2)는 145㎛ 내지 160㎛이다. 또한, 제2 기판(15)의 제3 두께(t3)는 90㎛ 내지 110㎛이다. 또한, 제1 접착 볼(16)의 제4 두께(t4)는 130㎛ 내지 150㎛이다.
이에 따라, 상기 제1 내지 제4 두께(t1, t2, t3, t4)를 포함하는 제1 패키지(10)의 전체 두께(t8)는 480㎛ 내지 550㎛이다.
또한, 제3 접착 볼(21)의 제5 두께(t5)는 145㎛ 내지 180㎛이다. 또한, 제3 기판(22)의 제6 두께(t6)는 90㎛ 내지 110㎛이다. 또한, 메모리 칩(23) 및 제2 몰딩층(24)을 포함하는 제7 두께(t7)는 370㎛ 내지 400㎛이다. 이에 따라, 상기 제5 두께 내지 제7 두께(t5, t6, t7)를 포함하는 제2 패키지(20)의 전체 두께(t9)는 610㎛ 내지 700㎛이다. 따라서, 비교 예의 패키지 기판의 전체 두께는 1100㎛ 이상을 가진다.
한편, 최근 전자 디바이스의 슬림화로 인해, 상기 패키지 기판의 요구 두께는 1100㎛ 이하이다. 또한, 최근 들어 전자 디바이스의 타입은 폴더블 제품이 주로 이루고 있으며, 상기 폴더블 제품의 특성상, 길이 방향으로의 제약은 적은 반면, 두께 방향으로의 제약은 크다. 그러나, 비교 예의 패키지 기판은 두께 방향으로 복수의 접착 볼을 매개로 복수의 기판이 상호 접합되는 구조를 가짐에 따라, 전자 디바이스에서 요구하는 스펙을 만족하지 못하는 문제가 있다.
또한, 최근 전기/전자 제품의 고성능화가 진행됨에 따라, 한정된 크기의 기판에 더 많은 수의 패키지를 부착하기 위한 기술들이 연구되고 있으며, 이에 따라 회로 패턴의 미세화가 요구되고 있다. 그러나, 비교 예의 패키지 기판의 경우, 회로 패턴의 미세화에 한계가 있다. 비교 예의 패키지 기판에 포함된 회로 패턴은 최소 10㎛ 이상의 선폭과, 10㎛ 이상의 간격을 가진다. 또한, 최근 들어 애플리케이션 프로세서(AP: Application Processor)에서 처리되는 기능들의 증가에 따라, 이를 하나의 칩으로 구현하기 어려워지고 있다. 그러나, 비교 예에서 제공되는 회로 패턴의 경우, 상기 하나의 제1 기판(11)에 서로 다른 기능을 하는 2개의 애플리케이션 프로세서(AP)를 실장하는데 어려움이 있다.
실시 예는 이러한 비교 예의 문제점을 해소하기 위한 것으로, 복수의 애플리케이션 프로세서 칩을 하나의 기판이 실장할 수 있는 새로운 구조의 회로 기판 및 이를 포함하는 패키지 기판을 제공할 수 있도록 한다.
나아가, 실시 예에서는 이러한 비교 예의 문제점을 해소하기 위한 것으로, 애플리케이션 프로세서 칩과 메모리 칩을 나란하게(side by side) 실장할 수 있는 새로운 구조의 회로 기판 및 이를 포함하는 패키지 기판을 제공할 수 있도록 한다.
-전자 디바이스-
실시 예의 설명에 앞서, 실시 예의 패키지 기판을 포함하는 전자 디바이스에 대해 간략하게 설명하기로 한다. 전자 디바이스는 메인 보드(미도시)를 포함한다. 상기 메인 보드는 다양한 부품들과 물리적 및/또는 전기적으로 연결될 수 있다. 예를 들어, 메인 보드는 실시 예의 패키지 기판과 연결될 수 있다. 상기 패키지 기판에는 다양한 칩이 실장될 수 있다. 크게, 상기 패키지 기판에는, 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩과, 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩과, 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 실장될 수 있다.
그리고, 실시 예에서는 상기 전자 디바이스의 메인 보드와 연결되는 패키지 기판의 두께를 감소하면서, 하나의 기판에 서로 다른 종류의 적어도 2개의 칩을 실장할 수 있는 패키지 기판을 제공한다.
이때, 상기 전자 디바이스는 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
실시 예
이하에서는 실시 예에 따른 회로 기판 및 상기 회로 기판을 포함하는 패키지 기판에 대해 구체적으로 설명하기로 한다.
도 2는 제1 실시 예에 따른 회로 기판을 나타낸 단면도이고, 도 3은 도 2의 기판층의 확대도이고, 도 4는 도 1의 회로 패턴의 층 구조를 구체적으로 나타낸 도면이고, 도 5는 도 1의 제1 회로 패턴의 패드를 설명하기 위한 도면이고, 도 6은 도 2의 포스트 범프를 설명하기 위한 도면이고, 도 7은 도 2의 브릿지 기판을 나타낸 도면이고, 도 8은 도 7의 재배선층의 층구조를 설명하기 위한 도면이다.
이하에서는 도 2 내지 도 8을 참조하여, 실시 예에 따른 회로 기판(100)의 개략적인 특징에 대해 설명하기로 한다.
도 2 내지 도 8을 참조하면, 회로 기판(100)은 기판층을 포함한다. 상기 기판층은 복수의 절연층이 적층되고, 상기 복수의 절연층의 각각의 표면에 회로 패턴이 배치되며, 상기 복수의 절연층을 관통하면서 상기 회로 패턴을 연결하는 비아를 포함하는 구조를 가진다.
또한, 상기 회로 기판(100)은 재배선층(200)을 포함한다. 상기 재배선층(200)은 상기 회로 기판(100)의 기판층 상에 배치된다. 상기 재배선층(200)은 베이스층(추후 설명)을 포함하지 않는 구조를 가질 수 있다. 예를 들어, 재배선층(200)은 제1 최외측에서 적어도 2개의 칩과 공통 연결되고, 제2 최외측에서 상기 기판층과 연결될 수 있다.
즉, 제1 실시 예에서의 회로 기판(100)은 서로 다른 적어도 2개의 칩이 실장될 수 있도록 한다. 예를 들어, 제1 실시 예에서의 회로 기판(100)은 적어도 2개의 프로세서 칩이 실장될 수 있는 복수의 칩 실장 영역을 포함할 수 있다. 이와 다르게, 제1 실시 예에서의 회로 기판(100)은 1개의 프로세서 칩과, 1개의 메모리 칩이 실장될 수 있는 복수의 칩 실장 영역을 포함할 수 있다. 이하에서는, 제1 실시 예의 회로 기판(100)이, 서로 다른 2개의 프로세서 칩이 실장될 수 있는 복수의 칩 실장 영역을 포함하는 것으로 하여 설명하기로 한다. 다만, 실시 예는 이에 한정되지 않으며, 상기 회로 기판(100)에는, 1개의 프로세서 칩과, 1개의 메모리 칩이 실장될 수도 있을 것이다.
상기 회로 기판(100)은 제1 최외측 및 제2 최외측을 포함할 수 있다. 제1 최외측은 회로 기판(100)의 최상측을 의미할 수 있고, 제2 최외측은 회로 기판(100)의 최하측을 의미할 수 있다. 그리고, 상기 회로 기판(100)의 제1 최외측은 적어도 2개의 프로세서 칩이 실장되는 부분일 수 있다. 또한, 상기 회로 기판(100)의 제2 최외측은 전자 디바이스의 메인 보드와 연결되는 부분일 수 있다.
또한, 제1 실시 예에서, 회로 기판(100)은 절연층(110)을 포함할 수 있다.
예를 들어, 회로 기판(100)은 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113)을 포함할 수 있다. 이때, 도면상에서, 회로 기판(100)의 절연층이 3층 구조를 가지는 것으로 도시하였으나, 이에 한정되는 않는다. 예를 들어, 상기 회로 기판(100)은 절연층(110)이 2층 구조를 가질 수 있고, 이와 다르게 4층 이상의 구조를 가질 수도 있을 것이다.
상기 제1 절연층(111)은 회로 기판(100)의 제1 최외측에 배치된 절연층을 의미할 수 있다. 예를 들어, 제1 절연층(111)은 복수의 층 구조를 가지는 절연층(110)에서, 최상측에 배치된 절연층일 수 있다.
제3 절연층(113)은 회로 기판(100)의 상기 제1 최외측과 반대되는 제2 최외측에 배치된 절연층을 의미할 수 있다. 예를 들어, 상기 제3 절연층(113)은 복수의 층 구조를 가지는 절연층(110)에서, 최하측에 배치된 절연층일 수 있다.
상기 제2 절연층(112)은 상기 회로 기판(100)에서, 내측에 배치된 절연층을 의미할 수 있다. 예를 들어, 제2 절연층(112)은 상기 제1 최외측에 배치된 제1 절연층(111)과 상기 제2 최외측에 배치된 제3 절연층(113) 사이에 개재된 절연층일 수 있다. 이때, 상기 회로 기판(100)이 절연층(110)의 층수를 기준으로 2층 구조를 가지는 경우, 상기 제2 절연층(112)은 생략될 수 있다. 또한, 상기 회로 기판(100)이 상기 절연층(110)의 층수를 가진으로 4층 이상의 층수를 가지는 경우, 상기 제2 절연층(112)은 복수의 층 구조를 가질 수 있다.
상기 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113)은 서로 동일한 절연 물질을 포함할 수 있다. 예를 들어, 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113)은 제1 절연 물질을 포함할 수 있다. 예를 들어, 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113)은 프리프레그(prepreg)로 구성될 수 있다. 상기 프리프레그는 유리 섬유 실(glass yarn)으로 직조된 글라스 패브릭(glass fabric)과 같은 직물 시트(fabric sheet) 형태의 섬유층에 에폭시 수지 등을 함침한 후 열 압착을 진행함으로써 형성될 수 있다. 다만, 실시 예는 이에 한정되지 않으며, 상기 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113)을 구성하는 프리프레그는 탄소 섬유 실로 직조된 직물 시트 형태의 섬유층을 포함할 수 있을 것이다.
예를 들어, 상기 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113)은 각각 수지 및 상기 수지 내에 배치되는 강화 섬유를 포함할 수 있다. 상기 수지는 에폭시 수지일 수 있으나, 이에 한정되는 것은 아니다. 상기 수지는 에폭시 수지에 특별히 제한되지 않으며, 예를 들어 분자 내에 에폭시기가 1개 이상 포함될 수 있고, 이와 다르게 에폭시계가 2개 이상 포함될 수 있으며, 이와 다르게 에폭시계가 4개 이상 포함될 수 있을 것이다. 또한, 상기 수지는 나프탈렌(naphthalene)기가 포함될 수 있으며, 예를 들어, 방향족 아민형일 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 수지는 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 알킬페놀 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 아르알킬형 에폭시 수지, 디사이클로펜타디엔형 에폭시 수지, 나프탈렌형 에폭시 수지, 나프톨형 에폭시 수지, 페놀류와 페놀성 히드록실기를 갖는 방향족 알데히드와의 축합물의 에폭시 수지, 비페닐아르알킬형 에폭시 수지, 플루오렌형 에폭시 수지, 크산텐형 에폭시 수지, 트리글리시딜이소시아누레이트, 고무 변성형 에폭시 수지 및 인(phosphorous)계 에폭시 수지 등을 들 수 있으며, 나프탈렌계 에폭시 수지, 비스페놀 A형 에폭시 수지, 페놀 노볼락 에폭시 수지, 크레졸 노볼락 에폭시 수지, 고무 변성형 에폭시 수지, 및 인(phosphorous)계 에폭시 수지를 포함할 수 있다. 또한, 상기 강화 섬유는 유리 섬유, 탄소 섬유, 아라미드 섬유(예를 들어, 아라미드 계열의 유기 재료), 나일론(nylon), 실리카(silica) 계열의 무기 재료 또는 티타니아(titania) 계열의 무기 재료가 사용될 수 있다. 상기 강화 섬유는 상기 수지 내에서, 평면 방향으로 서로 교차하는 형태로 배열될 수 있다.
한편, 상기 유리 섬유, 탄소 섬유, 아라미드 섬유(예를 들어, 아라미드 계열의 유기 재료), 나일론(nylon), 실리카(silica) 계열의 무기 재료 또는 티타니아(titania) 계열의 무기 재료가 사용될 수 있다.
상기 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113)은 각각 20㎛ 내지 60㎛의 범위의 두께를 가질 수 있다. 예를 들어, 상기 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113)의 두께는 각각 25㎛ 내지 57㎛의 범위를 만족할 수 있다. 예를 들어, 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113)의 두께는 각각 30㎛ 내지 55㎛의 범위를 만족할 수 있다. 상기 각각의 절연층의 두께는 회로 패턴과 회로 패턴 사이의 거리에 대응할 수 있다. 예를 들어, 제1 절연층(111)의 두께는, 제1 회로 패턴(121)의 하면과 제2 회로 패턴(122)의 상면까지의 거리를 의미할 수 있다. 예를 들어, 제2 절연층(112)의 두께는 제2 회로 패턴(122)의 하면에서 제3 회로 패턴(123)의 상면까지의 거리를 의미할 수 있다. 예를 들어, 제3 절연층(113)의 두께는 제3 회로 패턴(123)의 하면에서 제4 회로 패턴(124)의 상면까지의 거리를 의미할 수 있다.
상기 회로 기판(100)은 각각의 절연층(110)의 표면에 회로 패턴을 포함할 수 있다.
상기 회로 기판(100)을 구성하는 회로 패턴은 ETS(Embedded Trace Substrate) 구조를 가질 수 있다. 예를 들어, 상기 회로 기판(100)은 ETS 공법을 통해 제조될 수 있다. 이에 따라, 상기 회로 기판(100)에 포함된 회로 패턴들 중 제1 최외측에 배치된 회로 패턴은 절연층 내에 매립된 ETS 구조를 가질 수 있다. 또한, 상기 회로 기판(100)에 포함된 회로 패턴들 중 상기 제1 최외측과 반대되는 제2 최외측에 배치된 회로 패턴은 절연층의 표면으로부터 돌출된 구조를 가질 수 있다.
예를 들어, 상기 회로 기판(100)은 제1 절연층(111)의 제1면에 배치된 제1 회로 패턴(121)을 포함한다. 상기 제1 회로 패턴(121)은 ETS 구조를 가질 수 있다. 예를 들어, 상기 제1 회로 패턴(121)은 상기 제1 절연층(111) 내에 매립된 구조를 가질 수 있다. 예를 들어, 상기 제1 회로 패턴(121)의 제1면은 상기 제1 절연층(111)의 제1면과 동일 평면 상에 위치할 수 있다. 예를 들어, 상기 제1 회로 패턴(121)의 상면은 상기 제1 절연층(111)의 상면과 동일 평면 상에 위치할 수 있다. 그리고, 상기 제1 회로 패턴(121)의 측면 및 하면은 상기 제1 절연층(111)에 의해 덮일 수 있다.
즉, 상기 제1 회로 패턴(121)은 회로 기판(100)에 포함된 회로 패턴들 중 제1 최외측에 배치된 회로 패턴이다.
예를 들어, 상기 제1 회로 패턴(121)은 회로 기판(100)에 포함된 회로 패턴들 중 재배선층(200)과 가장 인접하게 배치된 회로 패턴일 수 있다. 예를 들어, 상기 제1 회로 패턴(121)은 상기 회로 기판(100)에 포함된 회로 패턴들 중 포스트 범프(150)와 가장 인접하게 배치된 회로 패턴일 수 있다. 예를 들어, 상기 제1 회로 패턴(121)은 상기 회로 기판(100)에 포함된 회로 패턴들 중 칩이 실장되는 칩 실장 영역과 가장 인접하게 배치된 회로 패턴일 수 있다.
상기 회로 기판(100)은 제1 절연층(111)의 제2면 또는 하면과 상기 제2 절연층(112)의 제1면 또는 상면 사이에 배치된 제2 회로 패턴(122)을 포함할 수 있다. 상기 제2 회로 패턴(122)은 상기 제1 절연층(111)의 제2면 또는 하면 아래로 돌출된 구조를 가질 수 있다. 예를 들어, 상기 제2 회로 패턴(122)의 측면 및 하면은 상기 제2 절연층(112)으로 덮일 수 있다.
상기 회로 기판(100)은 상기 제2 절연층(112)의 제2면 또는 하면과 상기 제3 절연층(113)의 제1면 또는 상면 사이에 배치된 제3 회로 패턴(123)을 포함할 수 있다. 상기 제3 회로 패턴(123)은 상기 제2 절연층(112)의 제2면 또는 하면 아래로 돌출된 구조를 가질 수 있다. 예를 들어, 상기 제3 회로 패턴(123)의 측면 및 하면은 상기 제3 절연층(113)으로 덮일 수 있다.
상기 회로 기판(100)은 상기 제3 절연층(113)의 제2면 또는 하면에 배치된 제4 회로 패턴(124)을 포함할 수 있다. 상기 제4 회로 패턴(124)은 상기 제3 절연층(113)의 제2면 또는 하면 아래로 돌출된 구조를 가질 수 있다. 상기 제4 회로 패턴(124)은 상기 회로 기판(100)에 포함된 회로 패턴들 중 제2 최외측에 배치된 회로 패턴일 수 있다.
한편, 상기와 같이 제1 회로 패턴(121)은 ETS 구조를 가진다. 즉, 상기 제1 회로 패턴(121)은 ETS 공법을 통해 제조된 패턴이며, 이에 따라 상기 제1 절연층(111)의 제1면에 매립될 수 있다. 이와 같은 ETS 구조는, 절연층 위에 돌출된 구조의 회로 패턴을 제작하는 비교 예 대비, 절연층 내에 회로 패턴이 매립된 구조를 가지기 때문에, 회로 패턴의 미세화가 가능하다.
상기와 같은 회로 기판(100)에서, 기판층의 제1 최외측은 복수의 칩이 실장되는 칩 실장 영역을 제공할 수 있다. 예를 들어, 상기 회로 기판(100)의 기판층의 제1 최외측은 칩 실장 영역에 대응하는 제1 영역(R1)과, 상기 제1 영역(R1) 이외의 제2 영역(R2)을 포함할 수 있다.
그리고, 상기 제1 영역(R1)은 제1 칩이 실장되는 제1-1 영역(R1-1)과, 제2 칩이 실장되는 제1-2 영역(R1-2)을 포함할 수 있다.
또한, 상기 제1-1 영역(R1-1) 및 상기 제1-2 영역(R1-2)은 각각 복수의 영역으로 구분될 수 있다.
상기 제1-1 영역(R1-1)은 제1-1 서브 영역(R1-11) 및 제1-2 서브 영역(R1-12)을 포함할 수 있다. 제1-2 영역(R1-2)은 제2-1 서브 영역(R1-21) 및 제2-2 서브 영역(R1-22)을 포함할 수 있다.
즉, 상기 제1 칩 및 제2 칩은 서로 전기적으로 연결되어야 하는 단자들을 포함한다. 예를 들어, 상기 제1 칩은 상기 제2 칩과 전기적으로 연결되어야 하는 제1-1 단자와, 이 이외의 제1-2 단자를 포함한다. 또한, 제2 칩은 상기 제1 칩과 전기적으로 연결되어야 하는 제2-1 단자와, 이 이외의 제2-2 단자를 포함한다.
그리고, 제1-1 서브 영역(R1-11)은 상기 제1 칩의 단자들 중 제1-2 단자와 연결되는 실장패드가 배치된 영역이고, 제1-2 서브 영역(R1-12)은 상기 제1 칩의 단자들 중 상기 제1-1 단자와 연결되는 실장 패드가 배치된 영역이다.
이에 대응하게, 제2-1 서브 영역(R1-21)은 상기 제2 칩의 단자들 중 제2-2 단자와 연결되는 실장 패드가 배치된 영역이고, 제2-2 서브 영역(R1-22)은 상기 제2 칩의 단자들 중 상기 제2-1 단자와 연결되는 실장 패드가 배치된 영역이다.
그리고, 실시 예에서는 상기 제1 칩과 제2 칩 사이의 연결을 위해, 재배선층(200)을 사용하도록 한다. 상기 재배선층(200)은 상기 기판층의 상기 제1-2 서브 영역(R1-12) 및 제2-2 서브 영역(R1-22)에 배치될 수 있다.
또한, 실시 예에서는 제1-1 서브 영역(R1-11) 및 제2-1 서브 영역(R1-21)에 포스트 범프(150)가 배치되도록 한다.
즉, 실시 예의 회로 기판(100)에서, 칩의 실장은 상기 포스트 범프(150)와 재배선층(200)을 통해 이루어질 수 있다. 즉, 회로 기판(100)은 칩 실장부를 제공하며, 상기 칩 실장부는 상기 포스트 범프(150)와 재배선층(200)을 포함할 수 있다. 그리고, 상기 포스트 범프(150)는 상기 제1 칩에서, 제1-2 단자와 연결될 수 있다. 또한, 상기 포스트 범프(150)는 상기 제2 칩에서, 제2-2 단자와 연결될 수 있다. 또한, 상기 재배선층(200)은 상기 제1 칩에서의 상기 제1-1 단자와, 상기 제2 칩에서의 상기 제2-1 단자와 연결될 수 있다.
이때, 상기와 같이, 실시 예에서는 칩 실장을 위한, 포스트 범프(150)와 재배선층(200)을 포함한다. 그리고, 상기 제1 회로 패턴(121)은 실시 예의 복수의 회로 패턴들 중 상기 포스트 범프(150) 및 상기 재배선층(200)과 가장 인접하게 배치된 회로 패턴이다. 그리고, 제한된 공간 내에서, 상기 제1 및 제2 칩의 실장을 위해서는 회로 패턴들의 미세화가 필요하다. 그리고, 실시 예에서는 상기 포스트 범프(150)나 상기 재배선층(200)과 연결되는 제1 회로 패턴(121)을 ETS 구조로 형성한다. 이에 따라, 실시 예에서는 상기 상기 제1 회로 패턴(121)의 미세화가 가능하고, 나아가 칩이 실장되는 포스트 범프(150)의 미세화가 가능하다. 나아가 실시 예에서는 상기 제1 회로 패턴(121)을 이용하여, 미세화된 재배선층(200)과 용이하게 연결 가능할 수 있다.
한편, 상기 회로 기판(100)의 제2 최외측은 제3 영역(R3) 및 제4 영역(R4)을 포함할 수 있다.
예를 들어, 회로 기판(100)은 상기 제2 최외측에 형성된 보호층(140)을 포함할 수 있다. 그리고, 상기 보호층(140)은 적어도 하나의 개구부(미도시)를 포함할 수 있다. 상기 보호층(140)의 개구부는 상기 제4 회로 패턴(124)의 제2면 또는 하면의 일부를 노출할 수 있다.
그리고 상기 제3 영역(R3)은 상기 보호층(140)이 배치된 영역을 의미할 수 있다. 또한, 상기 제4 영역(R4)은 상기 보호층(140)이 배치되지 않은 영역을 의미할 수 있다. 예를 들어, 상기 제4 영역(R4)은 상기 보호층(140)의 개구부에 대응하는 영역을 의미할 수 있다.
상기 제1 회로 패턴(121), 제2 회로 패턴(122), 제3 회로 패턴(123) 및 제4 회로 패턴(124)은 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu) 및 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질로 형성될 수 있다. 또한 상기 제1 회로 패턴(121), 제2 회로 패턴(122), 제3 회로 패턴(123) 및 제4 회로 패턴(124) 중 적어도 하나는, 본딩력이 우수한 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질을 포함하는 페이스트 또는 솔더 페이스트로 형성될 수 있다. 바람직하게, 상기 제1 회로 패턴(121), 제2 회로 패턴(122), 제3 회로 패턴(123) 및 제4 회로 패턴(124) 중 적어도 하나는, 전기전도성이 높으면서 가격이 비교적 저렴한 구리(Cu)로 형성될 수 있다.
상기 제1 회로 패턴(121), 제2 회로 패턴(122), 제3 회로 패턴(123) 및 제4 회로 패턴(124) 중 적어도 하나는, 7㎛ 내지 20㎛의 범위의 두께를 가질 수 있다. 예를 들어, 상기 제1 회로 패턴(121), 제2 회로 패턴(122), 제3 회로 패턴(123) 및 제4 회로 패턴(124) 중 적어도 하나는, 9㎛ 내지 17㎛의 범위의 두께를 가질 수 있다. 상기 제1 회로 패턴(121), 제2 회로 패턴(122), 제3 회로 패턴(123) 및 제4 회로 패턴(124) 중 적어도 하나는, 10㎛ 내지 13㎛의 범위의 두께를 가질 수 있다. 상기 제1 회로 패턴(121), 제2 회로 패턴(122), 제3 회로 패턴(123) 및 제4 회로 패턴(124) 중 적어도 하나의 두께가 7㎛ 미만인 경우에는 회로 패턴의 저항이 증가할 수 있다. 상기 제1 회로 패턴(121), 제2 회로 패턴(122), 제3 회로 패턴(123) 및 제4 회로 패턴(124) 중 적어도 하나의 두께가 17㎛를 초과하는 경우에는 회로 패턴의 선폭이나 간격이 증가할 수 있다.
상기 제1 회로 패턴(121), 제2 회로 패턴(122), 제3 회로 패턴(123) 및 제4 회로 패턴(124) 각각은 패드 및 트레이스를 포함한다. 상기 패드는 비아와 연결되는 비아 패드, 전자 디바이스의 메인 보드와 연결되는 접착 볼(추후 설명)이 배치되는 코어 패드 또는 BGA 패드를 포함할 수 있다. 그리고, 상기 트레이스는 상기 패드와 연결되면서, 전기적 신호를 전달하는 기다란 라인 형태의 배선을 의미할 수 있다. 상기 제1 회로 패턴(121), 제2 회로 패턴(122), 제3 회로 패턴(123) 및 제4 회로 패턴(124) 중 적어도 하나의 패드(명확하게는 비아 패드)는 20㎛ 내지 50㎛의 범위의 폭을 가질 수 있다. 상기 제1 회로 패턴(121), 제2 회로 패턴(122), 제3 회로 패턴(123) 및 제4 회로 패턴(124) 중 적어도 하나의 패드는 22㎛ 내지 40㎛의 범위의 폭을 가질 수 있다. 상기 제1 회로 패턴(121), 제2 회로 패턴(122), 제3 회로 패턴(123) 및 제4 회로 패턴(124) 중 적어도 하나의 패드는, 25㎛ 내지 35㎛의 범위의 폭을 가질 수 있다. 예를 들어, 상기 회로 기판(100)은 각각의 절연층 내에 배치되는 비아들을 포함한다. 이때, 상기 절연층(110)은 강화 섬유를 포함하는 프리프레그로 형성된다. 이에 따라, 상기 절연층(110)에서의 제1 비아들은 최소 15㎛ 이상의 사이즈를 가진다. 따라서, 상기 제1 회로 패턴(121), 제2 회로 패턴(122), 제3 회로 패턴(123) 및 제4 회로 패턴(124) 중 적어도 하나의 패드는 상기 비아들과 연결되기 위해, 상기 비아의 폭보다 큰 폭을 가질 수 있다.
한편, 상기 제1 회로 패턴(121), 제2 회로 패턴(122), 제3 회로 패턴(123) 및 제4 회로 패턴(124) 중 적어도 하나의 트레이스는 특정 선폭과 특정 간격을 가질 수 있다. 예를 들어, 상기 제1 회로 패턴(121), 제2 회로 패턴(122), 제3 회로 패턴(123) 및 제4 회로 패턴(124) 중 적어도 하나의 트레이스의 선폭은 6㎛ 내지 20㎛의 범위를 가질 수 있다. 기 제1 회로 패턴(121), 제2 회로 패턴(122), 제3 회로 패턴(123) 및 제4 회로 패턴(124) 중 적어도 하나의 트레이스의 선폭은 7㎛ 내지 15㎛의 범위를 가질 수 있다. 예를 들어, 상기 제1 회로 패턴(121), 제2 회로 패턴(122), 제3 회로 패턴(123) 및 제4 회로 패턴(124) 중 적어도 하나의 트레이스의 선폭은 8㎛ 내지 12㎛의 범위를 가질 수 있다. 예를 들어, 상기 제1 회로 패턴(121), 제2 회로 패턴(122), 제3 회로 패턴(123) 및 제4 회로 패턴(124) 중 적어도 하나의 트레이스의 간격은 6㎛ 내지 20㎛의 범위를 가질 수 있다. 예를 들어, 상기 제1 회로 패턴(121), 제2 회로 패턴(122), 제3 회로 패턴(123) 및 제4 회로 패턴(124) 중 적어도 하나의 트레이스의 간격은 7㎛ 내지 15㎛의 범위를 가질 수 있다. 예를 들어, 상기 제1 회로 패턴(121), 제2 회로 패턴(122), 제3 회로 패턴(123) 및 제4 회로 패턴(124) 중 적어도 하나의 트레이스의 간격은 8㎛ 내지 12㎛의 범위를 가질 수 있다.
또한, 상기 회로 기판(100)은 절연층(110)에 배치되는 비아를 포함한다. 상기 비아(130)는 1개의 절연층을 관통하며 형성될 수 있고, 이와 다르게 적어도 2개의 절연층을 공통으로 관통하며 형성될 수 있다.
예를 들어, 회로 기판(100)은 제1 절연층(111)을 관통하는 제1 비아(131)를 포함한다. 상기 제1 비아(131)는 제1면이 상기 제1 회로 패턴(121)의 하면과 연결되고, 제2면이 상기 제2 회로 패턴(122)의 상면과 연결될 수 있다.
상기 회로 기판(100)은 제2 절연층(112)을 관통하는 제2 비아(132)를 포함한다. 상기 제2 비아(132)는 제1면이 상기 제2 회로 패턴(122)의 하면과 연결되고, 제2면이 상기 제3 회로 패턴(123)의 상면과 연결될 수 있다.
상기 회로 기판(100)은 제3 절연층(113)을 관통하는 제3 비아(133)를 포함한다. 상기 제3 비아(133)는 제1면이 상기 제3 회로 패턴(123)의 하면과 연결되고, 제2면이 상기 제4 회로 패턴(124)의 상면과 연결될 수 있다.
상기 제1 비아(131), 상기 제2 비아(132) 및 상기 제3 비아(133)는 서로 동일한 형상을 가질 수 있다. 예를 들어, 상기 제1 비아(131), 상기 제2 비아(132) 및 상기 제3 비아(133)는 제1면의 폭과 제2면의 폭이 서로 다른 사다리꼴 형상을 가질 수 있다. 바람직하게, 상기 제1 비아(131), 상기 제2 비아(132) 및 상기 제3 비아(133)는 상면의 폭이 하면의 폭보다 작을 수 있다.
상기 제1 비아(131), 상기 제2 비아(132) 및 상기 제3 비아(133) 각각의 폭은 15㎛ 내지 40㎛의 범위를 만족할 수 있다. 상기 제1 비아(131), 상기 제2 비아(132) 및 상기 제3 비아(133) 각각의 폭은 18㎛ 내지 35㎛의 범위를 만족할 수 있다. 상기 제1 비아(131), 상기 제2 비아(132) 및 상기 제3 비아(133) 각각의 폭은 20㎛ 내지 30㎛의 범위를 만족할 수 있다.
상기 제1 비아(131), 상기 제2 비아(132) 및 상기 제3 비아(133)는 상기와 같이 프리프레그로 구성된 절연층(110)을 관통한다. 상기 제1 비아(131), 상기 제2 비아(132) 및 상기 제3 비아(133)는 상기 절연층(110)을 관통하는 비아 홀 내부에 전도성 물질을 충진하여 형성될 수 있다.
이때, 상기 절연층(110) 내에는 강화 섬유가 포함된다. 이에 따라, 상기 절연층(110)에 형성되는 상기 비아 홀, 그리고 상기 비아 홀 내부를 채우는 상기 제1 비아(131), 상기 제2 비아(132) 및 상기 제3 비아(133)는 최소 15㎛ 이상의 폭을 가질 수 있다. 이때, 상기에서 설명된 제1 비아(131), 상기 제2 비아(132) 및 상기 제3 비아(133)의 각각의 폭은, 상기 제1 비아(131), 상기 제2 비아(132) 및 상기 제3 비아(133) 각각의 제1면 및 제2면 중 폭이 큰 면에서의 폭을 의미할 수 있다. 예를 들어, 상기 설명된 제1 비아(131), 상기 제2 비아(132) 및 상기 제3 비아(133) 각각의 폭은, 제1 비아(131), 상기 제2 비아(132) 및 상기 제3 비아(133) 각각의 제2면 또는 하면의 폭을 의미할 수 있다.
한편, 상기 제1 비아(131), 상기 제2 비아(132) 및 상기 제3 비아(133)는 각각의 절연층(110)을 관통하는, 비아 홀(미도시)을 형성하고, 상기 형성된 비아 홀 내부를 전도성 물질로 충진하여 형성할 수 있다.
상기 비아 홀은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다. 상기 비아 홀이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 CO2 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 상기 복수의 절연층 중 적어도 하나의 절연층을 개방할 수 있다.
한편, 상기 레이저에 의한 가공은 광학 에너지를 표면에 집중시켜 재료의 일부를 녹이고 증발시켜, 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의한 복잡한 형성도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합 재료도 가공할 수 있다.
또한, 상기 레이저에 의한 가공은 절단 직경이 최소 0.005mm까지 가능하며, 가공 가능한 두께 범위로 넓은 장점이 있다.
상기 레이저 가공 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.
상기 비아 홀이 형성되면, 상기 비아 홀 내부를 전도성 물질로 충진하여 각각의 비아부를 형성할 수 있다. 상기 비아부들을 형성하는 금속 물질은 구리(Cu), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni) 및 팔라듐(Pd) 중에서 선택되는 어느 하나의 물질일 수 있으며, 상기 전도성 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Evaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.
한편, 실시 예의 회로 기판(100)의 회로 패턴들 및 비아들은 각각 복수의 층 구조를 가질 수 있다. 다만, 실시 예에서는 상기 회로 패턴들 중 하나는 ETS 구조를 가지며, 이에 따라 상기 ETS 구조의 회로 패턴은 다른 회로 패턴과 다른 층 구조를 가질 수 있다.
예를 들어, 제1 회로 패턴(121)은 제2 회로 패턴(122) 및 제3 회로 패턴(123)과 다른 층 구조를 가질 수 있다. 예를 들어, 상기 제1 회로 패턴(121)의 층 수는 제2 회로 패턴(122) 및 제3 회로 패턴(123)의 층 수와 다를 수 있다. 예를 들어, 상기 제1 회로 패턴(121)의 층 수는 제2 회로 패턴(122) 및 제3 회로 패턴(123)의 층 수보다 작을 수 있다.
일 예로 상기 제1 회로 패턴(121)은 전해 도금층만을 포함할 수 있다. 이와 다르게, 제2 회로 패턴(122)은 시드층(122-1) 및 전해 도금층(122-2)을 포함할 수 있다. 또한, 제3 회로 패턴(123)은 시드층(123-1) 및 전해 도금층(123-2)을 포함할 수 있다. 즉, 상기 제1 회로 패턴(121)은 기판층의 제조 공정에서, 가장 먼저 형성되는 패턴이며, 이에 따라 최종 공정에서 상기 제1 회로 패턴(121)의 시드층은 제거되기 때문이다.
한편, 제1 비아(131)는 상기 제2 회로 패턴(122)에 대응하게, 시드층(131-1) 및 전해 도금층(131-2)을 포함한다. 또한, 제2 비아(132)는 상기 제3 회로 패턴(123)에 대응하게, 시드층(132-1) 및 전해 도금층(132-2)을 포함한다.
상기 회로 기판(100)은 보호층(140)을 포함한다. 상기 보호층(140)은 회로 기판(100)의 최외측에 배치된 절연층 및 회로 패턴을 보호할 수 있다. 예를 들어, 상기 보호층(140)은 제3 절연층(113)의 제2면에 배치될 수 있다. 상기 보호층(140)은 상기 제3 절연층(113)의 제2면에 배치된 제4 회로 패턴(124)의 하면의 적어도 일부를 노출하는 개구부(미도시)를 포함할 수 있다.
한편, 실시 예에서는 상기 제1 회로 패턴(121) 상에 배치되는 포스트 범프(150) 및 재배선층(200)을 포함한다.
그리고, 상기 제1 회로 패턴(121)은 상기 포스트 범프(150) 및 재배선층(200)을 통해 복수의 칩과 연결될 수 있다. 이때, 실시 예에서, 상기 제1 회로 패턴(121)의 일부는 상기 포스트 범프(150)를 통해 제1 칩 또는 제2 칩과 연결될 수 있다. 또한, 상기 제1 회로 패턴(121)의 다른 일부는 상기 재배선층(200)을 통해 상기 제1 칩 또는 제2 칩과 연결될 수 있다. 이를 위해, 상기 제1 회로 패턴(121)은 복수의 패드를 포함한다.
그리고, 상기 제1 회로 패턴(121)의 복수의 패드 중 일부의 패드 상에는 상기 포스트 범프(150)가 배치될 수 있다. 또한, 상기 제1 회로 패턴(121)의 복수의 패드 중 다른 일부의 패드 상에는 상기 재배선층(200)이 배치될 수 있다.
이하에서는 상기 제1 회로 패턴(121)의 패드의 구성 및 이와 연결되는 포스트 범프(150) 및 재배선층(200)에 대해 구체적으로 설명하기로 한다.
이의 설명에 앞서, 실시 예의 회로 기판(100)이 필요한 배경에 대해 설명하기로 한다.
실시 예에서는 하나의 회로기판에 서로 다른 종류의 복수의 제1 및 제2 칩이 실장될 수 있는 칩 실장 영역을 제공한다. 이때, 상기 제1 및 제2 칩은 비교 예에서, 하나의 칩으로 통합된 애플리케이션 프로세서가 기능에 따라 분리된 제1 및 제2 프로세서 칩일 수 있다.
예를 들어, 실시 예에서 제1-1 영역(R1-1)은 제1 프로세서 칩이 실장되는 영역이고, 상기 제1-2 영역(R1-2)은 제1 프로세서 칩과 다른 제2 프로세서 칩이 실장되는 영역일 수 있다. 예를 들어, 상기 제1 프로세서 칩은 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서(AP) 칩 중 어느 하나일 수 있다. 상기 제2 프로세서 칩은 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서(AP) 칩 중 상기 제1 프로세서 칩과 다른 종류의 프로세서 칩일 수 있다. 예를 들어, 상기 제1 프로세서 칩은 센트랄 프로세서 칩일 수 있고, 상기 제2 프로레서 칩은 그래픽 프로세서 칩일 수 있다. 즉, 실시 예의 회로 기판은 애플리케이션 프로세서를 기능별로 분리하고, 상기 분리된 기능별로 별개의 프로세서 칩을 하나의 기판 상에 실장하는 다이 스플릿을 위한 회로 기판일 수 있다.
이때, 상기와 같은 다이 스플릿 구조에서는, 상기 제1 프로세서 칩과 제2 프로세서 칩 사이의 연결이 필요하다. 즉, 상기 제1 회로 패턴(121)에는 상기 제1 프로세서 칩과 제2 프로세서 칩 사이를 연결하기 위한 칩 트레이스가 필요하다. 이때, 상기 칩 트레이스는 제한된 공간 내에서, 상기 제1 프로세서 칩과 제2 프로세서 칩의 연결을 위해, 초미세화가 요구된다. 예를 들어, 상기 칩 트레이스는 4㎛ 이하의 선폭 및 4㎛ 이하의 간격이 요구된다.
한편, 최근에는 애플리케이션 프로세서에서 요구되는 기능들이 증가함에 따라, 기능별로 이를 별개로 프로세서 칩으로 구성하고, 이 프로세서 칩들을 실장할 수 있는 회로기판이 요구되고 있다. 이때, 상기 애플리케이션 프로세서에 대해, 기능별로 이를 2개의 프로세서 칩으로 분리한 경우에도, 각각의 프로세서 칩에 구비된 단자(Input/Output)의 수가 증가하고 있다. 이때, 비교 예에서와 같이 하나의 애플리케이션 프로세서 칩에서 모든 기능을 처리하는 경우와는 다르게, 상기 프로세서 칩을 적어도 2개로 분리한 경우, 각각의 프로세서 칩들은 상호 간의 신호를 교환하기 위해 상호 전기적으로 연결되어야 한다.
이때, 상기 각각의 프로세서 칩들 사이의 이격 간격이 큰 경우, 실시 예와 같은 미세 패턴이 요구되지 않을 수 있다. 그러나, 상기 각각의 프로세서 칩들 사이의 이격 간격이 크면, 상호 간의 신호 교환을 위한 통신 속도가 감소할 수 있다. 그리고, 상기 각각의 프로세서 칩들 사이의 이격 간격이 크면, 통신을 위해 필요한 소비 전력이 증가하게 된다. 또한, 각각의 프로세서 칩들 사이의 이격 간격이 크면, 각각의 프로세서 칩들 사이를 연결하는 트레이스의 길이도 증가하게 되고, 이에 따른 노이즈에 취약하여 신호 전송 손실이 증가하는 문제가 있다.
즉, 상기 프로세서 칩들 사이의 간격은 신뢰성을 위해 150㎛ 이하를 가져야 한다. 예를 들어, 상기 프로세서 칩들 사이의 간격은 신뢰성을 위해 120㎛ 이하를 가져야 한다. 예를 들어, 상기 프로세서 칩들 사이의 간격은 신뢰성을 위해 100㎛ 이하를 가져야 한다.
따라서, 상기와 같이 제한된 공간 내에서, 제1 프로세서 칩과 제2 프로세서 칩들 사이의 배선을 모두 연결하기 위해서는, 상기 설명한 바와 같이 특정 선폭 및 특정 간격 이하의 회로 패턴의 미세화가 요구된다.
또한, 종래에는 상기 제1 프로세서 칩과 제2 프로세서 칩 사이의 연결 배선이 X개였다. 그리고, 상기 연결 배선이 X개인 경우에는 상기와 같은 제한된 공간 내에서, 회로 패턴의 미세화 수준이 실시 예와 다를 수 있다.
반면에, 최근 5G, 사물인터넷(IOT, Internet of Things), 화질 증가, 통신 속도 증가 등의 이유로, 상기 제1 프로세서 칩 및 상기 제2 프로세서 칩 내에서의 단자의 개수가 점차 증가하고 있는 추세이다. 이에 따라, 최근에는 제1 프로세서 칩과 제2 프로세서 칩 사이의 연결 배선은 종래의 2배 이상(2X) 또는 3배 이상(3X) 또는 10배 이상(10X)일 수 있다.
이에 따라, 하나의 회로 기판에 상기 제1 프로세서 칩과 제2 프로세서 칩 사이의 간격을 최소화하면서 실장하고, 제한된 공간 내에서 상기 제1 프로세서 칩과 상기 제2 프로세서 칩을 서로 연결하기 위해서는, 제1 회로 패턴(121)을 구성하는 트레이스들의 초미세화가 요구된다. 그러나, 상기 제1 회로 패턴(121)의 미세화에는 한계가 있다. 이에 따라, 실시 예에서는 상기 제1 회로 패턴(121) 상에 재배선층(200)을 배치하고, 상기 재배선층(200)을 이용하여 상기 제1 프로세서 칩과 상기 제2 프로세서 칩의 상호 연결이 이루어지도록 한다.
이를 위해, 제1 회로 패턴(121)은 복수의 패드를 포함한다.
예를 들어, 상기 제1 회로 패턴(121)은 제1 프로세서 칩이 실장될 제1-1 영역(R1-1)에 배치되는 제1 패드(121-1)를 포함한다.
상기 제1 패드(121-1)는 제1-1 서브 영역(R1-11)에 배치되는 제1-1 패드(121-11) 및 제1-2 서브 영역(R1-12)에 배치되는 제1-2 패드(121-12)를 포함한다.
상기 제1-1 패드(121-11)는 제1-1a 패드(121-11A) 및 제1-1b 패드(121-11B)를 포함할 수 있다. 그리고, 상기 제1 회로 패턴(121)은 제1-1a 패드(121-11A) 및 제1-1b 패드(121-11B) 사이를 연결하는 제1 트레이스(121-3)를 더 포함할 수 있다.
또한, 상기 제1 회로 패턴(121)은 상기 제2 프로세서 칩이 실장될 제1-2 영역(R1-2)에 배치되는 제2 패드(121-2)을 포함한다.
상기 제2 패드(121-2)는 제2-1 서브 영역(R1-21)에 배치되는 제2-1 패드(121-21) 및 제2-2 서브 영역(R1-22)에 배치되는 제2-2 패드(121-22)를 포함한다.
상기 제2-1 패드(121-21)는 제2-1a 패드(121-21A) 및 제2-1b 패드(121-21B)를 포함할 수 있다. 그리고, 상기 제1 회로 패턴(121)은 제2-1a 패드(121-21A) 및 제2-1b 패드(121-21B) 사이를 연결하는 제2 트레이스(121-4)를 더 포함할 수 있다.
이때, 상기 제1-2 패드(121-12) 및 상기 제2-2 패드(121-22)는 상호 연결되어야 하는 제1 패드(121-1) 및 제2 패드(121-2)의 연결 패드일 수 있다.
즉, 실시 예에서 하나의 회로 기판에 제1 프로세서 칩과 제2 프로세서 칩을 배치하기 위해서, 상기 제1-2 패드(121-12)와 상기 제2-2 패드(121-22)는 서로 연결되어야 한다. 이때, 실시 예에서는 제한된 공간 내에서, 상기 제1-2 패드(121-12)와 상기 제2-2 패드(121-22)를 신뢰성있게 연결하기 위해, 재배선층(200)을 사용한다.
이에 따라, 실시 예에서, 상기 제1 패드(121-1) 중 상기 제2 프로세서 칩과 연결되어야 하는 상기 제1-2 패드(121-12)는 상기 제2 패드(121-2)와 인접하게 배치될 수 있다. 나아가, 실시 예에서 상기 제2 패드(121-2) 중 상기 제1 프로세서 칩과 연결되어야 하는 제2-2 패드(121-22)는 상기 제1 패드(121-1)와 인접하게 배치될 수 있다. 따라서, 실시 예에서, 상기 제1-2 패드(121-12)와 상기 제2-2 패드(121-22)는 서로 인접하게 배치될 수 있다.
그리고, 상기 제1-2 패드(121-12)와 상기 제2-2 패드(121-22) 상에는 재배선층(200)이 배치될 수 있다.
상기 포스트 범프(150)는 상기 제1 패드(121-1) 중에서, 상기 제1-1 패드(121-11) 상에 배치될 수 있다. 또한, 상기 포스트 범프(150)는 상기 제2 패드(121-2) 중에서, 상기 제2-1 패드(121-21) 상에 배치될 수 있다.
예를 들어, 상기 포스트 범프(150)는 상기 제1 패드(121-1) 중에서, 상기 제1-1 패드(121-11) 상에 배치되는 제1 포스트 범프와, 상기 제2-1 패드(121-21) 상에 배치되는 제2 포스트 범프를 포함할 수 있다.
상기 포스트 범프(150)는 제1 프로세서 칩과 제2 프로세서 칩이 실장될 실장 패드일 수 있다. 나아가, 상기 포스트 범프(150)는 상기 회로 기판(100)에서 상기 재배선층(200)이 배치될 공간을 확보할 수 있다. 예를 들어, 상기 제1 포스트 범프는 제1 프로세서 칩이 실장되는 제1 실장부 또는 제1 실장 패드로 기능할 수 있고, 상기 제2 포스트 범프는 제2 프로세서 칩이 실장되는 제2 실장부 또는 제2 실장 패드로 기능할 수 있다.
이를 위해, 상기 포스트 범프(150)는 상기 제1-1 패드(121-11) 및 상기 제2-1 패드(121-21) 상에서 일정 높이를 가지고 배치될 수 있다. 이때, 상기 포스트 범프(150)는 일정 수준 이상의 높이로 형성되어도 강성을 확보할 수 있고, 복수의 포스트 범프 사이의 피치를 미세화할 수 있다.
이때, 포스트 범프(150)는 일정 폭(W1) 및 높이(H1)를 가질 수 있다. 상기 포스트 범프(150)의 폭(W1)은 20㎛ 내지 50㎛일 수 있다. 예를 들어, 포스트 범프(150)의 폭(W1)은 25㎛ 내지 45㎛일 수 있다. 예를 들어, 포스트 범프(150)의 폭(W1)은 28㎛ 내지 40㎛일 수 있다. 상기 포스트 범프(150)의 폭(W1)이 20㎛보다 작으면, 상기 포스트 범프(150)의 강성이 약하여 쉽게 무너지는 문제가 발생할 수 있다. 예를 들어, 상기 포스트 범프(150)의 폭(W1)이 20㎛보다 작으면, 상기 포스트 범프(150)가 상기 높이(H1)를 가지지 못할 수 있다.
상기 포스트 범프(150)의 높이(H1)는 20㎛ 내지 150㎛일 수 있다. 예를 들어, 상기 포스트 범프(150)의 높이(H1)는 30㎛ 내지 135㎛일 수 있다. 예를 들어, 상기 포스트 범프(150)의 높이(H1)는 40㎛ 내지 120㎛일 수 있다. 상기 포스트 범프(150)의 높이(H1)가 20㎛보다 작으면, 상기 재배선층(200)이 배치될 공간이 확보되지 않을 수 있다. 상기 포스트 범프(150)의 높이(H1)가 150㎛보다 크면, 상기 회로 기판(100)의 두께가 증가할 수 있다. 또한, 상기 포스트 범프(150)의 높이(H1)가 150㎛보다 크면, 이를 위한 상기 포스트 범프(150)의 폭(W1)이 증가해야 하며, 이에 따른 상기 포스트 범프(150)의 피치(D1)가 증가할 수 있다.
상기 포스트 범프(150)는 일정 수준의 피치(D1)를 가질 수 있다. 예를 들어, 상기 포스트 범프(150)는 서로 이웃하는 복수의 포스트 범프를 포함할 수 있다. 그리고, 상기 서로 이웃하는 복수의 포스트 범프의 중심 사이의 거리에 대응하는 상기 피치(D1)는 20㎛ 내지 80㎛ 사이의 범위를 가질 수 있다. 예를 들어, 상기 피치(D1)는 25㎛ 내지 70㎛ 사이의 범위를 가질 수 있다. 예를 들어, 상기 피치(D1)는 30㎛ 내지 60㎛ 사이의 범위를 가질 수 있다. 상기 피치(D1)가 20㎛보다 작으면, 이웃하는 포스트 범프가 서로 연결될 수 있고, 이에 따른 쇼트와 같은 신뢰성 문제가 발생할 수 있다. 또한, 상기 피치(D1)가 80㎛보다 크면, 제한된 공간 내에서, 복수의 프로세서 칩을 실장되지 못할 수 있다. 예를 들어, 상기 피치(D1)가 80㎛보다 크면, 상기 회로 기판(100)의 폭 방향으로의 부피가 증가할 수 있다. 나악, 상기 피치(D1)가 80㎛보다 크면, 상기 복수의 프로세서 칩 사이의 거리가 증가하고, 이에 따른 신호 전송 손실이 증가할 수 있다.
한편, 상기 포스트 범프(150)는 시드층(151) 및 도금층(152)을 포함할 수 있다. 상기 시드층(151)은 상기 도금층(152)을 전해 도금으로 형성하기 위한 포스트 범프(150)의 시드층일 수 있다. 나아가, 상기 시드층(151)은 상기 제1 회로 패턴(121)을 전해 도금으로 형성하기 위한 시드층일 수 있다. 즉, 실시 예에서는 상기 제1 회로 패턴(121)을 전해 도금으로 형성하기 위해 사용한 시드층을 그대로 이용하여 상기 포스트 범프(150)를 형성하도록 한다.
이에 따라, 실시 예에서, 상기 시드층(151)은 상기 제1 회로 기판(100)의 상면과 상기 도금층(152)의 하면 사이에만 배치될 수 있다. 이에 따라, 실시 예에서는 상기 포스트 범프(150)를 형성하기 위한 추가적인 시드층의 형성 공정을 생략할 수 있고, 이에 따른 제조 공정을 간소화할 수 있다.
또한, 일반적인 포스트 범프를 형성하기 위한 시드층은 상기 도금층의 측면의 적어도 일부에도 형성된다. 이에 따라, 종래의 포스트 범프는 미세 피치를 가지지 못하였다. 이에 반하여, 실시 예에서, 상기 시드층(151)은 상기 도금층(152)의 하면과 상기 제1 회로 패턴(121)의 상면 사이에만 배치되고, 이에 따른 미세 피치의 구현이 가능할 수 있다.
실시 예에서, 상기 제1 회로 패턴(121)의 상기 제1-2 패드(121-12)와 상기 제2-2 패드(121-22) 위에는 재배선층(200)이 배치될 수 있다. 상기 재배선층(200)은 브릿지 기판이라고도 할 수 있다. 다만, 실시 예에서의 재배선층(200)은 일반적인 브릿지 기판에 포함되는 베이스층(미도시)을 포함하지 않는다. 예를 들어, 일반적인 브릿지 기판에는 재배선층을 형성하기 위한 기초 부재인 베이스층을 포함한다. 예를 들어, 일반적인 브릿지 기판에는 실리콘이나 글라스와 같은 베이스층을 포함한다. 이에 따라, 종래의 브릿지 기판은 상기 베이스층의 일측에만 회로층들이 배치되었다. 따라서, 종래의 브릿지 기판은 단방향으로의 회로 배선 연결 기능을 제공하며, 이에 따른 신호 전송 효율이 감소하였다. 또한, 종래의 브릿지 기판은 양면으로 회로층을 형성하기 위해서는 상기 베이스층을 관통하는 베이스 비아층을 추가로 형성해야만 했다. 이때, 상기 베이스 비아층은 공정 난이도가 높으며, 이에 따른 공정 시간이 증가하는 문제를 가졌다. 또한, 종래의 양면 회로층을 포함하는 브릿지 기판은 상기 베이스층 및 상기 베이스 비아층을 포함하고 있으며, 이에 의한 두께가 증가하는 문제를 가졌다.
이에 반하여, 실시 예에서의 재배선층(200)은 상기 베이스층을 제거하면서, 양면으로의 회로층이 형성되어, 양방향으로의 신호 전달이 가능하도록 한다.
예를 들어, 상기 재배선층(200)의 제1 최외측에 배치된 회로층은 제1 프로세서 칩 및 제2 프로세서 칩과 직접 연결되고, 상기 재배선층(200)의 제2 최외측에 배치된 회로층은 상기 제1 회로 패턴(121)의 상기 제1-2 패드(121-12) 및 상기 제2-2 패드(121-22)와 연결될 수 있다.
이때, 상기 제1 절연층(111)의 상측 영역에서, 상기 재배선층(200)이 배치되는 영역에는 상기 포스트 범프(150)가 배치되지 않는다. 예를 들어, 상기 포스트 범프(150)는 상기 재배선층(200)이 배치될 영역을 제외한 영역에 배치될 수 있다. 예를 들어, 상기 재배선층(200)의 주위에는 상기 포스트 범프(150)가 둘러싸며 배치될 수 있다. 이에 따라, 실시 예에서는 상기 재배선층(200)에 베이스층이 포함되지 않더라도, 상기 포스트 범프(150)에 의해 상기 재배선층(200)을 안정적으로 보호할 수 있으며, 이에 따른 제품 신뢰성을 향상시킬 수 있다. 또한, 실시 예에서는 상기 회로 기판(100)에 프로세서 칩이 실장되는 과정에서, 상기 포스트 범프(150)에 의해 프로세서 칩이 안정적으로 지지될 수 있으며, 이에 따른 상기 재배선층(200)의 손상을 방지할 수 있다.
상기 재배선층(200)은 회로 기판(100)에 실장될 복수의 프로세서 칩 사이를 서로 전기적으로 연결시키는 다이 간의 인터커넥션(die to die interconnection)을 수행할 수 있다. 상기 복수의 프로세서 칩은 제한된 공간 내에서 상호 전기적으로 연결되어야 한다. 이때, 상기 복수의 프로세서 칩 사이를 연결하기 위해서는 제한된 공간 내에서 매우 밀집된 연결 회로가 필요하다. 이에 따라, 실시 예에서는 고밀도의 회로층을 포함하는 재배선층(200)을 상기 제1-2 패드(121-12) 및 상기 제2-2 패드(121-22) 상에 배치되고, 상기 재배선층(200)을 이용하여 복수의 프로세서 칩의 실장과 함께, 상기 복수의 프로세서 칩 사이의 전기적 연결이 가능하도록 한다. 나아가, 상기 재배선층(200)은 상기 복수의 프로세서 칩 사이의 연결뿐 아니라, 상기 회로 기판(100)의 기판층을 구성하는 다른 회로 패턴들 또는 비아들과 전기적으로 연결될 수 있다. 즉, 실시 예에서는 상기 재배선층(200)이 상기 복수의 프로세서 칩 사이를 연결하는 기능 이외에, 상기 복수의 프로세서 칩과 상기 회로 기판(100)을 전기적으로 연결하는 기능까지 가지도록 한다. 이에 따라, 실시 예에서는 상기 회로 기판(100)의 기판층에 배치되어야 하는 회로 패턴이나 비아의 일부를 상기 재배선층(200)에 배치할 수 있으며, 이에 따른 회로 기판의 전체적인 부피를 감소시킬 수 있다.
이하에서는 상기 재배선층(200)의 구조에 대해 설명하기로 한다.
상기 재배선층(200)은 절연층, 회로층 및 비아층을 포함할 수 있다.
재배선층(200)은 제1 내지 제6 절연층(211, 212, 213, 214, 215, 216)을 포함할 수 있다. 이때, 도면 상에서, 상기 재배선층(200)이 절연층의 층수를 기준으로 6층 구조를 가지는 것으로 도시하였으나, 이에 한정되지는 않는다. 예를 들어, 상기 재배선층(200)은 절연층의 층수를 기준으로 5층 이하의 층수를 가질 수 있고, 이와 다르게 7층 이상의 층수를 가질 수도 있을 것이다.
상기 제1 내지 제6 절연층(211, 212, 213, 214, 215, 216)에는 각각 회로층 및 비아층이 배치될 수 있다.
예를 들어, 제1 절연층(211)에는 제1 회로층(221)이 배치될 수 있다. 이때, 상기 제1 절연층(211)의 두께는 상기 제1 회로층(221)의 두께와 동일할 수 있다. 이에 따라, 상기 제1 회로층(221)은 상기 제1 절연층(211)을 관통하는 구조를 가질 수 있다. 상기 제1 회로층(221)은 상기 재배선층(200)을 구성하는 복수의 회로층에서, 제1 최외측 또는 최상측에 배치된 회로층을 의미할 수 있다.
예를 들어, 제2 절연층(212)에는 제1 비아층(231)이 배치될 수 있다. 이때, 상기 제2 절연층(212)의 두께는 상기 제1 비아층(231)의 두께와 동일할 수 있다. 이에 따라, 상기 제1 비아층(231)은 상기 제2 절연층(212)을 관통하는 구조를 가질 수 있다.
예를 들어, 제3 절연층(213)에는 제2 회로층(222)이 배치될 수 있다. 이때, 상기 제3 절연층(213)의 두께는 상기 제2 회로층(222)의 두께와 동일할 수 있다. 이에 따라, 상기 제2 회로층(222)은 상기 제3 절연층(213)을 관통하는 구조를 가질 수 있다.
예를 들어, 제4 절연층(214)에는 제2 비아층(232)이 배치될 수 있다. 이때, 상기 제4 절연층(214)의 두께는 상기 제2 비아층(232)의 두께와 동일할 수 있다. 이에 따라, 상기 제2 비아층(232)은 상기 제4 절연층(214)을 관통하는 구조를 가질 수 있다.
예를 들어, 제5 절연층(215)에는 제3 회로층(223)이 배치될 수 있다. 이때, 상기 제5 절연층(215)의 두께는 상기 제3 회로층(223)의 두께와 동일할 수 있다. 이에 따라, 상기 제3 회로층(223)은 상기 제5 절연층(213)을 관통하는 구조를 가질 수 있다.
예를 들어, 제6 절연층(216)에는 제3 비아층(233)이 배치될 수 있다. 이때, 상기 제6 절연층(216)의 두께는 상기 제3 비아층(233)의 두께와 동일할 수 있다. 이에 따라, 상기 제3 비아층(233)은 상기 제6 절연층을 관통하는 구조를 가질 수 있다.
또한, 상기 제6 절연층(216)의 하면에는 제4 회로층(224)이 배치될 수 있다. 이때, 상기 제4 회로층(224)은 상기 제6 절연층(216)의 하면 아래로 돌출되는 구조를 가질 수 있다. 상기 제4 회로층(224)은 상기 재배선층(200)의 제2 최외측 또는 최하측에 형성된 회로층을 의미할 수 있다.
이때, 상기 재배선층(200)의 제1 최외측에 배치된 제1 회로층(221)은 절연층(210) 내에 매립된 구조를 가지고, 상기 제2 최외측에 배치된 제4 회로층(224)은 상기 절연층(210)의 하면으로부터 돌출된 구조를 가지고 있다. 이는, 상기 제1 회로층(221)은 재배선층(200)의 층 적층 공정 중, 최초로 형성된 회로층(또는 가장 마지막에 형성된 회로층보다 앞서 형성된 회로층)인 것을 의미하고, 상기 제4 회로층(224)은 상기 재배선층(200)의 층 적층 공정 중에서 가장 마지막으로 형성된 회로층을 의미할 수 있다. 예를 들어, 상기 제4 회로층(224)은 재배선층(200)의 패드층을 의미할 수 있다. 상기 절연층(210)은 재배선층(200)의 절연층을 의미하며, 이에 따라 재배선 절연층이라고도 할 수 있다.
여기에서, 종래에는 상기 제1 회로층(221) 상에는 베이스층이 배치되는 구조를 가졌으나, 실시 예에서, 상기 제1 회로층(221) 상에는 베이스층이 배치되지 않으며, 이에 따라 상기 제1 회로층(221)의 표면에 상기 재배선층(200)의 제1 최외측으로 노출된 구조를 가지게 된다.
따라서, 실시 예에서는 상기 재배선층(200)의 최하측에 배치된 제4 회로층(224)을 재배선층(200)의 제1 패드층으로 이용하고, 최상측에 배치된 제1 회로층(221)을 재배선층(200)의 제2 패드층으로 이용하도록 한다.
한편, 상기에서는 각각의 절연층에 회로층 및 비아층 중 어느 하나의 층만이 관통 구조를 가지고 배치되는 것으로 설명하였으나, 이에 한정되는 것은 아니다. 예를 들어, 재배선층(200)은 하나의 절연층에 회로층 및 비아층이 배치되는 구조를 가질 수도 있을 것이다.
한편, 상기 재배선층(200)의 제1 패드층에 대응하는 제4 회로층(224)의 제2면 또는 하면에는 제1 접착부(230)가 배치될 수 있다. 상기 제1 접착부(230)는 상기 재배선층(200)을 상기 제1 회로 패턴(121)의 상기 제1-2 패드(121-12) 및 상기 제2-2 패드(121-22) 상에 부착하기 위한 접착부재일 수 있다. 일 예로, 상기 제1 접착부(230)는 마이크로볼일 수 있다. 다만, 실시 예는 이에 한정되지 않으며, 상기 재배선층(200)을 상기 제1-2 패드(121-12) 및 상기 제2-2 패드(121-22) 상에 부착하기 위한 부재라면, 상기 제1 접착부(230)로 사용될 수 있을 것이다.
한편, 실시 예에서는 상기 절연층(210)의 제2 최외측에 배치되는 제2 접착부(240)을 포함할 수 있다. 예를 들어, 상기 제2 접착부(240)는 상기 절연층(210) 중 최하측에 배치된 제6 절연층(216)의 하면에 배치될 수 있다. 또한, 상기 제2 접착부(240)는 상기 제1 접착부(230)의 주위를 둘러싸며 배치될 수 있다. 상기
즉, 실시 예에서는 상기 재배선층(200)이 상기 제1-2 패드(121-12) 및 상기 제2-2 패드(121-22) 상에 안정적으로 부착될 수 있도록, 상기 절연층(210)의 제2 최외측에 상기 제1 접착부(230)를 둘러싸며 배치될 수 있다.
예를 들어, 상기 제2 접착부(240)는 비전도성 접착제일 수 있다. 예를 들어, 제2 접착부(240)는 폴리머 접착제일 수 있다. 예를 들어, 상기 제2 접착부(240)는 열경화성 수지, 열과소성 수지, 충전제, 경화제 및 경화 촉진제를 포함하는 비전도 폴리머 접착제일 수 있다.
이에 따라, 상기 재배선층(200)은 상기 제1 접착부(230) 및 상기 제2 접착부(240)를 통해 상기 제1-2 패드(121-12) 및 상기 제2-2 패드(121-22) 상에 부착될 수 있다. 예를 들어, 상기 제1-2 패드(121-12) 및 상기 제2-2 패드(121-22)는 상기 제1 접착부(230)를 통해 상기 재배선층(200)과 전기적으로 연결될 수 있다. 또한, 상기 재배선층(200)은 상기 제2 접착부(240)를 통해 제공되는 접착력에 의해, 상기 제1 절연층(111), 상기 제1-2 패드(121-12) 및 상기 제2-2 패드(121-22) 상에 안정적으로 고정 및 부착될 수 있다.
한편, 상기 재배선층(200)에서의 회로층 및 비아층은 상기 회로 기판(100)의 기판층에 회로패턴들 및 비아들과 다른 층 구조를 가질 수 있다.
예를 들어, 재배선층(200)의 회로층 및 비아층들은 각각 3층 구조를 가질 수 있다.
예를 들어, 상기 재배선층(200)의 회로층들은 각각 제1 내지 제3 도금층을 포함할 수 있다.
예를 들어, 제1 회로층(221) 및 제2 회로층(222)은 각각 제1 도금층(221-1, 222-1), 제2 도금층(221-2, 222-2) 및 제3 도금층(221-3, 222-3)을 포함할 수 있다.
상기 제1 도금층(221-1, 222-1) 및 제2 도금층(221-2, 222-2)은 시드층일 수 있다.
상기제1 도금층(221-1, 222-1)은 스퍼터링 공정을 통해 형성된 티타늄(Ti) 층일 수 있다. 상기 제1 도금층(221-1, 222-1)은 0.01㎛ 내지 0.15㎛의 두께를 가질 수 있다. 예를 들어, 상기 제1 도금층(221-1, 222-1)은 0.03㎛ 내지 0.12㎛의 두께를 가질 수 있다. 예를 들어, 상기 제1 도금층(221-1, 222-1)은 0.05㎛ 내지 0.10㎛의 두께를 가질 수 있다. 상기 제1 도금층(221-1, 222-1)은 제3 도금층(221-3, 222-3)을 전해 도금하기 위해 형성되는 제1 시드층일 수 있다.
상기 제2 도금층(221-2, 222-2)은 스퍼터링 공정을 통해 형성된 구리(Cu) 층일 수 있다. 상기 제2 도금층(221-2, 222-2)은 0.01㎛ 내지 0.35㎛의 두께를 가질 수 있다. 예를 들어, 상기 제2 도금층(221-2, 222-2)은 0.05㎛ 내지 0.32㎛의 두께를 가질 수 있다. 예를 들어, 상기 제2 도금층(221-2, 222-2)은 0.1㎛ 내지 0.3㎛의 두께를 가질 수 있다. 상기 제2 도금층(221-2, 222-2)은 제3 도금층(221-3, 222-3)을 전해 도금하기 위해 형성되는 제2 시드층일 수 있다.
실시 예에서, 상기 제1 도금층(221-1, 222-1) 및 제2 도금층(221-2, 222-2)의 두께의 합은 0.5㎛ 이하일 수 있다. 바람직하게, 상기 제1 도금층(221-1, 222-1) 및 제2 도금층(221-2, 222-2)의 두께의 합은 0.4㎛ 이하일 수 있다. 더욱 바람직하게, 상기 제1 도금층(221-1, 222-1) 및 제2 도금층(221-2, 222-2)의 두께의 합은 0.3㎛ 이하일 수 있다. 상기 제1 도금층(221-1, 222-1) 및 제2 도금층(221-2, 222-2)의 두께의 합이 0.5㎛를 초과하면, 상기 재배선층(200)의 회로층의 의 미세화가 어려울 수 있다. 구체적으로, 재배선층(200)의 회로층의 제조 공정에는, 상기 제1 도금층(221-1, 222-1) 및 제2 도금층(221-2, 222-2)을 에칭하여 제거하는 시드층 제거 공정이 포함된다. 이때, 상기 상기 제1 도금층(221-1, 222-1) 및 제2 도금층(221-2, 222-2)의 두께가 증가할수록, 상기 시드층 공정에서의 에칭량이 증가하고, 이에 따른 전체적인 회로층의 의 미세화가 어렵게 된다.
실시 예에서의 재배선층(200)의 회로층의 시드층은 상기 제1 도금층(221-1, 222-1) 및 제2 도금층(221-2, 222-2)을 포함한다. 이때, 상기 제1 도금층(221-1, 222-1) 및 제2 도금층(221-2, 222-2)은 스퍼터링 공정에 의해 형성되어 얇은 두께를 가질 수 있으며, 이에 따른 회로층의 미세화가 가능하다.
상기 제3 도금층(221-3, 222-3)은 상기 제2 도금층(221-2, 222-2)을 시드층으로 전해 도금하여 형성된 전해 도금층일 수 있다. 상기 제3 도금층(221-3, 222-3)은 2㎛ 내지 12㎛의 범위의 두께를 가질 수 있다. 상기 제3 도금층(221-3, 222-3)은 3㎛ 내지 11㎛의 범위의 두께를 가질 수 있다. 상기 제3 도금층(221-3, 222-3)은 4㎛ 내지 10㎛의 범위의 두께를 가질 수 있다.
상기 제3 도금층(221-3, 222-3)의 두께가 2㎛보다 작으면, 상기 시드층 에칭 공정에서, 상기 제3 도금층(221-3, 222-3)도 함께 에칭되어, 상기 재배선층(200)의 회로층의 정상적인 구현이 어려울 수 있다. 상기 제3 도금층(221-3, 222-3)의 두께가 12㎛보다 크면, 상기 재배선층(200)의 회로층의 미세화가 어려울 수 있다.
상기와 같은 층 구조를 가지는 상기 회로층은 3㎛ 내지 13㎛의 범위의 두께를 가질 수 있다. 상기와 같은 층 구조를 가지는 상기 재배선층(200)의 회로층은 4㎛ 내지 12㎛의 범위의 두께를 가질 수 있다. 상기와 같은 층 구조를 가지는 상기 재배선층(200)의 회로층은 각각 5㎛ 내지 11㎛의 범위의 두께를 가질 수 있다. 상기 재배선층(200)의 회로층의 두께가 5㎛보다 작으면, 상기 회로층이의 저항이 증가하여 상기 제1 및 제2 프로세서 칩과의 연결에서, 신뢰성이 낮아질 수 있다. 상기 재배선층(200)의 회로층의 두께가 11㎛를 초과하는 경우에는 상기 재배선층(200)의 회로층의 미세화가 어려울 수 있다.
상기 재배선층(200)의 회로층은 고밀도 회로층, 예를 들어 초미세화 패턴일 수 있다. 예를 들어, 상기 재배선층(200)의 회로층은 6㎛ 이하의 선폭을 가질 수 있다. 예를 들어, 상기 재배선층(200)의 회로층은 5㎛ 이하의 선폭을 가질 수 있다. 예를 들어, 상기 재배선층(200)의 회로층은 4㎛ 이하의 선폭을 가질 수 있다. 상기 재배선층(200)의 회로층은 6㎛ 이하의 간격을 가질 수 있다. 상기 간격은 동일 층에 배치된 회로층의 트레이스들 사이의 이격 간격을 의미할 수 있다. 예를 들어, 상기 재배선층(200)의 회로층은 5㎛ 이하의 간격을 가질 수 있다. 예를 들어, 상기 재배선층(200)의 회로층은 4㎛ 이하의 간격을 가질 수 있다.
바람직하게, 상기 재배선층(200)의 회로층은 1㎛ 내지 6㎛의 선폭을 가질 수 있다. 상기 선폭은 상기 재배선층(200)의 회로층을 구성하는 트레이스들의 선폭을 의미할 수 있다. 상기 재배선층(200)의 회로층은 1.2㎛ 내지 5㎛의 범위의 선폭을 가질 수 있다. 상기 재배선층(200)의 회로층은 1.5㎛ 내지 4㎛의 범위의 선폭을 가질 수 있다. 상기 재배선층(200)의 회로층의 선폭이 1㎛보다 작으면, 상기 재배선층(200)의 회로층의 저항이 증가하고, 이에 따른 프로세서 칩과의 정상적인 통신이 어려울 수 있다. 또한, 상기 재배선층(200)의 회로층의 선폭이 1㎛보다 작으면, 상기 회로층이 쉽게 무너짐에 따라 신뢰성 문제가 발생할 수 있다. 상기 재배선층(200)의 회로층의 선폭이 6㎛보다 크면, 제한된 공간 내에서 복수의 프로세서 칩 사이의 연결이 어려울 수 있다.
한편, 실시 예의 회로 기판(100)은 상기 제1 절연층(111)의 제1면 또는 상면에 형성되는 몰딩층(160)을 포함할 수 있다.
상기 몰딩층(160)은 EMC(Epoxy Mold Compound)일 수 있으나, 이에 한정되는 것은 아니다.
상기 몰딩층(160)은 상기 제1 절연층(111)의 제1면 또는 상면에 형성되어, 상기 제1 절연층(111)의 제1면을 보호할 수 있다.
또한, 상기 몰딩층(160)은 상기 제1 절연층(111)의 제1면 또는 상면에 매립된 제1 회로 패턴(121)의 제1면 또는 상면을 보호할 수 있다.
또한, 상기 몰딩층(160)은 상기 제1 회로 패턴(121) 상에 배치된 포스트 범프(150)를 몰딩할 수 있다. 예를 들어, 상기 몰딩층(160)은 상기 포스트 범프(150)의 측면을 둘러싸며 배치될 수 있다. 다만, 상기 몰딩층(160)은 상기 포스트 범프(150)의 상면을 노출하며 배치될 수 있다.
또한, 상기 몰딩층(160)은 상기 제1 회로 패턴(121) 상에 배치된 재배선층(200)을 몰딩할 수 있다. 예를 들어, 상기 몰딩층(160)은 상기 재배선층(200)의 측면을 둘러싸며 배치될 수 있다. 다만, 상기 몰딩층(160)은 상기 재배선층(200)의 제1 최외측 또는 최상측을 노출할 수 있다. 예를 들어, 상기 몰딩층(160)은 상기 재배선층(200)에서, 제1 최외측에 배치된 제1 회로층(221)의 상면을 노출하며 형성될 수 있다.
이에 따라, 상기 몰딩층(160)의 상면은 상기 포스트 범프(150)의 상면과 동일 평면 상에 위치할 수 있다. 예를 들어, 상기 몰딩층(160)의 상면은 상기 재배선층(200)의 최상측과 동일 평면 상에 위치할 수 있다. 예를 들어, 상기 몰딩층(160)의 상면은 상기 재배선층(200)의 제1 회로층(221)의 상면과 동일 평면 상에 위치할 수 있다. 예를 들어, 상기 몰딩층(160)은 상기 재배선층(200)의 제1 절연층(211)의 상면과 동일 평면 상에 위치할 수 있다.
이에 따라, 상기 포스트 범프(150)의 상면은 상기 재배선층(200)의 최상측과 동일 평면 상에 위치할 수 있다. 예를 들어, 상기 포스트 범프(150)의 상면은 상기 재배선층(200)의 제1 회로층(221)의 상면과 동일 평면 상에 위치할 수 있다. 예를 들어, 상기 포스트 범프(150)의 상면은 상기 재배선층(200)의 제1 절연층(211)의 상면과 동일 평면 상에 위치할 수 있다.
따라서, 실시 예에서는 상기 회로 기판(100) 상에 제1 프로세서 칩 및 제2 프로세서 칩을 실장하는 공정에서의 상기 제1 프로세서 칩 및 상기 제2 프로세서 칩의 수평을 맞출 수 있고, 이에 따른 상기 제1 프로세서 칩 및 상기 제2 프로세서 칩의 실장 신뢰성을 향상시킬 수 있다.
한편, 실시 예에서의 회로 기판(100)의 두께는 비교 예의 제1 패키지(10)의 두께(t8)보다 작을 수 있다.
구체적으로, 회로 기판(100)의 두께는 비교 예의 제1 패키지(10)의 두께(t8)보다 작을 수 있다. 예를 들어, 상기 회로 기판(100)이 절연층의 층수를 기준으로 8층 구조를 가지는 경우, 상기 회로 기판(100)의 두께는 400㎛ 이하일 수 있다. 예를 들어, 상기 회로 기판(100)이 절연층의 층수를 기준으로 8층 구조를 가지는 경우, 상기 회로 기판(100)의 두께는 380㎛ 이하일 수 있다. 예를 들어, 상기 회로 기판(100)이 절연층의 층수를 기준으로 8층 구조를 가지는 경우, 상기 회로 기판(100)의 두께는 360㎛ 이하일 수 있다.
실시 예에서의 회로 기판은 기판층, 상기 기판층 상에 배치된 포스트 범프 및 상기 기판층 상에 배치된 재배선층을 포함한다. 이때, 실시 예에서는 상기 기판층 상에 배치되고, 상기 포스트 범프 및 상기 재배선층을 몰딩하는 몰딩층을 형성한다. 그리고, 실시 예서는 상기 포스트 범프 및 상기 재배선층 상에 서로 다른 프로세서 칩이 실장되도록 한다. 이에 따라, 실시 예에서는 하나의 회로 기판에 서로 다른 복수의 프로세서 칩을 실장할 수 있으며, 나아가, 제한된 공간 내에서 상기 복수의 프로세서 칩 사이를 용이하게 연결할 수 있다. 따라서, 실시 예에서는 복수의 프로세서 칩을 기능에 따라 분리하여, 이에 따른 애플리케이션 프로세서의 성능을 향상시킬 수 있다. 나아가, 실시 예에서는 제한된 공간 내에서, 복수의 프로세서 칩 사이를 용이하게 연결할 수 있고, 이에 의해 패키지 기판의 전체 두께를 줄이면서 이에 따른 전자 디바이스를 슬림화할 수 있다.
또한, 실시 예에서는 상기 재배선층의 주위를 둘러싸며 상기 포스트 범프가 배치되도록 하면서, 상기 재배선층이 몰딩층 내에 매립된 구조를 가지도록 하여, 상기 재배선층을 안정적으로 보호할 수 있다.
또한, 실시 예에서는 복수의 칩 사이에서 상호 연결되어야 하는 영역에만 재배선층을 배치함으로서 상기 재배선층의 사이즈를 줄일 수 있으며, 상기 재배선층을 통해 복수의 칩 사이를 상호 직접 연결함으로써, 신호 전송 손실을 최소화할 수 있다.
또한, 실시 예에서는 재배선층을 이용하여 복수의 칩이 실장되는 실장부를 제공하면서, 상기 복수의 칩사이의 전기적 연결이 가능하도록 한다. 나아가, 실시 예에서의 재배선층은 상기 복수의 칩의 실장 및 이들 사이의 연결뿐 아니라, 상기 회로 기판의 기판층을 구성하는 다른 회로 패턴들 또는 비아들과 전기적으로 연결될 수 있도록 한다. 즉, 실시 예에서는 상기 재배선층이 상기 복수의 프로세서 칩 사이를 연결하는 기능 이외에, 상기 복수의 프로세서 칩과 상기 회로 기판을 전기적으로 연결하는 기능까지 가지도록 한다. 이에 따라, 실시 예에서는 상기 재배선층을 이용하여 양방향으로의 신호 전달이 가능하도록 하며, 이에 따른 제품 성능을 향상시킬 수 있다. 또한, 실시 예에서는 기판층을 구성하는 회로 패턴이나 비아의 일부를 상기 재배선층에 배치할 수 있으며, 이에 따른 회로 기판의 전체적인 부피를 감소시킬 수 있다.
이하에서는 제1 실시 예에 따른 회로 기판의 제조 방법에 대해 설명하기로 한다.
도 9 내지 도 28은 도 2의 회로 기판을 공정 순으로 설명하기 위한 도면이다.
실시 예의 회로 기판의 제조 방법은 기판층을 제조하는 제1 공정, 재배선층(200)을 제조하는 제2 공정, 및 상기 기판층과 상기 재배선층(200)을 결합하는 제3 공정으로 구분될 수 있다.
도 9를 참조하면, 실시 예는 ETS 공법을 이용하여 회로 기판(100)의 기판층을 제조하기 위한 기초 자재를 준비하는 공정을 진행할 수 있다. 이를 위해, 실시 예에서는 캐리어 보드(310)를 준비할 수 있다. 캐리어 보드(310)는 캐리어 절연층(311) 및 상기 캐리어 절연층(311)의 적어도 일면에 배치된 캐리어 금속층(312)을 포함할 수 있다. 이때, 도면 상에는 캐리어 절연층(311)의 양면에 캐리어 금속층(312)이 배치된 것으로 도시하였으나, 이에 한정되는 것은 아니다. 예를 들어, 실시 예에서의 캐리어 보드(310)는 캐리어 절연층(311)의 일면에만 배치된 상기 캐리어 금속층(312)을 포함할 수 있을 것이다.
그리고, 캐리어 절연층(311)의 양면에 캐리어 금속층이 형성된 경우, 이하에서의 회로 기판(100)의 기판층의 제조 공정은, 상기 캐리어 보드(310)의 양면에서 각각 진행될 수 있다. 예를 들어, 실시 예에서는 캐리어 보드(310)를 중심으로 이의 상측 및 하측에서 각각 이하의 공정을 진행하여, 한번에 복수의 기판층을 형성할 수 있다.
상기 캐리어 금속층(312)은 상기 캐리어 절연층(311)에 무전해 도금을 하여 형성할 수 있다. 또한, 실시 예에서는 CCL(Copper Clad Laminate)를 상기 캐리어 보드(310)로 사용할 수도 있을 것이다.
이어서, 실시 예에서는 도 10에서와 같이, 상기 캐리어 금속층(312) 상에 제1 마스크(320)를 형성하는 공정을 진행할 수 있다. 이때, 상기 제1 마스크(320)는 상기 캐리어 금속층(312)의 제2면의 전체를 덮으며 형성될 수 있고, 추후 이를 개방하는 공정을 통해 상기 캐리어 금속층(312)의 표면을 일부 노출하는 개구부(미도시)를 포함할 수 있다. 즉, 상기 제1 마스크(320)는 상기 캐리어 금속층(312)의 제2면 중 제1 회로 패턴(121)이 형성될 영역을 오픈하는 개구부(미도시)를 포함할 수 있다.
이어서, 실시 예에서는 도 11에 도시된 바와 같이, 상기 캐리어 금속층(312)을 시드층으로 하여 전해 도금을 진행하는 것에 의해, 상기 제1 마스크(320)의 개구부를 채우는 제1 회로 패턴(121)을 형성하는 공정을 진행할 수 있다.
이어서, 실시 예에서는 도 12에 도시된 바와 같이, 상기 캐리어 금속층(312)에 배치된 제1 마스크(320)를 제거하는 공정을 진행할 수 있다. 또한, 실시 예에서는 상기 캐리어 금속층(312) 상에, 상기 제1 회로 패턴(121)을 덮는 제1 절연층(111)을 형성하는 공정을 진행할 수 있다. 상기 제1 절연층(111)은 프리프레그를 포함할 수 있다.
이어서, 실시 예에서는 도 13에 도시된 바와 같이, 상기 제1 절연층(111)에 제1 비아(131) 및 제2 회로 패턴(122)을 형성하는 공정을 진행할 수 있다. 이를 위해, 실시 예에서는 상기 제1 절연층(111)을 관통하는 비아 홀을 형성하는 공정, 상기 제1 절연층의 표면과 상기 비아 홀의 내벽에 시드층을 형성하는 공정, 상기 제1 절연층의 표면에 개구부를 포함하는 마스크를 형성하는 공정, 상기 마스크의 개구부와 상기 비아 홀을 채우는 도금을 진행하는 공정, 그리고 상기 마스크 및 상기 시드층을 제거하는 공정을 포함할 수 있다.
다음으로, 실시 예에서는 도 14에 도시된 바와 같이, 상기 제1 절연층(111) 상에 제2 절연층(112)을 형성하는 공정을 진행할 수 있다. 이후, 실시 예에서는 상기 제2 절연층(112)에 제2 비아(132) 및 제3 회로 패턴(123)을 형성하는 공정을 진행할 수 있다.
다음으로, 실시 예에서는 도 15에 도시된 바와 같이, 상기 제2 절연층(112) 상에 제3 절연층(113)을 형성하는 공정을 진행할 수 있다. 이후, 실시 예에서는 상기 제3 절연층(113)에 제3 비아(133) 및 제4 회로 패턴(124)을 형성하는 공정을 진행할 수 있다.
다음으로, 실시 예에서는 도 16에 도시된 바와 같이 상기 캐리어 절연층(311)을 중심으로, 이의 양측에서 각각 제조된 기판층을 상호 분리하는 공정을 진행할 수 있다.
다음으로, 도 17에 도시된 바와 같이, 실시 예에서는 상기 캐리어 금속층(312) 상에 제2 마스크(330)를 형성하는 공정을 진행할 수 있다. 즉, 일반적인 제조 공정에서, 상기 기판층의 상호 분리 공정이 지나면, 상기 캐리어 금속층(312)은 에칭되어 제거된다. 이에 반하여, 실시 예에서는 상기 캐리어 금속층(312)을 제거하지 않고 남겨 놓은 상태에서, 상기 제2 마스크(330)를 형성하는 공정을 진행한다. 즉, 상기 캐리어 금속층(312)은 상기 제1 회로 패턴(121)을 형성하기 위해 사용된 시드층이며, 나아가 포스트 범프(150)를 형성하기 위한 시드층으로도 사용될 수 있다. 한편, 상기 제2 마스크(330)은 상기 캐리어 금속층(312)의 상면 중, 포스트 범프(150)가 형성될 영역을 노출하는 개구부를 가질 수 있다.
다음으로, 도 18에 도시된 바와 같이, 실시 예에서는 상기 캐리어 금속층(312)을 시드층으로, 제2 마스크(330)의 개구부를 채우는 도금을 진행하여 도금층(152)을 형성할 수 있다.
다음으로, 도 19에 도시된 바와 같이, 실시 예에서는 상기 도금층(152)의 형성이 완료되면, 상기 제2 마스크(330)를 제거하는 공정을 진행할 수 있다.
다음으로, 도 20에 도시된 바와 같이, 실시 예에서는 상기 캐리어 금속층(312)에서, 상기 도금층(152)이 형성되지 않은 부분을 에칭하여 제거하는 공정을 진행할 수 있다. 이에 따라, 실시 예에서는 상기 캐리어 금속층(312)에 대응하는 시드층(151) 및 상기 도금층(152)을 포함하는 포스트 범프(150)를 형성할 수 있다.
이때, 상기 형성된 포스트 범프(150)의 높이는 도 6을 참조하여 설명한 포스트 범프(150)의 높이(H1)보다 높을 수 있다. 그리고, 상기 포스트 범프(150)의 일는 추후 몰딩층(160) 및 재배선층(200)과 함께 제거될 수 있을 것이다.
상기와 같은 공정을 통해 기판층의 제조가 완료되면, 재배선층(200)을 제조하는 공정을 진행할 수 있다.
예를 들어, 도 21에 도시된 바와 같이, 실시 예에서는 재배선층(200)을 제조하기 위한 기초 부재를 준비할 수 있다.
상기 기초 부재는, 베이스층(410) 및 베이스 고정층(420)을 포함할 수 있다. 상기 베이스층(410)은 실리콘 기판일 수 있다. 이와 다르게, 상기 베이스층(410)은 글래스(Glass), 세라믹(Ceramic) 등을 포함할 수 있다.
상기 베이스 고정층(420)은 상기 베이스층(410) 상에 형성될 수 있다. 상기 베이스 고정층(420)은 상기 베이스층(410) 상에 형성되는 재배선층(200)을 고정하는 기능을 할 수 있다. 이를 위해, 상기 베이스 고정층(420)은 접착성이 있는 물질을 포함할 수 있다.
이후, 실시 예에서는 도 22에 도시된 바와 같이 상기 베이스 고정층(420) 상에 제1 절연층(211)을 적층하는 공정을 진행할 수 있다.
그리고, 실시 예에서는 도 23에 도시된 바와 같이, 상기 적층된 제1 절연층(211)에 패턴 홀(미도시)을 형성하고, 상기 패턴 홀을 채우는 제1 회로층(221)을 형성하는 공정을 진행할 수 있다. 또한, 실시 예에서는 이러한 공정을 반복하여 진행함으로써, 복수의 절연층에 각각 복수의 회로층 및 복수의 비아층을 형성하는 공정을 진행할 수 있다.
다음으로, 실시 예에서는 도 24에 도시된 바와 같이, 최외측에 형성된 패드층인 제4 회로층(224) 상에 제1 접착부(230)를 부착하는 공정을 진행할 수 있다.
다음으로, 실시 예에서는 도 25에 도시된 바와 같이, 제6 절연층(216) 상에 상기 제4 회로층(224) 및 상기 제1 접착부(230)를 감싸는 제2 접착부(240)를 형성하는 공정을 진행할 수 있다.
실시 예는 상기와 같은 공정을 진행하여 브릿지 기판을 제조할 수 있다. 상기 브릿지 기판은, 실시 예의 재배선층(200)에 베이스층(410)이 포함된 구조를 가질 수 있다.
이후, 실시 예에서는 도 26에 도시된 바와 같이, 도 20에서 제조된 기판층의 제1 회로 패턴(121)의 제1-2 패드(121-12) 및 상기 제2-2 패드(121-22) 상에 상기 브릿지 기판을 부착하는 공정을 진행할 수 있다. 예를 들어, 상기 브릿지 기판의 제1 접착부(230)를 상기 제1-2 패드(121-12) 및 상기 제2-2 패드(121-22)에 정렬시켜, 상기 제1 접착부(230) 및 제2 접착부(240)를 이용하여 상기 브릿지 기판을 기판층 상에 부착할 수 있다.
다음으로, 실시 예에서는 도 27에 도시된 바와 같이, 상기 기판층 상에 상기 포스트 범프(150) 및 상기 브릿지 기판을 몰딩하는 몰딩층을 형성하는 공정을 진행할 수 있다. 이때, 상기 몰딩층은 상기 포스트 범프(150)보다 높게 형성될 수 있다. 나아가, 상기 몰딩층은 상기 브릿지 기판보다 높게 형성될 수 있다.
다음으로, 실시 예에서는 연마기(500)를 이용하여, 상기 몰딩층, 상기 포스트 범프(150) 및 상기 브릿지 기판을 연마하는 공정을 진행할 수 있다.
상기 연마기(500)에 의한 연마 공정은, 상기 브릿지 기판에 포함된 최외측 회로층의 표면이 노출될때까지 진행될 수 있다. 예를 들어, 상기 연마 공정은 상기 브릿지 기판의 재배선층(200)에 포함된 제1 회로층(221)이 노출될때까지 진행될 수 있다.
상기 연마 공정에 의해, 몰딩층(160)은 상기 포스트 범프(150) 및 상기 재배선층(200)의 제1 회로층(221)과 동일한 높이를 가질 수 있다.
상기와 같은 공정을 통해 실시 예에서는 기판층, 포스트 범프(150), 재배선층(200) 및 이들을 몰딩하는 몰딩층(160)을 포함하는 회로 기판(100)을 제조할 수 있다.
도 29는 제1 실시 예에 따른 패키지 기판을 나타낸 도면이다.
도 29를 참조하면, 실시 예에서는, 도 2의 회로 기판(100) 상에 복수의 칩이 실장된 구조를 가질 수 있다.
예를 들어, 패키지 기판(600)은 회로 기판(100)의 포스트 범프(150) 및 재배선층(200) 상에 접착부를 배치하는 공정을 진행할 수 있다.
예를 들어, 패키지 기판은 제1 칩이 실장될 영역에서의 포스트 범프(150)에 배치된 제3-1 접착부(611) 및 상기 제1 칩이 실장될 영역에서의 재배선층(200)의 회로층 상에 배치된 제3-2 접착부(612)를 포함하는 제3 접착부(610)를 포함할 수 있다.
또한, 패키지 기판은 제2 칩이 실장될 영역에서의 포스트 범프(150)에 배치된 제4-1 접착부(641) 및 상기 제2 칩이 실장될 영역에서의 재배선층(200)의 회로층 상에 배치된 제4-2 접착부(642)를 포함하는 제4 접착부(640)를 포함할 수 있다.
상기 제3 접착부(610) 및 제4 접착부(640)는 서로 동일한 형상을 가질 수 있고, 이와 다르게 서로 다른 형상을 가질 수 있다.
예를 들어, 상기 제3 접착부(610) 및 제4 접착부(640)는 육면체 형상을 가질 수 있다. 예를 들어, 상기 제3 접착부(610) 및 제4 접착부(640)의 단면은 사각형 형상을 포함할 수 있다. 상기 제3 접착부(610) 및 제4 접착부(640)의 단면은 직사각형 또는 정사각형을 포함할 수 있다. 예를 들어, 상기 제3 접착부(610) 및 제4 접착부(640)는 구형 형상을 포함할 수 있다. 예를 들어, 상기 제3 접착부(610) 및 제4 접착부(640)의 단면은 원형 형상 또는 반원 형상을 포함할 수 있다. 예를 들어, 상기 제3 접착부(610) 및 제4 접착부(640)의 단면은 부분적으로 또는 전체적으로 라운드진 형상을 포함할 수 있다. 상기 제3 접착부(610) 및 제4 접착부(640)의 단면 형상은 일측면에서 평면이고, 다른 일측면에서 곡면일 수 있다. 상기 상기 제3 접착부(610) 및 제4 접착부(640)는 솔더볼일 수 있으나, 이에 한정되는 것은 아니다.
실시 예의 패키지 기판(600)은 상기 제3 접착부(610)에 배치되는 제1 칩(620)을 포함할 수 있다. 상기 제1 칩(620)은 제1 프로세서 칩일 수 있다. 예를 들어, 상기 제1 칩(620)은 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 중 어플리케이션 프로세서(AP) 칩일 수 있다. 상기 제1 칩(620)의 단자(630)는 상기 제3 접착부(610)를 통해 상기 포스트 범프(150) 및 상기 재배선층(200)과 전기적으로 연결될 수 있다.
또한, 실시 예에서는 상기 제4 접착부(640)에 배치되는 제2 칩(650)을 포함할 수 있다. 상기 제2 칩(650)은 제2 프로세서 칩일 수 있다. 예를 들어, 상기 제2 칩(650)은 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 중 상기 제1 칩(620)과는 다른 종류의 어플리케이션 프로세서(AP) 칩일 수 있다. 상기 제2 칩(650)의 단자(660)는 상기 제4 접착부(640)를 통해 상기 포스트 범프(150) 및 재배선층(200)과 연결될 수 있다.
일 예로, 상기 제1 칩(620)은 센트랄 프로세서 칩일 수 있고, 상기 제2 칩(650)은 그래픽 프로세서 칩일 수 있으나, 이에 한정되는 것은 아니다.
한편, 상기 제1 칩(620)과 상기 제2 칩(650)은 상기 회로 기판(100) 상에 일정 간격 이격될 수 있다. 예를 들어, 상기 제1 칩(620)과 상기 제2 칩(650) 사이의 이격폭은 150㎛ 이하일 수 있다. 예를 들어, 상기 제1 칩(620)과 상기 제2 칩(650) 사이의 이격폭은 120㎛ 이하일 수 있다. 예를 들어, 상기 제1 칩(620)과 상기 제2 칩(650) 사이의 이격폭은 100㎛ 이하일 수 있다.
바람직하게, 예를 들어, 상기 제1 칩(620)과 상기 제2 칩(650) 사이의 이격폭은 60㎛ 내지 150㎛ 사이의 범위를 가질 수 있다. 예를 들어, 상기 제1 칩(620)과 상기 제2 칩(650) 사이의 이격폭은 70㎛ 내지 120㎛ 사이의 범위를 가질 수 있다. 예를 들어, 상기 제1 칩(620)과 상기 제2 칩(650) 사이의 이격폭은 80㎛ 내지 110㎛ 사이의 범위를 가질 수 있다. 예를 들어, 상기 제1 칩(620)과 상기 제2 칩(650) 사이의 이격폭이 60㎛보다 작으면, 상기 제1 칩(620)과 상기 제2 칩(640)의 상호 간의 간섭에 의해, 상기 제1 칩(620) 또는 상기 제2 칩(640)의 동작 신뢰성에 문제가 발생할 수 있다. 예를 들어, 상기 제1 칩(620)과 상기 제2 칩(650) 사이의 이격폭이 150㎛보다 크면, 상기 제1 칩(620)과 상기 제2 칩(650) 사이의 거리가 멀어짐에 따라, 신호 전송 손실이 증가할 수 있다.
상기 패키지 기판(600)은 제2 몰딩층(670)을 포함할 수 있다. 상기 제2 몰딩층(670)은 상기 제1 칩(620) 및 상기 제2 칩(650)을 덮으며 배치될 수 있다. 예를 들어, 상기 제2 몰딩층(670)은 상기 실장된 제1 칩(620) 및 상기 제2 칩(650)을 보호하기 위해 형성되는 EMC(Epoxy Mold Compound)일 수 있으나, 이에 한정되는 것은 아니다.
이때, 상기 제2 몰딩층(670)은 방열 특성을 높이기 위해, 저유전율을 가질 수 있다. 예를 들어, 상기 제2 몰딩층(670)의 유전율(Dk)은 0.2 내지 10일 수 있다. 예를 들어, 상기 제2 몰딩층(670)의 유전율(Dk)은 0.5 내지 8일 수 있다. 예를 들어, 상기 제2 몰딩층(670)의 유전율(Dk)은 0.8 내지 5일 수 있다. 이에 따라, 실시 예에서는 상기 제2 몰딩층(670)이 저유전율을 가지도록 하여, 상기 제1 칩(620) 및/또는 상기 제2 칩(650)에서 발생하는 열에 대한 방열 특성을 높일 수 있도록 한다.
한편, 패키지 기판(600)은 상기 회로 기판(100)의 최하측에 배치된 제5 접착부(680)를 포함할 수 있다. 상기 제5 접착부(680)는 상기 보호층(140)을 통해 노출된 상기 제4 회로 패턴(124)의 제2 면 또는 하면에 배치될 수 있다.
도 30은 제2 실시 예에 따른 회로 기판을 나타낸 도면이다.
도 30을 참조하면, 제2 실시 예에 따른 회로 기판은 제1 실시 예에 따른 회로 기판(100) 대비, 제1 영역(R1)이 제1-3 영역(R1-3)을 더 포함할 수 있다.
예를 들어, 제1 실시 예에 따른 회로 기판(100)은 서로 다른 종류의 복수의 프로세서 칩이 실장되는 2개의 실장 영역을 제공하였다. 예를 들어, 제1 실시 예의 회로 기판(100)은 비교 예의 제1 패키지(10)를 대체하기 위한 기판일 수 있다.
이와 다르게, 제2 실시 예에 따른 회로 기판은 서로 다른 종류의 복수의 프로세서 칩과 함께, 적어도 하나의 메모리 칩이 배치되는 적어도 3개의 실장 영역을 제공할 수 있다. 예를 들어, 제2 실시 예의 회로 기판은 비교 예의 제1 패키지(10) 및 제2 패키지(20)를 대체하기 위한 기판일 수 있다.
회로 기판은 기판층(100a) 및 재배선층(200)을 포함할 수 있다.
상기 기판층(100a) 및 상기 재배선층(200)의 기본적인 특징은 도 2의 회로 기판(100)에서 이미 설명하였으므로, 이에 대한 상세한 설명은 생략하기로 한다.
상기 기판층(100a)의 제1 영역(R1)은 제1 프로세서 칩이 실장되는 제1 실장 영역(R1-1)과, 상기 제1 프로세서 칩과 다른 종류의 제2 프로세서 칩이 실장되는 제2 실장 영역(R1-2)과, 제1 메모리 칩이 실장되는 제3 실장 영역(R1-3)을 포함할 수 있다.
즉, 실시 예에서는 복수의 프로세서 칩 및 적어도 하나의 메모리 칩을 모두 실장할 수 있는 회로 기판을 제공한다. 이에 따라, 실시 예에서의 기판층의 포스트 범프(150)는 제3 포스트 범프를 더 포함한다.
도 31은 제2 실시 예에 따른 패키지 기판을 나타낸 도면이다.
도 31을 참조하면, 패키지 기판(600a)은 제1 실시 예에 따른 패키지 기판(600) 대비 메모리 칩 실장부를 더 포함한다.
즉, 회로 기판에 포함된 기판층의 포스트 범프(150)는 제3 포스트 범프를 더 포함한다. 그리고, 상기 제3 포스트 범프는 메모리 칩이 실장되는 메모리칩 실장부로 기능할 수 있다.
구체적으로, 패키지 기판(600a)은 상기 제1 칩(620)과 일정 간격 이격되면서, 상기 제1 칩(620)과 나란히(side by side) 배치되는 메모리 칩(690)을 포함한다. 이때, 상기 메모리 칩(690)은 접착층(692)를 사이에 두고 다층 구조를 가질 수 있다. 또한, 상기 패키지 기판(600a)은 상기 메모리 칩(690)과 연결되는 연결 부재(694)를 포함할 수 있다. 상기 연결 부재(694)는 와이어일 수 있으나, 이에 한정되는 것은 아니다.
실시 예에서의 패키지 기판(600a)의 두께는 비교 예의 패키지 기판의 두께(t8 + t9)보다 작을 수 있다. 패키지 기판(600a)의 두께는 비교 예의 패키지 기판의 두께(t8 + t9)의 95% 수준일 수 있다. 패키지 기판(600a)의 두께는 비교 예의 패키지 기판의 두께(t8 + t9)의 90% 수준일 수 있다. 패키지 기판(600a)의 두께는 비교 예의 패키지 기판의 두께(t8 + t9)의 85% 수준일 수 있다.
여기에서, 패키지 기판(600a)의 두께는, 상기 몰딩층(670)의 최상측에서부터 상기 제5 접착부(680)의 최하측까지의 거리에 대응할 수 있다.
예를 들어, 상기 패키지 기판(600a)의 두께는 1000㎛보다 작을 수 있다. 예를 들어, 상기 패키지 기판(600a)의 두께는 900㎛보다 작을 수 있다. 예를 들어, 상기 패키지 기판(600a)의 두께는 850㎛보다 작을 수 있다.
실시 예에서의 회로 기판은 기판층, 상기 기판층 상에 배치된 포스트 범프 및 상기 기판층 상에 배치된 재배선층을 포함한다. 이때, 실시 예에서는 상기 기판층 상에 배치되고, 상기 포스트 범프 및 상기 재배선층을 몰딩하는 몰딩층을 형성한다. 그리고, 실시 예서는 상기 포스트 범프 및 상기 재배선층 상에 서로 다른 프로세서 칩이 실장되도록 한다. 이에 따라, 실시 예에서는 하나의 회로 기판에 서로 다른 복수의 프로세서 칩을 실장할 수 있으며, 나아가, 제한된 공간 내에서 상기 복수의 프로세서 칩 사이를 용이하게 연결할 수 있다. 따라서, 실시 예에서는 복수의 프로세서 칩을 기능에 따라 분리하여, 이에 따른 애플리케이션 프로세서의 성능을 향상시킬 수 있다. 나아가, 실시 예에서는 제한된 공간 내에서, 복수의 프로세서 칩 사이를 용이하게 연결할 수 있고, 이에 의해 패키지 기판의 전체 두께를 줄이면서 이에 따른 전자 디바이스를 슬림화할 수 있다.
또한, 실시 예에서는 상기 재배선층의 주위를 둘러싸며 상기 포스트 범프가 배치되도록 하면서, 상기 재배선층이 몰딩층 내에 매립된 구조를 가지도록 하여, 상기 재배선층을 안정적으로 보호할 수 있다.
또한, 실시 예에서는 복수의 칩 사이에서 상호 연결되어야 하는 영역에만 재배선층을 배치함으로서 상기 재배선층의 사이즈를 줄일 수 있으며, 상기 재배선층을 통해 복수의 칩 사이를 상호 직접 연결함으로써, 신호 전송 손실을 최소화할 수 있다.
또한, 실시 예에서는 재배선층을 이용하여 복수의 칩이 실장되는 실장부를 제공하면서, 상기 복수의 칩사이의 전기적 연결이 가능하도록 한다. 나아가, 실시 예에서의 재배선층은 상기 복수의 칩의 실장 및 이들 사이의 연결뿐 아니라, 상기 회로 기판의 기판층을 구성하는 다른 회로 패턴들 또는 비아들과 전기적으로 연결될 수 있도록 한다. 즉, 실시 예에서는 상기 재배선층이 상기 복수의 프로세서 칩 사이를 연결하는 기능 이외에, 상기 복수의 프로세서 칩과 상기 회로 기판을 전기적으로 연결하는 기능까지 가지도록 한다. 이에 따라, 실시 예에서는 상기 재배선층을 이용하여 양방향으로의 신호 전달이 가능하도록 하며, 이에 따른 제품 성능을 향상시킬 수 있다. 또한, 실시 예에서는 기판층을 구성하는 회로 패턴이나 비아의 일부를 상기 재배선층에 배치할 수 있으며, 이에 따른 회로 기판의 전체적인 부피를 감소시킬 수 있다.
상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (15)

  1. 기판층;
    상기 기판층 상에 배치된 포스트 범프; 및
    상기 기판층 상에 배치되고, 상기 포스트 범프와 이격된 재배선층을 포함하고,
    상기 기판층은,
    복수의 절연층; 및
    상기 복수의 절연층 중 최상측 절연층의 상면에 배치된 제1 회로 패턴;을 포함하고,
    상기 재배선층은,
    복수의 재배선 절연층과,
    상기 복수의 재배선 절연층 중 최하측 재배선 절연층의 하면에 배치된 제1 패드층과,
    상기 복수의 재배선 절연층 중 최상측 재배선 절연층의 상면에 배치된 제2 패드층과,
    상기 제1 패드층의 하면과 상기 제1 회로 패턴 사이에 배치된 제1 접착부를 포함하고,
    상기 재배선층은,
    최하측에 배치된 상기 제1 패드층을 통해 상기 제1 회로 패턴과 연결되고, 최상측에 배치된 상기 제2 패드층의 상면은 외부로 노출된,
    회로 기판.
  2. 제1항에 있어서,
    상기 포스트 범프의 상면은,
    상기 제2 패드층의 상면과 동일 평면 상에 위치하는,
    회로 기판.
  3. 제1항에 있어서,
    상기 포스트 범프는 제1 포스트 범프 및 제2 포스트 범프를 포함하고,
    상기 제1 포스트 범프 및 상기 제2 패드층의 일부는 제1 칩이 실장되는 제1 실장 패드이고,
    상기 제2 포스트 범프 및 상기 제2 패드층의 나머지 일부는 제2 칩이 실장되는 제2 실장 패드인,
    회로 기판.
  4. 제1항에 있어서,
    상기 제1 패드층은,
    상기 최하측 재배선 절연층의 하면 아래로 돌출되고,
    상기 제2 패드층은,
    상기 최상측 재배선 절연층 내에 매립된,
    회로 기판.
  5. 제1항에 있어서,
    상기 포스트 범프 및 상기 재배선층을 몰딩하며 배치되고, 상기 포스트 범프의 상면 및 상기 재배선층의 상기 제2 패드층의 상면을 노출하는 제1 몰딩층을 포함하는,
    회로 기판.
  6. 제1항에 있어서,
    상기 제1 몰딩층의 상면은,
    상기 포스트 범프의 상면 및 상기 제2 패드층의 상면 중 적어도 하나와 동일 평면 상에 위치하는,
    회로 기판.
  7. 제1항에 있어서,
    상기 기판층의 절연층은 프리프레그를 포함하는,
    회로 기판.
  8. 제1항에 있어서,
    상기 제1 회로 패턴은,
    상기 기판층의 최상측 절연층의 상면에 매립된 ETS(Embedded Trace Substrate) 구조를 가지는,
    회로 기판.
  9. 제3항에 있어서,
    상기 제1 회로 패턴은,
    제1 패드 및 제2 패드를 포함하고,
    상기 제1 패드는,
    상기 제1 포스트 범프가 배치되는 제1-1 패드, 및
    상기 제1 접착부를 통해 상기 재배선층의 상기 제1 패드층의 일부가 배치되는 제1-2 패드를 포함하고,
    상기 제2 패드는,
    상기 제2 포스트 범프가 배치되는 제2-1 패드, 및
    상기 제1 접착부를 통해 상기 재배선층의 상기 제1 패드층의 나머지 일부가 배치되는 제2-2 패드를 포함하는,
    회로 기판.
  10. 제1항에 있어서,
    상기 재배선층은,
    상기 최하측 재배선 절연층의 하면에 배치되고, 상기 제1 패드층 및 상기 제1 접착부를 둘러싸며 배치되는 제2 접착부를 포함하는,
    회로 기판.
  11. 제1항에 있어서,
    상기 포스트 범프는,
    상기 제1 회로 패턴의 상면에 배치되는 시드층과,
    상기 시드층의 상면에 배치되는 도금층을 포함하고,
    상기 시드층의 폭은 상기 도금층의 폭과 동일한,
    회로 기판.
  12. 복수의 절연층과, 상기 복수의 절연층 중 최상측 절연층의 상면에 배치된 제1 회로 패턴을 포함하는 기판층;
    상기 기판층의 상기 제1 회로 패턴에 배치되는 제1 및 제2 포스트 범프;
    복수의 재배선 절연층과, 상기 복수의 재배선 절연층 중 최하측 재배선 절연층의 하면에 배치된 제1 패드층과, 상기 복수의 재배선 절연층 중 최상측 재배선 절연층의 상면에 배치된 제2 패드층과, 상기 제1 패드층의 하면과 상기 제1 회로 패턴 사이에 배치된 제1 접착부를 포함하는 재배선 절연층;
    상기 기판층 위에 배치되고, 상기 제1 포스트 범프, 상기 제2 포스트 범프 및 상기 재배선 절연층을 몰딩하는 제1 몰딩층;
    상기 제1 포스트 범프 및 상기 제2 패드층의 일부 위에 배치되는 제2 접착부;
    상기 제2 포스트 범프 및 상기 제2 패드층의 나머지 일부 위에 배치되는 제3 접착부;
    상기 제2 접착부 위에 실장되는 제1 칩;
    상기 제3 접착부 위에 실장되는 제2 칩;
    상기 제1 몰딩층 위에 배치되고, 상기 제1 칩 및 상기 제2 칩을 몰딩하는 제2 몰딩층을 포함하는,
    패키지 기판.
  13. 제12항에 있어서,
    상기 제1 칩은 센트랄 프로세서(CPU)에 대응하고,
    상기 제2 칩은 그래픽 프로세서(GPU)에 대응하는,
    패키지 기판.
  14. 제12항에 있어서,
    상기 기판층의 상기 제1 회로 패턴에 배치되고, 상기 제1 몰딩층을 통해 몰딩되는 제3 포스트 범프를 포함하고,
    상기 제3 포스트 범프 위에 실장되며, 상기 제1 칩 또는 상기 제2 칩과 연결되는 메모리 칩을 포함하는,
    패키지 기판.
  15. 제12항에 있어서,
    상기 제1 칩과 상기 제2 칩 사이의 이격 폭은, 60㎛ 내지 150㎛의 범위를 만족하는,
    패키지 기판.
KR1020210048042A 2021-04-13 2021-04-13 회로기판 및 이를 포함하는 패키지 기판 KR20220141661A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210048042A KR20220141661A (ko) 2021-04-13 2021-04-13 회로기판 및 이를 포함하는 패키지 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210048042A KR20220141661A (ko) 2021-04-13 2021-04-13 회로기판 및 이를 포함하는 패키지 기판

Publications (1)

Publication Number Publication Date
KR20220141661A true KR20220141661A (ko) 2022-10-20

Family

ID=83804995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210048042A KR20220141661A (ko) 2021-04-13 2021-04-13 회로기판 및 이를 포함하는 패키지 기판

Country Status (1)

Country Link
KR (1) KR20220141661A (ko)

Similar Documents

Publication Publication Date Title
US20230187364A1 (en) Semiconductor chip device
KR20220141661A (ko) 회로기판 및 이를 포함하는 패키지 기판
KR20220141643A (ko) 회로기판 및 이를 포함하는 패키지 기판
US20240021524A1 (en) Semiconductor package
KR20220135962A (ko) 회로기판 및 이를 포함하는 패키지 기판
KR20230040822A (ko) 회로기판 및 이를 포함하는 패키지 기판
KR20220135958A (ko) 회로기판 및 이를 포함하는 패키지 기판
EP4380325A1 (en) Circuit board and semiconductor package comprising same
KR20220148007A (ko) 회로기판 및 이를 포함하는 패키지 기판
KR20230111542A (ko) 반도체 패키지
KR20240036628A (ko) 반도체 패키지
KR20230080184A (ko) 회로기판 및 이를 포함하는 패키지 기판
KR20200071920A (ko) 반도체 패키지 및 그 제조방법
EP4383956A1 (en) Circuit board and semiconductor package comprising same
KR20230163605A (ko) 회로기판 및 이를 포함하는 반도체 패키지
KR20220154555A (ko) 회로기판 및 이를 포함하는 패키지 기판
KR20230082266A (ko) 반도체 패키지
KR20220135967A (ko) 회로기판 및 이를 포함하는 패키지 기판
KR20230128676A (ko) 반도체 패키지
EP4395475A1 (en) Circuit board and semiconductor package comprising same
TW202322669A (zh) 電路板及具有該電路板之半導體封裝
KR20230018921A (ko) 회로기판 및 이를 포함하는 패키지 기판
KR20220135944A (ko) 회로기판 및 이를 포함하는 패키지 기판
KR20220138205A (ko) 회로기판 및 이를 포함하는 패키지 기판
KR20220149230A (ko) 회로 기판 및 이를 포함하는 패키지 기판

Legal Events

Date Code Title Description
A201 Request for examination