CN117981490A - 铁电存储器件及其制造方法 - Google Patents
铁电存储器件及其制造方法 Download PDFInfo
- Publication number
- CN117981490A CN117981490A CN202180102221.8A CN202180102221A CN117981490A CN 117981490 A CN117981490 A CN 117981490A CN 202180102221 A CN202180102221 A CN 202180102221A CN 117981490 A CN117981490 A CN 117981490A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- memory device
- interconnect
- ferroelectric memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title description 29
- 239000003990 capacitor Substances 0.000 claims abstract description 68
- 230000015654 memory Effects 0.000 claims abstract description 66
- 230000002093 peripheral effect Effects 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims description 61
- 239000004065 semiconductor Substances 0.000 claims description 24
- 230000004888 barrier function Effects 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 16
- 229910003134 ZrOx Inorganic materials 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 6
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 254
- 230000008569 process Effects 0.000 description 46
- 229910052751 metal Inorganic materials 0.000 description 41
- 239000002184 metal Substances 0.000 description 41
- 239000000463 material Substances 0.000 description 29
- 239000011241 protective layer Substances 0.000 description 16
- 239000002019 doping agent Substances 0.000 description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 229910017107 AlOx Inorganic materials 0.000 description 7
- 239000004020 conductor Substances 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910052735 hafnium Inorganic materials 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 239000010955 niobium Substances 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- -1 but not limited to Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 229910000457 iridium oxide Inorganic materials 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 2
- 229910052727 yttrium Inorganic materials 0.000 description 2
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910004201 TaSiNx Inorganic materials 0.000 description 1
- 229910008485 TiSiNx Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- RVSGESPTHDDNTH-UHFFFAOYSA-N alumane;tantalum Chemical compound [AlH3].[Ta] RVSGESPTHDDNTH-UHFFFAOYSA-N 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- VRIVJOXICYMTAG-IYEMJOQQSA-L iron(ii) gluconate Chemical compound [Fe+2].OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O.OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O VRIVJOXICYMTAG-IYEMJOQQSA-L 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- HWEYZGSCHQNNEH-UHFFFAOYSA-N silicon tantalum Chemical compound [Si].[Ta] HWEYZGSCHQNNEH-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Abstract
一种存储器件包括多个存储单元和外围电路。每个存储单元包括至少一个第一晶体管、形成在第一晶体管上方并与至少一个晶体管电接触的至少一个第一互连层、以及通过至少一个第一互连层电耦合到至少一个第一晶体管的至少一个电容器。走线结构设置在多个存储单元和外围电路之上，以电连接多个存储单元和外围电路。第二互连层设置在走线结构上方。所述至少一个电容器设置于走线结构与至少一个第一互连层的最顶部导电层之间。第二互连层包括不多于一个的导电层。
Description
【技术领域】
本公开的实施例关于存储器件及其制造方法，且特别是关于铁电存储器件及其制造方法。
【背景技术】
对适用于移动终端和集成电路(IC)卡等各种电子设备的具有低工作电压、低功耗和高速工作的非易失性存储器的需求已经增加。铁电存储器，例如铁电动态随机存储器(FeRAM或FRAM)，使用铁电材料层来实现非易失性。铁电材料在施加的电场和表观存储电荷之间具有非线性关系，因此可以在电场中切换极性。铁电存储的优势包括低功耗、快速写入性能和极大的读/写耐久性。
【发明内容】
在此公开了铁电存储器及其制造方法的实施例。
一方面，公开了一种存储器。该存储器包括：多个存储单元、外围电路以及走线结构。每一存储单元包括：至少一个第一晶体管；形成在该至少一个第一晶体管上方并且与该至少一个第一晶体管电接触的至少一个第一互连层；以及通过该至少一个第一互连层电耦合到该至少一个第一晶体管的至少一个电容器。该电容器包括：第一电极；围绕该第一电极的至少第一部分的第二电极，该第二电极电接触至少一个该第一互连层；以及设置在该第一电极和该第二电极之间的铁电层。该外围电路被配置为控制多个存储单元的操作。该走线结构设置在多个存储单元和外围电路之上，以电连接多个存储单元和外围电路。第二互连层设置在走线结构上方。至少一个电容设置于所述走线结构与所述至少一个第一互连层的最顶部导电层之间。该第二互连层包括不多于一个的导电层。
在一些实施例中，该走线结构包括与该第一电极直接接触的第一走线层。在一些实施例中，该走线结构包括通过第一通孔结构与所述第一电极接触的第一走线层。在一些实施例中，该铁电层包括HfOx、ZrOx或HfOx和ZrOx的组合。
在一些实施例中，该外围电路还包括：至少一个第二晶体管；以及互连，电耦合到该至少一个第二晶体管的多个第三互连层。多个第三互连层通过至少一个第二通孔结构与该走线结构接触。
在一些实施例中，该布线结构还包括与所述第一走线层共面的第二走线层，该第二走线层通过该至少一个第二通孔结构与多个第二互连层接触。
另一方面，公开了一种存储器件。该存储器件包括多个存储单元与一个外围电路。每个存储单元包括：至少一个第一晶体管；形成在该至少一个第一晶体管上方并且与该至少一个第一晶体管电接触的至少一个第一互连层；形成在该至少一个第一互连层上方的第一导电层，该第一导电层通过该至少一个第一互连层电耦合到该至少一个第一晶体管；以及形成在第一导电层上的至少一个电容器。该电容器包括：第一电极；围绕该第一电极的至少第一部分的第二电极，该第二电极电接触该第一导电层；以及设置在该第一电极和该第二电极之间的铁电层。该外围电路被配置为控制多个存储单元的操作。多个存储单元的该第一电极用作多个存储单元之间的走线结构。
在一些实施例中，该存储器件还包括设置在该第一导电层和该第二电极之间的阻挡层。在一些实施例中，该阻挡层包括钽或氮化钽。
在一些实施例中，该阻挡层的宽度等于或大于该第二电极的宽度。在一些实施例中，一个存储单元的第一电极与另一存储单元的第一电极电接触。
在一些实施例中，该外围电路还包括：至少一个第二晶体管；以及电耦合到该至少一个第二晶体管的多个第二互连层。多个第二互连层通过至少一个通孔结构与该走线结构接触。
在一些实施例中，该至少一个电容器的第一高度等于或小于该至少一个通孔结构的第二高度。
在又一方面，公开了一种铁电存储器件的形成方法。在衬底上形成半导体结构，该半导体结构包括单元区及外围区。在半导体结构的单元区上方形成第一互连结构，在半导体结构的外围区上方形成第二互连结构。在该第一互连结构和该第二互连结构上方形成介电层。在该第一互连结构上方的该介电层中形成电容器，在第二互连结构上方的介电层中形成通孔结构。在该电容器和该通孔结构上方形成走线结构。
在一些实施例中，形成一第一开口在该第一互连结构上方的该介电层中；形成一电容器在该第一开口中，该铁电存储包括一第一电极、围绕该第一电极的至少第一部分的一第二电极以及设置在该第一电极和该第二电极之间的该铁电层；形成一第二开口在该第二互连结构上方的该介电层中；以及形成该过孔结构在该第二开口中。
在一些实施例中，在该电容器和该通孔结构上形成一走线层。在一些实施例中，形成该走线结构在该电容器和该通孔结构上还包括：形成与该通孔结构接触的第一走线层；以及利用部分的该第一电极作为一第二走线层。在一些实施例中，形成与该通孔结构接触的一第一走线层；以及形成与该第一电极直接接触的一第二走线层。
在一些实施例中，在该第一互连结构与该电容器之间形成一阻挡层。在一些实施例中，该阻挡层包括钽或氮化钽。
【附图说明】
并入本申请并构成说明书一部分的附图绘示了本公开的实施例，并且与说明书一起进一步用于解释本公开的原理并且使得本领域技术人员能够做出和使用本公开。
图1绘示了根据本公开的一些方面的示例性铁电存储器件的横截面。
图2绘示了根据本公开的一些方面的另一示例性铁电存储器件的横截面。
图3绘示了根据本公开的一些方面的又一示例性铁电存储器件的横截面。
图4-10绘示了根据本公开的一些方面的于制程的不同阶段的示例性铁电存储器件的横截面。
图11绘示了根据本公开的一些方面的在制程的不同阶段的另一个示例性铁电存储器件的横截面。
图12-18绘示了根据本公开的一些方面的在制程的不同阶段的另一示例性铁电存储器件的横截面。
图19绘示了根据本公开的一些方面的在制程的不同阶段的又一示例性铁电存储器件的横截面。
图20绘示了根据本公开的一些方面的在制程的不同阶段的另一示例性铁电存储器件的横截面。
图21-24绘示了根据本公开的一些方面的在制程的不同阶段的另一示例性铁电存储器件的横截面。
图25绘示了根据本公开的一些方面的在制程的不同阶段的另一示例性铁电存储器件的横截面。
图26绘示了根据本公开的一些方面的在制程的不同阶段的又一示例性铁电存储器件的横截面。
图27绘示了根据本公开的一些方面的在制程的不同阶段的又一示例性铁电存储器件的横截面。
图28-32绘示了根据本公开的一些方面的在制程的不同阶段的另一示例性铁电存储器件的横截面。
图33-37绘示了根据本公开的一些方面的在制程的不同阶段的另一示例性铁电存储器件的横截面。
图38绘示了根据本公开的一些方面的用于形成存储器件的示例性方法的流程图。
本公开的实施例将参考附图予以描述。
【具体实施方式】
尽管讨论了具体配置和设置，但是应当理解，这仅仅是为了图解说明目的而进行的。本领域技术人员将认识到，可以使用其它配置和设置而不偏离本公开的精神和范围。对本领域技术人员显而易见的是，本发明也可用于其它多种应用。
应当注意，本发明说明书所提到的“一个实施例”、“一实施例”、“示例性实施例”、“一些实施例”等等是指，所描述的实施例可能包括特定特征、结构或特性，但不是每个实施例都一定包括该特定特征、结构或特性。此外，这样的表述并不一定指同一个实施例。此外，当特定特征、结构或特性结合某实施案例被描述时，属本领域技术人员知识范围的是，结合其它实施例来实施这样的特定特征、结构或特性，而不管是否在此明确说明。
一般来说，术语可以至少部分地根据上下文中的使用来理解。例如，在此使用的术语“一个或多个”，至少部分地根据上下文，可用于以单数形式来描述任何特征、结构或特性，或以复数形式来描述特征、结构或特性的组合。类似地，诸如“一个”、“一”、或“该”之类的术语又可以至少部分地根据上下文被理解为表达单数用法或表达复数用法。
能容易地理解的是，“在......上”、“在......之上”、以及“在......上方”在本发明中的含义应该以最宽泛方式来解释，使得“在......上”不仅指直接处于某物上，而且还可以包括在有中间特征或中间层位于二者之间的情况下处于某物上，并且“在......之上”、或“在.......上方”不仅指处于某物之上或上方，而且还可以包括在二者之间没有中间特征或中间层的情况下处于在某物之上或上方(即直接处于某物上)。
此外，空间相关术语，如“在......下面”、“在......之下”、“下部”、“在......之上”、“上部”等等可以在此用于方便描述一个元素或特征相对于另一元素或特征在附图中示出的关系。空间相关术语旨在除了涵盖器件在附图中描述的取向以外还涵盖该器件在使用或操作时的其它取向。器件可以以其它方式被定向(旋转90°或处于其它取向)，并且这里所用的空间相关描述相应地也可同样地来解释。
这里所用的术语“层”是指包括具有厚度的某一区域的材料部位。层可以延伸到下方或上方结构的全部之上，或可以具有小于下方或上方结构的伸展。此外，层可以是同质或异质的连续结构的一个区域，该区域的厚度小于该连续结构的厚度。例如，层可位于任何一对程度平面之间，或位于该连续结构的顶面或底面处。层可程度地、垂直地、和/或沿锥形表面延伸。衬底可以是层，可包括一个或多个层在其中，和/或可以具有一个或多个层在其上，和/或一个或多个层在其下。一层可包括多层。例如，互连物层可包括一个或多个导体和接触层(其中形成接触部、内联机和/或通孔)和一个或多个介电层。
这里所用的术语“衬底”是指后续材料层所添加到的材料。衬底本身可以被图案化。添加到衬底之上的材料可以被图案化，或者可保持未经图案化。此外，衬底可包括多种多样的半导体材料、如硅、锗、砷化镓、磷化铟等。可替代地，衬底也可由电学非导电材料、如玻璃、塑料、或蓝宝石芯片制成。
这里所用的术语“标称的/标称地”指某一部件、制程在产品或制程的设计时间设置的特性或参数的期望或目标值，还包括高于和/或低于所述期望值的值范围。该值范围可能是由于制程的轻微差异或公差引起的。这里所用的“大约”是指如下给定数量的值：所述数量可能基于与所涉及半导体器件相关联的特定技术节点而变化。基于特定技术节点，术语“大约”可以指如下给定数量的值：所述数量在例如该值的10％至30％范围内变化(如该值±10％、±20％、或±30％)。
如本文所用，“侧面”通常可以指物体外部的表面。例如，根据实施例，侧面可以是沿程度方向(例如，x方向)的侧壁或沿垂直方向(例如，z方向)的顶/底表面。如本文所用，凹槽是指两个边界之间的开放空间。例如，根据实施例，凹槽可以位于彼此不共面的两个表面之间，例如，具有交错配置。
铁电存储器件的存储单元数组可以包括延伸为彼此交叉的多个位线和多个字线，并且多个存储单元可以在对应于各自的位置的矩阵中布置线的交叉点。每个存储单元可以包括至少一个存储单元晶体管，其中存储单元晶体管的栅极电极可以接收来自字线的信号，以及至少一个铁电电容器，其插入在存储单元晶体管的源区和单元之间板线。铁电电容器具有残余极化特性，根据从位线通过存储单元晶体管施加到铁电电容器的电压与从单元施加到铁电电容器的电压之间的高/低关系，产生正或负的残余极化。板线。因此，铁电存储器件制造的一个限制是铁电电容器的电容。根据本公开的各种实施例提供了可以增加铁电电容器的电容的铁电存储器件及其制造方法。
图1绘示了根据本公开的一些方面的示例性铁电存储器件100的横截面。铁电存储器件100包括至少一个存储单元102和至少一个外围电路104。
存储单元102包括至少一个晶体管106和布置在晶体管106上的互连结构108。在一些实施例中，互连结构108可以包括一个或多于一个互连层，如图1所示。在一些实施例中，互连结构108可以电连接晶体管106的端子之一。在一些实施例中，互连结构108可以电连接晶体管106的源极/漏极端子。
导电板110形成在互连结构108上方。在一些实施例中，导电板110可以是铁电存储器件100的单元着陆岛。至少一个电容器111形成在导电板110上。铁电存储器件100可以包括多个存储单元102，并且每个存储单元102可以是铁电存储器件100的存储元件，并且可以包括各种设计和配置。如图。图1绘示了“2T-2C”铁电存储单元结构，其包括两个晶体管和两个电容器。然而，铁电存储器件100的晶体管和/或电容器的数量不限于此，铁电存储单元结构的其他合适设计，例如1T-1C或nT-nC铁电存储单元，也在本公开的范围内。
电容器111通过互连结构108和导电板110电耦合到晶体管106。电容器111包括电极112和围绕至少一部分的电极112的电极114。在一些实施例中，电极114电接触导电板110。在一些实施例中，电极114直接接触导电板110。铁电层116设置在电极112和电极114之间。
铁电层116可以包括氧和一种或多种铁电金属。铁电金属可包括但不限于锆(Zr)、铪(Hf)、钛(Ti)、铝(Al)或其他合适的材料。在一些实施例中，铁电层116可以包括氧和两种或更多种铁电金属。在一些实施例中，铁电层116可以包括氧和诸如硅(Si)的非金属材料。选择性地，铁电层116还可以包括形成为晶体结构的一部分的多种掺杂剂。在一些实施例中，掺杂剂补偿在铁电氧化物材料结晶过程中形成的缺陷以提高铁电层116的膜质量。在一些实施例中，掺杂剂不同于铁电氧化物材料中的铁电金属并且包括一种或来自铪(Hf)、锆(Zr)、钛(Ti)、铝(A1)、硅(Si)、氢(H)、氧(O)、钒(V)、铌(Nb)、钽(Ta)、钇(Y)和/或镧(La)。在一些实施例中，铁电层116可以包括HfOx、ZrOx或HfOx和ZrOx的组合。
外围电路104系配置为控制存储单元102的操作。外围电路104可以包括至少一个晶体管118，以及电耦合到晶体管118的互连结构120。在一些实施例中，外围电路104包括板线驱动器。在一些实施例中，互连结构120可以包括一个或多于一个互连层，如图1所示。在一些实施例中，互连结构120可以电连接晶体管118的端子之一。在一些实施例中，互连结构120可以电连接晶体管118的源极/漏极端子。
导电板122形成在互连结构120上方。在一些实施例中，导电板122可以是外围电路104的金属层。通孔结构124形成在导电板122上。如图1所示，在一些实施例中，电容器111的高度小于通孔结构124的高度。在一些实施例中，电容器111的高度小于通孔结构124和导电板122的堆栈的高度。
介电层126可以形成在存储单元102和外围电路104之上，并且走线结构可以形成在介电层126中或之上。走线结构包括走线层128和走线层130。走线层128是通过通孔结构132电连接到电极112，并且走线层130电连接到通孔结构124。在一些实施例中，互连结构可以进一步形成在走线结构之上，其中互连层包括不超过一个导电层。在一些实施例中，在走线结构上方没有互连结构并且在走线结构上方没有形成导电层。这里的“形成在上面”的描述是指形成在存储单元区域正上方的空间中。换言之，在存储单元区域的正上方并与存储单元区域重迭的导电层不超过一个。存储单元应该是功能单元，而不是虚拟单元。在这种情况下，即使是焊垫层也不应该直接位于存储单元区域的上方。
在一些实施例中，走线结构可以包括不超过一个导电层。在一些实施例中，走线结构可以包括不超过一个导电层和一个通孔结构。在一些实施例中，走线结构上方的互连结构可以包括不超过一个导电层。在一些实施例中，走线结构上方的互连结构可以包括不超过一个导电层和不超过一个通孔结构。这里的“一个导电层”的描述是指在相同的制造过程中形成的一个导电层，并且可以具有相同的材料。例如，走线层128和走线层130可以在相同的制程中形成并且包括相同的材料，并且走线层128和走线层130在本公开中被定义为“一个导电层”。
图2绘示了根据本公开的一些方面的另一个示例性铁电存储器件200的横截面。铁电存储器件200相似于铁电存储器件100，但是电极112可以用作铁电存储器件200中的走线结构。
如图2所示，介电层126可以形成在电极112上方，并且走线结构的一部分由电极112形成。走线层134可以形成在通孔结构124上。在一些实施例中，走线层134和电极112可以包括相同的材料。在一些实施例中，走线层134和电极112可以包括不同的材料。在一些实施例中，电容器111的高度小于通孔结构124的高度。在一些实施例中，电容器111的高度小于通孔结构124和走线层134的堆栈的高度。
图3绘示了根据本公开的一些方面的又一示例性铁电存储器件300的横截面。铁电存储器件300相似于铁电存储器件100，但走线层136形成在电极112上与电极112直接接触。
如图3所示，介电层126可以形成在电极112和通孔结构124上，并且走线层136形成在介电层126中和电极112上与电极112直接接触。走线层138形成在介电层126中并与电极112直接接触。在一些实施例中，电容器111的高度小于通孔结构124的高度。在一些实施例中，电容器111的高度小于通孔结构124和走线层138的堆栈的高度。
在一些实施例中，如图1所示，走线结构包括金属层和过孔。电容器111的电极112通过通孔132与金属层128连接。金属层128和金属层130接触。因此，走线结构将电容器与外围电路104电连接。如图2所示，走线结构包括部分电极112和走线层134而没有额外的通孔或金属层。在一些实施例中，走线层134和电极112接触并且在同一制程中形成。走线层134与电极112将电容器111与外围电路104电性连接。在一些实施例中，如图3所示，走线结构包括没有通孔的金属层。金属层136与电极112不通过过孔接触，从而节省了罩幕层。金属层136和金属层138接触并且在同一制程中形成。在一些实施例中，由于在金属层136下方存在电容器111，金属层138和金属层136具有不同的厚度。走线结构包括没有通孔的金属层。在这些实施例中，存储单元102上方的走线结构包括不超过一个金属层。因此，如图1-3所示，通孔结构124和走线层130、134或138被设计为外围电路104的最顶层金属结构。外围电路区中电容器上方的走线也包括不超过一层的金属层。
在一些实施例中，导电板110和导电板122在同一制程中形成。在一些实施例中，导电板110和导电板122可以包括相同的材料。因此，电容器111可以设置在对应于外围电路104的最顶层金属层和倒数第二个金属层的区域之间。通常，外围电路104的最顶层金属层和倒数第二个金属层之间的空间具有外围电路104的金属结构的最大厚度。当在此区域形成电容器111时，电容器111可以具有更大的单元面积和足够的电荷用于存储感测。因此，电容器111可以设置在对应于单个金属结构层的区域中，如通孔结构124和走线层130、134或138的迭层，而不是占据多层金属结构。通过使用这种结构，可以简化制程并且还可以提高存储单元的可靠性。图4-10绘示了根据本公开的一些方面的在制程的不同阶段的铁电存储器件100的横截面。图38绘示了根据本公开的一些方面的用于形成存储器件的示例性方法900的流程图。为了更好地解释本公开，图4-10中的铁电存储器件100的横截面图和图38的9中的方法流程图900将一并描述。可以理解的是，方法900中所示的操作并非尽描述的，并且可以在任何所示操作之前、之后或之间执行其他操作。此外，一些操作可以与图4-10和图38所示的顺序执行同时执行，或者以不同的顺序执行。
如图4和图38中的操作902所示，在衬底140上方形成半导体结构。半导体结构包括存储单元102(单元区域)和外围电路104(外围区域)。衬底140可以包括硅(例如，单晶硅)、硅锗(SiGe)、砷化镓(GaAs)、锗(Ge)、绝缘体上硅(SOI)或其他合适的材料。如图1所示，半导体结构可以包括晶体管106和118。晶体管106和118中的每一个可以包括具有形成在衬底140上的栅极介电质和栅极导体的栅极迭层，并且在衬底140中形成源/汲区142。源/汲区142可以是衬底中的掺杂部分，具有n型或p型掺杂剂在所需的掺杂程度。栅极介电质可以包括介电质材料，例如氧化硅(SiOx)、氮化硅(SiNx)或high-k介电质材料，包括但不限于氧化铝(Al2O3)、氧化铪(HfO2)、氧化钽(Ta2O5))、氧化锆(ZrO2)、氧化钛(TiO2)或其任意组合。栅极导体可以包括导电材料，包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、硅化物或它们的任何组合。栅极导体可以用作铁电存储器件100的字线。
如图4和图38中的操作904所示，互连结构108形成在半导体结构的单元区域上方，并且互连结构120形成在半导体结构的外围区域上方。导电板110形成在互连结构108上，并且导电板122形成在互连结构120上。互连结构108和导电板110可以与源极/漏极区之一接触并且电耦合到随后形成的电容器的电极操作。在一些实施例中，互连结构108和导电板110可以包括铜(Cu)、氮化钛(TiN)或钨(W)。
如图5和图38中的操作906所示，在互连结构108和互连结构120上方形成介电层144。在一些实施例中，介电层144可以包括层问介电(ILD)层，例如SiOx或SiNx。然后，如图38中的操作908所示，电容器111形成在互连结构108上方的介电层144中，并且通孔结构124形成在互连结构120上方的介电层144中。在一些实施例中，电容器111在形成通孔结构124之前形成在介电层144中。在实施例中，在形成电容器111之前在介电层144中形成通孔结构124。在一些实施例中，在相同的制程期间在介电层144中形成电容器111和通孔结构124。
如图5所示，在介电层144中形成开口146以暴露导电板110的顶表面。开口146可以通过干蚀刻、湿蚀刻或其他合适的制程形成。然后，如图6所示，电极114、铁电层116和电极112依次共形地形成在开口146中。电极114电接触导电板110。在一些实施例中，电极114和电极112可以包括TiN、氮化钛硅(TiSiNx)、氮化钛铝(TiAlNx)、碳氮化钛(TiCNx)、氮化钽(TaNx)、氮化硅钽(TaSiNx)、氮化钽铝(TaAlNx)、氮化钨(WNx)、硅化钨(WSix)、碳氮化钨(WCNx))、钌(Ru)、氧化钌(RuOx)、铱(Ir)、掺杂的多晶硅、透明导电氧化物(TCO)、氧化铱(IrOx)或其他合适的材料。在一些实施例中，电极114和电极112可以包括相同的材料。在一些实施例中，电极114和电极112可以包括不同的材料。
在一些实施例中，电极114和电极112可以通过原子层沉积(ALD)、物理气相沉积(PVD)、化学气相沉积(CVD)、电化学沉积、脉冲激光沉积(PLD)或其他合适的工艺形成。在一些实施例中，电极114和电极112可以具有约2nm和约50nm之间的厚度。在一些实施例中，电极114和电极112可以具有相同的厚度。在一些实施例中，电极114和电极112可以具有不同的厚度。
在一些实施例中，铁电层116可以包括铁电氧化物材料。铁电氧化物可以掺杂多种掺杂剂，这可以提高铁电薄膜的结晶度。例如，掺杂剂可以在掺杂铁电层结晶过程中提供弹性，减少铁电膜结晶中形成的缺陷数量，并改善high-K铁电相的形成。应当理解，在一些实施例中，铁电层116可以包括多层结构。
在一些实施例中，铁电层116可以包括铁电复合氧化物。在一些实施例中，铁电层116可以包括氧和一种或多种铁电金属。铁电金属可包括但不限于锆(Zr)、铪(Hf)、钛(Ti)、铝(Al)或其他合适的材料。在一些实施例中，铁电层116可以包括氧和两种或更多种铁电金属。在一些实施例中，铁电层116可以包括氧和诸如硅(Si)的非金属材料。
任选地，铁电层116还可以包括形成为晶体结构的一部分的多种掺杂剂。在一些实施例中，掺杂剂补偿在铁电氧化物材料结晶过程中形成的缺陷以提高铁电层116的膜质量。在一些实施例中，掺杂剂不同于铁电氧化物材料中的铁电金属并且包括一种或来自Hf、Zr、Ti、Al、Si、氢(H)、氧(O)、钒(V)、铌(Nb)、钽(Ta)、钇(Y)和/或镧(La)中的一种或多种的掺杂剂。在一些实施例中，铁电层116可以包括HfOx、ZrOx或HfOx和ZrOx的组合。
如图7所示，可以执行平坦化操作以去除电极112的一部分。如图8所示，去除外围电路104上方的部分铁电层116和电极112，并在电极112和暴露的介电层144上方形成介电层126。然后如图9所示，在介电层144和与导电板122电接触的介电层126中形成通孔结构124。
如图10和图38中的操作910所示，走线层128形成在存储单元102之上，并且走线层130形成在外围电路104之上。通孔结构124和走线层130被设计为外围电路104的最顶层金属结构。在一些实施例中，导电板110和导电板122是在同一过程中形成。在一些实施例中，导电板110和导电板122可以包括相同的材料。因此，电容器111可以设置在对应于外围电路104的最顶层金属层和倒数第二个金属层的区域之间。通常，外围电路104的最顶层金属层和倒数第二个金属层之间的空间具有外围电路104的金属结构的更大或最大厚度。当在该区域形成电容器111时，电容器111可以具有更大的单元面积和足够的电荷用于存储器感测。因此，电容器111可以设置在对应于单个金属结构的区域中，例如，通孔结构124和走线层130的堆叠，而不是占据多层金属结构。通过使用这种结构，可以简化制程，也可以提高存储单元的可靠性。
图11绘示了根据本公开的一些方面的在制程的不同阶段的另一个示例性铁电存储器件100A的横截面。铁电存储器件100A的结构与铁电存储器件100的结构相似，且可以在介电层144和电极112之上设置保护层148。如图11所示，在形成介电层126之前，在介电层144和电极112上沉积保护层148。在一些实施例中，保护层148可以包括AlOx。在一些实施例中，保护层148可以包括具有SiN、SiON或SiOC的AlOx。
图12-18绘示了根据本公开的一些方面的在制程的不同阶段的铁电存储器件200的横截面。
如图12所示，在衬底140上方形成半导体结构。半导体结构包括存储单元102(单元区域)和外围电路104(外围区域)。半导体结构可以包括晶体管106和118，并且晶体管106和118中的每一个可以包括形成在基底140中的栅极结构和源极/漏极区142。栅极结构可以用作铁电存储器件200的字线。互连结构108形成在半导体结构的单元区域上方，且互连结构120形成在半导体结构的外围区域上方。
导电板110形成在互连结构108上，并且导电板122形成在互连结构120上。互连结构108和导电板110可以与源极/漏极区之一接触并且电耦合后续操作中形成的电容器的电极。在互连结构108和互连结构120上方形成介电层144。然后，在互连结构120上方的介电层144中形成通孔结构124。
如图13所示，在介电层144中形成开口146以暴露导电板110的顶表面。开口146可以通过干法蚀刻、湿法蚀刻或其他合适的制程形成。然后，如图所示。如图14所示，电极114和铁电层116依次共形地形成在开口146中，并且铁电层116在沉积过程中进一步覆盖通孔结构124。电极114电接触导电板110。如图15所示，执行蚀刻操作以去除通孔结构124上方的铁电层116的一部分以暴露通孔结构124。在一些实施例中，铁电层116可以包括HfOx、ZrOx或HfOx和ZrOx的组合。
如图16所示，然后在开口146中和铁电层116上方共形地形成电极112。由于在之前的制程中去除了通孔结构124上方的铁电层116，因此形成电极112的导电材料可以在形成电极112的相同制程中覆盖通孔结构124.此外，形成电极112的导电材料可以与通孔结构124直接接触。
可以选择性地执行平坦化操作以去除电极112的顶部。然后如图17所示，执行蚀刻操作以去除电极112和铁电层116的部分，并且通孔结构124上方的导电材料形成走线层134。电极112形成电容器111上方的走线层的一部分，并且走线层134和电极112可以包括相同的材料。然后，如图所示。如图18所示，在走线层134、电极112和介电层144之上形成介电层126。
在一些实施例中，电极114、电极112和走线层134可以包括TiN、TiSiNx、TiAlNx、TiCNx、TaNx、TaSiNx、TaAlNx、WNx、WSix、WCNx、Ru、RuOx、Ir、掺杂多晶硅、TCO、IrOx，或其他合适的材料。在一些实施例中，电极114、电极112和走线层134可以包括相同的材料。在一些实施例中，电极114、电极112和走线层134可以包括不同的材料。由于通过电极112的形成，电容器111上方的走线层和铁电存储器件200中外围电路上方的走线层在同一制程中形成，因此铁电存储器件200的制程可以进一步简化并且制造成本也可被降低。
图19绘示了根据本公开的一些方面的在制程的不同阶段的铁电存储器件300的横截面。铁电存储器件300的结构相似于铁电存储器件100的结构，但铁电存储器件300中的走线层136与电极112直接接触。不同与通过在结构132中的通孔电连接走线层136和电极112的铁电存储器件100，铁电存储器件300中的走线层136与电极112直接接触而没有通孔结构132。
图20绘示了根据本公开的一些方面的在制程的不同阶段的另一示例性铁电存储器件300A的横截面。铁电存储器件300A的结构与铁电存储器件300的结构相似，保护层148可以设置在介电层144和电极112之上。如图20所示，在形成介电层126之前，在介电层144和电极112上沉积保护层148。在一些实施例中，保护层148可以包括AlOx。在一些实施例中，保护层148可以包括具有SiN、SiON或SiOC的AlOx。
图21-24绘示了根据本公开的一些方面的在制程的不同阶段的另一示例性铁电存储器件400的横截面。如图所示。如图21所示，在互连结构108和互连结构120上方形成介电层144，并且在互连结构120上方的介电层144中形成通孔结构124。此外，在通孔结构124上方的介电层144中进一步形成导电层150。开口146形成在介电层144中以暴露导电板110的顶表面。开口146可以通过干法蚀刻、湿法蚀刻或其他合适的工艺而形成。
然后，如图22所示，电极114、铁电层116和电极112依次共形地形成在开口146中。可以选择性地执行平坦化操作以去除电极112的顶部。铁电层116和电极112可以覆盖导电层150。在一些实施例中，铁电层116可以包括HfOx、ZrOx或HfOx和ZrOx的组合。
如图23所示，去除外围电路104上方的部分铁电层116和电极112以暴露导电层150。如图24所示，在电极112和暴露的导电层150之上形成介电层126。在介电层126中形成走线层136并且通过通孔结构132电连接到电极112。在介电层126中形成走线层138并且通过通孔结构152电连接到导电层150。
图25绘示了根据本公开的一些方面的在制程的不同阶段的另一示例性铁电存储器件400A的横截面。铁电存储器件400A的结构相似于铁电存储器件400的结构，并且保护层148可以设置在介电层144、电极112和导电层150之上。如图25所示，在形成介电层126之前，保护层148沉积在介电层144、电极112和导电层150上。在一些实施例中，保护层148可以包括AlOx。在一些实施例中，保护层148可以包括具有SiN、SiON或SiOC的A1ox。
图26绘示了根据本公开的一些方面的在制程的不同阶段的另一示例性铁电存储器件500的横截面。铁电存储器件500的结构与铁电存储器件400的结构相似，并且在形成介电层126之前执行平坦化操作以去除部分电容器111。
如图26所示，进行平坦化操作以去除电极112和铁电层116的部分。在平坦化操作之后，电容器111的顶面与导电层150的顶面基本共面。此外，可在介电层126中形成多于一个的通孔结构132以电连接走线层136和电极112。
图27绘示了根据本公开的一些方面的在制程的不同阶段的另一示例性铁电存储器件500A的横截面。铁电存储器件500A的结构相似于铁电存储器件500的结构，并且保护层148可以设置在介电层144、电极112和导电层150之上。如图27所示，在形成介电层126之前，保护层148沉积在介电层144、电极112和导电层150之上。在一些实施例中，保护层148可以包括AlOx。在一些实施例中，保护层148可以包括具有SiN、SiON或SiOC的AlOx。
图28-32绘示了根据本公开的一些方面的在制程的不同阶段的另一示例性铁电存储器件600的横截面。如图所示。如图28所示，在互连结构108和互连结构120上方形成介电层144。在介电层144中形成开口146以暴露导电板110的顶表面。开口146可以通过干法蚀刻、湿法蚀刻或其他合适的工艺形成。
应当理解，通孔结构124和走线138未在铁电存储器件600中示出。图28-32用于讨论导电板110和电容器111之间的连接结构和工艺。上面讨论的通孔结构124和走线138的各种结构和制造工艺也可以应用于铁电存储器件600。
如图29所示，在介电层144的顶表面和开口146的底部上形成阻挡层154。在一些实施例中，阻挡层154可以包括TiN、TaN、Ta或其他合适的材料。在一些实施例中，阻挡层154可以通过CVD、PVD、CVD和PVD的组合或其他合适的工艺形成。在一些实施例中，阻挡层154可以防止导电板110(例如由Cu形成的单元着陆岛)和电极114之间的扩散。
如图30所示，电极114形成在阻挡层154上方并且还覆盖开口146的侧壁。如图31所示，去除介电层144上方的阻挡层154和电极114的部分。在一些实施例中，介电层144上方的阻挡层154和电极114的部分可以通过一种或多种平坦化操作来去除，如化学机械抛光(CMP)。在一些实施例中，介电层144上方的阻挡层154和电极114的部分可以通过空白蚀刻操作(例如干法蚀刻制程)去除。如图31所示，在一些实施例中，当蚀刻电极114时，电极114的顶面低于介电层144的顶面，在电极114的顶面与介电层144的顶面之间定义有台阶。
然后，如图32所示，铁电层116和电极112依次共形地形成在开口146中。可选地，可以执行进一步的平坦化操作以去除电极112的顶部。
图33-37绘示了根据本公开的一些方面的在制程的不同阶段的另一示例性铁电存储器件700的横截面。如图33所示，在衬底140上方形成半导体结构。半导体结构包括存储单元102(单元区域)和外围电路104(外围区域)。互连结构108形成在半导体结构的单元区域上方，并且互连结构120形成在半导体结构的外围区域上方。导电板110形成在互连结构108上，导电板122形成在互连结构120上。
如图34所示，可以执行回蚀操作以去除导电板110的顶部和导电板122的顶部。在一些实施例中，回蚀操作可以包括CMP。在一些实施例中，当导电板110和导电板122由低硬度金属例如Cu形成时，与导电板110和导电板122周围的介电材料相比，于CMP操作中导电板110和导电板122可以具有更高的去除率。因此，在CMP操作之后，可以在导电板110和导电板122的顶部形成凹槽，如图34所示。
如图35所示，在导电板110和导电板122上方形成阻挡层154，并填充在导电板110和导电板122上的凹槽中。然后，可以执行平坦化操作，例如CMP，以去除阻挡层154的一部分，并且CMP操作被介电层例如氧化硅停止，如图36所示。在导电板110和导电板122上形成阻挡层154之后，可以在阻挡层154上的介电层144中形成电容器111，如图37所示。
具体实施例的上述描述将充分地揭示本公开的一般性质，使得其他人可以通过应用本领域技术内的知识，在不背离本公开的一般概念的情况下容易地修改和/或适配这些具体实施例以用于各种应用。因此，基于本文所呈现的教导和指导，此类适应和修改旨在处于所公开实施例的等同物的含义和范围内。应理解，本文中的措辞或术语是出于描述而非限制的目的，使得本说明书的术语或措辞将由本领域技术人员根据教导和指导来解释。
上面已经借助功能构建块描述了本公开的实施例，所述功能构建块绘示了指定功能的实现及其关系。为了描述的方便，这里已经任意定义了这些功能构建块的边界。只要适当地执行指定的功能及其关系，就可以定义替代边界。
概述和摘要部分可以阐述如发明人所设想的本公开的一个或多个但不是所有示例性实施例，因此不以任何方式限制本公开和所附权利要求。
本公开的广度和范围不应受到任何上述示例性实施例的限制，而应仅根据所附权利要求及其等同物来定义。
Claims (20)
1.一种铁电存储器件，包括：
多个存储单元，每一存储单元包括：
至少一个第一晶体管；
至少一个第一互连层，形成在该至少一个第一晶体管上方并且与该至少一个第一晶体管电接触；以及
至少一个电容器，通过该至少一个第一互连层电耦合到该至少一个第一晶体管，包括：
第一电极；
第二电极，围绕该第一电极的至少第一部分，该第二电极电接触该至少一个第一互连层；以及
铁电层，设置在该第一电极和该第二电极之间；
外围电路被配置为控制多个存储单元的操作；
走线结构，设置在多个存储单元和外围电路之上，以电连接多个存储单元和外围电路；以及
第二互连层，设置在走线结构上方，
其中该至少一个电容器设置于所述走线结构与所述至少一个第一互连层的最顶部导电层之间；以及
其中该第二互连层包括不多于一层的导电层。
2.如权利要求1所述的铁电存储器件，其中该走线结构包括与第一电极直接接触的第一走线层。
3.如权利要求1所述的铁电存储器件，其中该走线结构包括第一走线层，该第一走线层通过第一通孔结构与所述第一电极接触。
4.如权利要求1所述的铁电存储器件，其中该铁电层包括HfOx、ZrOx或HfOx和ZrOx的组合。
5.如权利要求1所述的铁电存储器件，其中该外围电路还包括：
至少一个第二晶体管；以及
多个第三互连层，电耦合到该至少一个第二晶体管，
其中多个第三互连层通过至少一个第二通孔结构与该走线结构接触。
6.如权利要求1所述的铁电存储器件，其中该走线结构还包括与该第一走线层共面的第二走线层，该第二走线层通过至少一个第二通孔结构与多个第二互连层接触。
7.一种铁电存储器件，包括：
多个存储单元，每个存储单元包括：
至少一个第一晶体管；
至少一个第一互连层形成在该至少一个第一晶体管上方并且与该至少一个第一晶体管电接触；
第一导电层，形成在该至少一个第一互连层上方，该第一导电层通过该至少一个第一互连层电耦合到该至少一个第一晶体管；以及
至少一个电容器，形成在第一导电层上，包括：
第一电极；
第二电极，围绕该第一电极的至少第一部分，该第二电极电接触该至少一个第一互连层；以及
铁电层，设置在该第一电极和该第二电极之间；以及
外围电路被配置为控制多个存储单元的操作；
其中多个存储单元的第一电极用作多个存储单元之间的走线结构。
8.如权利要求7所述的铁电存储器件，还包括：
阻挡层，设置在该第一导电层和该第二电极之间。
9.如权利要求8所述的铁电存储器件，其中该阻挡层包括钽或氮化钽。
10.如权利要求8所述的铁电存储器件，其中该阻挡层的宽度等于或大于该第二电极的宽度。
11.如权利要求7所述的铁电存储器件，其中一个存储单元的第一电极与另一存储单元的第一电极电接触。
12.如权利要求7所述的铁电存储器件，其中该外围电路还包括：
至少一个第二晶体管；以及
多个第二互连层电耦合到该至少一个第二晶体管，
其中多个第二互连层通过至少一个通孔结构与该走线结构接触。
13.如权利要求12所述的铁电存储器件，其中该至少一个电容器的第一高度等于或小于该至少一个通孔结构的第二高度。
14.一种铁电存储器件的形成方法，包括：
在衬底上方形成半导体结构，该半导体结构包括单元区及外围区；
在该半导体结构的单元区上方形成第一互连结构，在该半导体结构的外围区上方形成第二互连结构；
在该第一互连结构和该第二互连结构上方形成介电层；
在该第一互连结构上方的介电层中形成电容器，并在第二互连结构上方的介电层中形成通孔结构；以及
在该电容器和该通孔结构上方形成走线结构。
15.如权利要求14所述的铁电存储器件的形成方法，其中在第一互连结构上方的介电层中形成电容器，在第二互连结构上方的介电层中形成通孔结构，还包括：
在第一互连结构上方的介电层中形成第一开口；
在第一开口中形成电容器，该铁电存储器包括第一电极、围绕该第一电极的至少第一部分的第二电极以及设置在该第一电极和第二电极之间的铁电层；
在第二互连结构上方的介电层中形成第二开口；以及
在第二开口中形成通孔结构。
16.如权利要求15所述的铁电存储器件的形成方法，还包括：
在该电容器和该通孔结构上形成线性层。
17.如权利要求15所述的铁电存储器件的形成方法，其中在电容器和通孔结构之上形成走线结构，还包括：
形成与该通孔结构接触的第一走线层；以及
利用第一电极的一部分作为第二走线层。
18.根据权利要求14所述的铁电存储器件的形成方法，其中在电容器和通孔结构之上形成走线结构，还包括：
形成与通孔结构接触的第一走线层；以及
形成与第一电极直接接触的第二走线层。
19.如权利要求14所述的铁电存储器件的形成方法，还包括：
在第一互连结构与电容器之间形成阻挡层。
20.如权利要求19所述的铁电存储器件的形成方法，其中该阻挡层包括钽或氮化钽。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2021/117067 WO2023035128A1 (en) | 2021-09-08 | 2021-09-08 | Ferroelectric memory device and method for forming the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117981490A true CN117981490A (zh) | 2024-05-03 |
Family
ID=85506139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202180102221.8A Pending CN117981490A (zh) | 2021-09-08 | 2021-09-08 | 铁电存储器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| CN (1) | CN117981490A (zh) |
| TW (2) | TWI833682B (zh) |
| WO (1) | WO2023035128A1 (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9548348B2 (en) * | 2013-06-27 | 2017-01-17 | Cypress Semiconductor Corporation | Methods of fabricating an F-RAM |
| US10861861B2 (en) * | 2018-12-14 | 2020-12-08 | Intel Corporation | Memory including a perovskite material |
| CN111900170B (zh) * | 2020-07-31 | 2024-03-05 | 无锡舜铭存储科技有限公司 | 一种三维铁电存储器结构及制造方法 |
| CN111968981B (zh) * | 2020-08-26 | 2021-12-24 | 无锡拍字节科技有限公司 | 一种fcob存储器件的制造方法及其电容器 |
| CN111968980B (zh) * | 2020-08-26 | 2021-11-23 | 无锡拍字节科技有限公司 | 一种存储器件的制造方法及其电容器 |
| CN112382633A (zh) * | 2020-11-11 | 2021-02-19 | 无锡拍字节科技有限公司 | 三维铁电存储器及其制造方法 |
-
2021
- 2021-09-08 CN CN202180102221.8A patent/CN117981490A/zh active Pending
- 2021-09-08 WO PCT/CN2021/117067 patent/WO2023035128A1/en unknown
-
2022
- 2022-09-07 TW TW112142450A patent/TWI833682B/zh active
- 2022-09-07 TW TW111133980A patent/TWI827246B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI833682B (zh) | 2024-02-21 |
| TW202312164A (zh) | 2023-03-16 |
| TWI827246B (zh) | 2023-12-21 |
| WO2023035128A1 (en) | 2023-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10403631B1 (en) | Three-dimensional ferroelectric memory devices | |
| US6737694B2 (en) | Ferroelectric memory device and method of forming the same | |
| KR100308136B1 (ko) | 반도체 집적회로 및 그 제조방법 | |
| US6521929B2 (en) | Semiconductor device having ferroelectric memory cells and method of manufacturing the same | |
| JP6299114B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN111276509B (zh) | 集成电路含可变电阻式存储器单元及电阻单元及形成方法 | |
| US6858442B2 (en) | Ferroelectric memory integrated circuit with improved reliability | |
| KR20040102159A (ko) | 캐패시터 오버 플러그 구조체용 배리어 | |
| US6724026B2 (en) | Memory architecture with memory cell groups | |
| JP2005528788A (ja) | 信頼性が改善された強誘電体メモリ集積回路 | |
| US6800890B1 (en) | Memory architecture with series grouped by cells | |
| JP4073912B2 (ja) | 直列に接続されたメモリーセルを備えた強誘電体メモリー | |
| CN109686753B (zh) | 半导体结构及其制作方法 | |
| US20070131994A1 (en) | Ferroelectric memory and method for manufacturing ferroelectric memory | |
| TWI833682B (zh) | 鐵電記憶體裝置 | |
| CN113497045A (zh) | 具有减少的边缘泄露的铁电存储器及其制造方法 | |
| WO2023035129A1 (en) | Ferroelectric memory device and method for forming the same | |
| US20230413576A1 (en) | Ferroelectric memory device and method for forming the same | |
| TWI839315B (zh) | 形成鐵電記憶體裝置的方法 | |
| TW202410037A (zh) | 鐵電記憶體裝置 | |
| US11707003B2 (en) | Memory device and manufacturing method thereof | |
| US20240074163A1 (en) | Integrated circuit device | |
| TW202410036A (zh) | 形成鐵電記憶體裝置的方法 | |
| WO2023082221A1 (en) | Ferroelectric memory device with stacked capacitors and manufacturing method thereof | |
| CN114334970A (zh) | 半导体结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication |