CN1179580A - 图像处理装置和处理方法 - Google Patents

Abstract

缩小图像时,从延迟装置向水平内插电路提供水平相邻的像素数据。从内插系数电路提供的像素数据、系数p和补数(1－p)作水平方向内插处理。淡化p=1位置的像素。将水平和垂直方向内插并经淡化的像素数据写入存储器。放大图像时,两个行存储器延迟从存储器读取的像素数据,开关电路选择两个相邻像素。垂直内插电路作垂直方向内插处理。从存储器读取像素数据时,依放大率对特定像素数据读两次。在水平方向作类似内插和放大处理。

Description

图像处理装置和处理方法

本发明涉及以任何比例放大/缩小图像的图像处理装置及其处理方法，该装置和方法适用于在广播站、电视接收机、或磁带录像机中使用的特技效果发生单元。

作为以所希望比例放大/缩小图像而不使得到的图像劣化的内插方法，是已知的线性内插方法，在线性内插方法中，获得与未被放大/缩小的原始图像(下文称之为原始图像)对应的已放大/缩小图像(下文称之为变换图像)任何点(像素)的位置。对应于所获得位置四个相邻像素的灰度值，获得变换图像所需位置的灰度值。

例如，如图8所示，假设以任何放大率k(例如1.3倍)放大原始图像100并形成变换图像101。首先，获得与变换图像101的点A对应的原始图像100的点a。通过用放大率k除以点A的坐标值可得到点a的坐标。假设点A的坐标为(5，3)，可得到点a的坐标为a(5/1.3，3/1.3)＝a(3.8462，2.3077)。

如图9所示，点a出现在由a₀₀(3，2)、a₁₀(4，2)、a₀₁(3，3)、和a₁₁(4，3)，四个相邻点包围的区域中。通过将在这四点像素的灰度值(像素数据)与点a四个相邻点包围的区域中的p和q的内分比的乘积相加获得点a的灰度值。换句话说，可通过下列公式(1)获得点a的灰度值。

A＝(1-p)(1-q)·a₀₀+p·(1-q)·a₁₀+(1-p)q·a₀₁

    +pq·a₁₁                                   …(1)

点a的灰度值等于变换坐标上点A的灰度值。因此，通过对变换图像的所有像素进行公式(1)的计算，内插像素。p和q的内分比分别相当于水平方向的内插系数和垂直方向的内插系数。在该处理中，变换坐标上的一点变换到原始图像上的一点，以防止一个像素丢失。

图10示出完成该处理的结构实例。从输入端110接收原始图像的图像数据。将接收的原始图像数据提供给低通滤波器111和112，由低通滤波器111和112分别进行水平方向的低通处理和垂直方向的低通处理。所得到的数据写入场存储器113a、113b、113c、和113d。相同的原始图像数据写入场存储器113a、113b、113c、和113d。

以预定方法获得与变换图像的任何像素A对应的原始图像点a的位置。对应于点a的位置，获得与点a相邻的四个像素的坐标a₀₀、a₁₀、a₀₁、和a₁₁。对应于这些坐标a₀₀、a₁₀、a₀₁、和a₁₁，分别产生从场存储器113a、113b、113c、和113d读取对应于坐标a₀₀、a₁₀、a₀₁、和a₁₁的像素灰度值(像素数据)的地址。将产生的地址提供给场存储器113a、113b、113c、和113d(未示出)。

分别从场存储器113a、113b、113c、和113d读取与坐标a₀₀、a₁₀、a₀₁、和a₁₁对应的像素的灰度值。将所得到的灰度值提供给垂直/水平内插电路114。垂直/水平内插电路114由多个乘法器和多个加法器构成，以完成等式(1)的计算。垂直/水平内插电路114对应于坐标a₀₀、a₁₀、a₀₁、和a₁₁的像素的灰度值计算等式(1)，以便内插变换图像的像素A的灰度值。将所得到的灰度值提供给输出端115。

通过对变换图像的所有像素进行这种内插处理，可获得例如将原始图像放大1.3倍的变换图像。

在常规方法中，为获得变换图像的像素A的灰度值，要求原始图像四点的灰度值以实时为基础。四点的坐标值对应于变换图像的大小变化(即变换图像与原始图像的缩小/放大比)。因此，需要四个写入相同原始图像数据并随机存取的场存储器113a、113b、113c、和113d。从而使最终产品成本变得较高。

此外，在上述公式(1)中，由于应进行八次乘法处理，需要八个乘法器实现公式(1)。这些乘法器使最终产品的成本提高。

为降低最终产品成本，按惯例，已采用更多相邻像素内插方法。在该方法中，采用与原始图像像素a的位置最相邻的像素作为变换图像的像素A。由于该方法中内插处理的精度较低，不能得到高质量图像。

此外，如上所述，在现有技术参考的结构中，应将缩小/放大图像的线性内插电路放置在场存储器上游。

因此，本发明的一个目的是提供以具有高质量图像的任何放大率放大/缩小图像并减少场存储器数量的图像处理装置和处理方法。

本发明的第一方面是用于以任何比率放大/缩小由作为数字数据的像素构成的图像的图像处理装置，包括：一个写入每一场像素数据的场存储器，一个在水平方向对像素数据进行内插处理的水平内插装置，和一个在垂直方向对像素数据进行内插处理的垂直内插装置，其中在水平方向的内插处理和在垂直方向的内插处理依次进行。

本发明的第二方面是用于以任何比率放大/缩小由作为数字数据的像素构成的图像的图像处理方法，包括步骤(a)写入每一场的像素数据，(b)在水平方向对像素数据进行内插处理，和(c)在垂直方向对像素数据进行内插处理，其中在水平方向的内插处理和在垂直方向的内插处理依次进行。

本发明的第三方面是线性内插由作为数字数据的像素构成的图像以便以任何比率放大/缩小图像的图像处理装置，包括：写入或读取像素数据的场存储器，设置在场存储器上游的图像缩小内插装置和设置在场存储器下游的图像放大内插装置中的至少一个，其中图像缩小内插装置包括一个用于在水平方向对两个水平相邻的像素进行内插处理的第一水平内插装置，和一个用于在垂直方向对两个垂直相邻的像素进行内插处理的第一垂直内插装置，第一垂直内插装置连接到第一水平内插装置，其中图像放大内插装置包括一个用于在垂直方向对从多个垂直连续的像素选择的两个相邻像素进行内插处理的第二垂直内插装置，一个用于在水平方向对从多个水平连续的像素选择的两个相邻像素进行内插处理的第二水平内插装置，第二水平内插装置与第二垂直内插装置串联。

如上所述，根据本发明，场存储器的上游进行图像缩小处理。场存储器的下游进行图像放大处理。另外，在水平方向的内插处理和垂直方向的内插处理连续进行。因此，可通过减少数量的场存储器以任何放大率放大或缩小图像。

根据下列附图中所说明作为最佳模式实施例的详细描述将使本发明的这些和其它目的、特性和优点更加显而易见。

图1是根据本发明第一实施例的图像处理装置的结构实例方框图；

图2是内插系数发生器的结构实例方框图；

图3是用于获得与变换图像的点A对应的原始图像的点a的灰度值a的处理示意图；

图4是根据本发明第二实施例的图像处理装置的结构实例方框图；

图5是放大图像处理的示意图；

图6是根据本发明第三实施例的图像处理装置的结构实例方框图；

图7A至7D是根据本发明第三实施例的存储器控制处理实例的示意图；

图8是说明以任何放大率k放大原始图像并形成变换图像的处理示意图；

图9是说明用于将变换图像的像素变换成原始图像的处理示意图；

图10是根据现有技术参考的图像处理装置的结构实例方框图；

接下来，将描述本发明的第一实施例。根据本发明，公式(1)变换成相对于在水平方向的内插系数p的公式和相对于在垂直方向的内插系数q的公式。对应于该变换结果，按顺序独立地进行水平方向的内插处理和垂直方向的内插处理。由于图像放大处理和图像缩小处理独立进行，可以减少数量的场存储器放大/缩小图像。

当相对于内插系数p和q调整公式(1)时，公式(1)分别变换成下列的公式(2)和(3)。

A＝(1-p)·{(1-q)·a₀₀+q·a₀₁}+p·{(1-q)·a₁₀+

  q·a₁₁}                                   …(2)

A＝(1-q)·{(1-p)·a₀₀+p·a₁₀}+q·{(1-p)·a₀₁+

  p·a₁₁}                                   …(3)

公式(2)和(3)表示即使独立进行水平方向的内插处理和垂直方向的内插处理，得到相同的灰度值a作为处理结果。换句话说，在公式(3)中，相对于内插系数p水平内插行n上的两个相邻点a₀₀和a₁₀以及行(n+1)上的两个相邻点a₀₁和a₁₁。换句话说，进行″(1-p)×a₀₀+p×a₁₀″的计算和″(1-p)×a₀₁+p×a₁₁″的计算。相对于内插系数q垂直内插该计算结果。因此，获得与变换图像的点A对应的原始图像点a的灰度值a。另外，公式(2)表示当进行垂直方向的内插处理和然后进行水平方向的内插处理时，可获得原始图像的点a的灰度值。

因此，由于水平方向的内插处理和垂直方向的内插处理分开，并且计算结果不取决于其顺序，可通过原始图像两个相邻点的灰度值而不是四个相邻点的灰度值获得变换图像的像素A的灰度值。因此，可用两个场存储器而不是四个场存储器进行垂直方向的内插处理和水平方向的内插处理。

图1示出根据本发明第一实施例以上述方式进行内插处理的图像处理装置的结构实例。为防止图像缩小处理中的叠像失真，将从输入端接收的原始图像数据分别经在水平方向进行低通处理的低通滤波器2和在垂直方向进行低通处理的低通滤波器3提供给场存储器4a和4b。相同的原始图像数据写入场存储器4a和4b。

以事先预定的方法指定放大/缩小原始图像的水平放大率k_x和垂直放大率k_y。当图像处理装置内置在电视接收机中时，在电视接收机的前面板上或通过诸如遥控指令器的箭头按键之类的输入装置指定水平放大率k_x和垂直放大率k_y。

内插系数发生器50产生内插系数p和q及其1的补数(1-p)和(1-q)。另外，内插系数发生器50产生从场存储器4a和4b读取像素数据的地址。图2示出内插系数发生器50的结构实例。将水平放大率k_x和垂直放大率k_y提供给除法器51。除法器51分别计算水平放大率k_x和垂直放大率k_y的倒数1/k_x和1/k_y。将所计算的倒数1/k_x和1/k_y分别提供给锁存电路52和58的相应锁存输入端。为简化描述，在该实例中，当放大/缩小图像时，水平放大率k_x与垂直放大率k_y相同并保持常数。换句话说，k＝k_x＝k_y。

将水平放大率的倒数1/k_x提供给锁存电路52。锁存电路52锁存接收的信号并在取样时钟的定时f_s输出该锁存信号。将水平放大率的倒数1/k_x从锁存电路52提供给加法器53的一个输入端。加法器53的一个输出信号提供给锁存电路55和地址发生电路56。另外，加法器53的输出信号提供给锁存电路54。如同锁存电路52一样，锁存电路54在时钟定时f_s输出锁存的信号。锁存电路54的输出信号提供给加法器53的另一个输入端。加法器53累积从锁存电路52接收的水平放大率的倒数1/k_x和具有1fs延迟的加法器53的输出信号并输出累积的倒数∑(1/k_x)。

将累积的倒数∑(1/k_x)提供给地址发生电路56和锁存电路55。地址发生电路56从接收的累积倒数∑(1/k_x)提取整数部分。另一方面，锁存电路55从接收的累积倒数∑(1/k_x)提取小数部分作为内插系数p。从内插系数发生器50直接提供内插系数p。另外，将内插系数p提供给输出接收值的1的补数的倒相电路57。因此，倒相电路57输出内插系数p的1的补数(1-p)。

另一方面，垂直内插系数发生电路对从除法器51接收的垂直放大率的倒数1/k_y进行的处理与对水平放大率的倒数1/k_x的处理相同。换句话说，将垂直放大率的倒数1/k_y提供给锁存电路58，该锁存电路58在水平频率时钟的定时f_h输出一锁存信号。在时钟定时f_h将从锁存电路58接收的垂直放大率的倒数1/k_y提供给加法器59的一个输入端。加法器59的一个输出信号提供给锁存电路60和地址发生电路56。另外，加法器59的输出信号提供给锁存电路61，锁存电路61在时钟定时f_h输出一锁存信号。锁存电路61的输出信号提供给加法器59的另一个输入端。因此，加法器累积垂直放大率的倒数1/k_y并输出累积的倒数∑(1/k_y)。

将累积的倒数∑(1/k_y)提供给地址发生电路56和锁存电路60。地址发生电路56从接收的累积倒数∑(1/k_y)提取整数部分。另一方面，锁存电路60从接收的垂直放大率的累积倒数∑(1/k_y)提取小数部分作为内插系数q。从内插系数发生器50直接输出内插系数q。另外，将内插系数q提供给输出接收值的1的补数的倒相电路62。因此，倒相电路62输出内插系数q的1的补数(1-q)。

地址发生电路56产生从场存储器4a和4b读取原始图像的两点坐标的地址，并从而获得与接收的累积倒数∑(1/k_x)和接收的累积倒数∑(1/k_y)整数部分的值对应的变换图像像素的灰度值。换句话说，在该实例中，k＝k_x＝k_y，以预定方法对应于指定放大率k获得与变换图像的任何像素A对应的原始图像像素a的位置。对应于点a的位置，获得同一行上点a的两个相邻像素的坐标a₀₀和a₁₀。地址发生电路56产生从场存储器4a和4b读取对应于这些坐标a₀₀和a₁₀的像素灰度值(像素数据)的地址。所产生的地址提供给场存储器4a和4b。

分别从场存储器4a和4b读取与坐标a₀₀和a₁₀对应的像素的灰度值。将所得到的灰度值提供给开关电路5。依据是否放大或缩小原始图像切换开关电路5。当以k＝0.8的放大率缩小原始图像时，开关电路5将从存储器4a和4b读取的灰度值提供给图像缩小部分6的水平内插电路7。水平内插电路7对每水平行上的每个像素进行内插处理。将得到的灰度值提供给垂直内插电路8。垂直内插电路8对与每行对应的像素进行内插处理。接下来将描述水平内插电路7和垂直内插电路8的内插处理。

图3示出在对应内插系数p，通过原始图像两个相邻点的灰度值将变换图像的点A变换到原始图像点a的情况下获得原始图像点a的灰度值的处理。水平内插电路7由例如一个加法器、一个乘法器、一个1取样延迟装置等构成。水平内插电路7通过从内插系数发生器50接收的内插系数p和1的补数(1-p)对从场存储器4a和4b接收的两点像素数据的每个像素相对于公式(3)的系数p对括号内的项进行计算(例如，“(1-p)·a₀₀+p·a₁₀”)，以便在水平方向进行线性内插处理。这种情况下，由于“(1-p)·a₀₀+p·a₁₀”项有两个乘法运算，需要两个乘法器。

如图3所示，在该处理中，当p＝1时(即1-p＝0)时，像素a₁₀项变成0。因此，在p＝1位置的像素实际上被淡化。为每个像素计算水平方向的内插系数p和(1-p)。然而，在像素淡化的位置，不需要计算这些内插系数。淡化像素的定时仅取决于图像缩小处理的放大率。因此，当淡化像素时，不进行系数计算处理。因此，降低计算处理的负荷。将水平内插电路7的计算结果提供给垂直内插电路8。

垂直内插电路8由例如一个加法器、一个乘法器、和一个行存储器构成。行存储器存储一个水平行的数据。将提供给垂直内插电路8的计算结果依次写入行存储器。从内插系数发生器50向垂直内插电路8提供内插系数q和其1的补数(1-q)。垂直内插电路8通过内插系数q和(1-q)对从水平内插电路7接收的计算结果和从行存储器读取的具有一个水平周期延迟的计算结果进行公式(3)的计算。与上述水平内插电路7的处理相同，垂直内插电路8在q＝1的定时淡化像素。

将像素已淡化的灰度值依次写入场存储器9。在预定定时从场存储器9读取灰度值a。将灰度值a通过对应于开关电路5的切换位置切换的开关电路10提供给输出端11。

以与其图像缩小处理相同的方式进行原始图像的图像放大处理。将从输入端接收的原始图像数据经低通滤波器2和3写入场存储器4a和4b。从场存储器4a和4b读取图像数据并提供给与开关电路5的切换位置对应的图像放大部分12。图像放大部分12中的水平内插电路13和垂直内插电路通过从内插系数发生器50接收的系数p、(1-p)、q，和(1-q)进行公式(3)的计算，从而进行水平方向的线性内插处理和垂直方向的线性内插处理。由于水平内插电路13已相对于p计算了括号内的项，垂直内插电路14仅进行两次乘法运算。

该内插图像数据经开关电路10提供给输出端11，由于不淡化像素，与图像缩小处理不同，不需要将场存储器放置在垂直内插电路下游。

接下来，描述本发明的第二实施例。在第一实施例中，需要用于水平/垂直内插处理的两个场存储器和一个用于淡化像素的图像缩小处理的场存储器(即总共需要三个场存储器)。然而，当改进第一实施例的结构时，可仅用一个场存储器放大/缩小图像。图4示出根据本发明第二实施例的图像处理装置的结构实例。在根据第二实施例的图像处理装置中，仅用一个场存储器放大/缩小图像。

从CPU(未示出)向由图4所示的图像处理装置组成的电路提供控制信号。对应该控制信号控制这些电路。以与第一实施例相同的方式产生内插系数p和q及其1的补数(1-p)和(1-q)。

在该图像处理装置中，当缩小原始图像时，使用场存储器27和其上游电路。在图像缩小模式中，通过控制信号控制图像处理装置以使信号通过场存储器27的下游电路。另一方面，当放大原始图像时，使用场存储器27和其下游电路。在图像放大模式中，通过控制信号控制图像处理装置以使信号通过场存储器27的下游电路。

首先，描述原始图像的图像缩小处理。从一个端子20向低通滤波器21提供原始图像数据。低通滤波器21对水平方向的原始图像数据进行低通滤波处理。将得到的原始图像数据提供给水平内插电路23的一个输入端。另外，通过将接收信号延迟一个取样时钟脉冲的1取样延迟装置将得到的原始图像数据提供给水平内插电路23的另一个输入端。1取样延迟装置22由例如一个D型触发器构成。因此，水平相邻像素的数据依次提供给水平内插电路23的两个输入端。

内插系数发生器50将内插系数p和其1的补数(1-p)提供给水平内插电路23。水平内插电路23通过像素a₀₀和a₁₀的灰度值和从输入端接收的内插系数p和其1的余子式(1-p)对公式(3)括号中的项进行计算，并进行水平方向的线性内插处理。与第一实施例相同，当p＝1(即1-p＝0)时，像素淡化。这种情况下，例如，图像处理装置可使内插系数发生器50越过其处理(即内插系数发生器50不计算内插系数)。

将水平内插电路23的计算结果A_H提供给低通滤波器24。低通滤波器24在垂直方向对计算结果A_H进行低通滤波处理。所得到的数据直接提供给垂直内插电路26的一个输入端。另外，所得到的数据写入存储一行数据的行存储器25。从行存储器25依次读取数据A_H′并将其提供给垂直内插电路26的另一个输入端。换句话说，依次将与变换图像垂直相邻像素对应的数据A_H和A_H′提供给垂直内插电路26的端子。

将从内插系数发生器50接收的内插系数q和其1的补数提供给垂直内插电路26。垂直内插电路26通过从其输入端接收的像素数据、内插系数q、和其1的补数(1-q)进行公式(3)的计算。由于从输入端接收的数据A_H和A_H′是由水平内插电路23通过“A_H′×(1-q)+A_Hq，”进行的公式(3)括号内的项的计算结果，垂直内插电路26进行垂直方向的线性内插处理并获得在变换图像点A的灰度值A。

与水平内插电路23相同，当q＝1(即1-q＝0)时，垂直内插电路26淡化像素。此刻，图像处理装置可使内插系数发生器50不产生内插系数。将获得的变换图像点A的灰度值依次写入场存储器27。如上所述，水平内插电路23和垂直内插电路26分别淡化在水平方向和垂直方向写入存储器27的灰度值的像素。

与控制处理的地址对应，通过控制信号从场存储器27读取写入场存储器27的变换图像的灰度值(即像素数据)。如上所述，当缩小图像时，通过该控制信号控制图像处理装置以使信号通过场存储器27的下游电路。因此，将已经被内插和淡化的像素数据从场存储器27直接提供给输出端36。

接下来描述原始图像的图像放大处理。如上所述，当放大原始图像时，通过该控制信号控制图像处理装置以使信号通过场存储器27的上游电路。因此，从输入端20接收的原始图像数据直接写入场存储器27。

由控制处理的地址通过控制信号读取写入场存储器27的原始图像数据。对应于放大率k(在该实例中，k_x＝k_y＝1.3)依次读取原始图像数据两次。在图像放大处理中，当进行垂直方向的内插处理时，对于同时的多个内插计算需要两个相邻行的数据。图5示出图像放大处理。在图5中，垂直轴表示时间轴，向下方向表示经历的时间。当在k≤2的条件下进行垂直方向的内插处理时，需两个相邻行的数据。然而，由于在多个内插计算中使用相同两行的数据，在该实例中，如图4所示，设置两个行存储器28和29。

对应于内插系数发生电路50产生的地址从场存储器27依次读取原始图像的像素数据。因此，内插系数发生器50向下文将描述的垂直内插电路31提供内插系数q和其1的补数(1-q)。另外，内插系数发生器50向下文将描述的水平内插电路35提供内插系数1和其1的补数(1-p)。

如上所述，对应于与作为1/k的累积值的n/k的整数部分的值对应产生的读取地址从场存储器27读取像素数据。假设k＝1.3和第一读取行是行0，如图5中由H₀表示，对应于计算结果0/k＝0、1/k＝0.77、2/k＝1.54、3/k＝2.31、4/k＝3.08、5/k＝3.85、6/k＝4.62、7/k＝5.38、8/k＝6.15、9/k＝6.92、10/k＝7.69等的整数部分的值，对行0、3、6等读取两次。此刻，对每行的像素数据也读取两次。

将从场存储器27读取的像素数据提供给对应于控制信号控制的开关电路30的一个输入端。在图5中由H₀表示该像素数据。另外，将从场存储器27读取的像素数据也提供给行存储器28。行存储器28将所接收的像素数据延迟一行。在图5中由H₁表示该延迟像素数据。像素数据H₁提供给开关电路30的另一个输入端。另外，从行存储器28读取的像素数据提供给行存储器29。行存储器29将所接收的像素数据延迟一行。在图5中由H₂表示行存储器29的输出像素数据。像素数据H₂提供给垂直内插电路31的另一个输入端。

如图5所示，通过控制信号在开关电路30的控制下，将从行存储器29读取的像素数据H₂与从像素数据H₀和H₁选择的两个垂直相邻像素组合。当依次读取像素两次时，组合像素H₀和H₂。当已依次读取像素两次时，组合像素H₁和H₂。垂直内插电路31通过像素数据H₂和从像素数据H₀和像素数据H₁选择的像素数据进行内插处理。垂直内插电路31通过两种像素数据、对应于公式(2)的内插系数q、其1的补数(1-q)进行该内插处理。

将从垂直内插电路31输出的像素数据V₀提供给对应于该控制信号控制的开关电路34的一个输入端。另外，像素数据V₀还提供给1取样延迟装置32。1取样延迟装置32将像素数据V₀延迟一个像素并将延迟的像素数据V₁提供给开关电路34的另一个输入端。另外，像素数据V₁还提供给1取样延迟装置33。1取样延迟装置将像素数据V₁延迟一个像素并将得到的像素数据V₂提供给水平内插电路35的另一个输入端。

水平内插电路35的处理与上述垂直内插电路31的处理相似。换句话说，通过控制信号在开关电路34的控制下，从提供给开关电路34输入端的数据V₀和数据V₁选择与从1取样延迟电路33提供的数据V₂相邻的数据。将所选择的数据V₀或V₁和数据V₂提供给水平内插电路35。水平内插电路35通过这两种数据和对应于控制信号接收的内插系数p和其1的系数(1-p)计算“(1-p)×V₂+p×V_0or1”。因此，水平内插电路35进行上述公式(2)的计算并由此进行垂直方向和水平方向的线性内插处理。从而获得变换图像点A的灰度值A。所获得的灰度值A依次提供给输出端36。

在第二实施例中，虽然放大率k≤2，当设置在垂直内插电路31上游的行存储器的数量为m并且设置在水平内插电路35上游的1取样延迟装置的数量为m时，放大率k可增加到m。

接下来描述本发明的第三实施例。图6示出根据第三实施例的图像处理装置的结构实例。在第三实施例中，以放大率k＞1进行线性内插处理。第三实施例可应用于包括根据第二实施例的放大处理的场存储器27的结构。在根据第三实施例的结构中，设置一个行存储器和一个1取样延迟装置。可通过CPU(未示出)产生和提供的控制信号控制由根据第三实施例的装置组成的电路。内插系数发生器50以与第一和第二实施例相同的方式产生内插系数p、其1的补数(1-p)、内插系数q、和其1的补数(1-q)。

从输入端40接收原始图像数据。该原始图像数据写入场存储器41。对应于作为控制信号提供的信号读取IP从场存储器41读取每行的像素数据。图7A示出信号读取IP的一个实例。图7B示出对应于信号读取IP读取的一行的实例。当信号读取IP的信号电平为“H”时，增加从场存储器41读取一行的读取地址。反之，当信号读取IP的信号电平为“L”时，该读取地址保持不变。

通过图6所示的路径α将从场存储器41读取的每行像素数据提供给垂直内插电路43的一个输入端。另外，该像素数据还提供给行存储器42。对应于作为控制信号提供的信号WE将数据写入行存储器42。图7C示出信号WE的实例。图7D示出对应于信号WE被写入的行的实例。当信号WE的信号电平为“H”时，数据被写入行存储器42。当信号WE的信号电平为“L”时，数据不写入行存储器42。换句话说，保持已写入的数据。通过图6所示的路径β将已从行存储器42读取的数据提供给垂直内插电路43的另一个输入端。

图7B和7D示出通过路径α读取的数据与第二实施例的像素数据H₀和像素数据H₁的组合。相反，通过路径β读取的数据等同于第二实施例的像素数据H₂。因此，如同根据第二实施例的垂直内插电路31，垂直内插电路43借助通过路径α和β读取的像素数据和对应于控制信号提供的内插系数q和其1的补数(1-q)对应于公式(2)进行垂直方向的线性内插处理。

对应于等同上述信号读取IP的信号控制已进行垂直方向线性内插的数据。垂直内插电路43的输出数据提供给水平内插电路45的一个输入端。另外，垂直内插电路43的输出数据还提供给1取样延迟装置44。从1取样延迟装置44读取的数据提供给水平内插电路45的另一个输入端。通过等同于上述信号WE的信号控制从1取样延迟装置44读取的数据。水平内插电路45借助提供给输入端的数据和对应于控制信号提供的内插系数p和其1的补数(1-p)对应于公式(2)进行水平方向的线性内插处理。将经垂直和水平方向线性内插的像素数据提供给输出端46。

在第一、第二、和第三实施例中，在水平和垂直方向线性内插数据。然而，本发明不限于这种内插处理，而是可非线性内插数据。

此外，在根据第一、第二、和第三实施例的图像缩小处理和图像放大处理中，水平方向内插处理和垂直方向内插处理的顺序不限于第一、第二、和第三实施例中的那些。换句话说，水平方向内插处理和垂直方向内插处理的顺序可以颠倒。

如上所述，根据本发明，当进行线性内插处理和放大/缩小图像时，可减少场存储器的数量。换句话说，在第一实施例中，所需的场存储器的数量从四个减少到三个。在第二和第三实施例中，所需的场存储器的数量从四个减少到一个。

由于降低了占线性内插电路成本主要部分的场存储器的数量，因此可降低最终产品的成本。

另外，根据本发明，由于分别进行水平方向线性内插处理和垂直方向线性内插处理，乘法器数量从八个减少到四个。

虽然已根据其最佳模式实施例示出并描述了本发明，应该理解，本领域技术人员在不脱离本发明精神和范围的情况下可在形式和细节上做出上述和各种改变、省略、和增加。

Claims (12)

1.一种以任何比率放大/缩小由作为数字据的像素构成的图像的图像处理装置，包括：

一个写入每一场像素数据的场存储器；

在水平方向对像素数据进行内插处理的水平内插装置；和

在垂直方向对像素数据进行内插处理垂直内插装置，

其中在水平方向的内插处理和在垂直方向的内插处理依次进行。

2.一种线性内插由作为数字数据的像素构成的图像以便以任何比率放大/缩小图像的图像处理装置，包括：

一个写入或从其读取像素数据的场存储器；

设置在所述场存储器上游的图像缩小内插装置和设置在所述场存储器下游的图像放大内插装置中的至少一个，

其中所述图像缩小内插装置包括：

用于在水平方向对两个水平相邻的像素进行内插处理的第一水平内插装置；和

用于在垂直方向对两个垂直相邻的像素进行内插处理的第一垂直内插装置，所述第一垂直内插装置连接到所述第一水平内插装置，和

其中所述图像放大内插装置包括：

用于在垂直方向对从多个垂直连续的像素选择的两个相邻像素进行内插处理的第二垂直内插装置；和

用于在水平方向对从多个水平连续的像素选择的两个相邻像素进行内插处理的第二水平内插装置，所述第二水平内插装置与所述第二垂直内插装置串联。

3.根据权利要求1或2所述的图像处理装置，其特征在于：

其中用于水平方向和垂直方向内插处理的每个系数分别以水平方向和垂直方向放大/缩小率倒数累积和结果的小数部分的值为基础。

4.根据权利要求3所述的图像处理装置，其特征在于：

其中当缩小图像时，淡化小数部分的值变为0的位置的像素，在淡化像素的位置不计算内插系数。

5.根据权利要求3所述的图像处理装置，其特征在于：

其中当放大图像时，对应于累积和结果整数部分的值从所述场存储器读取像素数据。

6.根据权利要求1所述的图像处理装置，其特征在于：

其中内插处理是线性内插处理。

7.根据权利要求2所述的图像处理转置，其特征在于：

其中所述图像放大内插装置通过第一信号和第二信号分别在水平方向和垂直方向选择两个相邻像素，第一信号引发对应于累积和结果整数部分的值从所述场存储器读取像素数据，第二信号引发对应于整数部分的值将像素数据写入延迟装置，用于获得多个连续像素。

8.一种以任何比率放大/缩小由作为数字数据的像素构成的图像的图像处理方法，包括步骤：

(a)写入每一场的像素数据；

(b)在水平方向对像素数据进行内插处理；

(c)在垂直方向对像素数据进行内插处理，

其中在水平方向的内插处理和在垂直方向的内插处理依次进行。

9.根据权利要求8所述的图像处理方法，其特征在于：

其中用于水平方向和垂直方向内插处理的每个系数分别以水平方向和垂直方向放大/缩小率倒数累积和结果的小数部分的值为基础。

10.根据权利要求9所述的图像处理方法，其特征在于：

其中当缩小图像时，淡化小数部分的值变为0的位置的像素，在淡化像素的位置不计算内插系数。

11.根据权利要求9所述的图像处理方法，其特征在于：

其中当放大图像时，对应于累积和结果整数部分的值从所述场存储器读取像素数据。

12.根据权利要求8所述的图像处理方法，其特征在于：

其中内插处理是线性内插处理。

Images