CN117836928A - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN117836928A CN117836928A CN202180101526.7A CN202180101526A CN117836928A CN 117836928 A CN117836928 A CN 117836928A CN 202180101526 A CN202180101526 A CN 202180101526A CN 117836928 A CN117836928 A CN 117836928A
- Authority
- CN
- China
- Prior art keywords
- semiconductor element
- semiconductor device
- electrode terminal
- lead electrode
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 179
- 238000004806 packaging method and process Methods 0.000 claims abstract description 7
- 229920005989 resin Polymers 0.000 claims description 96
- 239000011347 resin Substances 0.000 claims description 96
- 238000007789 sealing Methods 0.000 claims description 49
- 230000003139 buffering effect Effects 0.000 claims description 14
- 238000000465 moulding Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 9
- 230000000704 physical effect Effects 0.000 claims description 7
- 229920001296 polysiloxane Polymers 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 6
- 238000005538 encapsulation Methods 0.000 description 20
- 230000004048 modification Effects 0.000 description 14
- 238000012986 modification Methods 0.000 description 14
- 239000000758 substrate Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000001816 cooling Methods 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
目的在于提供一种能够对到达半导体元件的裂纹进行抑制的技术。半导体装置具有半导体元件、引线电极端子、第1封装部件以及介入部件。引线电极端子具有与半导体元件的上表面分离的延伸设置部分，引线电极端子与半导体元件接合。第1封装部件对引线电极端子进行封装。介入部件设置在延伸设置部分的延伸设置方向的端部与半导体元件之间。介入部件与端部之下的第1封装部件具有界面。
Description
技术领域
本发明涉及半导体装置。
背景技术
作为壳体型的半导体装置的构造，通常是通过封装树脂对半导体元件和与该半导体元件电连接的引线电极端子进行封装的构造。对于这样的半导体装置，如果由于半导体元件的动作以及非动作的反复而产生冷热循环，则由于引线电极端子以及封装树脂的线膨胀系数之差而在封装树脂产生应力。有时由于该应力而在封装树脂产生从引线电极端子的端部发展而到达半导体元件的裂纹。
为了降低这样的应力，提出了将线膨胀系数接近引线电极端子的材料用作封装树脂的技术、以及对引线电极端子的形状进行改进的技术等。例如在专利文献1中提出了一种为了降低与引线电极端子的膨胀收缩相伴的封装树脂的应力而使用具有特殊形状的引线电极端子的技术。
专利文献1：日本特开2016-082048号公报
发明内容
然而，在冷热循环的温度差大的情况等下，存在以下问题，即，依然产生到达半导体元件的裂纹，半导体装置的可靠性降低。
在此，本发明是鉴于如上所述的问题而提出的，其目的在于提供一种能够对到达半导体元件的裂纹进行抑制的技术。
本发明涉及的半导体装置具有：半导体元件；引线电极端子，其具有与所述半导体元件的上表面分离的延伸设置部分，该引线电极端子与所述半导体元件接合；第1封装部件，其对所述引线电极端子进行封装；以及介入部件，其设置在所述延伸设置部分的延伸设置方向的端部与所述半导体元件之间，与所述端部之下的所述第1封装部件具有界面。
发明的效果
根据本发明，具有介入部件，该介入部件设置在引线电极端子的延伸设置方向的端部与半导体元件之间而与端部之下的第1封装部件具有界面。根据如上所述的结构，能够对到达半导体元件的裂纹进行抑制。
本发明的目的、特征、方案以及优点将通过以下的详细说明和附图而变得更加清楚。
附图说明
图1是表示实施方式1涉及的半导体装置的结构的剖视图。
图2是表示关联半导体装置的结构的剖视图。
图3是表示关联半导体装置的一部分的结构的剖视图。
图4是表示实施方式1涉及的半导体装置的一部分的结构的剖视图。
图5是表示实施方式2涉及的半导体装置的一部分的结构的剖视图。
图6是表示实施方式3涉及的半导体装置的一部分的结构的剖视图。
图7是表示实施方式3涉及的半导体装置的一部分的结构的俯视图。
图8是表示实施方式4涉及的半导体装置的一部分的结构的剖视图。
图9是表示实施方式5涉及的半导体装置的一部分的结构的剖视图。
图10是表示实施方式6涉及的半导体装置的一部分的结构的剖视图。
图11是表示实施方式7涉及的半导体装置的一部分的结构的剖视图。
图12是表示实施方式8涉及的半导体装置的一部分的结构的剖视图。
图13是表示实施方式9涉及的半导体装置的一部分的结构的剖视图。
具体实施方式
以下，一边参照附图一边对实施方式进行说明。在以下的各实施方式中说明的特征是例示，并非所有的特征都是必须的。另外，在以下示出的说明中，在多个实施方式中对于相同的结构要素标注相同或类似的标号，主要针对不同的结构要素进行说明。另外，在以下记载的说明中，“上”、“下”、“左”、“右”、“表”或“背”等特定的位置以及方向与实际实施时的位置以及方向并非必须一致。
<实施方式1>
图1是表示本实施方式1涉及的半导体装置的结构的剖视图。图1的半导体装置可以是对电动汽车或电车等的电动机进行控制的逆变器或转换器，也可以是除此之外的设备。
图1的半导体装置具有绝缘基板1、鳍片2、半导体元件3、引线电极端子4、信号端子5、壳体6、作为第1封装部件的封装树脂7和作为第2封装部件的封装树脂8a。
在绝缘基板1的下表面设置有导电图案1a，在绝缘基板1的上表面设置有导电图案1b。鳍片2通过焊料以及钎料等接合部件11a而与导电图案1a接合。
半导体元件3通过焊料以及钎料等接合部件11b而与导电图案1b接合。半导体元件3例如包含IGBT(Insulated Gate BipolarTransistor)以及MOSFET(Metal OxideSemiconductor Field EffectTransistor)等半导体开关元件、或PND(PN junctionDiode)以及SBD(Schottky Barrier Diode)等二极管。在本实施方式1中，半导体元件3的材料是通常的硅(Si)，但如后文所述，不限于此。另外，在本实施方式1中，半导体元件3的数量为2个，但只要大于或等于1个即可。
引线电极端子4例如是由铜等金属材料构成的板状部件，与半导体元件3接合。引线电极端子4具有沿半导体元件3的上表面而延伸设置的延伸设置部分，该延伸设置部分与半导体元件3的上表面分离。此外，在本实施方式1中，引线电极端子4的延伸设置部分与半导体元件3接合，但不限于此，例如在引线电极端子4具有向下侧凸出的凸出部分的情况等下，也可以是该凸出部分与半导体元件3接合。另外，在本实施方式1中，引线电极端子4通过焊料以及钎料等接合部件11c而与半导体元件3接合，但例如也可以与半导体元件3直接接合。
信号端子5通过导线12而与半导体元件3电连接。
壳体6例如是由树脂等构成的插入壳体(insert case)，设置在鳍片2之上，包围半导体元件3的周围等。壳体6以将引线电极端子4的延伸设置部分的延伸设置方向的端部4a、引线电极端子4的端部即电极端子4b露出的状态而对引线电极端子4进行固定。同样地，壳体6以将信号端子5的与导线12连接的端部、与之不同的端部露出的状态而对信号端子5进行固定。
封装树脂7设置在被壳体6包围的空间的上部，对引线电极端子4进行封装。封装树脂8a设置在被壳体6包围的空间的下部，对半导体元件3进行封装。此外，在图1的例子中，封装树脂8a还对绝缘基板1等进行封装。封装树脂7以及封装树脂8a各自例如由环氧树脂等构成。
在此，封装树脂8a的至少一部分作为设置在引线电极端子4的端部4a与半导体元件3之间，与端部4a之下的封装树脂7具有界面的介入部件起作用。例如通过将封装树脂7和封装树脂8a由相同的树脂以相同的制造条件各自形成，从而形成这样的界面。此外，在一度形成了封装树脂8a之后形成封装树脂7的情况下，封装树脂8a的线膨胀系数变得大于封装树脂7的线膨胀系数，但封装树脂7的线膨胀系数与封装树脂8a的线膨胀系数也可以相同。
图2是表示与本实施方式1涉及的半导体装置相关联的半导体装置(以下称为“关联半导体装置”)的结构的剖视图。关联半导体装置具有在端部4a之下没有界面的封装树脂16以取代封装树脂7以及封装树脂8a。
对于该关联半导体装置，如果由于半导体元件3的动作以及非动作的反复而产生冷热循环，则由于引线电极端子4以及封装树脂16的线膨胀系数之差而如图3所示地在端部4a与封装树脂16之间产生剥离17。进而，如果由于半导体元件3的动作以及非动作的反复而进一步地产生冷热循环，则有时应力集中在与端部4a相接的封装树脂16处，在封装树脂16产生从端部4a达到半导体元件3的裂纹18。在该情况下，产生半导体装置的可靠性降低这样的问题。
提出了用于解决如上所述的问题的各种技术。然而，近年来，由于提高半导体装置的最大使用温度的要求，半导体装置的工作温度或半导体装置的周围温度的变化变大，冷热循环的温度差变大，在树脂产生的应力变大。因此，即使使用以往的技术，也存在以下问题，即，出现裂纹18的产生以及裂纹18的发展速度的增加等。
<实施方式1的总结>
在本实施方式1中，封装树脂8a作为设置在引线电极端子4的端部4a与半导体元件3之间，与端部4a之下的封装树脂7具有界面的介入部件起作用。由此，如图4所示，即使在封装树脂7产生了从引线电极端子4的端部4a向铅垂方向的半导体元件3发展的裂纹18，裂纹18的发展方向也会由于封装树脂7与封装树脂8a之间的界面而变化为界面方向(即水平方向)。因此，能够对到达半导体元件3的裂纹18进行抑制，所以能够提高冷热循环耐量等半导体装置的可靠性。
<实施方式1的变形例1>
在实施方式1中，封装树脂7的物性值与封装树脂8a的物性值也可以彼此不同。此外，物性值例如是线膨胀系数以及机械强度等。
在物性值是线膨胀系数的情况下，封装树脂7的线膨胀系数与引线电极端子4的线膨胀系数之差也可以小于封装树脂8a的线膨胀系数与引线电极端子4的线膨胀系数之差。即，封装树脂7的线膨胀系数也可以与引线电极端子4的线膨胀系数接近。根据如上所述的结构，能够抑制在与引线电极端子4的端部4a相邻的封装树脂7处产生裂纹18。
另外，封装树脂8a的线膨胀系数与绝缘基板1的线膨胀系数之差也可以小于封装树脂7的线膨胀系数与绝缘基板1的线膨胀系数之差。即，封装树脂8a的线膨胀系数也可以与绝缘基板1的线膨胀系数接近。根据如上所述的结构，能够抑制半导体装置由于随时间的冷热循环而翘曲的变形、以及在与绝缘基板1相邻的封装树脂8a处产生裂纹18。
在物性值为机械强度的情况下，封装树脂8a的机械强度也可以大于封装树脂7的机械强度。根据如上所述的结构，能够抑制在封装树脂8a产生到达半导体元件3的裂纹18。
<实施方式1的变形例2>
实施方式1的封装树脂8a的材料也可以是硅凝胶。根据如上所述的结构，即使在封装树脂7产生从引线电极端子4的端部4a发展的裂纹18，也能够通过硅凝胶对到达半导体元件3的裂纹18进行抑制。因此，能够提高冷热循环耐量等半导体装置的可靠性。
<实施方式2>
图5是表示本实施方式2涉及的半导体装置的一部分的结构的剖视图。在本实施方式2中，在实施方式1中说明过的封装树脂8a变为通过模塑成形而形成的模塑成形树脂8b。此外，在图5中，作为通过模塑成形而形成的痕迹示出了模塑成形树脂8b不对绝缘基板1进行封装而是沿半导体元件3以及接合部件11b的外周设置的情况。如模塑成形树脂8b那样通过模塑成形而形成的树脂通常是高硬度树脂。
<实施方式2的总结>
在本实施方式2中，封装树脂8a是模塑成形树脂8b。根据如上所述的结构，与实施方式1相同地，裂纹18的扩展方向由于封装树脂7与模塑成形树脂8b之间的界面而变化为界面方向，因此能够对到达半导体元件3的裂纹18进行抑制。
另外，模塑成形树脂8b是高硬度树脂，因此能够进一步对到达半导体元件3的裂纹18进行抑制。另外，模塑成形树脂8b不对绝缘基板1进行封装，因此能够对由于绝缘基板1的热膨胀而在模塑成形树脂8b产生裂纹18进行抑制。
此外，也可以将本实施方式2的结构与在此之前说明过的实施方式1以及变形例1、2的至少任一者的结构相组合。
<实施方式3>
图6是表示本实施方式3涉及的半导体装置的一部分的结构的剖视图。本实施方式3的结构与在实施方式1中将封装树脂8a替代为应力缓冲用框架8c的结构是相同的。
应力缓冲用框架8c是与引线电极端子4以及半导体元件3分离地设置的由树脂等构成的板状部件。在本实施方式3中，应力缓冲用框架8c作为设置在引线电极端子4的端部4a与半导体元件3之间，与端部4a之下的封装树脂7具有界面的介入部件起作用。封装树脂7不仅对引线电极端子4进行封装，还对半导体元件3以及应力缓冲用框架8c进行封装。
图7是表示引线电极端子4以及应力缓冲用框架8c的俯视图。在应力缓冲用框架8c，优选如具有图7的孔8c1的格子构造等那样地设置有在制造时液化的封装树脂7容易通过的构造。根据如上所述的结构，在制造时液化的封装树脂7容易从图6的应力缓冲用框架8c的上侧到达其下侧，能够减少封装树脂7与其它结构要素之间的间隙。另外，优选引线电极端子4的端部4a位于应力缓冲用框架8c的线部分8c2的俯视观察时的外轮廓线的内侧。根据如上所述的结构，能够对到达半导体元件3的裂纹18进行抑制。
<实施方式3的总结>
在本实施方式3中，模塑成形树脂8b与在实施方式1中说明过的封装树脂8a相同地作为介入部件起作用。根据如上所述的结构，与实施方式1相同地，裂纹18的发展方向由于在封装树脂7与应力缓冲用框架8c之间的界面而变化为界面方向，因此能够对到达半导体元件3的裂纹18进行抑制。
此外，应力缓冲用框架8c也可以与壳体6一体化。根据如上所述的结构，能够抑制半导体装置由于随时间的冷热循环而翘曲的变形。对于如上所述的结构，优选应力缓冲用框架8c使用与封装树脂7的线膨胀系数接近的树脂。
此外，也可以将本实施方式3的结构与在此之前说明过的实施方式1、2以及变形例1、2的至少任一者的结构相组合。
<实施方式4>
图8是表示本实施方式4涉及的半导体装置的一部分的结构的剖视图。本实施方式4涉及的半导体装置不具有在实施方式1中说明过的封装树脂8a等介入部件。另一方面，在本实施方式4中，半导体元件3与引线电极端子4的延伸设置部分之间的距离Wa大于或等于延伸设置部分的厚度Wb，封装树脂7对半导体元件3以及引线电极端子4等进行封装。
<实施方式4的总结>
在本实施方式4中，半导体元件3与引线电极端子4的延伸设置部分之间的距离Wa比较大，因此能够延长从引线电极端子4的端部4a发展的裂纹18到达半导体元件3为止的时间。由此，能够对到达半导体元件3的裂纹18进行抑制，因此能够提高冷热循环耐量等半导体装置的可靠性。
此外，也可以将本实施方式4的结构与在此之前说明过的实施方式1～3以及变形例1、2的至少任一者的结构相组合。
<实施方式5>
图9是表示本实施方式5涉及的半导体装置的一部分的结构的剖视图。本实施方式5的结构与在实施方式1中在引线电极端子4的延伸设置方向的端部4a的上表面侧设置有凸起4c的结构是相同的。如上所述的引线电极端子4例如是通过以在半导体元件3侧具有光面、在与半导体元件3相反侧具有毛面的方式对形成引线电极端子4时的冲裁进行设定，从而形成的。
<实施方式5的总结>
在本实施方式5中，在由于冷热循环而形成裂纹18的情况下，能够通过凸起4c在与半导体元件3相反侧促进裂纹18的发展。由此，能够对到达半导体元件3的裂纹18的产生进行抑制，因此能够提高冷热循环耐量等半导体装置的可靠性。
此外，也可以将本实施方式5的结构与在此之前说明过的实施方式1～4以及变形例1、2的至少任一者的结构相组合。
<实施方式6>
图10是表示本实施方式6涉及的半导体装置的一部分的结构的剖视图。本实施方式6的结构与在实施方式1中引线电极端子4的延伸设置部分的延伸设置方向相对于半导体元件3的上表面而倾斜的结构是相同的。即，引线电极端子4的延伸设置部分的延伸设置方向与半导体元件3的面内方向之间的角度大于0度。
<实施方式6的总结>
在本实施方式6中，引线电极端子4的延伸设置部分的延伸设置方向相对于半导体元件3的上表面而倾斜，因此半导体元件3与端部4a之间的距离变大。例如，如果引线电极端子4倾斜5°，则半导体元件3与端部4a之间的距离增加8.7％。其结果是，能够延长从引线电极端子4的端部4a发展的裂纹18到达半导体元件3为止的时间。由此，能够对到达半导体元件3的裂纹18进行抑制，因此能够提高冷热循环耐量等半导体装置的可靠性。
此外，也可以将本实施方式6的结构与在此之前说明过的实施方式1～5以及变形例1、2的至少任一者的结构相组合。
<实施方式7>
图11是表示本实施方式7涉及的半导体装置的一部分的结构的剖视图。本实施方式7的结构与在实施方式1中将封装树脂8a替代为缓冲层8d的结构是相同的。
缓冲层8d设置在半导体元件3的上表面。在本实施方式7中，缓冲层8d作为设置在引线电极端子4的端部4a与半导体元件3之间，与端部4a之下的封装树脂7具有界面的介入部件起作用。封装树脂7不仅对引线电极端子4进行封装，还对半导体元件3以及缓冲层8d进行封装。
<实施方式7的总结>
在本实施方式7中，缓冲层8d与在实施方式1中说明过的封装树脂8a相同地作为介入部件起作用。根据如上所述的结构，与实施方式1相同地，裂纹18的发展方向由于封装树脂7与缓冲层8d之间的界面而变化为界面方向，因此能够对到达半导体元件3的裂纹18进行抑制。
此外，缓冲层8d优选例如由聚酰亚胺材料等硬度(例如维氏硬度)低于封装树脂7的材料构成。根据如上所述的结构，缓冲层8d能够吸收来自封装树脂7的应力，因此能够提高冷热循环耐量等半导体装置的可靠性。
此外，也可以将本实施方式7的结构与在此之前说明过的实施方式1～6以及变形例1、2的至少任一者的结构相组合。
<实施方式8>
图12是表示本实施方式8涉及的半导体装置的一部分的结构的剖视图。本实施方式8的结构相对于实施方式1的结构而删除了封装树脂8a。
另一方面，在本实施方式8中，将半导体元件3与引线电极端子4接合的接合部件11c的锥面角比较大。由此，在本实施方式8中，接合部件11c的至少一部分作为设置在引线电极端子4的端部4a与半导体元件3之间，与端部4a之下的封装树脂7具有界面的介入部件起作用。封装树脂7不仅对引线电极端子4进行封装，还对半导体元件3以及接合部件11c进行封装。
<实施方式8的总结>
在本实施方式8中，接合部件11c与在实施方式1中说明过的封装树脂8a相同地作为介入部件起作用。根据如上所述的结构，裂纹18的发展方向由于封装树脂7与接合部件11c之间的界面而变化为界面方向，裂纹18到达半导体元件3为止的距离变长，因此能够对到达半导体元件3的裂纹18进行抑制。
此外，也可以将本实施方式8的结构与在此之前说明过的实施方式1～7以及变形例1、2的至少任一者的结构相组合。
<实施方式9>
图13是表示本实施方式9涉及的半导体装置的一部分的结构的剖视图。本实施方式9的结构与在实施方式4(参照图8)中半导体元件3中的端部4a正下方的区域3a为非通电区域的结构是相同的。非通电区域是即使裂纹18到达该区域，半导体元件3也能够维持正常动作的区域，例如是设置有温度传感器的区域以及绝缘区域等。
<实施方式9的总结>
在本实施方式9中，半导体元件3中的端部4a正下方的区域3a是非通电区域，因此即使裂纹18到达半导体元件3，半导体元件3也能够进行正常动作。此外，半导体元件3也可以构成为在由于裂纹18的到达等而检测出区域3a的故障的情况下进行退避动作。根据如上所述的结构，能够抑制由于区域3a的故障而意外地发生半导体元件3的突然停止。
此外，也可以将本实施方式9的结构与在此之前说明过的实施方式1～8以及变形例1、2的至少任一者的结构相组合。
<实施方式1～9的变形例>
对于以上说明过的实施方式1～9以及变形例1、2的任意者，半导体元件3的材料也可以是宽带隙半导体。宽带隙半导体例如是碳化硅(SiC)、氮化镓(GaN)或金刚石等。
由宽带隙半导体构成的半导体元件3与由硅构成的半导体元件3相比，硬度(例如维氏硬度)更高。例如，碳化硅的硬度为约23GPa，硅的硬度为约10GPa，前者的硬度为后者的硬度的2.3倍左右。因此，通过将半导体元件3的材料设为宽带隙半导体，从而能够提高针对裂纹18的发展的应力耐性。
此外，能够将各实施方式以及各变形例自由组合，或将各实施方式以及各变形例适当地变形、省略。
上述的说明在所有的方面都是例示，而不是限制性的。应当理解为可以设想到未例示的无数变形例。
标号的说明
3半导体元件，3a区域，4引线电极端子，4a端部，4c凸起，7、8a封装树脂，8b模塑成形树脂，8c应力缓冲用框架，8d缓冲层，11c接合部件。
Claims (13)
1.一种半导体装置，其具有：
半导体元件；
引线电极端子，其具有与所述半导体元件的上表面分离的延伸设置部分，该引线电极端子与所述半导体元件接合；
第1封装部件，其对所述引线电极端子进行封装；以及
介入部件，其设置在所述延伸设置部分的延伸设置方向的端部与所述半导体元件之间，与所述端部之下的所述第1封装部件具有界面。
2.根据权利要求1所述的半导体装置，其中，
所述介入部件包含对所述半导体元件进行封装的第2封装部件。
3.根据权利要求2所述的半导体装置，其中，
所述第1封装部件的物性值与所述第2封装部件的物性值彼此不同。
4.根据权利要求2或3所述的半导体装置，其中，
所述第2封装部件的材料包含硅凝胶。
5.根据权利要求2或3所述的半导体装置，其中，
所述第2封装部件包含模塑成形树脂。
6.根据权利要求1所述的半导体装置，其中，
所述介入部件包含应力缓冲用框架，
所述第1封装部件还对所述半导体元件以及所述应力缓冲用框架进行封装。
7.根据权利要求1所述的半导体装置，其中，
所述介入部件包含在所述半导体元件的所述上表面设置的缓冲层，
所述第1封装部件还对所述半导体元件以及所述缓冲层进行封装。
8.根据权利要求1所述的半导体装置，其中，
所述介入部件包含将所述半导体元件与所述引线电极端子接合的接合部件，
所述第1封装部件还对所述半导体元件以及所述接合部件进行封装。
9.一种半导体装置，其具有：
半导体元件；
引线电极端子，其具有与所述半导体元件的上表面分离的延伸设置部分，该引线电极端子与所述半导体元件接合；以及
封装部件，其对所述半导体元件以及所述引线电极端子进行封装，
所述半导体元件与所述延伸设置部分之间的距离大于或等于所述延伸设置部分的厚度。
10.根据权利要求1至9中任一项所述的半导体装置，其中，
在所述延伸设置部分的延伸设置方向的端部的上表面侧设置有凸起。
11.根据权利要求1至10中任一项所述的半导体装置，其中，
所述延伸设置部分的延伸设置方向相对于所述半导体元件的所述上表面而倾斜。
12.根据权利要求1至11中任一项所述的半导体装置，其中，
所述半导体元件中的所述延伸设置部分的延伸设置方向的端部正下方的区域是非通电区域。
13.根据权利要求1至12中任一项所述的半导体装置，其中，
所述半导体元件的材料包含宽带隙半导体。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2021/030097 WO2023021589A1 (ja) | 2021-08-18 | 2021-08-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117836928A true CN117836928A (zh) | 2024-04-05 |
Family
ID=85240222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202180101526.7A Pending CN117836928A (zh) | 2021-08-18 | 2021-08-18 | 半导体装置 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPWO2023021589A1 (zh) |
| CN (1) | CN117836928A (zh) |
| DE (1) | DE112021008118T5 (zh) |
| WO (1) | WO2023021589A1 (zh) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5241177B2 (ja) * | 2007-09-05 | 2013-07-17 | 株式会社オクテック | 半導体装置及び半導体装置の製造方法 |
| JP2010219420A (ja) * | 2009-03-18 | 2010-09-30 | Fuji Electric Systems Co Ltd | 半導体装置 |
| JP2013051295A (ja) * | 2011-08-31 | 2013-03-14 | Panasonic Corp | 半導体装置及びその製造方法 |
| JP2015162645A (ja) * | 2014-02-28 | 2015-09-07 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP6292017B2 (ja) * | 2014-05-14 | 2018-03-14 | 日産自動車株式会社 | パワー半導体モジュール及びその製造方法 |
| US10658284B2 (en) * | 2014-05-20 | 2020-05-19 | Mitsubishi Electric Corporation | Shaped lead terminals for packaging a semiconductor device for electric power |
| DE112017007982B4 (de) * | 2017-08-25 | 2023-07-06 | Mitsubishi Electric Corporation | Leistungs-Halbleitervorrichtung und Herstellungsverfahren einer Leistungs-Halbleitervorrichtung |
| JP7200899B2 (ja) * | 2019-09-30 | 2023-01-10 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
2021
- 2021-08-18 WO PCT/JP2021/030097 patent/WO2023021589A1/ja active Application Filing
- 2021-08-18 JP JP2023542072A patent/JPWO2023021589A1/ja active Pending
- 2021-08-18 DE DE112021008118.7T patent/DE112021008118T5/de active Pending
- 2021-08-18 CN CN202180101526.7A patent/CN117836928A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE112021008118T5 (de) | 2024-05-29 |
| WO2023021589A1 (ja) | 2023-02-23 |
| JPWO2023021589A1 (zh) | 2023-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8350369B2 (en) | High power semiconductor package | |
| JP5602095B2 (ja) | 半導体装置 | |
| US10074590B1 (en) | Molded package with chip carrier comprising brazed electrically conductive layers | |
| CN106952877B (zh) | 半导体装置 | |
| WO2015178296A1 (ja) | 電力用半導体装置 | |
| JP2012204366A (ja) | 半導体装置 | |
| US11862542B2 (en) | Dual side cooling power module and manufacturing method of the same | |
| KR20210022271A (ko) | 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법 | |
| JP6440794B1 (ja) | 半導体装置 | |
| CN111066142B (zh) | 功率半导体装置及功率半导体装置的制造方法 | |
| JP6203307B2 (ja) | 半導体装置及びその製造方法 | |
| JP2016143846A (ja) | 半導体装置 | |
| Sakai et al. | Power cycle lifetime improvement by reducing thermal stress of a new dual HVIGBT module | |
| CN117836928A (zh) | 半导体装置 | |
| JP6747304B2 (ja) | 電力用半導体装置 | |
| KR102341396B1 (ko) | 반도체 패키지 및 이에 적용되는 금속 브릿지 | |
| US9355999B2 (en) | Semiconductor device | |
| JP2021180232A (ja) | 電力半導体装置 | |
| US11823985B2 (en) | Leadframe, semiconductor device, and method for manufacturing semiconductor device | |
| JP7334655B2 (ja) | 半導体装置 | |
| JP2015037151A (ja) | 半導体装置 | |
| JP7459395B1 (ja) | 半導体装置 | |
| US20230163093A1 (en) | Semiconductor device | |
| US20230163051A1 (en) | Semiconductor device | |
| JP7495225B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |