JP6292017B2 - パワー半導体モジュール及びその製造方法 - Google Patents
パワー半導体モジュール及びその製造方法 Download PDFInfo
- Publication number
- JP6292017B2 JP6292017B2 JP2014100204A JP2014100204A JP6292017B2 JP 6292017 B2 JP6292017 B2 JP 6292017B2 JP 2014100204 A JP2014100204 A JP 2014100204A JP 2014100204 A JP2014100204 A JP 2014100204A JP 6292017 B2 JP6292017 B2 JP 6292017B2
- Authority
- JP
- Japan
- Prior art keywords
- heat
- resistant
- power semiconductor
- stress relaxation
- semiconductor module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
図1は、本発明の第1実施形態に係るパワー半導体モジュールの構成を示す説明図であり、図1(a)は上面図、図1(b)は図1(a)に示すA−A’断面図、図1(c)は図1(b)に示すB−B’断面図である。
図2は、第1実施形態に係るパワー半導体モジュールの変形例を示す説明図であり、図2(a)は図1(a)に示すA−A’断面図、図2(b)は図2(a)に示すB−B’断面図である。なお、上面図は図1(a)と同様である。
次に、図3A及び図3Bを参照して、第1実施形態に示したパワー半導体モジュール1000の製造方法について説明する。図3A、図3Bは、図1(b)に示したA−A’断面図に対応している。製造方法は、以下に示すように第1工程〜第5工程からなる。
次に、第1実施形態に係るパワー半導体モジュール1000の効果について説明する。ここで、第1実施形態と対比するために、本発明を適用しないパワー半導体モジュール、即ち、比較例に係るパワー半導体モジュールを図15を参照して説明する。
次に、第2実施形態について説明する。前述した第1実施形態(図1)及び変形例(図2)では、耐熱シリコーンゲル19の内部に面内応力緩和体21を埋設することにより、硬質シリコーン樹脂層19Hが形成された場合でも、耐熱シリコーンゲル19が耐熱ケース18から遊離することを防止する構成とした。この際、面内応力緩和体21を耐熱ケース18にて支持していた。第2実施形態に係るパワー半導体モジュールでは、面内応力緩和体21を放熱器17で支持する。
次に、第2実施形態に係るパワー半導体モジュール2000の製造方法について説明する。なお、絶縁配線基板11を製造する第1工程、パワー半導体装置15を実装する第2工程、及び放熱器17を設ける第3工程は、第1実施形態で示した図3A(a)、(b)、(c)と同一であるので、説明を省略する。
次に、第2実施形態に係るパワー半導体モジュール2000の効果について説明する。図7は、図5A(a)のA−A’断面図を示しており、十分長い時間高温で放置した後(例えば250℃、500時間)、或いは非常に高い温度を含む冷熱サイクルを繰り返し実行した後(例えば、−40℃〜250℃、500サイクル)の、パワー半導体モジュール2000の状態を示している。
次に、第3実施形態に係るパワー半導体モジュールについて説明する。前述した第1実施形態(図1)及び変形例(図2)では、耐熱シリコーンゲル19の内部に、応力緩和素片21a、及び該応力緩和素片21aから耐熱ケース18の壁面に向けて突起する支持素片21bからなる面内応力緩和体21を埋設する構成とした。
次に、第3実施形態に係るパワー半導体モジュール3000の効果を説明する。図9は、図8A(b)に対応しており、十分長い時間高温で放置した後(例えば、250℃、500時間)、或いは非常に高い温度を含む冷熱サイクルを繰り返し実行した後(例えば、−40℃〜250℃、500サイクル)の、第3実施形態のパワー半導体モジュール3000の状態を示している。
次に、本発明の第4実施形態について説明する。図10A、図10Bは、第4実施形態に係るパワー半導体モジュール4000の構成を示す説明図であり、図10A(a)は上面図、図10A(b)は図10A(a)に示すA−A’断面図、図10B(c)は図10A(a)に示すB−B’断面図、図10B(d)は図10A(b)に示すC−C’断面図である。
次に、第4実施形態に係るパワー半導体モジュール4000の製造方法について説明する。なお、絶縁配線基板11を製造する第1工程、パワー半導体装置15を実装する第2工程、及び放熱器17を設ける第3工程は、第1実施形態で示した図3A(a)、(b)、(c)と同一であるので、説明を省略する。
次に、第4実施形態に係るパワー半導体モジュール4000の効果について説明する。図11(a)、(b)は、それぞれ図10B(c)、(d)に対応しており、十分長い時間高温で放置した後(例えば、250℃、500時間)、或いは非常に高い温度を含む冷熱サイクルを繰り返し実行した後(例えば、−40℃〜250℃、500サイクル)の、パワー半導体モジュール4000の状態を示している。
次に、本発明の第5実施形態について説明する。前述した第1〜第4実施形態では、樹脂封止系(耐熱ケース18、耐熱シリコーンゲル19、面内応力緩和体21)の耐熱寿命が長寿命化するので、耐熱ケース18から耐熱シリコーンゲル19(硬質シリコーン樹脂層19H)が遊離するという故障モードを解決した。これに代わり、面内応力緩和体21の中央開口部23(図1(c)参照)に位置する硬質シリコーン樹脂層19Hに亀裂が入るという、新たな故障モードが顕在化して、これが樹脂封止系の寿命を決定するようになった。
第1〜第4実施形態が寿命を迎えるときに共通して観察される「硬質シリコーン樹脂層19Hが裂ける」という故障モードは、材料力学的には、硬質シリコーン樹脂層19Hが自らの収縮応力に対抗しきれなくなり、自らが裂けることで収縮応力を開放するプロセスであると考えられる。また、これらの亀裂(故障)は、常に中央開口部23(図1(c)、図4(b)参照)で起こって、面内応力緩和体の骨格(=鉄筋コンクリートの“鉄筋”に相当)に近接する小開口部22では発生しないという実験事実は、耐熱ケース18からの硬質シリコーン樹脂層19Hの遊離を防ぐ面内応力緩和体の骨格構造が「硬質シリコーン樹脂層が裂ける」という故障の解決にも有効であることを示唆している。
次に、本発明の第6実施形態について説明する。図14A、図14Bは、第6実施形態に係るパワー半導体モジュール6000構成を示す説明図であり、図14A(a)は上面図、図14A(b)は図14A(a)に示すA−A’断面図、図14A(c)は図14A(b)に示すC−C’断面図である。また、図14B(d)は図14A(c)に示すB−B’断面図、図14B(e)は図14B(d)に示すD−D’断面図である。
第6実施形態に係るパワー半導体モジュール6000では、前述した第5実施形態と同様に、格子状の応力緩和柱21fが設けられ、これに加えて、応力緩和柱21fが形成する平面と直交する方向に円柱形状の突起部21eが立設されている。従って、突起部21eが存在することにより、より一層、収縮方向の応力を緩和させることができ、第5実施形態に係るパワー半導体モジュール5000よりも、高温動作寿命を長寿命化することが可能となる。
12 絶縁板
13S、13D 表面導体
14 裏面導体
15 パワー半導体装置
16 ボンディングワイヤ
17 放熱器
18 耐熱ケース
19 耐熱シリコーンゲル
19H 硬質シリコーン樹脂層
20 ザグリ
21、21’ 面内応力緩和体
21a 応力緩和素片
21b 支持素片
21c 応力緩和柱
21d 底面
21e 突起部
21f 応力緩和柱
22 小開口部
23 中央開口部
24 支柱
25 基体リング
26 応力緩和柱
110 空隙
1000、1000’ パワー半導体モジュール
2000 パワー半導体モジュール
3000 パワー半導体モジュール
4000 パワー半導体モジュール
5000 パワー半導体モジュール
6000 パワー半導体モジュール
Claims (11)
- 複数の側壁に囲まれた耐熱ケースと、
パワー半導体装置が実装され、前記耐熱ケースの底部に配置された絶縁配線基板と、
前記絶縁配線基板と直接的或いは間接的に接して、該絶縁配線基板にて発生した熱を放熱する放熱器と、
前記耐熱ケース内に充填される耐熱シリコーンゲルと、
前記耐熱ケース内の前記側壁の近傍に配置され、且つ、前記耐熱シリコーンゲルの内部に埋設され、前記耐熱シリコーンゲルの硬化時に、該耐熱シリコーンゲルの前記側壁からの遊離を防止する面内応力緩和体と、を備え、
前記面内応力緩和体は、
前記耐熱ケースの側壁の内面に沿って近接配置された柱体状の応力緩和素片と、前記応力緩和素片から壁面に向けて突起する複数の支持素片から成り、
前記応力緩和素片に、前記耐熱ケースの上下方向に立設された応力緩和柱を備えたこと
を特徴とするパワー半導体モジュール。 - 前記面内応力緩和体は、前記耐熱ケースの側壁の内面に接していることを特徴とする請求項1に記載のパワー半導体モジュール。
- 前記面内応力緩和体の材質は、耐熱硬質樹脂、または耐熱セラミックであることを特徴とする請求項1または2に記載のパワー半導体モジュール。
- 前記面内応力緩和体の材質は、耐熱硬質樹脂であり、更に、該耐熱硬質樹脂は、ポリフェニレンサルファイド、またはポリエーテルエーテルケトンであることを特徴とする請求項3に記載のパワー半導体モジュール。
- 前記耐熱ケースの材質は、耐熱硬質樹脂または耐熱セラミックであることを特徴とする請求項1〜4のいずれか1項に記載のパワー半導体モジュール。
- 前記耐熱ケースの材質は、耐熱硬質樹脂であり、更に、該耐熱硬質樹脂は、ポリフェニレンサルファイド、または、ポリエーテルエーテルケトンであることを特徴とする請求項5に記載のパワー半導体モジュール。
- 複数の側壁に囲まれた耐熱ケースと、
パワー半導体装置が実装され、前記耐熱ケースの底部に配置された絶縁配線基板と、
前記絶縁配線基板と直接的或いは間接的に接して、該絶縁配線基板にて発生した熱を放熱する放熱器と、
前記耐熱ケース内に充填される耐熱シリコーンゲルと、
前記耐熱ケース内の前記側壁の近傍に配置され、且つ、前記耐熱シリコーンゲルの内部に埋設され、前記耐熱シリコーンゲルの硬化時に、該耐熱シリコーンゲルの前記側壁からの遊離を防止する面内応力緩和体と、を備え、
前記耐熱ケースと前記面内応力緩和体は、同一の材料で一体形成されていること
を特徴とするパワー半導体モジュール。 - 複数の側壁に囲まれた耐熱ケースと、
パワー半導体装置が実装され、前記耐熱ケースの底部に配置された絶縁配線基板と、
前記絶縁配線基板と直接的或いは間接的に接して、該絶縁配線基板にて発生した熱を放熱する放熱器と、
前記耐熱ケース内に充填される耐熱シリコーンゲルと、
前記耐熱ケース内の前記側壁の近傍に配置され、且つ、前記耐熱シリコーンゲルの内部に埋設され、前記耐熱シリコーンゲルの硬化時に、該耐熱シリコーンゲルの前記側壁からの遊離を防止する面内応力緩和体と、を備え、
前記面内応力緩和体は、前記放熱器に立設された複数の支柱により支持されること
を特徴とするパワー半導体モジュール。 - 複数の側壁に囲まれた耐熱ケースと、
パワー半導体装置が実装され、前記耐熱ケースの底部に配置された絶縁配線基板と、
前記絶縁配線基板と直接的或いは間接的に接して、該絶縁配線基板にて発生した熱を放熱する放熱器と、
前記耐熱ケース内に充填される耐熱シリコーンゲルと、
前記耐熱ケース内の前記側壁の近傍に配置され、且つ、前記耐熱シリコーンゲルの内部に埋設され、前記耐熱シリコーンゲルの硬化時に、該耐熱シリコーンゲルの前記側壁からの遊離を防止する面内応力緩和体と、を備え、
前記面内応力緩和体は、前記耐熱ケースの側壁の内面に接する矩形リング形状の基体リングと、該基体リングに対して、前記耐熱ケースの上下方向に立設され、前記基体リングと一体化された応力緩和柱と、からなること
を特徴とするパワー半導体モジュール。 - 複数の側壁に囲まれた耐熱ケースと、
パワー半導体装置が実装され、前記耐熱ケースの底部に配置された絶縁配線基板と、
前記絶縁配線基板と直接的或いは間接的に接して、該絶縁配線基板にて発生した熱を放熱する放熱器と、
前記耐熱ケース内に充填される耐熱シリコーンゲルと、
前記耐熱ケース内の前記側壁の近傍に配置され、且つ、前記耐熱シリコーンゲルの内部に埋設され、前記耐熱シリコーンゲルの硬化時に、該耐熱シリコーンゲルの前記側壁からの遊離を防止する面内応力緩和体と、を備え、
前記面内応力緩和体は、前記耐熱ケースの上下方向に0.3〜5mmの高さを有する応力緩和柱が格子状に形成されていること
を特徴とするパワー半導体モジュール。 - 洗浄した絶縁配線基板を用意する第1工程と、
前記第1工程の後に、ダイボンドとワイヤボンドとでパワー半導体装置を実装する第2工程と、
前記第2工程の後、前記ダイボンドよりも低融点のはんだで、絶縁配線基板を放熱器に接合する第3工程と、
前記第3工程の後、面内応力緩和体と一体成型した耐熱ケースを耐熱接着剤で前記放熱器に接着する第4工程と、
前記第4工程の後、前記耐熱ケースの内側に耐熱シリコーンゲルの前駆体を少なくとも面内応力緩和体の高さよりも高い位置まで流し込み、所定の熱処理条件で前記前駆体をゲル化させる第5工程と、
を備えたことを特徴とするパワー半導体モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014100204A JP6292017B2 (ja) | 2014-05-14 | 2014-05-14 | パワー半導体モジュール及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014100204A JP6292017B2 (ja) | 2014-05-14 | 2014-05-14 | パワー半導体モジュール及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015220238A JP2015220238A (ja) | 2015-12-07 |
JP6292017B2 true JP6292017B2 (ja) | 2018-03-14 |
Family
ID=54779423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014100204A Active JP6292017B2 (ja) | 2014-05-14 | 2014-05-14 | パワー半導体モジュール及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6292017B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6520481B2 (ja) * | 2015-06-30 | 2019-05-29 | 富士電機株式会社 | 電子部品モジュール |
DE112018007723T5 (de) | 2018-06-12 | 2021-02-25 | Mitsubishi Electric Corporation | Leistungshalbleitermodul und leistungswandlervorrichtung |
JP6567241B1 (ja) * | 2018-06-12 | 2019-08-28 | 三菱電機株式会社 | パワー半導体モジュール及び電力変換装置 |
JP7151770B2 (ja) | 2018-08-03 | 2022-10-12 | 信越化学工業株式会社 | シリコーンゲル組成物及びその硬化物並びにパワーモジュール |
JP7070373B2 (ja) | 2018-11-28 | 2022-05-18 | 三菱電機株式会社 | 半導体装置の製造方法、半導体装置、電力変換装置 |
JPWO2023021589A1 (ja) * | 2021-08-18 | 2023-02-23 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61125055A (ja) * | 1984-11-22 | 1986-06-12 | Hitachi Comput Eng Corp Ltd | 半導体装置 |
JPH04206554A (ja) * | 1990-11-30 | 1992-07-28 | Hitachi Ltd | 半導体装置 |
EP1355351B1 (en) * | 2001-01-23 | 2018-05-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
JP3788760B2 (ja) * | 2001-11-09 | 2006-06-21 | 三菱電機株式会社 | 半導体装置 |
-
2014
- 2014-05-14 JP JP2014100204A patent/JP6292017B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015220238A (ja) | 2015-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6292017B2 (ja) | パワー半導体モジュール及びその製造方法 | |
JP6356550B2 (ja) | 半導体装置およびその製造方法 | |
JP5518000B2 (ja) | パワーモジュールとその製造方法 | |
US9887154B2 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
JP6676079B2 (ja) | 半導体装置およびその製造方法 | |
JP5741211B2 (ja) | リフレクタ付きled用リードフレーム及びそれを用いた半導体装置の製造方法 | |
JP2014187209A (ja) | 半導体装置 | |
WO2017082122A1 (ja) | パワーモジュール | |
JP2009194327A (ja) | 電力用半導体装置 | |
JP2008263210A (ja) | 電力用半導体装置 | |
JP2017028159A (ja) | 半導体装置およびその製造方法 | |
JP2007048889A (ja) | 半導体装置 | |
JP2016004941A (ja) | 半導体装置及びパワーモジュール | |
JP5444584B2 (ja) | 半導体装置及びその製造方法 | |
JP5131148B2 (ja) | 半導体装置 | |
JP2014187264A (ja) | 半導体装置 | |
WO2014057765A1 (ja) | 半導体装置及びその製造方法 | |
JP2012209470A (ja) | 半導体装置、半導体装置モジュール及び半導体装置の製造方法 | |
US11398447B2 (en) | Semiconductor device and method for producing semiconductor device | |
JP2007027261A (ja) | パワーモジュール | |
JP6101507B2 (ja) | 半導体装置の製造方法 | |
JP6907670B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2010056244A (ja) | 半導体装置 | |
JP5240021B2 (ja) | 半導体装置及びその製造方法 | |
JP7308791B2 (ja) | 電力半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171004 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171010 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180129 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6292017 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |