CN117832094A - 一种高浪涌vdmos器件结构及其制作方法 - Google Patents
一种高浪涌vdmos器件结构及其制作方法 Download PDFInfo
- Publication number
- CN117832094A CN117832094A CN202410239808.9A CN202410239808A CN117832094A CN 117832094 A CN117832094 A CN 117832094A CN 202410239808 A CN202410239808 A CN 202410239808A CN 117832094 A CN117832094 A CN 117832094A
- Authority
- CN
- China
- Prior art keywords
- ring
- ring structure
- layer
- epitaxial layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000002347 injection Methods 0.000 claims abstract description 26
- 239000007924 injection Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 11
- 210000000746 body region Anatomy 0.000 claims abstract description 6
- 230000008569 process Effects 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 47
- 229920005591 polysilicon Polymers 0.000 claims description 47
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 36
- 238000002513 implantation Methods 0.000 claims description 21
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 14
- 229910052796 boron Inorganic materials 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 230000001413 cellular effect Effects 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 230000005684 electric field Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 208000032750 Device leakage Diseases 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- QQMBHAVGDGCSGY-UHFFFAOYSA-N [Ti].[Ni].[Ag] Chemical compound [Ti].[Ni].[Ag] QQMBHAVGDGCSGY-UHFFFAOYSA-N 0.000 description 2
- 230000004075 alteration Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种高浪涌VDMOS器件结构及其制作方法。该方法包括提供第一导电类型的衬底，并在衬底上制作外延层；通过Ring注入工艺形成设置在终端区的第一Ring结构和设置在元胞位置中部的第二Ring结构；对第二Ring结构及其四周的外延层内和场氧层外侧的外延层内注入第二导电类型的元素，然后通过推阱形成第一掺杂区，有源区内的第一掺杂区与第二Ring结构融为一体，以形成呈倒置凸型状的体区。本发明在不影响导通电阻的同时，加深P‑N结结深，从而使雪崩击穿点位置转移到元胞内，提高器件反向浪涌能力；本发明采用正方形元胞，并以品字形排列，进一步提高浪涌能力。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种高浪涌VDMOS器件结构及其制作方法。
背景技术
浪涌问题是功率 MOSFET 器件在应用端不可回避的，传统的抗雷击方法是前置浪涌保护电路，但存在成本高、不利于小型化等问题，因而提高功率 MOSFET 自身抗浪涌能力亟待解决，浪涌能力可以通过器件的导通电阻以及雪崩击穿点的位置体现。
对于VDMOS器件而言，通过增加Pwell结深度是增加浪涌能力的方式之一，以传统的平面VDMOS结构为例（如图3），其元胞中Pwell深度较浅，虽然可通过增加Pwell注入能量、剂量和推阱时间来增加结深度，但同样会带来横向扩展导致JFET区减小，导通电阻增加，增大栅极多晶宽度就会导致VDMOS元胞中Pwell间距变大而引起PN结耗尽层曲率变大， 从而导致器件的耐压下降。
因此需要有一种新的结构设计，降低器件导通电阻的同时，提升元胞Pwell结深度，提高器件抗雷击浪涌的能力。
发明内容
本发明的目的是针对现有技术存在的不足，提供一种高浪涌VDMOS器件结构及其制作方法。
为实现上述目的，在第一方面，本发明提供了一种高浪涌VDMOS器件结构的制作方法，包括：
提供第一导电类型的衬底，并在所述衬底上制作外延层；
在所述外延层的上侧生长氧化层，并在所述氧化层上刻蚀出位于终端区的第一Ring注入口和多个分别位于有源区的元胞位置中部的第二Ring注入口；
通过所述第一Ring注入口和第二Ring注入口向外延层内注入第二导电类型的元素，以在分别形成设置在终端区的第一Ring结构和设置在元胞位置中部的第二Ring结构；
在所述外延层的上侧生长场氧层，并将有源区内和终端区外端的场氧层刻蚀掉；
对有源区的外延层进行JFET注入和JFET推阱操作，以形成JFET区；
在所述外延层的上侧生长栅氧化层，并在所述栅氧化层上侧沉积多晶硅，所述多晶硅经刻蚀形成设置在第二Ring结构四周的源区多晶硅、设置在场氧层上侧的栅区多晶硅和设置在场氧层外端与外延层上侧的截止环多晶硅；
对所述第二Ring结构及其四周的外延层内和场氧层外侧的外延层内注入第二导电类型的元素，然后通过推阱形成第一掺杂区，有源区内的第一掺杂区与第二Ring结构融为一体，以形成呈倒置凸型状的体区；
对所述源区多晶硅四周和截止环多晶硅外侧的外延层内注入第一导电类型的元素，以形成第二掺杂区；
沉积介质层，并在所述介质层上刻蚀出连接孔；
在所述介质层的上侧及连接孔内溅射金属层，所述金属层经刻蚀形成源极金属、栅极金属和截止环金属。
进一步的，所述元胞为正方形元胞，且其在有源区内呈品字型排列设置。
进一步的，所述第一导电类型为N型，所述第二导电类型为P型。
进一步的，所述第一Ring结构和第二Ring结构通过注入硼元素形成，注入的能量为50-120kev，注入的剂量为1E13-5E13 atom/cm3。
进一步的，所述第二Ring结构及其四周的外延层内注入的元素为硼，注入的能量为40-120Kev，剂量为4E13-6E13 atom/cm3。
在第二方面，本发明提供了一种高浪涌VDMOS器件结构，包括第一导电类型的衬底和设置在所述衬底上的外延层，所述外延层内经Ring注入工艺形成设置在终端区的第一Ring结构和设置在元胞位置中部的第二Ring结构，所述终端区的外延层的上侧设有场氧层，所述有源区的外延层内设有JFET区，所述外延层的上侧生长栅氧化层，所述栅氧化层上侧沉积有多晶硅，所述多晶硅经刻蚀形成设置在第二Ring结构四周的源区多晶硅、设置在场氧层上侧的栅区多晶硅和设置在场氧层外端与外延层上侧的截止环多晶硅，所述第二Ring结构及其四周的外延层内和场氧层外侧的外延层内注入第二导电类型的元素，然后通过推阱形成第一掺杂区，有源区内的第一掺杂区与第二Ring结构融为一体，以形成呈倒置凸型状的体区，所述源区多晶硅四周和截止环多晶硅外侧的外延层内通过注入第一导电类型的元素形成第二掺杂区，还包括介质层，所述介质层上刻蚀形成有连接孔，所述介质层的上侧及连接孔内溅射金属层，所述金属层经刻蚀形成源极金属、栅极金属和截止环金属。
进一步的，所述元胞为正方形元胞，且其在有源区内呈品字型排列设置。
进一步的，所述第一导电类型为N型，所述第二导电类型为P型。
进一步的，所述第一Ring结构和第二Ring结构通过注入硼元素形成，注入的能量为50-120kev，注入的剂量为1E13-5E13 atom/cm3。
进一步的，所述第二Ring结构及其四周的外延层内注入的元素为硼，注入的能量为40-120Kev，剂量为4E13-6E13 atom/cm3。
有益效果：1、本发明通过在有源区的元胞位置中部增加Ring注入，可提高Pwell区的离子浓度和结深度，在不影响导通电阻的同时，加深P-N结结深，从而使雪崩击穿点位置转移到元胞内，提高器件反向浪涌能力；
2、本发明采用正方形元胞，并以品字形排列，品字型元胞的中心点位置在器件工作时会形成球面结，球面结曲率大元胞内会提前到达临界电场Ec而击穿，器件发生雪崩击穿时，可将雪崩击穿电流均匀分布在元胞内，从而进一步提高浪涌能力。
附图说明
图1是在衬底上制作出外延层后的结构示意图；
图2是在外延层上制作出第一Ring结构和第二Ring结构后的结构示意图；
图3是对场氧层刻蚀后的结构示意图；
图4是对多晶硅刻蚀后的结构示意图；
图5是在外延层内制作出第一掺杂区后的结构示意图；
图6是在外延层内制作出第二掺杂区后的结构示意图；
图7是在介质层上刻蚀出连接孔后的结构示意图；
图8是对金属层刻蚀后的结构示意图；
图9是本发明实施例的单个元胞的局部结构示意图；
图10是多个元胞在有源区内的排列示意图。
具体实施方式
下面结合附图和具体实施例，进一步阐明本发明，本实施例在以本发明技术方案为前提下进行实施，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围。
本发明实施例提供了一种高浪涌VDMOS器件结构的制作方法，包括：
参见图1，提供第一导电类型的衬底1，并在衬底1上制作外延层2。以下以第一导电类型为N型、第二导电类型为P型为例具体描述。本申请的衬底1可采用砷元素或磷元素掺杂，外延层2的厚度优选为40-60μm，其电阻率优选为15-20Ω.cm。
参见图2，在外延层2的上侧生长氧化层3，并在氧化层3上刻蚀出位于终端区的第一Ring注入口和多个分别位于有源区的元胞位置中部的第二Ring注入口，通过第一Ring注入口和第二Ring注入口向外延层2内注入P型的元素，以在分别形成设置在终端区的第一Ring结构4和设置在元胞位置中部的第二Ring结构5。氧化层3的厚度优选500-3000埃，作为Ring注入的阻挡层。具体的，第一Ring结构4和第二Ring结构5通过注入硼元素形成，注入的能量为50-120kev，注入的剂量为1E13-5E13 atom/cm3。
参见图3，在外延层2的上侧生长场氧层6，并将有源区内和终端区外端的场氧层6刻蚀掉。场氧层6的厚度优选为10000-20000埃，作为场板结构。
对有源区的外延层2进行JFET注入和JFET推阱操作，以形成JFET区。JFET注入的元素优选磷，注入的能量优选为120Kev-160Kev，注入的剂量优选为1E12-9E12 atom/cm3。在进行本步骤前，还可在刻蚀完场氧层6的外延层2上再生长一层厚度为500埃的氧化层，来缓解离子注入造成的晶格损伤。
参见图4，在外延层2的上侧生长栅氧化层7，并在栅氧化层7上侧沉积多晶硅，多晶硅经刻蚀形成设置在第二Ring结构5四周的源区多晶硅8、设置在场氧层6上侧的栅区多晶硅9和设置在场氧层6外端与外延层2上侧的截止环多晶硅10。上述栅氧化层7的厚度优选为600-1000埃，多晶硅的方块电阻优选为8-12欧姆/sq。
参见图5，对第二Ring结构5及其四周的外延层2内和场氧层6外侧的外延层2内注入P型的元素，然后通过推阱形成第一掺杂区11，有源区内的第一掺杂区11与第二Ring结构5融为一体，以形成呈倒置凸型状的体区12。具体的，此处注入的元素优选为硼，注入的能量优选为40-120Kev，注入的剂量优选为4E13-6E13 atom/cm3。
参见图6，对源区多晶硅8四周和截止环多晶硅10外侧的外延层2内注入N型的元素，以形成第二掺杂区13。位于有源区的第二掺杂区13即为VDMOS的源区，位于终端区外端的第二掺杂区13即为VDMOS的截止区。此处注入的元素优选为磷，注入的能量为40-80Kev，注入的计量为6E15-10E15 atom/cm3。
参见图7，沉积介质层14，并在介质层14上刻蚀出连接孔15。在刻蚀出连接孔15后，还可对连接孔15底部的外延层2内注入硼元素，注入的剂量为3E14-7E14 atom/cm3，注入的能量为30-70KeV，以降低接触电阻。
参见图8，在介质层14的上侧及连接孔15内溅射金属层，金属层经刻蚀形成源极金属16、栅极金属（图中未示出）和截止环金属17。金属层为4μm厚的铝层，另外，上述栅极金属是与栅区多晶硅9连接的。
此外，还可在金属层的上侧沉积钝化层，钝化层优选7000-12000埃厚的氮化硅，然后刻蚀形成Gate和Source的开口区，可降低芯片表面可动离子引起的器件漏电。
还可从衬底1的下侧减薄至剩余厚度为150-300um左右，然后在衬底1的下侧蒸发形成背金层，背金层优选为Ti-Ni-Ag（钛-镍-银）层。
参见图9和图10，本发明实施例的元胞为正方形元胞，且其在有源区内呈品字型排列设置。在三个正方形元胞的交汇处存在击穿薄弱点，元胞内会提前到达临界电场Ec而击穿，器件发生雪崩击穿时，可将雪崩击穿电流均匀分布在元胞内，从而提高浪涌能力。
结合图1至图8，基于以上实施例，本领域技术人员可以轻易理解，本发明还一种高浪涌VDMOS器件结构，包括第一导电类型的衬底1和设置在衬底1上的外延层2。以下以第一导电类型为N型、第二导电类型为P型为例具体描述。本申请的衬底1可采用砷元素或磷元素掺杂，外延层2的厚度优选为40-60μm，其电阻率优选为15-20Ω.cm。
在外延层2内经Ring注入工艺形成设置在终端区的第一Ring结构4和设置在元胞位置中部的第二Ring结构5。在制作时，可先在外延层2的上侧生长氧化层3，并在氧化层3上刻蚀出位于终端区的第一Ring注入口和多个分别位于有源区的元胞位置中部的第二Ring注入口，通过第一Ring注入口和第二Ring注入口向外延层2内注入P型的元素，即可形成第一Ring结构4和第二Ring结构5。氧化层3的厚度优选500-3000埃，作为Ring注入的阻挡层。具体的，第一Ring结构4和第二Ring结构5通过注入硼元素形成，注入的能量为50-120kev，注入的剂量为1E13-5E13 atom/cm3。
终端区的外延层2的上侧设有场氧层6，场氧层6的厚度优选为10000-20000埃，作为场板结构。
在有源区的外延层2内设有JFET区。上述JFET区通过JFET注入和JFET推阱操作形成。JFET注入的元素优选磷，注入的能量优选为120Kev-160Kev，注入的剂量优选为1E12-9E12 atom/cm3。在进行本步骤前，还可在刻蚀完场氧层6的外延层2上再生长一层厚度为500埃的氧化层，来缓解离子注入造成的晶格损伤。
在外延层2的上侧生长栅氧化层7，栅氧化层7上侧沉积有多晶硅，多晶硅经刻蚀形成设置在第二Ring结构5四周的源区多晶硅8、设置在场氧层6上侧的栅区多晶硅9和设置在场氧层6外端与外延层2上侧的截止环多晶硅10。上述栅氧化层7的厚度优选为600-1000埃，多晶硅的方块电阻优选为8-12欧姆/sq。
在第二Ring结构5及其四周的外延层2内和场氧层6外侧的外延层2内注入P型的元素，然后通过推阱形成第一掺杂区11，有源区内的第一掺杂区11与第二Ring结构5融为一体，以形成呈倒置凸型状的体区12。具体的，此处注入的元素优选为硼，注入的能量优选为40-120Kev，注入的剂量优选为4E13-6E13 atom/cm3。
源区多晶硅8四周和截止环多晶硅10外侧的外延层2内通过注入N型的元素形成有第二掺杂区13。位于有源区的第二掺杂区13即为VDMOS的源区，位于终端区外端的第二掺杂区13即为VDMOS的截止区。此处注入的元素优选为磷，注入的能量为40-80Kev，注入的计量为6E15-10E15 atom/cm3。
还包括介质层14，介质层14上刻蚀形成有连接孔15。在刻蚀出连接孔15后，还可对连接孔15底部的外延层2内注入硼元素，注入的剂量为3E14-7E14 atom/cm3，注入的能量为30-70KeV，以降低接触电阻。
介质层14的上侧及连接孔15内溅射金属层，金属层经刻蚀形成源极金属16、栅极金属（图中未示出）和截止环金属17。金属层为4μm厚的铝层，另外，上述栅极金属是与栅区多晶硅9连接的。
此外，还可在金属层的上侧沉积钝化层，钝化层优选7000-12000埃厚的氮化硅，然后刻蚀形成Gate和Source的开口区，可降低芯片表面可动离子引起的器件漏电。
还可从衬底1的下侧减薄至剩余厚度为150-300um左右，然后在衬底1的下侧蒸发形成背金层，背金层优选为Ti-Ni-Ag（钛-镍-银）层。
参见图9和图10，本发明实施例的元胞为正方形元胞，且其在有源区内呈品字型排列设置。在三个正方形元胞的交汇处存在击穿薄弱点，元胞内会提前到达临界电场Ec而击穿，器件发生雪崩击穿时，可将雪崩击穿电流均匀分布在元胞内，从而提高浪涌能力。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，其它未具体描述的部分，属于现有技术或公知常识。在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种高浪涌VDMOS器件结构的制作方法，其特征在于，包括：
提供第一导电类型的衬底，并在所述衬底上制作外延层；
在所述外延层的上侧生长氧化层，并在所述氧化层上刻蚀出位于终端区的第一Ring注入口和多个分别位于有源区的元胞位置中部的第二Ring注入口；
通过所述第一Ring注入口和第二Ring注入口向外延层内注入第二导电类型的元素，以在分别形成设置在终端区的第一Ring结构和设置在元胞位置中部的第二Ring结构；
在所述外延层的上侧生长场氧层，并将有源区内和终端区外端的场氧层刻蚀掉；
对有源区的外延层进行JFET注入和JFET推阱操作，以形成JFET区；
在所述外延层的上侧生长栅氧化层，并在所述栅氧化层上侧沉积多晶硅，所述多晶硅经刻蚀形成设置在第二Ring结构四周的源区多晶硅、设置在场氧层上侧的栅区多晶硅和设置在场氧层外端与外延层上侧的截止环多晶硅；
对所述第二Ring结构及其四周的外延层内和场氧层外侧的外延层内注入第二导电类型的元素，然后通过推阱形成第一掺杂区，有源区内的第一掺杂区与第二Ring结构融为一体，以形成呈倒置凸型状的体区；
对所述源区多晶硅四周和截止环多晶硅外侧的外延层内注入第一导电类型的元素，以形成第二掺杂区；
沉积介质层，并在所述介质层上刻蚀出连接孔；
在所述介质层的上侧及连接孔内溅射金属层，所述金属层经刻蚀形成源极金属、栅极金属和截止环金属。
2.根据权利要求1所述的一种高浪涌VDMOS器件结构的制作方法，其特征在于，所述元胞为正方形元胞，且其在有源区内呈品字型排列设置。
3.根据权利要求1所述的一种高浪涌VDMOS器件结构的制作方法，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型。
4.根据权利要求3所述的一种高浪涌VDMOS器件结构的制作方法，其特征在于，所述第一Ring结构和第二Ring结构通过注入硼元素形成，注入的能量为50-120kev，注入的剂量为1E13-5E13 atom/cm3。
5.根据权利要求3所述的一种高浪涌VDMOS器件结构的制作方法，其特征在于，所述第二Ring结构及其四周的外延层内注入的元素为硼，注入的能量为40-120Kev，剂量为4E13-6E13 atom/cm3。
6.一种高浪涌VDMOS器件结构，其特征在于，包括第一导电类型的衬底和设置在所述衬底上的外延层，所述外延层内经Ring注入工艺形成设置在终端区的第一Ring结构和设置在元胞位置中部的第二Ring结构，所述终端区的外延层的上侧设有场氧层，所述有源区的外延层内设有JFET区，所述外延层的上侧生长栅氧化层，所述栅氧化层上侧沉积有多晶硅，所述多晶硅经刻蚀形成设置在第二Ring结构四周的源区多晶硅、设置在场氧层上侧的栅区多晶硅和设置在场氧层外端与外延层上侧的截止环多晶硅，所述第二Ring结构及其四周的外延层内和场氧层外侧的外延层内注入第二导电类型的元素，然后通过推阱形成第一掺杂区，有源区内的第一掺杂区与第二Ring结构融为一体，以形成呈倒置凸型状的体区，所述源区多晶硅四周和截止环多晶硅外侧的外延层内通过注入第一导电类型的元素形成第二掺杂区，还包括介质层，所述介质层上刻蚀形成有连接孔，所述介质层的上侧及连接孔内溅射金属层，所述金属层经刻蚀形成源极金属、栅极金属和截止环金属。
7.根据权利要求6所述的一种高浪涌VDMOS器件结构，其特征在于，所述元胞为正方形元胞，且其在有源区内呈品字型排列设置。
8.根据权利要求6所述的一种高浪涌VDMOS器件结构，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型。
9.根据权利要求8所述的一种高浪涌VDMOS器件结构，其特征在于，所述第一Ring结构和第二Ring结构通过注入硼元素形成，注入的能量为50-120kev，注入的剂量为1E13-5E13atom/cm3。
10.根据权利要求8所述的一种高浪涌VDMOS器件结构，其特征在于，所述第二Ring结构及其四周的外延层内注入的元素为硼，注入的能量为40-120Kev，剂量为4E13-6E13 atom/cm3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410239808.9A CN117832094A (zh) | 2024-03-04 | 2024-03-04 | 一种高浪涌vdmos器件结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410239808.9A CN117832094A (zh) | 2024-03-04 | 2024-03-04 | 一种高浪涌vdmos器件结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117832094A true CN117832094A (zh) | 2024-04-05 |
Family
ID=90523028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410239808.9A Pending CN117832094A (zh) | 2024-03-04 | 2024-03-04 | 一种高浪涌vdmos器件结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117832094A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5545908A (en) * | 1991-12-09 | 1996-08-13 | Nippondenso Co., Ltd. | Vertical type insulated-gate semiconductor device |
| JPH08227993A (ja) * | 1994-01-07 | 1996-09-03 | Fuji Electric Co Ltd | Ｍｏｓ型半導体装置 |
| JP2000004023A (ja) * | 1998-06-16 | 2000-01-07 | Denso Corp | 横形絶縁ゲート型トランジスタ |
| US20160111499A1 (en) * | 2013-03-29 | 2016-04-21 | Hitachi, Ltd. | Silicon carbide semiconductor device and method for manufacturing same |
-
2024
- 2024-03-04 CN CN202410239808.9A patent/CN117832094A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5545908A (en) * | 1991-12-09 | 1996-08-13 | Nippondenso Co., Ltd. | Vertical type insulated-gate semiconductor device |
| JPH08227993A (ja) * | 1994-01-07 | 1996-09-03 | Fuji Electric Co Ltd | Ｍｏｓ型半導体装置 |
| JP2000004023A (ja) * | 1998-06-16 | 2000-01-07 | Denso Corp | 横形絶縁ゲート型トランジスタ |
| US20160111499A1 (en) * | 2013-03-29 | 2016-04-21 | Hitachi, Ltd. | Silicon carbide semiconductor device and method for manufacturing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114068331B (zh) | 一种提高bv稳定性的sgt终端结构及其制备方法 | |
| US10923563B2 (en) | Power device | |
| CN102412260A (zh) | 超级结半导体器件的终端保护结构及制作方法 | |
| CN109244123B (zh) | 耗尽型mosfet器件及其制造方法 | |
| CN113555354B (zh) | 一种集成sbd的沟槽终端结构及其制备方法 | |
| CN219513110U (zh) | 一种igbt器件 | |
| CN115831759B (zh) | 一种集成sbd结构的sgt mosfet及其制作方法 | |
| CN111755503A (zh) | 一种可变横向掺杂的终端结构及其制作方法 | |
| KR20160065326A (ko) | 전력용 반도체 소자 및 그 소자의 제조 방법 | |
| CN113764527A (zh) | 一种mosfet器件沟槽终端及制备方法 | |
| CN213905364U (zh) | 沟槽功率半导体器件 | |
| CN116613072B (zh) | 集成电压采样功能的沟槽型mosfet及其制造方法 | |
| CN114141859A (zh) | 一种通过多晶硅条提高可靠性的mos器件及其制造方法 | |
| CN111200025A (zh) | 超结器件及其制造方法 | |
| CN112635548A (zh) | 一种沟槽mosfet器件的终端结构及制造方法 | |
| CN107658343B (zh) | 一种优化器件特性的半导体结构及其制造方法 | |
| CN111463282B (zh) | 集成启动管和采样管的低压超结dmos结构及制备方法 | |
| CN111199970B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| CN112420845B (zh) | 沟槽功率半导体器件及制造方法 | |
| CN117832094A (zh) | 一种高浪涌vdmos器件结构及其制作方法 | |
| CN113451138A (zh) | 一种具有自偏置终端的平面mosfet及其制备方法 | |
| CN113345954A (zh) | 一种全超结mosfet器件结构及其制造方法 | |
| CN112768506A (zh) | 一种沟槽终端结构及其制备方法 | |
| US7291899B2 (en) | Power semiconductor component | |
| CN114512403A (zh) | 半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |