CN117800282A - 半导体器件及其制作方法 - Google Patents
半导体器件及其制作方法 Download PDFInfo
- Publication number
- CN117800282A CN117800282A CN202311864549.0A CN202311864549A CN117800282A CN 117800282 A CN117800282 A CN 117800282A CN 202311864549 A CN202311864549 A CN 202311864549A CN 117800282 A CN117800282 A CN 117800282A
- Authority
- CN
- China
- Prior art keywords
- silicon nitride
- substrate
- layer
- nitride layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims description 62
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 165
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 164
- 239000000758 substrate Substances 0.000 claims abstract description 138
- 238000002955 isolation Methods 0.000 claims abstract description 72
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 238000004140 cleaning Methods 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 13
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- 239000002253 acid Substances 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 5
- 238000009279 wet oxidation reaction Methods 0.000 claims description 5
- 125000006850 spacer group Chemical group 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 44
- 229910052710 silicon Inorganic materials 0.000 abstract description 29
- 239000010703 silicon Substances 0.000 abstract description 29
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 22
- 238000009826 distribution Methods 0.000 abstract description 12
- 239000012495 reaction gas Substances 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 27
- 230000007547 defect Effects 0.000 description 13
- 229920005591 polysilicon Polymers 0.000 description 11
- 238000009413 insulation Methods 0.000 description 9
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Abstract
本发明提供一种半导体器件及其制作方法，所述制作方法包括：提供衬底；形成隔离层在所述衬底上；形成氮化硅层在所述隔离层上，所述隔离层隔离所述衬底与所述氮化硅层，以隔绝所述衬底表面对所述氮化硅层的影响。本发明通过隔离层隔离所述衬底与所述氮化硅层，以隔绝所述衬底表面对所述氮化硅层的影响，避免形成所述氮化硅层时由于反应气体与衬底表面接触造成的所述氮化硅层中存在硅/氮分布不均匀的问题，从而解决氮化硅层漏电问题，改善氮化硅层绝缘性，进而提高器件性能。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体器件及其制作方法。
背景技术
目前应用较多且性能较好的麦克风是微电机系统麦克风(Micro-Electro-Mechanical-System Microphone)，又称硅基电容麦克风，以下简称为MEMS麦克风。MEMS麦克风是一种用微机械加工技术制作出来的电声换能器，其具有体积小、频响特性好、噪声低等特点。
图1至图6是现有的一种MEMS麦克风的制作方法的各步骤结构示意图。该MEMS麦克风的制作方法包括以下步骤：请参考图1所示，提供衬底10，对所述衬底10表面进行离子注入并进行退火处理，其中离子注入中注入的离子包含导电元素的离子，例如磷或硼；请参考图2所示，沉积牺牲层11在所述衬底10上；请参考图3所示，刻蚀所述牺牲层11形成暴露部分所述衬底10的凹槽；请参考图4所示，沉积底层氮化硅层12，所述底层氮化硅层12填满所述凹槽并覆盖所述牺牲层11，所述底层氮化硅层12为低应力氮化硅层；请参考图5所示，进行退火工艺，然后在所述底层氮化硅层12上形成多晶硅层13以及顶层氮化硅层14，所述顶层氮化硅层14为低应力氮化硅层；请参考图6所示，去除所述牺牲层11，在所述衬底10与所述底层氮化层12之间形成空腔。
上述MEMS麦克风的制作方法中，采用底层氮化硅层12、多晶硅层13与顶层氮化硅层14的三明治结构以实现超低应力振膜，从而获得超高的灵敏度。然而，将底层氮化硅层12直接制备在裸露的衬底10上时，其反应气体SiH4对衬底10表面敏感，会生成硅/氮不均匀的氮化硅层12′。如图5所示，在靠近所述衬底10的所述底层氮化硅层12中形成有硅/氮不均匀的氮化硅层12′。
硅/氮不均匀的氮化硅层12′退火时，所述衬底10中的导电元素在高温作用下会扩散至硅/氮不均匀的氮化硅层12′中，导致绝缘的底层氮化硅层12导电，如果将该底层氮化硅12作为绝缘层则表现为漏电现象。
而对于MEMS麦克风产品，振膜与衬底之间出现漏电，会导致MEMS麦克风灵敏度下降。
因此，在衬底表面形成氮化硅层时，如何解决氮化硅层中出现硅/氮分布不均匀的缺陷是本领域技术人员需要解决的技术问题。
发明内容
本发明的目的在于提供一种半导体器件及其制作方法，通过隔离层隔离衬底与氮化硅层，从而避免在形成所述氮化硅层时存在硅/氮分布不均匀的缺陷。
为解决上述技术问题，根据本发明的第一个方面，提供了一种半导体器件的制作方法，包括以下步骤：
提供衬底；
形成隔离层在所述衬底上；以及
形成氮化硅层在所述隔离层上，所述隔离层隔离所述衬底与所述氮化硅层，以隔绝所述衬底表面对所述氮化硅层的影响。
可选的，所述隔离层的材料包含二氧化硅。
可选的，采用热氧化法、自然氧化法、湿法氧化或TEOS法形成所述隔离层。
可选的，形成所述隔离层之前，所述制作方法还包括：对所述衬底进行清洗。
可选的，先采用H2O2对所述衬底进行清洗，之后采用HF酸对所述衬底进行清洗。
可选的，形成所述隔离层之前对所述衬底进行清洗，先采用HF酸进行清洗，之后采用H2O2进行清洗，利用H2O2的氧化性在所述衬底表面形成所述隔离层。
可选的，形成所述隔离层之前，所述制作方法还包括：对所述衬底表面进行离子注入，注入的离子包含导电元素离子。
可选的，进行离子注入之后，形成所述隔离层之前，所述制作方法还包括：
形成牺牲层，所述牺牲层覆盖所述衬底；以及，
刻蚀所述牺牲层形成暴露所述衬底的凹槽；
其中，所述隔离层形成于所述凹槽的底部，所述氮化硅层作为底层氮化硅层填满所述凹槽并覆盖所述牺牲层。
可选的，形成所述底层氮化硅层之后，所述制作方法还包括：
对所述底层氮化硅层进行退火；
依次形成多晶硅层与顶层氮化硅层，所述多晶硅层覆盖所述底层氮化硅层，所述顶层氮化硅层覆盖所述多晶硅层；以及，
去除所述牺牲层。
为解决上述技术问题，根据本发明的第二个方面，还提供了一种半导体器件，采用如上所述的半导体器件的制作方法制作而成。
综上所述，在本发明提供的半导体器件及其制作方法中，在衬底上形成氮化硅层之前，首先在衬底上形成隔离层，所述隔离层隔离所述衬底与所述氮化硅层，以隔绝所述衬底表面对所述氮化硅层的影响，避免形成所述氮化硅层时由于反应气体与衬底表面接触造成的所述氮化硅层中存在硅/氮分布不均匀的问题，从而解决氮化硅层漏电问题，改善氮化硅层绝缘性，进而提高器件性能。
进一步的，在衬底上形成隔离层之前，对衬底表面进行离子注入，之后在所述衬底上形成牺牲层，刻蚀所述牺牲层形成暴露所述衬底的凹槽，然后在凹槽底部形成隔离层，接着形成填满所述凹槽并覆盖所述牺牲层的底层氮化硅层，之后依次形成多晶硅层与顶层氮化硅层，然后去除所述牺牲层，所述底层氮化硅层、所述多晶硅层以及所述顶层氮化硅层构成MEMS麦克风的振膜，由于在形成所述底层氮化硅层之前，在所述沟槽底部的所述衬底上形成有隔离层，能够避免所述底层氮化硅层中形成硅/氮分布不均匀的氮化硅，改善了底层氮化硅层的均匀性，从而保证所述底层氮化硅的绝缘性能，避免所述衬底与所述振膜之间出现漏电，减少了器件缺陷，提高了器件性能和质量。
另外，在形成隔离层之前，对衬底进行清洗，先采用HF酸进行清洗，再采用H2O2进行清洗，利用H2O2的氧化性在所述衬底表面形成所述隔离层，与现有技术相比，仅改动清洗液清洗的顺序，并无需增加工艺步骤，在改善氮化硅层均匀性的前提下节省了制作成本。
附图说明
图1至图6是现有的一种MEMS麦克风的制作方法的各步骤结构示意图。
图7是本发明一实施例提供的半导体器件的制作方法的流程图。
图8至图10是本发明一实施例提供的半导体器件的制作方法的各步骤结构示意图
图11至图17是本发明一实施例提供的MEMS麦克风的制作方法的各步骤结构示意图。
附图标记说明：
10-衬底；11-牺牲层；12-底层氮化硅层；12′-硅/氮不均匀的氮化硅层；13-多晶硅层；14-顶层氮化硅层；15-隔离层；20-氮化硅层。
具体实施方式
如背景技术所述，在裸露上的衬底上制备氮化硅层时，其反应气体SiH4对衬底表面敏感，会生成硅/氮不均匀的氮化硅。
另外而对于MEMS麦克风器件而言，底层氮化硅层内存在硅/氮分布不均匀的缺陷，当底层氮化硅退火时，衬底中的导电元素会扩散至所述底层氮化硅层中，导致底层氮化硅层导电，从而导致衬底与振膜之间出现漏电，导致MEMS麦克风灵敏度下降。
针对上述问题，本发明提供一种半导体器件及其制作方法，在衬底上形成氮化硅层之前，首先在衬底上隔离层，氮化硅层形成于所述隔离层之上，隔离层隔离所述衬底与所述氮化硅层，以隔绝所述衬底表面对所述氮化硅层的影响，从而避免形成所述氮化硅层时由于反应气体与衬底表面接触造成的所述氮化硅层中存在硅/氮分布不均匀的问题，从而解决氮化硅层漏电问题，改善氮化硅层绝缘性，进而提高器件性能。
具体针对MEMS麦克风而言，在凹槽内暴露出的衬底上形成隔离层，之后形成的底层氮化硅层覆盖所述凹槽内的隔离层、填满所述凹槽并覆盖牺牲层，隔离层隔离所述衬底与所述底层氮化硅层，能够避免所述底层氮化硅层中形成硅/氮分布不均匀的氮化硅，改善了底层氮化硅层的均匀性，从而保证所述底层氮化硅的绝缘性能，避免所述衬底与振膜之间出现漏电，减少了器件缺陷，提高了器件性能和质量。
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，除非内容另外明确指出外。如在本发明中所使用的，术语“或”通常是以包括“和/或”的含义而进行使用的，除非内容另外明确指出外。如在本发明中所使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，除非内容另外明确指出外。如在本发明中所使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，除非内容另外明确指出外。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，除非内容另外明确指出外。
图7是本发明一实施例提供的半导体器件的制作方法的流程图。如图7所示，半导体器件的制作方法包括以下步骤：
S1：提供衬底；
S2：形成隔离层在所述衬底上；以及，
S3：形成氮化硅层在所述隔离层上，所述隔离层隔离所述衬底与所述氮化硅层，以隔绝所述衬底表面对所述氮化硅层的影响。
图8至图10是本发明一实施例提供的半导体器件的制作方法的各步骤结构示意图。接下来，将结合图7与图8至图10对本发明实施例所提供的半导体器件的制作方法进行详细说明。
在步骤S1中，请参考图8所示，提供衬底10。
本实施例中，所述衬底10的材料可以为硅、锗、锗硅、碳化硅、砷化镓或镓化铟等，也可以是绝缘体上硅，绝缘体上锗；或者还可以为其它的材料，例如砷化镓等III-V族化合物。在本实施例中，所述衬底10的材料优选为硅。
在步骤S2中，请参考图9所示，形成隔离层15在所述衬底10上。
所述隔离层15用于隔离所述衬底10与后续形成的氮化硅层，所述隔离层15的材料可以包含二氧化硅、碳化硅等能够隔离所述衬底10与所述氮化硅层的材料。本实施例中，所述隔离层15的材料优选为二氧化硅。采用热氧化法、自然氧化法、湿法氧化或TEOS法形成所述二氧化硅层。
在形成所述隔离层15之前，需要对所述衬底10进行清洗，清洗液包含H2O2与HF酸，即先采用H2O2对所述衬底10进行清洗，之后再采用HF酸对所述衬底10进行清洗。然后再形成所述隔离层15，可以采用热氧化法、自然氧化法、湿法氧化或TEOS法形成所述隔离层15。本实施例中，可以采用热氧化法形成所述隔离层15。
本发明一实施例中，改变清洗的顺序，即先采用HF酸对所述衬底10进行清洗，之后采用H2O2对所述衬底10进行清洗，利用H2O2的氧化性在所述衬底10表面形成所述隔离层15。该实施例中，既对所述衬底10进行了清洗，又同时形成了所述隔离层15，并没有增加工艺步骤，在改善后续形成的氮化硅层均匀性的前提下节省了制作成本。
在步骤S3中，请参考图10所示，形成氮化硅层20在所述隔离层15上，所述隔离层15隔离所述衬底10与所述氮化硅层20，以隔绝所述衬底10表面对所述氮化硅层20的影响，避免形成所述氮化硅层20时由于反应气体与所述衬底10表面接触造成所述氮化硅层20中存在硅/氮分布不均匀的问题，从而解决所述氮化硅层20漏电问题，改善所述氮化硅层20绝缘性，进而提高器件性能。
可以采用化学气相沉积、物理气相沉积、原子层沉积等沉积方法形成所述氮化硅层20。
所述氮化硅层20形成在所述隔离层15之上，并未与所述衬底10接触，在形成所述氮化硅层20时，其反应气体SiH4并未与所述衬底10接触，从而能够避免所述衬底10表面对所述氮化硅层20造成影响，从而避免形成所述氮化硅层20时存在硅/氮分布不均匀的缺陷，从而提高所述氮化硅层20的均匀性。
需要说明的是，本发明实施例所提供的半导体器件的制作方法可以适用于任何半导体器件，只要是在衬底上形成的氮化硅层的均匀性受到衬底的影响出现硅/氮分布不均匀的缺陷都可以采用本方法进行改进。
以下以所述半导体器件为MEMS麦克风器件为例进行说明。
图11至图17是本发明一实施例提供的MEMS麦克风的制作方法的各步骤结构示意图。接下来，将结合图7与图11至图17对本发明实施例所提供的MEMS麦克风的制作方法进行详细说明。
在步骤S1中，请参考图11所示，提供衬底10。
本实施例中，所述衬底10的材料可以为硅、锗、锗硅、碳化硅、砷化镓或镓化铟等，也可以是绝缘体上硅，绝缘体上锗；或者还可以为其它的材料，例如砷化镓等III-V族化合物。在本实施例中，所述衬底10的材料优选为硅。
对所述衬底10表面进行离子注入并进行退火，注入的离子包含导电元素离子，例如磷或硼。在所述衬底10表面进行离子注入是为了降低所述衬底10表面的电阻，改善所述衬底10与后续形成的导电层之间的导电性能。
然后，请参考图12所示，在所述衬底10上形成牺牲层11。所述牺牲层11后续会被去除，所述牺牲层11的材料优选为二氧化硅，可以采用热氧化法、化学气相沉积法、物理气相沉积法、原子层沉积法等方法形成。
接着，请参考图13所示，刻蚀所述牺牲层11形成暴露所述衬底10的凹槽。示例性的，可以在所述牺牲层11上形成掩膜层，对所述掩膜层进行刻蚀形成图形化的掩膜层，然后以所述图形化的掩膜层为掩膜刻蚀去除所述牺牲层11至暴露出部分所述衬底10，之后去除所述图形化的掩膜层。所述掩膜层的材料可以是氮化硅、氧化硅或其组合，也可以是光刻胶。
在步骤S2中，请参考图14所示，形成隔离层15在所述衬底10上。
本实施例中，形成隔离层15在暴露所述衬底10的凹槽的底部。所述隔离层15的材料可以包含二氧化硅、碳化硅等能够隔离所述衬底10与所述氮化硅层的材料。本实施例中，所述隔离层15的材料优选为二氧化硅。
本发明一实施例中，在形成所述隔离层15之前，对所述衬底10进行清洗。清洗液包含H2O2与HF酸，即先采用H2O2对所述衬底10进行清洗，之后再采用HF酸对所述衬底10进行清洗。然后形成所述隔离层15，可以采用热氧化法、自然氧化法、湿法氧化或TEOS法形成所述隔离层15，本实施例中，采用热氧化法形成所述隔离层15。
本发明另一实施例中，对所述衬底10进行清洗。先采用HF酸对所述衬底10进行清洗，之后采用H2O2对所述衬底10进行清洗，利用H2O2的氧化性在所述衬底10表面形成所述隔离层15。本实施例中，即对所述衬底10进行了清洗，又同时形成了所述隔离层15，并没有增加工艺步骤，在改善后续形成的氮化硅层均匀性的前提下节省了制作成本。
在步骤S3中，请参考图15所示，形成底层氮化硅层12在所述隔离层15上，所述底层氮化硅层12填满所述凹槽并覆盖所述牺牲层11。所述隔离层15隔离所述衬底10与所述底层氮化硅层12，以隔绝所述衬底10表面对所述底层氮化硅层12的影响。
由于所述隔离层15的存在，所述底层氮化硅层12并未与所述衬底10表面接触，在形成所述底层氮化硅层12时，其反应气体SiH4并未与所述衬底10接触，从而能够避免所述衬底10表面对所述底层氮化硅层12造成影响，从而避免形成所述底层氮化硅层12时存在硅/氮分布不均匀的缺陷，从而改善所述底层氮化硅层12的均匀性。
本实施例中，所述底层氮化硅层12为低应力氮化硅层。
接着，对所述底层氮化硅层12进行退火，由于所述隔离层15的存在，底层氮化硅层12材质均匀，在退火过程中所述衬底10中的导电元素并不会扩散穿透所述底层氮化硅层12，从而所述底层氮化硅层12拥有良好绝缘性能。
然后，请参考图16所示，依次形成多晶硅层13与顶层氮化硅层14，所述多晶硅层13覆盖所述底层氮化硅层14，所述顶层氮化硅层14覆盖所述多晶硅层13。本实施例中，所述顶层氮化硅层14为低应力氮化硅层。
接着，请参考图17所示，去除所述牺牲层11。在所述底层氮化硅层12与所述衬底10之间形成空腔，所述底层氮化硅层12、所述多晶硅层13与所述顶层氮化硅层14共同构成所述MEMS麦克风的振膜。
由于所述底层氮化硅层12杜绝了硅/氮不均匀氮化硅的形成，绝缘性能得到保证，从而能够避免所述衬底10与所述振膜之间出现漏电，减少了器件缺陷，提高了器件性能和质量。
相应的，本发明还提供一种半导体器件，采用如上所述的半导体器件的制作方法制作而成。
请参考图10所示，所述半导体器件包括：
衬底10，位于所述衬底10上的隔离层15以及位于所述隔离层15上的氮化硅层20。
所述隔离层15隔离所述衬底10与所述氮化硅层20，以隔绝所述衬底10表面对所述氮化硅层20的影响，避免形成所述氮化硅层20时存在硅/氮分布不均匀的缺陷，从而改善所述氮化硅层20的均匀性，解决了所述氮化硅层20漏电问题，改善所述氮化硅层20绝缘性，进而提高器件性能。
综上所述，在本发明提供的半导体器件及其制作方法中，在衬底上形成氮化硅层之前，首先在衬底上形成隔离层，所述隔离层隔离所述衬底与所述氮化硅层，以隔绝所述衬底表面对所述氮化硅层的影响，避免形成所述氮化硅层时由于反应气体与衬底表面接触造成的所述氮化硅层中存在硅/氮分布不均匀的问题，从而解决氮化硅层漏电问题，改善氮化硅层绝缘性，进而提高器件性能。
进一步的，在衬底上形成隔离层之前，对衬底表面进行离子注入，之后在所述衬底上形成牺牲层，刻蚀所述牺牲层形成暴露所述衬底的凹槽，然后在凹槽底部形成隔离层，接着形成填满所述凹槽并覆盖所述牺牲层的底层氮化硅层，之后依次形成多晶硅层与顶层氮化硅层，然后去除所述牺牲层，所述底层氮化硅层、所述多晶硅层以及所述顶层氮化硅层构成MEMS麦克风的振膜，由于在形成所述底层氮化硅层之前，在所述沟槽底部的所述衬底上形成有隔离层，能够避免所述底层氮化硅层中形成硅/氮分布不均匀的氮化硅，改善了底层氮化硅层的均匀性，从而保证所述底层氮化硅的绝缘性能，避免所述衬底与所述振膜之间出现漏电，减少了器件缺陷，提高了器件性能和质量。
另外，在形成隔离层之前，对衬底进行清洗，先采用HF酸进行清洗，再采用H2O2进行清洗，利用H2O2的氧化性在所述衬底表面形成所述隔离层，与现有技术相比，仅改动清洗液清洗的顺序，并无需增加工艺步骤，在改善氮化硅层均匀性的前提下节省了制作成本。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种半导体器件的制作方法，其特征在于，包括以下步骤：
提供衬底；
形成隔离层在所述衬底上；以及
形成氮化硅层在所述隔离层上，所述隔离层隔离所述衬底与所述氮化硅层，以隔绝所述衬底表面对所述氮化硅层的影响。
2.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述隔离层的材料包含二氧化硅。
3.根据权利要求2所述的半导体器件的制作方法，其特征在于，采用热氧化法、自然氧化法、湿法氧化或TEOS法形成所述隔离层。
4.根据权利要求2所述的半导体器件的制作方法，其特征在于，形成所述隔离层之前，所述制作方法还包括：对所述衬底进行清洗。
5.根据权利要求4所述的半导体器件的制作方法，其特征在于，先采用H2O2对所述衬底进行清洗，之后采用HF酸对所述衬底进行清洗。
6.根据权利要求2所述的半导体器件的制作方法，其特征在于，形成所述隔离层之前对所述衬底进行清洗，先采用HF酸进行清洗，之后采用H2O2进行清洗，利用H2O2的氧化性在所述衬底表面形成所述隔离层。
7.根据权利要求1所述的半导体器件的制作方法，其特征在于，形成所述隔离层之前，所述制作方法还包括：对所述衬底表面进行离子注入，注入的离子包含导电元素离子。
8.根据权利要求7所述的半导体器件的制作方法，其特征在于，进行离子注入之后，形成所述隔离层之前，所述制作方法还包括：
形成牺牲层，所述牺牲层覆盖所述衬底；以及，
刻蚀所述牺牲层形成暴露所述衬底的凹槽；
其中，所述隔离层形成于所述凹槽的底部，所述氮化硅层作为底层氮化硅层填满所述凹槽并覆盖所述牺牲层。
9.根据权利要求8所述的半导体器件的制作方法，其特征在于，形成所述底层氮化硅层之后，所述制作方法还包括：
对所述底层氮化硅层进行退火；
依次形成多晶硅层与顶层氮化硅层，所述多晶硅层覆盖所述底层氮化硅层，所述顶层氮化硅层覆盖所述多晶硅层；以及，
去除所述牺牲层。
10.一种半导体器件，其特征在于，采用如权利要求1～9中任一项所述的半导体器件的制作方法制作而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311864549.0A CN117800282A (zh) | 2023-12-29 | 2023-12-29 | 半导体器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311864549.0A CN117800282A (zh) | 2023-12-29 | 2023-12-29 | 半导体器件及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117800282A true CN117800282A (zh) | 2024-04-02 |
Family
ID=90433042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311864549.0A Pending CN117800282A (zh) | 2023-12-29 | 2023-12-29 | 半导体器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117800282A (zh) |
-
2023
- 2023-12-29 CN CN202311864549.0A patent/CN117800282A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1154605A (ja) | 半導体基板のトレンチ分離方法 | |
| JPH0580148B2 (zh) | ||
| KR950004972B1 (ko) | 반도체 장치의 필드산화막 형성 방법 | |
| KR20000012018A (ko) | 가변가능한유공성을가진유공성실리콘절연 | |
| JP3414590B2 (ja) | 半導体装置の製造方法 | |
| US6964911B2 (en) | Method for forming a semiconductor device having isolation regions | |
| JPS60138434A (ja) | 半導体形静電容量式圧力センサの製造方法 | |
| JP3130511B2 (ja) | 半導体パワー集積回路の素子隔離構造及びその形成方法 | |
| JPH10270543A (ja) | 半導体素子の隔離方法 | |
| KR100555472B1 (ko) | 선택적 에피택셜 성장을 이용한 트렌치 소자 분리 방법 | |
| CN117800282A (zh) | 半导体器件及其制作方法 | |
| CN107464741A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| US6187649B1 (en) | Shallow trench isolation process | |
| JPH10270542A (ja) | 半導体メモリ素子の隔離方法 | |
| KR100470573B1 (ko) | 반도체 장치의 제조 방법 | |
| US20090039428A1 (en) | Fabricating method for silicon on insulator and structure thereof | |
| JPH03147327A (ja) | 半導体装置の製造方法 | |
| JPS58159348A (ja) | 半導体装置の分離方法 | |
| KR0172240B1 (ko) | 반도체 소자의 소자분리 방법 | |
| KR100365740B1 (ko) | 질소확산을이용한트렌치소자분리방법 | |
| JP2000286270A (ja) | バイポーラ・トランジスタの製造方法 | |
| KR100674904B1 (ko) | 선택적 에피택셜 성장을 이용한 반도체 장치의 소자 분리방법 | |
| JP4104997B2 (ja) | 半導体装置の製造方法 | |
| CN116759308A (zh) | 闸极氧化层的制备方法、闸极氧化层及沟槽式场效应管 | |
| KR100511896B1 (ko) | 에스오아이 기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |