JP4104997B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4104997B2 JP4104997B2 JP2003016917A JP2003016917A JP4104997B2 JP 4104997 B2 JP4104997 B2 JP 4104997B2 JP 2003016917 A JP2003016917 A JP 2003016917A JP 2003016917 A JP2003016917 A JP 2003016917A JP 4104997 B2 JP4104997 B2 JP 4104997B2
- Authority
- JP
- Japan
- Prior art keywords
- groove
- film
- insulating film
- semiconductor substrate
- corners
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Element Separation (AREA)
Description
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特にトレンチを利用した半導体装置の製造方法に関する。
【0002】
【従来の技術】
近年、半導体装置の高集積化を目的として、半導体基板にトレンチを形成することにより、素子密度を向上させる技術が実用化されてきた。例えばトレンチキャパシタ技術やトレンチ素子分離技術、UMOSFET技術などがその代表例である。
【0003】
このようなトレンチを利用した素子を形成する場合、半導体基板を選択的にエッチングすることにより溝が形成されるが、その後の酸化、拡散工程などで凹凸コーナー部分に応力集中が起こり、半導体基板に転位などの結晶欠陥が発生するという問題があった。これを回避する技術として、半導体基板の異方性エッチング後(通常Reactive Ion Etchingで行う)にトレンチ内部をウエットエッチングする工程、もしくは等方性ドライエッチングと酸化工程とを組み合わせる工程を用いて異方性エッチングで生じたダメージを除去するとともにコーナー部をある程度丸めることにより、その後の酸化、拡散工程などにおけるトレンチコーナー部への応力集中を低減させていた。
【0004】
【発明が解決しようとする課題】
しかしながら、この技術を用いた場合、エッチングと酸化を行うことにより、トレンチパターンが少なくとも片側で0.1μm〜0.2μmあるいはそれ以上広がるため、高集積化に対する限界がある。また、コーナー丸めを行うために工程数が増え、コストが大きくなるという問題もある。
【0005】
本発明は上記問題点に鑑み、簡単な方法でコストがかさむことのなく、かつトレンチコーナー部への応力集中を低減することが可能な半導体装置の製造方法を提供することを目的とする。
【0006】
【課題を解決するための手段】
上記問題点を解決するために、本発明の半導体装置の製造方法では、半導体基板に溝を形成する工程と、その後、前記半導体基板を800℃以上であり、酸化性ガスの成分が10ppb以下である水素雰囲気中で熱処理することで前記溝の開口部及び底部の角を丸める工程とを具備することを特徴とする。また、本発明の他の半導体装置の製造方法では、半導体基板上に第1の絶緑膜、第2の絶縁膜、第3の絶縁膜をそれぞれこの順に堆積する工程と、前記第3の絶縁膜を貫通する孔を設ける工程と、この孔をマスクとして、前記第1の絶縁膜、第2の絶縁膜を貫通し、一部前記半導体基板まで及ぶ構を設ける工程と、前記半導体基板を800℃で以上であり、酸化性ガスの成分が10ppb以下の水素雰囲気中で熱処理することで前記溝の開口部及び底部の角を丸める工程と、前記溝中に誘電体或は導電体を埋め込む工程とを具備することを特徴とする。また、本発明の他の半導体装置の製造方法では、半導体基板上に第1の絶縁膜、第2の絶縁膜、第3の絶緑膜をそれぞれこの順に堆積する工程と、前記第3の絶縁膜を貫通する孔を設ける工程と、この孔をマスクとして、前記第1の絶縁膜、第2の絶縁膜を貫通し、一部前記半導体基板まで及ぶ第1の溝を設ける工程と、前記第1の溝表面、及び前記第3の絶縁膜表面に第4の絶縁膜を堆積させる工程と、前記第1の溝の底面に、前記第4の絶縁膜を貫通するように第2の溝を形成する工程と、前記第4の絶縁膜を除去した後、前記半導体基板を800℃以上であり、酸化性ガスの成分が10ppb以下の水素雰囲気中で熱処理することで前記第1の溝の開口部及び底部の角、及び前記第2の溝の開口部及び底部の角を丸める工程と、少なくとも前記第1の溝及び前記第2の溝の中に絶縁体を埋め込む工程とを具備することを特徴とする。本発明は、半導体基板に形成された溝の角部が、上記雰囲気中で熱処理することにより丸まるという新規な物理現象を利用して行われるものである。この現象は温度が高いほど、圧力が低いほど、また不純物ガスが少ないほど顕著である。よって、これらの条件を最適化することにより任意の曲率半径を持つ丸め形状を得ることが可能である。
【0007】
【発明の実施の形態】
以下に、本発明の第1の実施例である半導体装置の製造方法を図1ないし図5を用いて説明する。まず、図1に示すように半導体基板4上を1000℃程度の雰囲気で約15分間熱酸化することで、熱酸化膜3を30nm形成する。次にシラン(SiH4 )雰囲気中で約650℃、約3分間処理することで、この熱酸化膜3上に膜厚100nmのアンドープPoly Si膜2を堆積させる。この後、650〜750℃の減圧雰囲気(40Pa程度)下でTEOS(Tetraethoxysilane )を40分間熱分解することでCVDSiO2 膜1を膜厚800nmで形成する。
【0008】
次に図2に示すように、フォトリソグラフィ工程により、ポジレジストよりなるレジストパターン5をg線ステッパにより形成する。この後このレジストパターン5をマスクとしてCVDSiO2 膜6を、SF6 、CHF3 、Heの混合ガスをエッチングガスとし(流量をそれぞれ7sccm、40sccm、60sccmとする)、パワー600W、チャンバ内圧力186Paの条件で5分程度エッチングする。
【0009】
この後、図3に示すように、アッシャーによりレジストパターン5を灰化し、除去する。レジストパターン5除去後、前の工程でエッチングによりパターン化されたCVDSiO2 膜10をマスクとして、Poly Si膜11、熱酸化膜12及び半導体基板13をRIE(Reactive Ion Etching)などにより異方性エッチングし、溝を形成する。このときのエッチング条件は、エッチングガスとしてSF6 、SiCl4 、N2 、Arの混合ガスを用いる。ガス流量はそれぞれ5sccm、16sccm、5sccm、20sccmである。また、RFパワーは800W、チャンバ内圧力は2Paである。
【0010】
溝形成後、図4に示すように室温に保持したNH4 F−HF溶液などのウエットエッチング液中に半導体基板17を15秒程度浸積させることでCVD SiO2膜14および熱酸化膜16を20nm程度後退させる。その後、半導体基板1を拡散炉中に移動し、炉内をH2 雰囲気とした状態で950℃、10Torr、60sec程度の熱処理を行う。これにより、溝の上部および下部コーナ部が丸まる。このときの角部丸めの条件はガス雰囲気について、O2 やH2 Oなどの酸化性ガスの分圧が小さいほど、具体的にはこれらの酸化性ガス成分が10ppb以下にするのが望ましい。また、熱処理温度が高いほど、熱処理時間が長いほど、及び熱処理雰囲気の圧力が低いほど、角部の丸まり効果が大きくなることがわかっている。この角部の丸めを行わなかった場合、その後の熱処理工程で溝全面に酸化膜を形成する場合、この角部に対応するシリコンに応力が集中し、転位などの結晶欠陥がシリコン中に発生し、ジャンクションリークなどの不良が発生する。
【0011】
角部丸めを行った後、図5に示すように、700℃のO3 雰囲気中でTEOS(tetraethoxysilane )を熱分解することで、溝にSiO2 膜18を形成し、溝を埋め込む。この状態ではアンドープPoly Si膜19上にSiO2 膜18が残存しているために、CMP技術を用いてアンドープPoly Si膜19が露出するまでSiO2 膜18をポリッシングする。
【0012】
以上、本発明の第1の実施例では、上記実施例中に示した熱処理条件に基づいて基板を熱処理するだけで基板に形成されたトレンチの角部を丸めることが可能である。それ以外にも(1) パターン変換差がほとんどない状態で角部を丸めることが可能である。(2) 条件の最適化により任意の曲率半径で角部丸めを行える。(3) 角部丸めを行った後も角部周辺の半導体基板を良好な結晶状態に維持できる。(4) 角部丸めにより角部の応力集中を低減し、転位等の結晶欠陥発生を抑制できる。などの効果が期待できる。
【0013】
次に本発明の第2の実施例について図6ないし図13を用いて説明する。まず図6に示すように半導体基板101表面を熱酸化することで半導体基板101表面にSiO2膜102を15nmの厚さに形成する。続いてこの第1の絶縁膜102上にポリシリコン膜103を400nm、SiO2膜104を300nmそれぞれ堆積する。
【0014】
SiO2膜104形成後、図7に示すようにSiO2膜104上の素子形成領域に対応する部分にレジストが残るようにリソグラフィ工程によりパターン形成を行う。そして露出したSiO2膜104をエッチングし、ポリシリコン膜103が露出するようにする。この後、レジストを除去しエッチングされたSiO2膜104をマスクとしてポリシリコン膜103、SiO2膜102、及び半導体基板101をエッチングし、第1の溝105を形成する。
【0015】
第1の溝105形成後、図8に示すように、第1の溝105表面及びSiO2膜104表面にTEOS膜106を400nmの厚さに形成する。
【0016】
この後、図9に示すように素子領域以外の部分に対応するTEOS膜106の一部及びその一部に対応する半導体基板101をエッチングし、第2の溝107を形成する。
【0017】
第2の溝107形成後、NH4 F溶液に120秒程度半導体基板101を浸すことでTEOS膜106を除去し、半導体基板101表面及びSiO2膜102、ポリシリコン膜103、SiO2膜104の表面を露出させ、かつSiO2膜102、SiO2膜104を約20nm後退させる。その後、半導体基板101を拡散炉中に移動し、炉内をH2 雰囲気とした状態で950℃、10Torrの熱処理を行う。これにより、第2の溝107の角部107a、107bが丸まる。このときの角部丸めの条件は第1の実施例と同様、ガス雰囲気について、O2 やH2 Oなどの酸化性ガスの分圧が小さいほど、具体的にはこれらの酸化性ガス成分が10ppb以下にするのが望ましい。角部107a、107bを丸めた後、第2の溝107表面を含む半導体基板101表面を熱酸化し、第2の溝107表面を含む半導体基板101表面に熱酸化膜108を形成する。
【0018】
熱酸化膜108形成後、図11に示すようにTEOSのO3 雰囲気での熱分解によりカバレージ効果の著しいSiO2 膜109を、第2の溝107を埋め込むように形成する。
【0019】
SiO2 膜109形成後、SiO2 膜109表面にPolySi膜110を形成し、図12に示すように、SiO2 膜109上の第1の溝105に対応する部分にPolySi膜110が残るようにリソグラフィ工程、プラズマエッチングを施す。
【0020】
最後に、図13に示すように、SiO2膜102、SiO2 膜109のうち第1の溝105内のSiO2 膜109、及び第2の溝107内のSiO2 膜109のみを残すようにSiO2膜104、ポリシリコン膜103、SiO2 膜109、 Poly Si膜110をCMP(chemical mechanical polishing )により除去する。このときポリシリコン膜103及び ポリシリコン膜110がCMPのストッパとなる。
【0021】
以上、第2の実施例によればBiCMOSにおけるBipolar−CMOS間の素子分離において第1の実施例と同様、上記実施例中に示した熱処理条件に基づいて基板を熱処理するだけで基板に形成されたトレンチの角部を丸めることが可能である。それ以外にも(1) パターン変換差がほとんどない状態で角部を丸めることが可能である。(2) 条件の最適化により任意の曲率半径で角部丸めを行える。(3) 角部丸めを行った後も角部周辺の半導体基板を良好な結晶状態に維持できる。(4) 角部丸めにより角部の応力集中を低減し、転位等の結晶欠陥発生を抑制できる。などの効果が期待できる。
【0022】
【発明の効果】
本発明によれば、非常に簡略化された方法でトレンチ角部の丸めを行うことが可能である。
【図面の簡単な説明】
【図1】本発明の第1の実施例の製造工程図
【図2】本発明の第1の実施例の製造工程図
【図3】本発明の第1の実施例の製造工程図
【図4】本発明の第1の実施例の製造工程図
【図5】本発明の第1の実施例の製造工程図
【図6】本発明の第2の実施例の製造工程図
【図7】本発明の第2の実施例の製造工程図
【図8】本発明の第2の実施例の製造工程図
【図9】本発明の第2の実施例の製造工程図
【図10】本発明の第2の実施例の製造工程図
【図11】本発明の第2の実施例の製造工程図
【図12】本発明の第2の実施例の製造工程図
【図13】本発明の第2の実施例の製造工程図
【符号の説明】
1、6、10、14 CVDSiO2膜
2、7、11、15、19 アンドープPoly Si膜
3、8、12、16、20 熱酸化膜
4、9、13、17、21 半導体基板
5 レジストパターン
18 SiO2膜
101 半導体基板
102 SiO2膜
103 ポリシリコン膜
104 SiO2膜
105 第1の溝
106 TEOS膜
107 第2の溝
107a、b 角部
108 熱酸化膜
109 SiO2膜
110 ポリシリコン膜
Claims (3)
- 半導体基板に溝を形成する工程と、
その後、前記半導体基板を800℃以上であり、酸化性ガスの成分が10ppb以下である水素雰囲気中で熱処理することで前記溝の開口部及び底部の角を丸める工程とを具備することを特徴とする半導体装置の製造方法。 - 半導体基板上に第1の絶緑膜、第2の絶縁膜、第3の絶縁膜をそれぞれこの順に堆積する工程と、
前記第3の絶縁膜を貫通する孔を設ける工程と、
この孔をマスクとして、前記第1の絶縁膜、第2の絶縁膜を貫通し、一部前記半導体基板まで及ぶ構を設ける工程と、
前記半導体基板を800℃で以上であり、酸化性ガスの成分が10ppb以下の水素雰囲気中で熱処理することで前記溝の開口部及び底部の角を丸める工程と、前記溝中に誘電体或は導電体を埋め込む工程とを具備することを特徴とする半導体装置の製造方法。 - 半導体基板上に第1の絶縁膜、第2の絶縁膜、第3の絶緑膜をそれぞれこの順に堆積する工程と、
前記第3の絶縁膜を貫通する孔を設ける工程と、
この孔をマスクとして、前記第1の絶縁膜、第2の絶縁膜を貫通し、一部前記半導体基板まで及ぶ第1の溝を設ける工程と、
前記第1の溝表面、及び前記第3の絶縁膜表面に第4の絶縁膜を堆積させる工程と、
前記第1の溝の底面に、前記第4の絶縁膜を貫通するように第2の溝を形成する工程と、
前記第4の絶縁膜を除去した後、前記半導体基板を800℃以上であり、酸化性ガスの成分が10ppb以下の水素雰囲気中で熱処理することで前記第1の溝の開口部及び底部の角、及び前記第2の溝の開口部及び底部の角を丸める工程と、少なくとも前記第1の溝及び前記第2の溝の中に絶縁体を埋め込む工程とを具備することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003016917A JP4104997B2 (ja) | 2003-01-27 | 2003-01-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003016917A JP4104997B2 (ja) | 2003-01-27 | 2003-01-27 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15939796A Division JP3414590B2 (ja) | 1996-06-20 | 1996-06-20 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003234400A JP2003234400A (ja) | 2003-08-22 |
JP4104997B2 true JP4104997B2 (ja) | 2008-06-18 |
Family
ID=27785738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003016917A Expired - Fee Related JP4104997B2 (ja) | 2003-01-27 | 2003-01-27 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4104997B2 (ja) |
-
2003
- 2003-01-27 JP JP2003016917A patent/JP4104997B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003234400A (ja) | 2003-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100394517B1 (ko) | 집적회로에트렌치격리구조를형성하는방법 | |
KR100621888B1 (ko) | 소자 분리막 형성 방법 및 이를 이용 핀형 전계 효과트랜지스터의 제조방법 | |
KR100366639B1 (ko) | 다공성 산화막 플러그에 의한 저저항 컨택 형성방법 및이를 이용한 반도체 장치의 형성방법 | |
KR100809841B1 (ko) | 반도체 장치와 그 제조 방법 | |
US7442620B2 (en) | Methods for forming a trench isolation structure with rounded corners in a silicon substrate | |
JPH11289006A (ja) | 集積回路にトレンチアイソレ―ションを形成する方法 | |
JP3414590B2 (ja) | 半導体装置の製造方法 | |
JPH02304947A (ja) | 半導体デバイスの製造方法 | |
WO2009052285A1 (en) | Improved shallow trench isolation for integrated circuit | |
US6777336B2 (en) | Method of forming a shallow trench isolation structure | |
US20080305609A1 (en) | Method for forming a seamless shallow trench isolation | |
JP2004014696A (ja) | 半導体装置の製造方法 | |
JP3132439B2 (ja) | 半導体装置の製造方法 | |
JP4104997B2 (ja) | 半導体装置の製造方法 | |
KR20020018168A (ko) | 반도체장치의 제조방법 | |
JP2953447B2 (ja) | 溝分離型半導体装置の製造方法 | |
CN104851802B (zh) | 一种半导体器件及其制作方法 | |
CN104051245B (zh) | 一种半导体器件的制备方法 | |
US6303467B1 (en) | Method for manufacturing trench isolation | |
KR20130042304A (ko) | 반도체 소자의 제조 방법 | |
JP2005142549A (ja) | 半導体装置の製造方法 | |
JPH0334541A (ja) | 半導体装置の製造方法 | |
JP2005079215A (ja) | 半導体装置の製造方法 | |
KR100588647B1 (ko) | 반도체 소자의 제조 방법 | |
JP5278132B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050415 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070529 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080325 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080326 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |