CN117594436A - 剥离金属的方法 - Google Patents
剥离金属的方法 Download PDFInfo
- Publication number
- CN117594436A CN117594436A CN202410069712.2A CN202410069712A CN117594436A CN 117594436 A CN117594436 A CN 117594436A CN 202410069712 A CN202410069712 A CN 202410069712A CN 117594436 A CN117594436 A CN 117594436A
- Authority
- CN
- China
- Prior art keywords
- layer
- photoresist layer
- patterned
- metal
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002184 metal Substances 0.000 title claims abstract description 89
- 238000000034 method Methods 0.000 title claims abstract description 50
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 157
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 239000004065 semiconductor Substances 0.000 claims abstract description 53
- 239000007788 liquid Substances 0.000 claims abstract description 14
- 150000004767 nitrides Chemical class 0.000 claims abstract description 7
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 5
- 238000005240 physical vapour deposition Methods 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
Abstract
本发明提供了一种剥离金属的方法,包括:在半导体基底上形成一层衬垫层,衬垫层覆盖部分半导体基底的表面,衬垫层包括氧化层或氮化层;在露出的半导体基底的表面形成第一光刻胶层并进行曝光处理;在衬垫层和第一光刻胶层的表面形成第二光刻胶层;图案化第二光刻胶层,图案化的第二光刻胶层的纵截面呈上窄下宽的梯形形状,图案化的第二光刻胶层的下表面的面积大于衬垫层的上表面的面积,图案化的第二光刻胶层与衬垫层呈上宽下窄的T字形形状;在半导体基底的表面和图案化的第二光刻胶层的表面形成金属层,金属层和衬垫层之间形成空腔;使用有机液体去除图案化的第二光刻胶层,同时使得位于图案化的第二光刻胶层表面的金属层被剥离。
Description
技术领域
本发明涉及半导体技术领域,尤其是涉及一种剥离金属的方法。
背景技术
剥离工艺是在衬底上先进行光刻制作图形,然后进行金属的生长,最后在剥离液的作用下,生长在光刻胶表面的金属随着光刻胶的溶解被去除实现图形化,这种方法可以实现任意金属的图形化。
现有技术剥离金属的方法的方法如下,请参照图1,提供衬底110,在衬底110上形成外延层120,在外延层120沉积形成一层光刻胶层,使用光罩对光刻胶层进行曝光。由于是正光刻胶,所以曝光后剩余的光刻胶层130的纵截面呈上窄下宽的形状。接着,在剩余的光刻胶层130和外延层120的表面形成金属层140,金属层140包围剩余的光刻胶层130。接着,使用lift off工艺去除剩余的光刻胶层130,使得剩余的光刻胶层130上的金属层140同时被剥落。从而图形化金属层140,形成所需的形状。
然而,由于正光刻胶显影过后呈现出上窄下宽的形态,在PVD溅射成膜的过程中,金属层140会在光刻掩膜的斜面进行堆积,整个剩余的光刻胶层130都会被金属层140包裹覆盖,导致后续使用有机溶液对剩余的光刻胶层130进行去除的时候出现溶液和剩余的光刻胶层130接触不良或接触不到的情况,影响去除效率和效果,现有技术中,去除剩余的光刻胶层130的液体难以进入光刻胶层130和外延层120形成的角落处,除去剩余的光刻胶层130后,在剩余的光刻胶层130所处的位置,剩余的金属层140的边缘会出现毛刺150。毛刺150可能会影响器件的性能,例如出现短路等情况。
发明内容
本发明的目的在于提供一种剥离金属的方法,可以使得剥离后的金属层不会出现毛刺,从而不会影响器件的性能。
为了达到上述目的,本发明提供了一种剥离金属的方法,包括:
提供半导体基底;
在所述半导体基底上形成一层衬垫层,所述衬垫层覆盖部分所述半导体基底的表面,所述衬垫层包括氧化层或氮化层;
在露出的所述半导体基底的表面形成第一光刻胶层并对所述第一光刻胶层进行曝光处理,所述第一光刻胶层的厚度小于所述衬垫层的厚度;
在所述衬垫层的表面和进行曝光处理后的所述第一光刻胶层的表面形成第二光刻胶层;
图案化所述第二光刻胶层,图案化的所述第二光刻胶层覆盖所述衬垫层,图案化的所述第二光刻胶层的纵截面呈上窄下宽的梯形形状,图案化的所述第二光刻胶层的下表面的面积大于所述衬垫层的上表面的面积,图案化的所述第二光刻胶层与所述衬垫层呈上宽下窄的T字形形状;
在所述半导体基底的表面和图案化的所述第二光刻胶层的表面形成金属层,所述金属层和所述衬垫层之间形成空腔;以及
使用有机液体去除图案化的所述第二光刻胶层,同时使得位于图案化的所述第二光刻胶层表面的金属层被剥离。
可选的,在所述的剥离金属的方法中,所述半导体基底包括衬底以及位于所述衬底的表面的外延层。
可选的,在所述的剥离金属的方法中,所述衬底包括晶圆。
可选的,在所述的剥离金属的方法中,在所述半导体基底上形成一层衬垫层,所述衬垫层覆盖部分所述半导体基底的表面的方法包括:
在所述半导体基底的表面形成一层氧化硅材料层;
在所述氧化硅材料层的表面形成第三光刻胶层;
使用第一光罩曝光所述第三光刻胶层,以形成图案化的第三光刻胶层;
使用所述图案化的第三光刻胶层为掩膜刻蚀去除部分所述氧化硅材料层,以形成衬垫层。
可选的,在所述的剥离金属的方法中,在所述半导体基底上形成一层衬垫层,所述衬垫层覆盖部分所述半导体基底的表面的方法包括:
在所述半导体基底的表面形成一层氮化硅材料层;
在所述氮化硅材料层的表面形成第三光刻胶层;
使用第一光罩曝光所述第三光刻胶层,以形成图案化的第三光刻胶层;
使用所述图案化的第三光刻胶层为掩膜刻蚀去除部分所述氮化硅材料层,以形成衬垫层。
可选的,在所述的剥离金属的方法中,使用lift off工艺去除图案化的所述第二光刻胶层。
可选的,在所述的剥离金属的方法中,通过PVD物理溅射的方法沉积金属层。
可选的,在所述的剥离金属的方法中,所述衬垫层的厚度为至少1μm。
可选的,在所述的剥离金属的方法中,空腔的高度大于所述金属层的厚度。
可选的,在所述的剥离金属的方法中,去除图案化的所述第二光刻胶层,同时使得位于图案化的所述第二光刻胶层表面的金属层被剥离之后,还包括:去除所述衬垫层。
在本发明提供的剥离金属的方法中,包括:提供半导体基底;在半导体基底上形成一层衬垫层,衬垫层覆盖部分半导体基底的表面,衬垫层包括氧化层或氮化层;在露出的半导体基底的表面形成第一光刻胶层并对第一光刻胶层进行曝光处理,第一光刻胶层的厚度小于衬垫层的厚度;在衬垫层的表面和进行曝光处理后的第一光刻胶层的表面形成第二光刻胶层;图案化第二光刻胶层,图案化的第二光刻胶层覆盖衬垫层,图案化的第二光刻胶层的纵截面呈上窄下宽的梯形形状,图案化的第二光刻胶层的下表面的面积大于衬垫层的上表面的面积,图案化的第二光刻胶层与衬垫层呈上宽下窄的T字形形状;在半导体基底的表面和图案化的第二光刻胶层的表面形成金属层,金属层和衬垫层之间形成空腔;以及使用有机液体去除图案化的第二光刻胶层,同时使得位于图案化的第二光刻胶层表面的金属层被剥离。图案化的第三光刻胶层与图案化的衬垫层形成上宽下窄的形状,在表面形成金属层后,金属层与图案化的衬垫层之间形成空腔。在去除图案化的第三光刻胶层时,有机液体可以进入光刻胶层和半导体基底形成的角落。从而更好的剥离金属层,使得剩余的金属层不会出现毛刺,提高了器件的性能。
附图说明
图1是现有技术的形成金属层后的器件结构示意图;
图2是现有技术的剥离金属层后的器件结构示意图;
图3是本发明实施例的剥离金属的方法的流程图;
图4是本发明实施例的形成衬垫层材料层后的器件结构示意图;
图5是本发明实施例的形成第三光刻胶层后的器件结构示意图;
图6是本发明实施例的刻蚀形成衬垫层后的器件结构示意图;
图7是本发明实施例的形成第二光刻胶层后的器件结构示意图;
图8是本发明实施例的形成金属层后的器件结构示意图;
图9是本发明实施例的形成衬垫层后的器件结构示意图;
图10是本发明实施例的剥离金属层后的器件结构示意图;
图中:110-衬底、120-外延层、130-光刻胶层、140-金属层、150-毛刺、210-衬底、220-外延层、230-衬垫层、240-第三光刻胶层、250-第一光刻胶层、260-第二光刻胶层、270-金属层。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
在下文中,术语“第一”“第二”等用于在类似要素之间进行区分,且未必是用于描述特定次序或时间顺序。要理解,在适当情况下,如此使用的这些术语可替换。类似的,如果本文所述的方法包括一系列步骤,且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序,且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
并且,应该理解,当层(或膜)、区域、图案或结构被称作在衬底、层(或膜)、区域和/或图案“上”时,它可以直接位于另一个层或衬底上,和/或还可以存在插入层。另外,应该理解,当层被称作在另一个层“下”时,它可以直接位于另一个层下,和/或还可以存在一个或多个插入层。另外,可以基于附图进行关于在各层“上”和“下”的指代。
请参照图3,本发明提供了一种剥离金属的方法,包括:
S11:提供半导体基底;
S12:在半导体基底上形成一层衬垫层,衬垫层覆盖部分半导体基底的表面,衬垫层包括氧化层或氮化层;
S13:在露出的半导体基底的表面形成第一光刻胶层并对第一光刻胶层进行曝光处理,第一光刻胶层的厚度小于衬垫层的厚度;
S14:在衬垫层的表面和进行曝光处理后的第一光刻胶层的表面形成第二光刻胶层;
S15:图案化第二光刻胶层,图案化的第二光刻胶层覆盖衬垫层,图案化的第二光刻胶层的纵截面呈上窄下宽的梯形形状,图案化的第二光刻胶层的下表面的面积大于衬垫层的上表面的面积,图案化的第二光刻胶层与衬垫层呈上宽下窄的T字形形状;
S16:在半导体基底的表面和图案化的第二光刻胶层的表面形成金属层,金属层和衬垫层之间形成空腔;以及
S17:使用有机液体去除图案化的第二光刻胶层,同时使得位于图案化的第二光刻胶层表面的金属层被剥离。
首选,请参照图4,提供一衬底210,衬底210可以是一晶圆,在衬底210上形成外延层220。衬底210和外延层220作为半导体基底。
接着,请参照图4至图6,在外延层220的表面也就是半导体基底的表面形成衬垫层230,衬垫层230覆盖部分半导体基底的表面,当衬垫层230是氧化层时,形成衬垫层230的方法包括:在半导体基底的表面生长形成一层均匀的氧化硅材料层;进行光刻胶涂胶,并且通过匀胶和烘焙后在氧化硅材料层的表面形成均匀的第三光刻胶层240;使用第一光罩曝光第三光刻胶层240,以形成图案化的第三光刻胶层240;使用图案化的第三光刻胶层240为掩膜刻蚀去除部分氧化硅材料层,以形成衬垫层。
当衬垫层230是氮化层时,可继续参照图4至图6,形成衬垫层230的方法包括:在半导体基底的表面形成一层氮化硅材料层;在氮化硅材料层的表面形成第三光刻胶层240;使用第一光罩曝光第三光刻胶层240,以形成图案化的第三光刻胶层240;使用图案化的第三光刻胶层240为掩膜刻蚀去除部分氮化硅材料层,以形成衬垫层230。
接着,请参照图7和图8,在露出的半导体基底的表面形成第一光刻胶层250。并对第一光刻胶层250进行匀胶和烘焙处理,接着对第一光刻胶层250曝光处理。第一光刻胶层250的厚度小于衬垫层230的厚度,衬垫层230的厚度至少1μm。接着,在衬垫层230的表面和进行曝光处理后的第一光刻胶层250的表面形成第二光刻胶层260。使用光罩对第二光刻胶层进行曝光处理,以图案化第二光刻胶层260,图案化的第二光刻胶层260覆盖衬垫层230,图案化的第二光刻胶层260的纵截面呈上窄下宽的梯形形状。在水平面上衬垫层230的上表面与图案化的第二光刻胶层260的下表面的边缘具有一定的距离,即衬垫层230的上表面的面积小于图案化的第二光刻胶层260的下表面的面积,且图案化的第二光刻胶层260的下表面包围衬垫层230的上表面。因此,图案化的第二光刻胶层260与衬垫层230整体形成了纵截面为上宽下窄的T形形状。
接着,请参照图9,在外延层220的表面和图案化的第二光刻胶层260的表面形成金属层270,本发明实施例通过PVD物理溅射的方法沉积金属层270,溅射方向垂直于外延层220的表面。金属层270和衬垫层230之间形成空腔,金属层270在衬垫层230的边角处断开。空腔的高度大于金属层270的厚度。衬垫层230的厚度至少为金属层270的厚度的1.5倍。
接着,请参照图10,使用有机液体去除图案化的第二光刻胶层260,使用lift off工艺去除图案化的第二光刻胶层260。同时使得位于图案化的第二光刻胶层260表面的金属层270被剥离。由于金属层270和衬垫层230之间形成有空腔,并且空腔的高度大于所述金属层270的厚度。所以在使用有机液体去除图案化的第二光刻胶层260时,有机液体可以进入空腔中,进而有机液体可以进入光刻胶层和半导体基底形成的角落。从而更好的剥离金属层270,使得剩余的金属层270不会出现毛刺。如果在后续工艺中不需要衬垫层230,则可以去除衬垫层230。
综上,在本发明实施例提供的剥离金属的方法中,包括:提供半导体基底;在半导体基底上形成一层衬垫层,衬垫层覆盖部分半导体基底的表面,衬垫层包括氧化层或氮化层;在露出的半导体基底的表面形成第一光刻胶层并对第一光刻胶层进行曝光处理,第一光刻胶层的厚度小于衬垫层的厚度;在衬垫层的表面和进行曝光处理后的第一光刻胶层的表面形成第二光刻胶层;图案化第二光刻胶层,图案化的第二光刻胶层覆盖衬垫层,图案化的第二光刻胶层的纵截面呈上窄下宽的梯形形状,图案化的第二光刻胶层的下表面的面积大于衬垫层的上表面的面积,图案化的第二光刻胶层与衬垫层呈上宽下窄的T字形形状;在半导体基底的表面和图案化的第二光刻胶层的表面形成金属层,金属层和衬垫层之间形成空腔;以及使用有机液体去除图案化的第二光刻胶层,同时使得位于图案化的第二光刻胶层表面的金属层被剥离。图案化的第三光刻胶层与图案化的衬垫层形成上宽下窄的形状,在表面形成金属层后,金属层与图案化的衬垫层之间形成空腔。在去除图案化的第三光刻胶层时,有机液体可以进入光刻胶层和半导体基底形成的角落。从而更好的剥离金属层,使得剩余的金属层不会出现毛刺,提高了器件的性能。
上述仅为本发明的优选实施例而已,并不对本发明起到任何限制作用。任何所属技术领域的技术人员,在不脱离本发明的技术方案的范围内,对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本发明的技术方案的内容,仍属于本发明的保护范围之内。
Claims (10)
1.一种剥离金属的方法,其特征在于,包括:
提供半导体基底;
在所述半导体基底上形成一层衬垫层,所述衬垫层覆盖部分所述半导体基底的表面,所述衬垫层包括氧化层或氮化层;
在露出的所述半导体基底的表面形成第一光刻胶层并对所述第一光刻胶层进行曝光处理,所述第一光刻胶层的厚度小于所述衬垫层的厚度;
在所述衬垫层的表面和进行曝光处理后的所述第一光刻胶层的表面形成第二光刻胶层;
图案化所述第二光刻胶层,图案化的所述第二光刻胶层覆盖所述衬垫层,图案化的所述第二光刻胶层的纵截面呈上窄下宽的梯形形状,图案化的所述第二光刻胶层的下表面的面积大于所述衬垫层的上表面的面积,图案化的所述第二光刻胶层与所述衬垫层呈上宽下窄的T字形形状;
在所述半导体基底的表面和图案化的所述第二光刻胶层的表面形成金属层,所述金属层和所述衬垫层之间形成空腔;以及
使用有机液体去除图案化的所述第二光刻胶层,同时使得位于图案化的所述第二光刻胶层表面的金属层被剥离。
2.如权利要求1所述的剥离金属的方法,其特征在于,所述半导体基底包括衬底以及位于所述衬底的表面的外延层。
3.如权利要求2所述的剥离金属的方法,其特征在于,所述衬底包括晶圆。
4.如权利要求1所述的剥离金属的方法,其特征在于,在所述半导体基底上形成一层衬垫层,所述衬垫层覆盖部分所述半导体基底的表面的方法包括:
在所述半导体基底的表面形成一层氧化硅材料层;
在所述氧化硅材料层的表面形成第三光刻胶层;
使用第一光罩曝光所述第三光刻胶层,以形成图案化的第三光刻胶层;
使用所述图案化的第三光刻胶层为掩膜刻蚀去除部分所述氧化硅材料层,以形成衬垫层。
5.如权利要求1所述的剥离金属的方法,其特征在于,在所述半导体基底上形成一层衬垫层,所述衬垫层覆盖部分所述半导体基底的表面的方法包括:
在所述半导体基底的表面形成一层氮化硅材料层;
在所述氮化硅材料层的表面形成第三光刻胶层;
使用第一光罩曝光所述第三光刻胶层,以形成图案化的第三光刻胶层;
使用所述图案化的第三光刻胶层为掩膜刻蚀去除部分所述氮化硅材料层,以形成衬垫层。
6.如权利要求1所述的剥离金属的方法,其特征在于,使用lift off工艺去除图案化的所述第二光刻胶层。
7.如权利要求1所述的剥离金属的方法,其特征在于,通过PVD物理溅射的方法沉积金属层。
8.如权利要求1所述的剥离金属的方法,其特征在于,所述衬垫层的厚度为至少1μm。
9.如权利要求1所述的剥离金属的方法,其特征在于,所述空腔的高度大于所述金属层的厚度。
10.如权利要求1所述的剥离金属的方法,其特征在于,去除图案化的所述第二光刻胶层,同时使得位于图案化的所述第二光刻胶层表面的金属层被剥离之后,还包括:去除所述衬垫层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410069712.2A CN117594436B (zh) | 2024-01-18 | 2024-01-18 | 剥离金属的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410069712.2A CN117594436B (zh) | 2024-01-18 | 2024-01-18 | 剥离金属的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117594436A true CN117594436A (zh) | 2024-02-23 |
CN117594436B CN117594436B (zh) | 2024-03-29 |
Family
ID=89916916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410069712.2A Active CN117594436B (zh) | 2024-01-18 | 2024-01-18 | 剥离金属的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117594436B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08264533A (ja) * | 1995-03-24 | 1996-10-11 | Matsushita Electric Works Ltd | パターン形成方法 |
KR20090040530A (ko) * | 2007-10-22 | 2009-04-27 | 주식회사 동부하이텍 | 반도체 소자의 금속패턴 형성방법 |
CN111137845A (zh) * | 2019-12-16 | 2020-05-12 | 中芯集成电路制造(绍兴)有限公司 | 形成图案化金属层的方法 |
CN112271133A (zh) * | 2020-09-25 | 2021-01-26 | 华东光电集成器件研究所 | 一种基于三层胶的金属剥离方法 |
CN112786754A (zh) * | 2020-12-31 | 2021-05-11 | 深圳第三代半导体研究院 | 一种金属图案的制造方法以及半导体器件 |
CN113075868A (zh) * | 2020-01-06 | 2021-07-06 | 芯恩(青岛)集成电路有限公司 | 一种光刻胶图形化方法及双层光刻胶剥离方法 |
CN113495430A (zh) * | 2020-04-07 | 2021-10-12 | 芯恩(青岛)集成电路有限公司 | 一种光刻胶图案化方法及光刻胶剥离方法 |
CN115951566A (zh) * | 2023-02-24 | 2023-04-11 | 浙江大学杭州国际科创中心 | 倒凸型结构光刻胶条的制作方法及金属图形的制作方法 |
-
2024
- 2024-01-18 CN CN202410069712.2A patent/CN117594436B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08264533A (ja) * | 1995-03-24 | 1996-10-11 | Matsushita Electric Works Ltd | パターン形成方法 |
KR20090040530A (ko) * | 2007-10-22 | 2009-04-27 | 주식회사 동부하이텍 | 반도체 소자의 금속패턴 형성방법 |
CN111137845A (zh) * | 2019-12-16 | 2020-05-12 | 中芯集成电路制造(绍兴)有限公司 | 形成图案化金属层的方法 |
CN113075868A (zh) * | 2020-01-06 | 2021-07-06 | 芯恩(青岛)集成电路有限公司 | 一种光刻胶图形化方法及双层光刻胶剥离方法 |
CN113495430A (zh) * | 2020-04-07 | 2021-10-12 | 芯恩(青岛)集成电路有限公司 | 一种光刻胶图案化方法及光刻胶剥离方法 |
CN112271133A (zh) * | 2020-09-25 | 2021-01-26 | 华东光电集成器件研究所 | 一种基于三层胶的金属剥离方法 |
CN112786754A (zh) * | 2020-12-31 | 2021-05-11 | 深圳第三代半导体研究院 | 一种金属图案的制造方法以及半导体器件 |
CN115951566A (zh) * | 2023-02-24 | 2023-04-11 | 浙江大学杭州国际科创中心 | 倒凸型结构光刻胶条的制作方法及金属图形的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN117594436B (zh) | 2024-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2952217B2 (ja) | ヘテロ接合バイポーラトランジスタにおいてエミッタメサに対するベースオーミック金属の間隔を制御する方法 | |
CN106298500B (zh) | 降低微负载效应的蚀刻方法 | |
JPH08186068A (ja) | 半導体装置の製造方法 | |
CN117594436B (zh) | 剥离金属的方法 | |
US6451511B1 (en) | Method for forming-photoresist mask | |
CN110161809B (zh) | 一种改进光刻胶粘结性的结构及其方法 | |
JPS633453B2 (zh) | ||
KR100840498B1 (ko) | 반도체소자의 패턴 붕괴 방지 방법 | |
KR100228765B1 (ko) | 셀 어퍼처 마스크 제조방법 | |
JP4534763B2 (ja) | 半導体素子の製造方法 | |
JP3165712B2 (ja) | 半導体装置の製造方法 | |
KR100584498B1 (ko) | 포토레지스트 패턴 제거 방법 | |
KR20030000475A (ko) | 패턴 형성 방법 | |
JPS5950053B2 (ja) | 写真蝕刻方法 | |
JPH05283358A (ja) | 半導体装置のコンタクトホール形成方法 | |
KR20000038221A (ko) | 듀얼 게이트산화막 제조방법 | |
JPS6213047A (ja) | 半導体装置の製造方法 | |
JPH0831710A (ja) | 半導体装置の製造方法 | |
JP2570709B2 (ja) | エツチング方法 | |
KR100524686B1 (ko) | 반도체 장치의 막들림 방지 방법 | |
KR0126649B1 (ko) | 반도체 제조용 마스크의 크롬패턴 형성방법 | |
JP2006186275A5 (zh) | ||
JP2001168096A (ja) | 配線パターン形成方法 | |
JPS63175480A (ja) | リセス型mesfetの製造方法 | |
JPH03239331A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |