CN117590205B - 芯片测试器、其制造方法及芯片测试装置 - Google Patents
芯片测试器、其制造方法及芯片测试装置 Download PDFInfo
- Publication number
- CN117590205B CN117590205B CN202410076621.1A CN202410076621A CN117590205B CN 117590205 B CN117590205 B CN 117590205B CN 202410076621 A CN202410076621 A CN 202410076621A CN 117590205 B CN117590205 B CN 117590205B
- Authority
- CN
- China
- Prior art keywords
- test
- insulating
- chip
- insulating substrate
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 268
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 238000005452 bending Methods 0.000 claims abstract description 56
- 238000002788 crimping Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims description 38
- 238000005520 cutting process Methods 0.000 claims description 17
- 238000003825 pressing Methods 0.000 claims description 9
- 239000002390 adhesive tape Substances 0.000 claims description 8
- 238000009434 installation Methods 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims 2
- 230000002035 prolonged effect Effects 0.000 abstract description 10
- 230000000694 effects Effects 0.000 description 4
- 210000001503 joint Anatomy 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0416—Connectors, terminals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06733—Geometry aspects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Abstract
本申请公开了一种芯片测试器、其制造方法及芯片测试装置，涉及芯片测试技术领域。本申请的芯片测试器，包括绝缘基板、第一测试片、第一绝缘块和第二测试片，第一测试片包括多根第一测试针，第二测试片包括多根第二测试针，多根第二测试针的一端部与多根第一测试针一一对应且相互压接，多根第二测试针的另一端部形成第一弯折部，第一弯折部承载于第一绝缘块端部，第一弯折部突出第一绝缘块的一端形成测试端。本申请的芯片测试器，不仅能够保证芯片和电路板之间的有效距离，避免两者发生干涉，而且强度更高；并且能够有效的避免测试端的伸出长度过大而在使用过程中发生断裂，延长了芯片测试器的使用寿命。
Description
技术领域
本申请涉及芯片测试技术领域，尤其是涉及一种芯片测试器、其制造方法及芯片测试装置。
背景技术
芯片测试器是一种用于对芯片进行测试的器械，其包括绝缘基板、设于绝缘基板上的多根测试针，该多根测试针的一端部与电路板连接、另一端部为测试端，通过多个测试端与芯片侧部的引脚接触从而实现对芯片的测试。上述的芯片测试器在制造时，需要预先加工出多根测试针，随后将多根测试针逐个贴合在绝缘基板上，并使测试针的一端部突出于绝缘基板，以与芯片侧部的引脚相接触。
针对上述的相关方案，发明人认为存在以下缺陷：第一，将多根测试针逐个贴合在绝缘基板上，不仅效率较低，而且多根测试针的贴合位置、贴合角度等参数不可避免的会出现误差，从而会影响制得的测试片的测试精度；第二，为了保证测试针与芯片的接触效果，测试针的测试端需要延伸出较大的长度，较长的测试端无法得到有效的保护，其在多次使用后容易发生断裂，极大的降低了芯片测试器的使用寿命；第三，为了避免芯片与电路板发生干涉，分别用于连接芯片和电路板的测试针的两端部之间需要具有足够的距离，也即是说测试针需要具有足够的长度，较长的测试针容易在使用过程中发生弯曲或断裂，从而影响芯片测试器的使用。
发明内容
本申请的第一个目的是克服现有技术的不足，提供一种能够为测试针和测试端提供有效保护的芯片测试器。
本申请提供的一种芯片测试器采用如下技术方案：
一种芯片测试器，包括绝缘基板、第一测试片、第一绝缘块和第二测试片，所述第一测试片包括多根贴设于所述绝缘基板上且沿着所述绝缘基板的宽度方向排布的第一测试针，所述第一绝缘块扣压于所述绝缘基板贴设有所述第一测试针的一侧部，所述第二测试片包括多根沿着所述绝缘基板的宽度方向排布的第二测试针，所述的多根第二测试针的一端部与所述的多根第一测试针一一对应且相互压接，所述的多根第二测试针的另一端部沿着所述绝缘基板至所述第一绝缘块的方向弯折形成第一弯折部，所述第一弯折部承载于所述第一绝缘块端部，所述第一弯折部突出所述第一绝缘块的一端沿着所述第一测试片至所述第二测试片的方向弯折并形成测试端。
通过采用上述技术方案，将第一测试针与第二测试针相互压接并组合成一整体，不仅能够保证芯片和电路板之间的有效距离，避免两者发生干涉，而且相互压接的第一测试针和第二测试针相比单个的测试针，其强度更高；同时，将第一绝缘块扣压于绝缘基板上，不仅能够对第一测试针进行保护，而且第一绝缘块端部能够承托于第一弯折部下方，使得测试端只需适当突出第一绝缘块即可与芯片引脚接触，有效的避免了测试端的伸出长度过大而在使用过程中发生断裂，延长了芯片测试器的使用寿命。
优选的，所述第一测试针的一端部为第一连接端，所述第二测试针的一端部为第二连接端，所述第一连接端和所述第二连接端相互压接，所述第一连接端和所述第二连接端的其中一个上设置有多个用于与其中另一个相抵接的压接部，所述的多个压接部沿着所述第一测试片至所述第二测试片的方向间隔排布，所述压接部呈梯台状。
通过采用上述技术方案，有效的提升了第一连接端与第二连接端的压接强度。
优选的，所述第一测试针远离所述第一连接端的一端部穿出所述第一绝缘块并沿着所述绝缘基板至所述第一绝缘块的方向弯折形成第二弯折部，所述第一绝缘块靠近所述第二弯折部的一端设置有胶条，所述胶条突出所述第一绝缘块并与所述第二弯折部相抵触。
通过采用上述技术方案，有效的增加了第二弯折部与电路板的接触面积，提升了芯片测试器对芯片的测试效果。
优选的，所述第一测试片有两个，所述的两个第一测试片分别贴设于所述绝缘基板厚度方向的两侧部，所述第一绝缘块有两个，所述的两个第一绝缘块包括绝缘块a和绝缘块b，所述绝缘块a和所述绝缘块b分别扣压于所述绝缘基板厚度方向的两侧部，所述第二测试片有两个，所述的两个第二测试片与所述的两个第一测试片相对应连接，两个所述的第一弯折部分别承载于所述绝缘块a的一端部。
优选的，所述绝缘基板厚度方向的两侧部分别开设有用于容置所述的两个第一测试片的第一承载槽，所述第一承载槽包括用于容置所述第一测试片主体的第一槽体、分别连通于所述第一槽体两端的多条第二槽体和多条第三槽体，多个所述的第一连接端分别一一对应的嵌设于所述的多条第二槽体中，所述的多根第一测试针远离所述第一连接端的一端部分别一一对应的嵌设于所述的多条第三槽体中。
通过采用上述技术方案，能够有效的实现第一测试片与绝缘基板的相对固定，避免第一测试片在测试时发生损坏，延长了芯片测试器的使用寿命。
优选的，所述的两个第一绝缘块上分别开设有用于对应的容置所述的两个第二测试片的第二承载槽，所述第二承载槽包括多条间隔设置的第四槽体，多个所述的第二连接端分别一一对应的嵌设于所述的多条第四槽体中。
通过采用上述技术方案，能够有效的实现第一绝缘块与第二测试片的相对固定，避免第二测试片在测试时发生损坏，延长了芯片测试器的使用寿命。
优选的，所述绝缘块a的一端部开设有安装槽，所述安装槽内层叠设置有两个第二绝缘块，所述的两个第一弯折部分别一一对应的承载于所述的两个第二绝缘块上。
通过采用上述技术方案，两个第二绝缘块能够分别承载两个第一弯折部，实现第二绝缘块与第一弯折部的相对固定，避免第一弯折部在测试时发生损坏，延长了芯片测试器的使用寿命。
优选的，所述的两个第二绝缘块上分别开设有用于容置所述的两个第一弯折部的第三承载槽，所述第三承载槽包括多条间隔排布的第五槽体，构成所述第一弯折部的多根所述的第二测试针分别一一对应的嵌设于所述的多条第五槽体中。
通过采用上述技术方案，能够有效的实现第二绝缘块与第一弯折部的相对固定，避免第一弯折部在测试时发生损坏，延长了芯片测试器的使用寿命。
本申请的第二个目的是提供一种能够有效的避免制得的芯片测试器上的测试针在绝缘基板上的安装位置和角度产生偏差的芯片测试器的制造方法。
本申请提供的一种芯片测试器的制造方法采用如下技术方案：
一种芯片测试器的制造方法，包括如下步骤：
步骤a，选取一第一金属片，在所述第一金属片上沿其宽度方向切割出多条第一长槽，每条所述的第一长槽两侧部分别形成第一测试针，所述第一金属片长度方向的至少一端部形成用于连接所述的多根第一测试针的第一连接条；
步骤b，选取一绝缘基板，将所述绝缘基板贴合于所述第一金属片的中部，并使所述绝缘基板的长度方向与所述第一测试针的长度方向一致，随后将所述第一连接条切除；
步骤c，选取一第二金属片，在所述第二金属片上沿其宽度方向切割出多条与所述的多条第一长槽一一对应的第二长槽，每条所述的第二长槽两侧部分别形成第二测试针，所述第二金属片长度方向的一端部形成用于连接所述的多根第二测试针的第二连接条，将多根所述的第二测试针远离所述第二连接条的一端部一一对应的压接于所述的多根第一测试针的一端部；
步骤d，选取一绝缘块，将所述绝缘块扣压于所述绝缘基板贴合有所述第一金属片的一侧部，所述绝缘块长度方向的一端部具有承载面，将所述的多根第二测试针靠近所述第二连接条的一端部沿着所述绝缘基板至所述绝缘块的方向弯折形成第一弯折部，随后将所述第一弯折部压嵌于所述承载面中；
步骤e，将所述第一弯折部突出所述绝缘块的一端部沿着所述第一金属片至所述第二金属片的方向弯折，随后将所述第二连接条切除。
通过采用上述技术方案，能够有效的避免第一测试针和第二测试针与绝缘基板之间的安装位置和安装角度产生偏差，提升了制得的芯片测试器的测试精度；同时，能够有效的保证多根第一测试针和多根第二测试针之间的精准对接，进一步提升了制得的芯片测试器的测试精度。
本申请的第三个目的是提供一种芯片测试装置。
本申请提供的一种芯片测试装置采用如下技术方案：
一种芯片测试装置，包括测试座，所述芯片测试装置还包括两个如上所述的芯片测试器，所述的两个芯片测试器分别设于所述测试座两端，构成所述的两个芯片测试器的两个测试端相对设置，所述的两个测试端之间形成用于容置芯片的测试间隙，所述芯片两侧分别设置有若干引脚，所述的两个测试端分别承托于所述芯片两侧的若干引脚下部。
通过采用上述技术方案，测试时只需将芯片放置于测试间隙中即可进行测试，测试效率高。
综上所述，本发明包括以下至少一种有益技术效果：
1.本申请的芯片测试器，将第一测试针与第二测试针相互压接并组合成一整体，不仅能够保证芯片和电路板之间的有效距离，避免两者发生干涉，而且相互压接的第一测试针和第二测试针相比单个的测试针，其强度更高；
2.本申请的芯片测试器，其将第一绝缘块扣压于绝缘基板上，不仅能够对第一测试针进行保护，而且第一绝缘块端部能够承托于第一弯折部下方，使得测试端只需适当突出第一绝缘块即可与芯片引脚接触，有效的避免了测试端的伸出长度过大而在使用过程中发生断裂，延长了芯片测试器的使用寿命；
3.本申请的制造方法，其能够有效的避免第一测试针和第二测试针与绝缘基板之间的安装位置和安装角度产生偏差，提升了制得的芯片测试器的测试精度；
4.本申请的制造方法，能够有效的保证多根第一测试针和多根第二测试针之间的精准对接，进一步提升了制得的芯片测试器的测试精度；
5.本申请的芯片测试装置，其在测试时只需将芯片放置于测试间隙中即可进行测试，测试效率高。
附图说明
图1是本申请实施例中的芯片测试器的结构示意图；
图2是图1的爆炸图；
图3是本申请实施例中的第一连接端和第二连接端的压接示意图；
图4-图6是本申请实施例中的制造方法的原理示意图；
图7是本申请实施例中的芯片测试装置的结构示意图；
图8是本申请实施例中的芯片测试装置的局部示意图。
附图中标记：
1、绝缘基板；1a、第一承载槽；1a1、第一槽体；1a2、第二槽体；1a3、第三槽体；
2、第一测试片；21、第一测试针；211、第一连接端；212、第二弯折部；
3、第一绝缘块；31、绝缘块a；311、安装槽；32、绝缘块b；33、第二承载槽；331、第四槽体；
4、第二测试片；41、第二测试针；411、第一弯折部；412、测试端；413、第二连接端；
5、压接部；6、胶条；
7、第二绝缘块；71、第三承载槽；711、第五槽体；
8、第一金属片；81、第一长槽；82、第一连接条；
9、第二金属片；91、第二长槽；92、第二连接条；
10、测试座；11、绝缘盖；12、底座；13、承载块；14、压块；141、压块a；142、压块b；15、压座；
100、芯片；101、引脚；
S、芯片测试器。
具体实施方式
以下结合附图1-8对本发明作进一步详细说明。
在本发明的描述中，需要理解的是，涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
参见图1-8所示，其中示出了一种芯片测试器，包括绝缘基板1、第一测试片2、第一绝缘块3和第二测试片4，第一测试片2包括多根贴设于绝缘基板1上且沿着绝缘基板1的宽度方向排布的第一测试针21，第一绝缘块3扣压于绝缘基板1贴设有第一测试针21的一侧部，第二测试片4包括多根沿着绝缘基板1的宽度方向排布的第二测试针41，多根第二测试针41的一端部与多根第一测试针21一一对应且相互压接，多根第二测试针41的另一端部沿着绝缘基板1至第一绝缘块3的方向弯折形成第一弯折部411，第一弯折部411承载于第一绝缘块3端部，第一弯折部411突出第一绝缘块3的一端沿着第一测试片2至第二测试片4的方向弯折并形成测试端412。
在使用上述的芯片测试器对芯片100进行测试时，只需将多个测试端412一一对应的抵触于芯片100两侧的引脚101的下部即可。如此一来，首先，将第一测试针21与第二测试针41相互压接并组合成一整体，不仅能够保证芯片100和电路板之间的有效距离，避免两者发生干涉，而且相互压接的第一测试针21和第二测试针41相比单个的测试针，其强度更高；其次，将第一绝缘块3扣压于绝缘基板1上，不仅能够对第一测试针21进行保护，而且第一绝缘块3端部能够承托于第一弯折部411下方，使得测试端412只需适当突出第一绝缘块3即可与芯片100引脚101接触，有效的避免了测试端412的伸出长度过大而在使用过程中发生断裂，延长了芯片测试器的使用寿命。
在本实施例中，结合图3所示，第一测试针21的一端部为第一连接端211，第二测试针41的一端部为第二连接端413，第一连接端211和第二连接端413相互压接，第一连接端211和第二连接端413的其中一个上设置有多个用于与其中另一个相抵接的压接部5，多个压接部5沿着第一测试片2至第二测试片4的方向间隔排布，压接部5呈梯台状。通过梯台状的压接部5的设置，能够有效的提升第一连接端211与第二连接端413的压接强度。
在本实施例中，结合图1-2所示，第一测试针21远离第一连接端211的一端部穿出第一绝缘块3并沿着绝缘基板1至第一绝缘块3的方向弯折形成第二弯折部212，第一绝缘块3靠近第二弯折部212的一端设置有胶条6，胶条6突出第一绝缘块3并与第二弯折部212相抵触。胶条6突出于第一绝缘块3并能够将第二弯折部212向着靠近电路板的方向挤压，有效的增加了第二弯折部212与电路板的接触面积，提升了芯片测试器对芯片100的测试效果。
在本实施例中，第一测试片2有两个，两个第一测试片2分别贴设于绝缘基板1厚度方向的两侧部，第一绝缘块3有两个，两个第一绝缘块3包括绝缘块a31和绝缘块b32，绝缘块a31和绝缘块b32分别扣压于绝缘基板1厚度方向的两侧部，第二测试片4有两个，两个第二测试片4与两个第一测试片2相对应连接，两个第一弯折部411分别承载于绝缘块a31的一端部。
如图2所示，绝缘基板1厚度方向的两侧部分别开设有用于容置两个第一测试片2的第一承载槽1a，第一承载槽1a包括用于容置第一测试片2主体的第一槽体1a1、分别连通于第一槽体1a1两端的多条第二槽体1a2和多条第三槽体1a3，多个第一连接端211分别一一对应的嵌设于多条第二槽体1a2中，多根第一测试针21远离第一连接端211的一端部分别一一对应的嵌设于多条第三槽体1a3中。
两个第一绝缘块3上分别开设有用于对应的容置两个第二测试片4的第二承载槽33，第二承载槽33包括多条间隔设置的第四槽体331，多个第二连接端413分别一一对应的嵌设于多条第四槽体331中。
通过上述设置，能够有效的实现第一测试片2与绝缘基板1之间、第二测试片4与第一绝缘块3之间的相对固定，避免第一测试片2和第二测试片4在测试时发生损坏，延长了芯片测试器的使用寿命。
在本实施例中，绝缘块a31的一端部开设有安装槽311，安装槽311内层叠设置有两个第二绝缘块7，两个第一弯折部411分别一一对应的承载于两个第二绝缘块7上。在安装槽311内还设置有绝缘盖11，绝缘盖11压抵于两个第二绝缘块7上且其一端部搭设于绝缘块b32上。两个第二绝缘块7能够分别承载两个第一弯折部411，实现第二绝缘块7与第一弯折部411的相对固定，避免第一弯折部411在测试时发生损坏，延长了芯片测试器的使用寿命。
两个第二绝缘块7上分别开设有用于容置两个第一弯折部411的第三承载槽71，第三承载槽71包括多条间隔排布的第五槽体711，构成第一弯折部411的多根第二测试针41分别一一对应的嵌设于多条第五槽体711中。
本实施例还公开了一种芯片测试器的制造方法，如图4-6所示，其包括如下步骤：
步骤a，选取一第一金属片8，在第一金属片8上沿其宽度方向切割出多条第一长槽81，每条第一长槽81两侧部分别形成第一测试针21，第一金属片8长度方向的两端部形成用于连接多根第一测试针21的第一连接条82。
步骤b，选取一绝缘基板1，将绝缘基板1贴合于第一金属片8的中部，并使绝缘基板1的长度方向与第一测试针21的长度方向一致，随后将第一连接条82切除。在第一金属片8上切割出多条第一长槽81后形成的多根第一测试针21能够通过第一连接条82得到有效的固定，避免多根第一测试针21之间的相对间距和角度在后续加工时发生变化。其中，通过机械手将绝缘基板1贴合于第一金属片8上，具体的贴合方式与现有技术相同，在此不赘述。
步骤c，选取一第二金属片9，在第二金属片9上沿其宽度方向切割出多条与多条第一长槽81一一对应的第二长槽91，每条第二长槽91两侧部分别形成第二测试针41，第二金属片9长度方向的一端部形成用于连接多根第二测试针41的第二连接条92，将多根第二测试针41远离第二连接条92的一端部一一对应的压接于多根第一测试针21的一端部。在第二金属片9上切割出多条第二长槽91后形成的多根第二测试针41能够通过第二连接条92得到有效的固定，以确保多根第二测试针41的自由端能够与多根第一测试针21精准对接，以提升制得的芯片测试器的测试精度。其中，第一测试针21和第二测试针41的具体压接方式为现有技术，在此不赘述。为便于第一测试针21和第二测试针41的压接，在步骤b切除第一连接条82后，将第一测试针21上的用于与第二测试针41连接的一端部突出绝缘基板1的部分切除，使得第一测试针21和第二测试针41的连接部分能够完全位于绝缘基板1上，提升两者的连接强度。
步骤d，选取一绝缘块，将绝缘块扣压于绝缘基板1贴合有第一金属片8的一侧部，绝缘块长度方向的一端部具有承载面，将多根第二测试针41靠近第二连接条92的一端部沿着绝缘基板1至绝缘块的方向弯折形成第一弯折部411，随后将第一弯折部411压嵌于承载面中。其中，第一弯折部411的具体弯折方式和弯折参数根据需要灵活选择，在此不做限定。
扣压于绝缘基板1上的绝缘块既能够对第一测试针21进行保护，也能够承载第一弯折部411，避免第二测试针41在使用过程中发生断裂。这里的绝缘块为上文中的芯片测试器中的第一绝缘块3，该第一绝缘块3通过螺栓连接于绝缘基板1上。
步骤e，将第一弯折部411突出绝缘块的一端部沿着第一金属片8至第二金属片9的方向弯折，随后将第二连接条92切除。
在本实施例中，步骤a和步骤c均通过慢走丝的切割方式辅以数控控制来实现，每条第一长槽81和每条第二长槽91的具体切割尺寸根据需要灵活选择。如此一来，能够确保第一长槽81和第二长槽91的尺寸完全符合要求，也即是说，在慢走丝切割和数控控制的配合下能够保证切割后的多根第一测试针21和多根第二测试针41之间的相对距离和角度完全符合要求，以有效的避免第一测试针21和第二测试针41与绝缘基板1之间的安装位置和安装角度产生偏差，提升了制得的芯片测试器的测试精度。其中，慢走丝切割和数控控制均为现有技术，具体原理不赘述。
在本实施例中，步骤a和步骤c均执行两次，能够制得两组第一测试针21和两组第二测试针41，该两组第一测试针21和两组第二测试针41分别对应的贴设于绝缘基板1厚度方向的两侧部。上述的制造方法还包括在绝缘基板1厚度方向的两侧部开设用于容置第一测试针21的第一承载槽1a，在第一绝缘块3上开设用于容置第二测试针41的第二承载槽33，在第一绝缘块3的其中一个上设置两个第二绝缘块7，在两个第二绝缘块7上开设用于容置第一弯折部411的第三承载槽71。具体的开槽方法为现有技术，在此不赘述。
如图7-8所示，本实施例还公开了一种芯片测试装置，包括测试座10、两个如上文所述的芯片测试器S，两个芯片测试器S分别设于测试座10两端，两个芯片测试器S的两个测试端412相对设置，两个测试端412之间形成用于容置芯片100的测试间隙，芯片100两侧分别设置有若干引脚101，两个测试端412分别承托于芯片100两侧的若干引脚101下部。
测试时，只需将芯片100直接放置于测试间隙中，两个测试端412分别承托于芯片100两侧的若干引脚101下部，随后即可进行测试，测试效率高。
在本实施例中，芯片测试装置还包括设于两个芯片测试器S之间的底座12、设于底座12上的用于承载芯片100的承载块13、压抵于芯片100上的压块14、分别压抵于底座12和压块14上的压座15，其中，承载块13为绝缘镶块，压块14包括扣压于芯片100本体上的压块a141、用于保护引脚101的压块b142，引脚容置于压块b142的保护槽中。
本具体实施方式的实施例均为本发明的较佳实施例，并非依此限制本发明的保护范围，故：凡依本发明的结构、形状、原理所做的等效变化，均应涵盖于本发明的保护范围之内。
Claims (9)
1.一种芯片测试器，其特征在于：包括绝缘基板(1)、第一测试片(2)、第一绝缘块(3)和第二测试片(4)，所述第一测试片(2)包括多根贴设于所述绝缘基板(1)上且沿着所述绝缘基板(1)的宽度方向排布的第一测试针(21)，所述第一绝缘块(3)扣压于所述绝缘基板(1)贴设有所述第一测试针(21)的一侧部，所述第二测试片(4)包括多根沿着所述绝缘基板(1)的宽度方向排布的第二测试针(41)，所述的多根第二测试针(41)的一端部与所述的多根第一测试针(21)一一对应且相互压接，所述的多根第二测试针(41)的另一端部沿着所述绝缘基板(1)至所述第一绝缘块(3)的方向弯折形成第一弯折部(411)，所述第一弯折部(411)承载于所述第一绝缘块(3)端部，所述第一弯折部(411)突出所述第一绝缘块(3)的一端沿着所述第一测试片(2)至所述第二测试片(4)的方向弯折并形成测试端(412)；
所述第一测试针(21)的一端部为第一连接端(211)，所述第二测试针(41)的一端部为第二连接端(413)，所述第一连接端(211)和所述第二连接端(413)相互压接，所述第一连接端(211)和所述第二连接端(413)的其中一个上设置有多个用于与其中另一个相抵接的压接部(5)，所述的多个压接部(5)沿着所述第一测试片(2)至所述第二测试片(4)的方向间隔排布，所述压接部(5)呈梯台状。
2.根据权利要求1所述的芯片测试器，其特征在于：所述第一测试针(21)远离所述第一连接端(211)的一端部穿出所述第一绝缘块(3)并沿着所述绝缘基板(1)至所述第一绝缘块(3)的方向弯折形成第二弯折部(212)，所述第一绝缘块(3)靠近所述第二弯折部(212)的一端设置有胶条(6)，所述胶条(6)突出所述第一绝缘块(3)并与所述第二弯折部(212)相抵触。
3.根据权利要求1或2所述的芯片测试器，其特征在于：所述第一测试片(2)有两个，所述的两个第一测试片(2)分别贴设于所述绝缘基板(1)厚度方向的两侧部，所述第一绝缘块(3)有两个，所述的两个第一绝缘块(3)包括绝缘块a(31)和绝缘块b(32)，所述绝缘块a(31)和所述绝缘块b(32)分别扣压于所述绝缘基板(1)厚度方向的两侧部，所述第二测试片(4)有两个，所述的两个第二测试片(4)与所述的两个第一测试片(2)相对应连接，两个所述的第一弯折部(411)分别承载于所述绝缘块a(31)的一端部。
4.根据权利要求3所述的芯片测试器，其特征在于：所述绝缘基板(1)厚度方向的两侧部分别开设有用于容置所述的两个第一测试片(2)的第一承载槽(1a)，所述第一承载槽(1a)包括用于容置所述第一测试片(2)主体的第一槽体(1a1)、分别连通于所述第一槽体(1a1)两端的多条第二槽体(1a2)和多条第三槽体(1a3)，多个所述的第一连接端(211)分别一一对应的嵌设于所述的多条第二槽体(1a2)中，所述的多根第一测试针(21)远离所述第一连接端(211)的一端部分别一一对应的嵌设于所述的多条第三槽体(1a3)中。
5.根据权利要求3所述的芯片测试器，其特征在于：所述的两个第一绝缘块(3)上分别开设有用于对应的容置所述的两个第二测试片(4)的第二承载槽(33)，所述第二承载槽(33)包括多条间隔设置的第四槽体(331)，多个所述的第二连接端(413)分别一一对应的嵌设于所述的多条第四槽体(331)中。
6.根据权利要求3所述的芯片测试器，其特征在于：所述绝缘块a(31)的一端部开设有安装槽(311)，所述安装槽(311)内层叠设置有两个第二绝缘块(7)，所述的两个第一弯折部(411)分别一一对应的承载于所述的两个第二绝缘块(7)上。
7.根据权利要求6所述的芯片测试器，其特征在于：所述的两个第二绝缘块(7)上分别开设有用于容置所述的两个第一弯折部(411)的第三承载槽(71)，所述第三承载槽(71)包括多条间隔排布的第五槽体(711)，构成所述第一弯折部(411)的多根所述的第二测试针(41)分别一一对应的嵌设于所述的多条第五槽体(711)中。
8.一种芯片测试器的制造方法，其特征在于：包括如下步骤：
步骤a，选取一第一金属片(8)，在所述第一金属片(8)上沿其宽度方向切割出多条第一长槽(81)，每条所述的第一长槽(81)两侧部分别形成第一测试针(21)，所述第一金属片(8)长度方向的至少一端部形成用于连接多根所述的第一测试针(21)的第一连接条(82)；
步骤b，选取一绝缘基板(1)，将所述绝缘基板(1)贴合于所述第一金属片(8)的中部，并使所述绝缘基板(1)的长度方向与所述第一测试针(21)的长度方向一致，随后将所述第一连接条(82)切除；
步骤c，选取一第二金属片(9)，在所述第二金属片(9)上沿其宽度方向切割出多条与所述的多条第一长槽(81)一一对应的第二长槽(91)，每条所述的第二长槽(91)两侧部分别形成第二测试针(41)，所述第二金属片(9)长度方向的一端部形成用于连接所述的多根第二测试针(41)的第二连接条(92)，将多根所述的第二测试针(41)远离所述第二连接条(92)的一端部一一对应的压接于所述的多根第一测试针(21)的一端部；
步骤d，选取一绝缘块，将所述绝缘块扣压于所述绝缘基板(1)贴合有所述第一金属片(8)的一侧部，所述绝缘块长度方向的一端部具有承载面，将所述的多根第二测试针(41)靠近所述第二连接条(92)的一端部沿着所述绝缘基板(1)至所述绝缘块的方向弯折形成第一弯折部(411)，随后将所述第一弯折部(411)压嵌于所述承载面中；
步骤e，将所述第一弯折部(411)突出所述绝缘块的一端部沿着所述第一金属片(8)至所述第二金属片(9)的方向弯折，随后将所述第二连接条(92)切除。
9.一种芯片测试装置，包括测试座(10)，其特征在于：所述芯片测试装置还包括两个如权利要求1-7中任一项所述的芯片测试器，所述的两个芯片测试器分别设于所述测试座(10)两端，构成所述的两个芯片测试器的两个测试端(412)相对设置，所述的两个测试端(412)之间形成用于容置芯片(100)的测试间隙，所述芯片(100)两侧分别设置有若干引脚(101)，所述的两个测试端(412)分别承托于所述芯片(100)两侧的若干引脚(101)下部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410076621.1A CN117590205B (zh) | 2024-01-19 | 2024-01-19 | 芯片测试器、其制造方法及芯片测试装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410076621.1A CN117590205B (zh) | 2024-01-19 | 2024-01-19 | 芯片测试器、其制造方法及芯片测试装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117590205A CN117590205A (zh) | 2024-02-23 |
| CN117590205B true CN117590205B (zh) | 2024-04-05 |
Family
ID=89910303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410076621.1A Active CN117590205B (zh) | 2024-01-19 | 2024-01-19 | 芯片测试器、其制造方法及芯片测试装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117590205B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012233723A (ja) * | 2011-04-28 | 2012-11-29 | Micronics Japan Co Ltd | プローブ装置及びプローブユニット |
| CN103076555A (zh) * | 2013-02-07 | 2013-05-01 | 安拓锐高新测试技术（苏州）有限公司 | 一种芯片测试针架 |
| CN206945903U (zh) * | 2017-05-17 | 2018-01-30 | 深圳凯智通微电子技术有限公司 | 集成芯片测试座及集成芯片测试模组 |
| CN111579833A (zh) * | 2020-05-18 | 2020-08-25 | 武汉精毅通电子技术有限公司 | 一种适用于大电流高速信号测试的探针及连接器 |
| CN212965023U (zh) * | 2020-05-29 | 2021-04-13 | 苏州朗之睿电子科技有限公司 | 一种半导体器件用测试座 |
| CN215005521U (zh) * | 2021-05-17 | 2021-12-03 | 深圳市福瑞达电子有限公司 | 一种芯片测试座 |
| CN215641657U (zh) * | 2021-07-06 | 2022-01-25 | 百润生科技(深圳)有限公司 | 一种用于集成电路芯片的测试装置 |
| CN217133309U (zh) * | 2022-01-10 | 2022-08-05 | 鹤山市泰利诺电子有限公司 | 用于电路板测试的针盘治具 |
| CN115327348A (zh) * | 2022-08-31 | 2022-11-11 | 意力(广州)电子科技有限公司 | 电路板测试装置 |
| CN219777784U (zh) * | 2023-03-27 | 2023-09-29 | 苏州华兴源创科技股份有限公司 | 一种扁平探针及探针模组 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10566256B2 (en) * | 2018-01-04 | 2020-02-18 | Winway Technology Co., Ltd. | Testing method for testing wafer level chip scale packages |
-
2024
- 2024-01-19 CN CN202410076621.1A patent/CN117590205B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012233723A (ja) * | 2011-04-28 | 2012-11-29 | Micronics Japan Co Ltd | プローブ装置及びプローブユニット |
| CN103076555A (zh) * | 2013-02-07 | 2013-05-01 | 安拓锐高新测试技术（苏州）有限公司 | 一种芯片测试针架 |
| CN206945903U (zh) * | 2017-05-17 | 2018-01-30 | 深圳凯智通微电子技术有限公司 | 集成芯片测试座及集成芯片测试模组 |
| CN111579833A (zh) * | 2020-05-18 | 2020-08-25 | 武汉精毅通电子技术有限公司 | 一种适用于大电流高速信号测试的探针及连接器 |
| CN212965023U (zh) * | 2020-05-29 | 2021-04-13 | 苏州朗之睿电子科技有限公司 | 一种半导体器件用测试座 |
| CN215005521U (zh) * | 2021-05-17 | 2021-12-03 | 深圳市福瑞达电子有限公司 | 一种芯片测试座 |
| CN215641657U (zh) * | 2021-07-06 | 2022-01-25 | 百润生科技(深圳)有限公司 | 一种用于集成电路芯片的测试装置 |
| CN217133309U (zh) * | 2022-01-10 | 2022-08-05 | 鹤山市泰利诺电子有限公司 | 用于电路板测试的针盘治具 |
| CN115327348A (zh) * | 2022-08-31 | 2022-11-11 | 意力(广州)电子科技有限公司 | 电路板测试装置 |
| CN219777784U (zh) * | 2023-03-27 | 2023-09-29 | 苏州华兴源创科技股份有限公司 | 一种扁平探针及探针模组 |
Non-Patent Citations (1)
| Title |
|---|
| AM-OLED驱动控制芯片的COB封装与测试;高艳丽等;《数字技术与应用》;20170615(第06期);131-133 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117590205A (zh) | 2024-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8398442B2 (en) | Terminal fitting and a method for assembling the same | |
| US10431905B2 (en) | Method for crimping connection structure | |
| JP4520933B2 (ja) | 端子連鎖体、該端子連鎖体を圧着するクリンパ、端子連鎖体の製造方法、及び複数の端子金具とフラット回路体の接続構造 | |
| TWI398058B (zh) | Cable installation, cable assemblies and connectors with this mounting | |
| CN105934855B (zh) | 连接器和用于这种连接器的插针接收接触件 | |
| CN202178419U (zh) | 板对板电连接器 | |
| JP5639305B1 (ja) | 接続構造体の製造方法、ワイヤーハーネス、及び接続構造体の製造装置 | |
| CN105870690B (zh) | 端子组和连接器 | |
| JP6652583B2 (ja) | 端子付き電線 | |
| CN105284006A (zh) | 扁平电缆连接结构 | |
| CN110323581A (zh) | 带端子的电线 | |
| KR101462523B1 (ko) | 커넥터 | |
| JP2014225455A5 (zh) | ||
| CN103098308A (zh) | 用于制造连接器端子的方法以及连接器端子 | |
| CN117590205B (zh) | 芯片测试器、其制造方法及芯片测试装置 | |
| CN105393648B (zh) | 具有侧面进入的端接焊盘的印制电路板 | |
| CN109285633A (zh) | 利用金属芯线制造汇流排的方法以及汇流排 | |
| JP4864340B2 (ja) | 同軸ケーブルの電気コネクタ | |
| JP2011040199A (ja) | 端子圧着装置 | |
| US11764533B2 (en) | Manufacturing method of electric wire with terminal, manufacturing device of electric wire with terminal, and electric wire with terminal | |
| US6814614B2 (en) | Electrical connector having contacts with connecting portions formed obliquely in a direction of the aligned contacts | |
| US20090081901A1 (en) | Cable connector, method of connecting a cable connector and a cable | |
| CN110350339B (zh) | 导电端子及其制造方法和电连接器 | |
| EP1049218A3 (en) | Electrical connector having reduced width | |
| US7985104B2 (en) | Shield sleeve for a plug connector |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |