CN117476775A - Tft基板及其制作方法 - Google Patents

Tft基板及其制作方法 Download PDF

Info

Publication number
CN117476775A
CN117476775A CN202310313291.9A CN202310313291A CN117476775A CN 117476775 A CN117476775 A CN 117476775A CN 202310313291 A CN202310313291 A CN 202310313291A CN 117476775 A CN117476775 A CN 117476775A
Authority
CN
China
Prior art keywords
layer
area
alloy
substrate
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310313291.9A
Other languages
English (en)
Inventor
潘颖慧
陈薇
鲜于文旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202310313291.9A priority Critical patent/CN117476775A/zh
Publication of CN117476775A publication Critical patent/CN117476775A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请实施例提供一种TFT基板及其制作方法。TFT基板包括依次层叠设置的衬底、缓冲层、有源层、合金层、绝缘层以及导电层，合金层包括间隔设置的第一连接层和第二连接层，第一连接层和第二连接层分别与有源层的两端相连，导电层包括间隔设置的源极、栅极和漏极，绝缘层上设有第一通孔和第二通孔，源极经由第一通孔与第一连接层相连，漏极经由第二通孔与第二连接层相连；本申请实施例可以采用一道光罩制程同时制备源极、漏极和栅极，并且不需要采用离子注入工艺对有源层进行掺杂处理，因此与现有技术相比，可以节约一道光罩制程和一道离子注入工艺，从而可以大幅降低氧化物TFT基板的生产成本。

Description

TFT基板及其制作方法
技术领域
本申请涉及显示领域，特别涉及一种TFT基板及其制作方法。
背景技术
近年来，在消费者更好的观看体验要求的驱动下，对显示器画质的要求越来越高，显然，高分辨率、高帧频下更易获得更好的观看体验，这就要求TFT能提供更大的驱动电流以完成对电容的充电，氧化物TFT以其迁移率较高、大面积均匀性较好、制备工艺温度较低等诸多优势被认为最有可能应用于下一代平板显示中。
现有的氧化物TFT基板中，源极、漏极与栅极位于不同层，因此需要采用两道光罩制程进行图形化处理，由于光罩的成本较高，从而导致氧化物TFT基板的生产成本较高，并且，在氧化物TFT基板的生产过程中，还需要采用离子注入工艺在有源层的两端注入掺杂离子，以降低源极、漏极与有源层之间的搭接阻抗，从而进一步增加了工艺制程，因此进一步增加了氧化物TFT基板的生产成本。
发明内容
本申请实施例提供一种TFT基板及其制作方法，可以采用一道光罩制程同时制备源极、漏极和栅极，并且不需要采用离子注入工艺对有源层进行掺杂处理，因此与现有技术相比，可以节约一道光罩制程和一道离子注入工艺，从而可以显著降低氧化物TFT基板的生产成本。
第一方面，本申请实施例提供一种TFT基板，包括依次层叠设置的衬底、缓冲层、有源层、合金层、绝缘层以及导电层，所述合金层包括间隔设置的第一连接层和第二连接层，所述第一连接层和所述第二连接层分别与所述有源层的两端相连，所述导电层包括间隔设置的源极、栅极和漏极，所述绝缘层上设有第一通孔和第二通孔，所述源极经由所述第一通孔与所述第一连接层相连，所述漏极经由所述第二通孔与所述第二连接层相连。
所述合金层的材料包括钼和第二金属，其中，所述第二金属包括钛、铌、钽中的至少一种，所述钼在所述合金层中的质量占比为50wt％～90wt％。
在一些实施例中，所述TFT基板还包括设于衬底和缓冲层之间的转接层，所述转接层包括间隔设置的第一转接线路和第二转接线路，所述绝缘层和所述缓冲层上设有第三通孔和第四通孔，所述源极经由所述第三通孔与所述第一转接线路连接，所述漏极经由所述第四通孔与所述第二转接线路连接。
在一些实施例中，所述第一转接线路在所述衬底上的正投影与所述有源层在所述衬底上的正投影至少部分重叠，和/或，所述第二转接线路在所述衬底上的正投影与所述有源层在所述衬底上的正投影至少部分重叠。
在一些实施例中，所述有源层包括在从衬底至所述缓冲层的方向上依次层叠设置的第一单元层和第二单元层，其中，所述第一单元层的材料为氧化铟锌，所述第二单元层的材料为铟镓锌氧化物。
在一些实施例中，所述有源层包括在从衬底至所述缓冲层的方向上依次层叠设置的第三单元层、第四单元层和第五单元层，其中，所述第三单元层、所述第四单元层和所述第五单元层的材料均为铟镓锌氧化物，并且，所述第三单元层中的铟的含量和所述第五单元层中的铟的含量均小于所述第四单元层中的铟的含量。
第二方面，本申请实施例提供一种TFT基板的制作方法，包括：
提供衬底，在所述衬底上形成转接层，在所述转接层和所述衬底上形成缓冲层，其中，所述转接层包括间隔设置的第一转接线路和第二转接线路；
在所述缓冲层上依次形成有源层和合金层，所述合金层包括间隔设置的第一连接层和第二连接层，所述第一连接层和所述第二连接层分别与所述有源层的两端相连；
在所述有源层、所述合金层以及所述缓冲层上形成绝缘层；
对所述绝缘层和所述缓冲层进行图形化处理，在所述绝缘层上形成第一通孔和第二通孔，在所述绝缘层和所述缓冲层上形成第三通孔和第四通孔；
在所述绝缘层上形成导电层，所述导电层包括间隔设置的源极、栅极和漏极，所述源极经由所述第一通孔与所述第一连接层相连，所述漏极经由所述第二通孔与所述第二连接层相连，同时，所述源极经由所述第三通孔与所述第一转接线路连接，所述漏极经由所述第四通孔与所述第二转接线路连接。
在一些实施例中，所述在所述缓冲层上依次形成有源层和合金层包括：
在所述缓冲层上沉积氧化物半导体材料层，在氧化物半导体材料层上沉积合金材料层，在所述合金材料层涂布光阻层；
采用一道半色调光罩对所述光阻层进行曝光处理，所述半色调光罩上设有第一透光区、第一遮光区、半透光区、第二遮光区和第二透光区，所述第一透光区的透光率和所述第二透光区的透光率均大于所述半透光区的透光率，所述第一遮光区的透光率和所述第二遮光区的透光率均小于所述半透光区的透光率；
对所述光阻层进行第一次显影处理，使所述光阻层上对应于所述第一透光区和所述第二透光区的区域全部溶解，使所述光阻层上对应于所述半透光区的区域部分溶解，形成第一区域，使所述光阻层上对应于所述第一遮光区和所述第二遮光区的区域不溶解或部分溶解，形成第二区域和第三区域，所述第二区域的厚度和所述第三区域的厚度均大于所述第一区域的厚度；
采用第一蚀刻液去除所述合金材料层上未被所述光阻层覆盖的区域；
采用第二蚀刻液去除所述氧化物半导体材料层上未被所述合金材料层覆盖的区域，得到有源层；
对所述光阻层进行第二次显影处理，使所述光阻层的第一区域全部溶解，所述光阻层的第一区域的厚度和第二区域的厚度减小；
采用第一蚀刻液去除所述合金材料层上未被所述光阻层覆盖的区域，形成合金层；
去除覆盖于合金层表面的光阻层。
在一些实施例中，所述第一蚀刻液为双氧水溶液，所述第二蚀刻液为草酸溶液或磺酸溶液。
在一些实施例中，采用原子层沉积法在所述缓冲层上沉积氧化物半导体材料层，采用原子层沉积法或者采用金属有机化合物化学气相沉淀法在氧化物半导体材料层上沉积合金材料层。
本申请实施例提供的TFT基板，通过在有源层上方设置合金层，合金层包括间隔设置的第一连接层和第二连接层，进而使得源极与第一连接层相连，漏极与第二连接层相连，可以利用合金层良好的导电性能降低源极、漏极与有源层之间的搭接阻抗，并且，本申请实施例提供的TFT基板中，源极、漏极和栅极位于同一层，也即是说，可以采用一道光罩制程同时制备源极、漏极和栅极，因此与现有技术相比，本申请实施例可以节约一道光罩制程，从而可以降低氧化物TFT基板的生产成本，同时，由于本申请实施例提供的TFT基板不需要采用离子注入工艺对有源层进行掺杂处理，因此与现有技术相比，本申请实施例可以节约一道离子注入工艺，从而可以进一步降低了氧化物TFT基板的生产成本。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍。
图1为本申请实施例提供的TFT基板的第一种结构示意图。
图2为本申请实施例提供的栅极扫描线与转接层的位置关系示意图。
图3为本申请实施例提供的TFT基板的第二种结构示意图。
图4为本申请实施例提供的TFT基板的制作方法的流程图。
图5为本申请实施例提供的在衬底上形成转接层和缓冲层之后的示意图。
图6为本申请实施例提供的在缓冲层上依次形成氧化物半导体材料层、合金材料层和光阻层之后的示意图。
图7为本申请实施例提供的采用一道半色调光罩对光阻层进行曝光处理的示意图。
图8为本申请实施例提供的对光阻层进行第一次显影处理之后的示意图。
图9为本申请实施例提供的采用第一蚀刻液去除合金材料层上未被光阻层覆盖的区域之后的示意图。
图10为本申请实施例提供的采用第二蚀刻液去除氧化物半导体材料层上未被合金材料层覆盖的区域之后的示意图。
图11为本申请实施例提供的对光阻层进行第二次显影处理之后的示意图。
图12为本申请实施例提供的采用第一蚀刻液去除合金材料层上未被光阻层覆盖的区域之后的示意图。
图13为本申请实施例提供的去除覆盖于合金层表面的光阻层之后的示意图。
图14为本申请实施例提供的在有源层、合金层以及缓冲层上形成绝缘层之后的示意图。
图15为本申请实施例提供的对绝缘层和缓冲层进行图形化处理之后的示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图1，本申请实施例提供一种TFT基板100，包括依次层叠设置的衬底11、缓冲层12、有源层30、合金层40、绝缘层50以及导电层60，合金层40包括间隔设置的第一连接层41和第二连接层42，第一连接层41和第二连接层42分别与有源层30的两端相连，导电层60包括间隔设置的源极61、栅极62和漏极63，绝缘层50上设有第一通孔51和第二通孔52，源极61经由第一通孔51与第一连接层41相连，漏极63经由第二通孔52与第二连接层42相连。
示例性地，有源层30的材料为氧化物半导体；在一些实施例中，有源层30的材料可以包括氧化铟锌(IZO)和铟镓锌氧化物(IGZO)中的至少一种。
需要说明的是，合金层40中的金属离子可以向有源层30中进行扩散和迁移，从而使得合金层40与有源层30之间形成欧姆接触。
本申请实施例提供的TFT基板100，通过在有源层30上方设置合金层40，合金层40包括间隔设置的第一连接层41和第二连接层42，进而使得源极61与第一连接层41相连，漏极63与第二连接层42相连，可以利用合金层40良好的导电性能降低源极61、漏极63与有源层30之间的搭接阻抗，并且，本申请实施例提供的TFT基板100中，源极61、漏极63和栅极62位于同一层，也即是说，可以采用一道光罩制程同时制备源极61、漏极63和栅极62，因此与现有技术相比，本申请实施例可以节约一道光罩制程，从而可以降低氧化物TFT基板100的生产成本，同时，由于本申请实施例提供的TFT基板100不需要采用离子注入工艺对有源层30进行掺杂处理，因此与现有技术相比，本申请实施例可以节约一道离子注入工艺，从而可以进一步降低了氧化物TFT基板100的生产成本。
示例性地，合金层40的材料包括钼和第二金属，其中，第二金属包括钛(Ti)、铌(Nb)、钽(Ta)中的至少一种，钼在合金层40中的质量占比可以为50wt％～90wt％(例如50wt％、60wt％、70wt％、80wt％、90wt％等)。需要说明的是，本申请发明人经过大量的实验尝试，对多种合金材料进行筛选，最终发现钼的合金(即由钼和其它金属构成的合金)可以显著降低源极61、漏极63与有源层30之间的搭接阻抗。
在一些实施例中，合金层40的材料可以包括钼钛合金(MoTi)、钼铌合金(MoNb)和钼钽合金(MoTa)中的至少一种，钼钛合金、钼铌合金和钼钽合金中，钼的质量占比可以均为50wt％～90wt％(例如50wt％、60wt％、70wt％、80wt％、90wt％等)。
请参阅图2，TFT基板100还包括设于衬底11和缓冲层12之间的转接层20，转接层20包括间隔设置的第一转接线路21和第二转接线路22，绝缘层50和缓冲层12上设有第三通孔53和第四通孔54，源极61经由第三通孔53与第一转接线路21连接，漏极63经由第四通孔54与第二转接线路22连接。
可以理解的是，第一转接线路21和第二转接线路22可以起到数据线的作用，用于将驱动电路中的电信号传输至源极61或漏极63中；请结合图2，同时结合图1，导电层60还可以包括栅极扫描线64，栅极扫描线64与栅极62相连；已知数据线和栅极扫描线64通常相互垂直，因此如果将数据线和栅极扫描线64均设置在导电层60中，会导致数据线和栅极扫描线64相交，从而出现短路，本申请实施例通过将分别用于连接源极61和漏极63的第一转接线路21和第二转接线路22(即数据线)设置于转接层20中，由于转接层20和栅极扫描线64位于不同层，因此可以避免出现数据线和栅极扫描线64相交的问题。
请结合图1，示例性地，第一转接线路21在衬底11上的正投影与有源层30在衬底11上的正投影至少部分重叠，和/或，第二转接线路22在衬底11上的正投影与有源层30在衬底11上的正投影至少部分重叠。可以理解的是，此时，第一转接线路21和/或第二转接线路22可以对有源层30起到遮光作用，从而可以避免环境中的光线从衬底11至缓冲层12的方向进入有源层30导致有源层30的电学性能受到影响，因此可以提升TFT基板100的工作稳定性。
在一些实施例中，第一转接线路21在衬底11上的正投影覆盖有源层30在衬底11上的正投影，或者，第二转接线路22在衬底11上的正投影覆盖有源层30在衬底11上的正投影。可以理解的是，此时，第一转接线路21或者第二转接线可以对有源层30起到最佳的遮光效果。
请结合图1，有源层30可以包括在从衬底11至缓冲层12的方向上依次层叠设置的第一单元层31和第二单元层32，其中，第一单元层31的材料为氧化铟锌(IZO)，第二单元层32的材料为铟镓锌氧化物(IGZO)。
需要说明的是，由于第一单元层31的材料(IZO)和第二单元层32的材料(IGZO)的能带结构不同，因此两种材料的接触会导致界面能带发生弯曲，使得电子被限制在较低能量的界面处，由于电子受到杂质的散射作用减少，从而可以提升有源层30的迁移率，进而提升TFT基板100的电学性能。
请参阅图3，有源层30包括在从衬底11至缓冲层12的方向上依次层叠设置的第三单元层33、第四单元层34和第五单元层35，其中，第三单元层33、第四单元层34和第五单元层35的材料均为铟镓锌氧化物(IGZO)，并且，第三单元层33中的铟的含量和第五单元层35中的铟的含量均小于第四单元层34中的铟的含量。
需要说明的是，由于第三单元层33中的铟的含量和第五单元层35中的铟的含量均小于第四单元层34中的铟的含量，也即是说，第三单元层33的电子迁移率和第五单元层35的电子迁移率均小于第四单元层34中的电子迁移率，此时层叠设置的第三单元层33、第四单元层34和第五单元层35共同构成异质结，可以提升有源层30的电子迁移率，进而提升TFT基板100的电学性能。
示例性地，衬底11可以为玻璃基板。
示例性地，导电层60的材料可以金属，金属可以包括铝(Al)、银(Ag)、钨(W)、铜(Cu)、镍(Ni)、铬(Cr)、钼(Mo)、钛(Ti)、铂(Pt)、钽(Ta)和钕(Nd)等金属中的至少一种。在一些实施例中，导电层60可以包括铝层以及分别设于铝层两侧的钛层。
示例性地，转接层20的材料可以金属，金属可以包括铝(Al)、银(Ag)、钨(W)、铜(Cu)、镍(Ni)、铬(Cr)、钼(Mo)、钛(Ti)、铂(Pt)、钽(Ta)和钕(Nd)等金属中的至少一种。
示例性地，缓冲层12的材料和绝缘层50的材料可以各自包括氧化硅、氮化硅以及氮氧化硅中的至少一种。
请参阅图4，同时参阅图5至图15，本申请实施例还提供一种TFT基板的制作方法，包括：
S100，请参阅图5，提供衬底11，在衬底11上形成转接层20，在转接层20和衬底11上形成缓冲层12，其中，转接层20包括间隔设置的第一转接线路21和第二转接线路22。
示例性地，衬底11可以为玻璃基板。
示例性地，转接层20的材料可以金属，金属可以包括铝(Al)、银(Ag)、钨(W)、铜(Cu)、镍(Ni)、铬(Cr)、钼(Mo)、钛(Ti)、铂(Pt)、钽(Ta)和钕(Nd)等金属中的至少一种。
示例性地，可以采用一道光罩制程来制备转接层20。
示例性地，缓冲层12的材料的材料可以包括氧化硅、氮化硅以及氮氧化硅中的至少一种。
S200，请参阅图6至图13，在缓冲层12上依次形成有源层30和合金层40，合金层40包括间隔设置的第一连接层41和第二连接层42，第一连接层41和第二连接层42分别与有源层30的两端相连。
请结合图6至图13，“在缓冲层12上依次形成有源层30和合金层40”具体可以包括：
请结合图6，在缓冲层12上沉积氧化物半导体材料层71，在氧化物半导体材料层71上沉积合金材料层72，在合金材料层72涂布光阻层73；
请结合图7，采用一道半色调光罩80对光阻层73进行曝光处理，半色调光罩80上设有第一透光区81、第一遮光区83、半透光区85、第二遮光区84和第二透光区82，第一透光区81的透光率和第二透光区82的透光率均大于半透光区85的透光率，第一遮光区83的透光率和第二遮光区84的透光率均小于半透光区85的透光率；
请结合图8，对光阻层73进行第一次显影处理，使光阻层73上对应于第一透光区81和第二透光区82的区域全部溶解，使光阻层73上对应于半透光区85的区域部分溶解，形成第一区域731，使光阻层73上对应于第一遮光区83和第二遮光区84的区域不溶解或部分溶解，形成第二区域732和第三区域733，第二区域732的厚度和第三区域733的厚度均大于第一区域731的厚度；
请结合图9，采用第一蚀刻液去除合金材料层72上未被光阻层73覆盖的区域；
请结合图10，采用第二蚀刻液去除氧化物半导体材料层71上未被合金材料层72覆盖的区域，得到有源层30；
请结合图11，对光阻层73进行第二次显影处理，使光阻层73的第一区域731全部溶解，光阻层73的第一区域731的厚度和第二区域732的厚度减小；
请结合图12，采用第一蚀刻液去除合金材料层72上未被光阻层73覆盖的区域，形成合金层40；
请结合图13，去除覆盖于合金层40表面的光阻层73。
示例性地，合金材料层72的材料包括钼和第二金属，其中，第二金属包括钛、铌、钽中的至少一种，钼在合金层40中的质量占比为50wt％～90wt％。
示例性地，氧化物半导体材料层71的材料可以包括氧化铟锌(IZO)和铟镓锌氧化物(IGZO)中的至少一种。
请结合图7，示例性地，半色调光罩80中，第一透光区81的透光率和第二透光区82的透光率可以相等，第一遮光区83的透光率和第二遮光区84可以相等。
需要说明的是，第一蚀刻液为对合金材料层72具有蚀刻作用但是对氧化物半导体材料层71不具有蚀刻作用的蚀刻液，这样，在采用第一蚀刻液去除合金材料层72上未被光阻层73覆盖的区域以形成合金层40(参阅图11和图12)的过程中，当第一蚀刻液蚀刻去除合金材料层72上未被光阻层73覆盖的区域时，可以保证有源层30的沟道区(即有源层30上对应于第一连接层41和第二连接层42之间的区域)不被腐蚀。示例性地，第一蚀刻液可以为双氧水溶液。
示例性地，第二蚀刻液可以为草酸溶液或磺酸溶液。
示例性地，可以采用原子层沉积法(atomic layer deposition，ALD)在缓冲层12上沉积氧化物半导体材料层71。
示例性地，采用原子层沉积法(atomic layer deposition，ALD)或者采用金属有机化合物化学气相沉淀法(Metal-organic Chemical Vapor Deposition，MOCVD)在氧化物半导体材料层71上沉积合金材料层72。
S300，请参阅图14，在有源层30、合金层40以及缓冲层12上形成绝缘层50。
示例性地，绝缘层50的材料可以包括氧化硅、氮化硅以及氮氧化硅中的至少一种。
S400，请参阅图15，对绝缘层50和缓冲层12进行图形化处理，在绝缘层50上形成对应于第一连接层41上方的第一通孔51以及对应于第二连接层42上方的第二通孔52，在绝缘层50和缓冲层12上形成对应于第一转接线路21上方的第三通孔53以及对应于第二转接线路22上方的第四通孔54。
示例性地，可以采用一道光罩制程来形成第一通孔51、第二通孔52、第三通孔53和第四通孔54。
S500，请结合图1，在绝缘层50上形成导电层60，导电层60包括间隔设置的源极61、栅极62和漏极63，源极61经由第一通孔51与第一连接层41相连，漏极63经由第二通孔52与第二连接层42相连，同时，源极61经由第三通孔53与第一转接线路21连接，漏极63经由第四通孔54与第二转接线路22连接。
示例性地，可以采用一道光罩制程来形成导电层60。
示例性地，导电层60的材料可以金属，金属可以包括铝(Al)、银(Ag)、钨(W)、铜(Cu)、镍(Ni)、铬(Cr)、钼(Mo)、钛(Ti)、铂(Pt)、钽(Ta)和钕(Nd)等金属中的至少一种。在一些实施例中，导电层60可以包括铝层以及分别设于铝层两侧的钛层。
以上对本申请实施例提供的TFT基板及其制作方法进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请。同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种TFT基板，其特征在于，包括依次层叠设置的衬底、缓冲层、有源层、合金层、绝缘层以及导电层，所述合金层包括间隔设置的第一连接层和第二连接层，所述第一连接层和所述第二连接层分别与所述有源层的两端相连，所述导电层包括间隔设置的源极、栅极和漏极，所述绝缘层上设有第一通孔和第二通孔，所述源极经由所述第一通孔与所述第一连接层相连，所述漏极经由所述第二通孔与所述第二连接层相连。
2.根据权利要求1所述的TFT基板，其特征在于，所述合金层的材料包括钼和第二金属，其中，所述第二金属包括钛、铌、钽中的至少一种，所述钼在所述合金层中的质量占比为50wt％～90wt％。
3.根据权利要求1所述的TFT基板，其特征在于，所述TFT基板还包括设于衬底和缓冲层之间的转接层，所述转接层包括间隔设置的第一转接线路和第二转接线路，所述绝缘层和所述缓冲层上设有第三通孔和第四通孔，所述源极经由所述第三通孔与所述第一转接线路连接，所述漏极经由所述第四通孔与所述第二转接线路连接。
4.根据权利要求3所述的TFT基板，其特征在于，所述第一转接线路在所述衬底上的正投影与所述有源层在所述衬底上的正投影至少部分重叠，和/或，所述第二转接线路在所述衬底上的正投影与所述有源层在所述衬底上的正投影至少部分重叠。
5.根据权利要求1-4中任一项所述的TFT基板，其特征在于，所述有源层包括在从衬底至所述缓冲层的方向上依次层叠设置的第一单元层和第二单元层，其中，所述第一单元层的材料为氧化铟锌，所述第二单元层的材料为铟镓锌氧化物。
6.根据权利要求1-4中任一项所述的TFT基板，其特征在于，所述有源层包括在从衬底至所述缓冲层的方向上依次层叠设置的第三单元层、第四单元层和第五单元层，其中，所述第三单元层、所述第四单元层和所述第五单元层的材料均为铟镓锌氧化物，并且，所述第三单元层中的铟的含量和所述第五单元层中的铟的含量均小于所述第四单元层中的铟的含量。
7.一种TFT基板的制作方法，其特征在于，包括：
提供衬底，在所述衬底上形成转接层，在所述转接层和所述衬底上形成缓冲层，其中，所述转接层包括间隔设置的第一转接线路和第二转接线路；
在所述缓冲层上依次形成有源层和合金层，所述合金层包括间隔设置的第一连接层和第二连接层，所述第一连接层和所述第二连接层分别与所述有源层的两端相连；
在所述有源层、所述合金层以及所述缓冲层上形成绝缘层；
对所述绝缘层和所述缓冲层进行图形化处理，在所述绝缘层上形成第一通孔和第二通孔，在所述绝缘层和所述缓冲层上形成第三通孔和第四通孔；
在所述绝缘层上形成导电层，所述导电层包括间隔设置的源极、栅极和漏极，所述源极经由所述第一通孔与所述第一连接层相连，所述漏极经由所述第二通孔与所述第二连接层相连，同时，所述源极经由所述第三通孔与所述第一转接线路连接，所述漏极经由所述第四通孔与所述第二转接线路连接。
8.根据权利要求7所述的TFT基板的制作方法，其特征在于，所述在所述缓冲层上依次形成有源层和合金层包括：
在所述缓冲层上沉积氧化物半导体材料层，在氧化物半导体材料层上沉积合金材料层，在所述合金材料层涂布光阻层；
采用一道半色调光罩对所述光阻层进行曝光处理，所述半色调光罩上设有第一透光区、第一遮光区、半透光区、第二遮光区和第二透光区，所述第一透光区的透光率和所述第二透光区的透光率均大于所述半透光区的透光率，所述第一遮光区的透光率和所述第二遮光区的透光率均小于所述半透光区的透光率；
对所述光阻层进行第一次显影处理，使所述光阻层上对应于所述第一透光区和所述第二透光区的区域全部溶解，使所述光阻层上对应于所述半透光区的区域部分溶解，形成第一区域，使所述光阻层上对应于所述第一遮光区和所述第二遮光区的区域不溶解或部分溶解，形成第二区域和第三区域，所述第二区域的厚度和所述第三区域的厚度均大于所述第一区域的厚度；
采用第一蚀刻液去除所述合金材料层上未被所述光阻层覆盖的区域；
采用第二蚀刻液去除所述氧化物半导体材料层上未被所述合金材料层覆盖的区域，得到有源层；
对所述光阻层进行第二次显影处理，使所述光阻层的第一区域全部溶解，所述光阻层的第一区域的厚度和第二区域的厚度减小；
采用第一蚀刻液去除所述合金材料层上未被所述光阻层覆盖的区域，形成合金层；
去除覆盖于合金层表面的光阻层。
9.根据权利要求8所述的TFT基板的制作方法，其特征在于，所述第一蚀刻液为双氧水溶液，所述第二蚀刻液为草酸溶液或磺酸溶液。
10.根据权利要求8所述的TFT基板的制作方法，其特征在于，采用原子层沉积法在所述缓冲层上沉积氧化物半导体材料层，采用原子层沉积法或者采用金属有机化合物化学气相沉淀法在氧化物半导体材料层上沉积合金材料层。
CN202310313291.9A 2023-03-24 2023-03-24 Tft基板及其制作方法 Pending CN117476775A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310313291.9A CN117476775A (zh) 2023-03-24 2023-03-24 Tft基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310313291.9A CN117476775A (zh) 2023-03-24 2023-03-24 Tft基板及其制作方法

Publications (1)

Publication Number Publication Date
CN117476775A true CN117476775A (zh) 2024-01-30

Family

ID=89633656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310313291.9A Pending CN117476775A (zh) 2023-03-24 2023-03-24 Tft基板及其制作方法

Country Status (1)

Country Link
CN (1) CN117476775A (zh)

Similar Documents

Publication Publication Date Title
JP3378280B2 (ja) 薄膜トランジスタおよびその製造方法
CN109192661B (zh) 薄膜晶体管及其制备方法、阵列基板和显示面板
CN109494257B (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
CN109686794B (zh) 薄膜晶体管及其制造方法、显示装置
CN111584509B (zh) 显示面板及其制备方法、显示装置
US20190165006A1 (en) Thin film transistor, manufacturing method therefor, array substrate and display device
CN113299559A (zh) 薄膜晶体管的制备方法及薄膜晶体管
CN114089571B (zh) 阵列基板及制作方法和显示面板
WO2023024256A1 (zh) 一种阵列基板及其制备方法、显示装置
US20180122924A1 (en) Array substrate and method of manufacturing the same, and display device
CN111276527A (zh) 一种显示面板及其制作方法
CN113725157B (zh) 阵列基板及其制作方法
CN107507807B (zh) 基板及其制备方法、显示面板
US9761725B2 (en) Thin film transistor display device with zinc nitride ohmic contact layer
CN110504164B (zh) 薄膜晶体管及其制造方法和显示装置
CN110854068B (zh) Tft阵列基板的制备方法及tft阵列基板
CN117476775A (zh) Tft基板及其制作方法
CN111029344A (zh) 一种阵列基板及其制备方法
CN111128876B (zh) 一种阵列基板的制备方法
CN115312546A (zh) 阵列基板及其制备方法、显示面板
CN115588696A (zh) 一种薄膜晶体管、阵列基板及薄膜晶体管的制备方法
CN113782616A (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN109860118B (zh) 一种阵列基板及其制备方法
CN113782493A (zh) 阵列基板的制备方法及阵列基板
CN108288652B (zh) 薄膜晶体管及其制造方法、阵列基板和显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination