CN117476641B - 高压放电管及其制备方法 - Google Patents

高压放电管及其制备方法 Download PDF

Info

Publication number
CN117476641B
CN117476641B CN202311826395.6A CN202311826395A CN117476641B CN 117476641 B CN117476641 B CN 117476641B CN 202311826395 A CN202311826395 A CN 202311826395A CN 117476641 B CN117476641 B CN 117476641B
Authority
CN
China
Prior art keywords
boron
type substrate
ring
short base
base region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311826395.6A
Other languages
English (en)
Other versions
CN117476641A (zh
Inventor
王跃
张常军
吴中瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui Dapeng Semiconductor Co ltd
Shenzhen Penang Electronics Co ltd
Original Assignee
Anhui Dapeng Semiconductor Co ltd
Shenzhen Penang Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anhui Dapeng Semiconductor Co ltd, Shenzhen Penang Electronics Co ltd filed Critical Anhui Dapeng Semiconductor Co ltd
Priority to CN202311826395.6A priority Critical patent/CN117476641B/zh
Publication of CN117476641A publication Critical patent/CN117476641A/zh
Application granted granted Critical
Publication of CN117476641B publication Critical patent/CN117476641B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明公开了一种高压放电管及其制备方法,高压放电管包括:N型衬底,N型衬底的两侧均设置有P型结构;P型结构包括:短基区和硼环;硼环设置于N型衬底和短基区之间;硼环中的硼离子浓度小于短基区中硼离子的浓度。硼环环绕N型衬底的四周设置,在后续在N型衬底的边缘形成沟槽时,因与沟槽接触的硼环中的硼离子的浓度相较于现有技术中与沟槽接触的短基区的浓度小,使得硼环发生击穿时对应的电压更高。通过形成高压硼环,避免由于沟槽污染以及钝化缺陷导致的表面击穿,并且提升产品的耐压和可靠性应。

Description

高压放电管及其制备方法
技术领域
本发明涉及半导体技术领域,尤其涉及高压放电管及其制备方法。
背景技术
高压放电管是一种使用于设备输入端的高压保护元件。若其两端的电压高过其保护规格值时,其内部会出现短路现象,并吸收掉输入的过高压。
高压放电管由于耐压易受边缘槽边界扩散以及钝化过程缺陷影响,导致发生表面提前击穿,以致于整体耐压下降及后续的可靠性能力降低。
发明内容
本发明提供了一种高压放电管及其制备方法,以避免由于沟槽污染以及钝化缺陷导致的表面击穿,并且提升产品的耐压和可靠性。
根据本发明的一方面,提供了一种高压放电管,包括:
N型衬底,N型衬底的两侧均设置有P型结构;所述P型结构包括:短基区和硼环;所述硼环设置于所述N型衬底和所述短基区之间;所述硼环中的硼离子浓度小于所述短基区中硼离子的浓度。
可选的,所述N型衬底的厚度范围为200μm-240μm,所述硼环靠近所述N型衬底一侧的表面距离所述短基区远离所述N型衬底一侧的表面的距离范围为50μm-60μm,所述短基区的厚度范围为30μm-40μm。
可选的,在所述P型结构中,所述硼环靠近所述短基区的表面与所述N型衬底靠近所述短基区的表面齐平。
可选的,所述P型结构还包括:
深硼区,所述深硼区设置于所述N型衬底和所述短基区之间,所述深硼区中的硼离子浓度小于所述硼环中硼离子的浓度。
可选的,所述深硼区的厚度大于所述硼环的厚度。
可选的,所述短基区远离所述N型衬底的一侧设置有至少一个N型发射单元。
所述高压放电管还包括:
两个金属层,分别对应于两个所述短基区设置,所述金属层位于对应的所述N型发射单元远离所述N型衬底的一侧。
可选的,所述高压放电管,还包括:
两个沟槽,两个所述沟槽分别环绕两个所述P型结构设置;两个钝化保护层,分别对应两个所述沟槽设置,所述钝化保护层覆盖对应的所述沟槽的表面,所述钝化保护层由所述沟槽底部延伸至对应的所述短基区表面的边缘区域。
可选的,所述高压放电管,还包括:
两个玻璃层,分别覆盖两个所述钝化保护层的表面;两个低温氧化物层,分别覆盖两个所述玻璃层的表面。
根据本发明的另一方面,提供了一种高压放电管的制备方法,包括:
提供N型衬底;在所述N型衬底的两侧均制备P型结构,制备所述P型结构包括:在所述N型衬底的表面生长氧化层;图案化所述氧化层,在所述N型衬底的表面形成硼环掺杂图案区,所述硼环掺杂图案区为环形;对所述硼环掺杂图案区进行掺杂,形成环状掺杂结构;对所述N型衬底的表面以及所述环状掺杂结构进行掺杂,形成短基区和硼环,所述硼环位于所述N型衬底和所述短基区之间;所述硼环中的硼离子浓度小于所述短基区中硼离子的浓度。
可选的,对所述N型衬底的表面以及所述环状掺杂结构进行掺杂之前,还包括:
图案化所述氧化层,在所述N型衬底的表面形成深硼掺杂图案区;对所述深硼掺杂图案区进行掺杂,形成深硼掺杂结构;相应的,在形成所述短基区时,还对所述深硼掺杂结构进行掺杂,以形成深硼区,所述深硼区中的硼离子浓度小于所述硼环中硼离子的浓度。
本发明实施例的技术方案,在N型衬底的两侧均设置有P型结构;P型结构包括:短基区和硼环;硼环设置于N型衬底和短基区之间;硼环中的硼离子浓度小于短基区中硼离子的浓度。硼环环绕N型衬底的四周设置,在后续在N型衬底的边缘形成沟槽时,因与沟槽接触的硼环中的硼离子的浓度相较于现有技术中与沟槽接触的短基区的浓度小,使得硼环发生击穿时对应的电压更高。通过形成高压硼环,避免由于沟槽污染以及钝化缺陷导致的表面击穿,并且提升产品的耐压和可靠性应。
当理解,本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征,也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种高压放电管的结构示意图;
图2是本发明实施例提供的一种高压放电管的制备方法的流程图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
图1为本发明实施例提供的一种高压放电管的结构示意图,如图1所示,该高压放电管包括:
N型衬底1,N型衬底的两侧均设置有P型结构;P型结构包括:短基区2和硼环3;硼环3设置于N型衬底1和短基区2之间;硼环3中的硼离子浓度小于短基区2中硼离子的浓度。
选择电阻率为20-40Ω·cm的N型硅片作为N型衬底1。在形成P型结构时,在N型衬底的双面均生长氧化层,并光刻氧化层形成硼环掺杂图案区。在硼环掺杂图案区进行硼扩散,形成厚度为50-60μm的硼环掺杂结构。在双面的保护层上均进行镓扩散,具体的,镓预扩:1100-1190℃/100min,镓再扩:1200-1235℃/12H(氮气:4-10L),结深30-40μm,进行形成短基区2和硼环3。
硼环掺杂结构为环形,也即硼环3为环形结构,且硼环3中的硼离子浓度小于短基区2中硼离子的浓度,使得硼环的耐压能力大于短基区2的耐压能力,也即硼环3与N型衬底接触处的耐压能力远远大于短基区2与N型衬底接触处的耐压能力。相较于现有技术中沟槽直接接触短基区,本实施例中沟槽与耐压能力更强的硼环3接触,可以提高高压放电管的击穿电压。
本发明实施例的技术方案,在N型衬底的两侧均设置有P型结构;P型结构包括:短基区和硼环;硼环设置于N型衬底和短基区之间;硼环中的硼离子浓度小于短基区中硼离子的浓度。硼环环绕N型衬底的四周设置,在后续在N型衬底的边缘形成沟槽时,因与沟槽接触的硼环中的硼离子的浓度相较于现有技术中与沟槽接触的短基区的浓度小,使得硼环发生击穿时对应的电压更高。通过形成高压硼环,避免由于沟槽污染以及钝化缺陷导致的表面击穿,并且提升产品的耐压和可靠性应。
继续参考图1,可选的,N型衬底1的厚度范围为200μm-240μm,硼环3靠近N型衬底1一侧的表面距离短基区2远离N型衬底1一侧的表面的距离范围为50μm-60μm,短基区的厚度范围为30μm-40μm。
示例性的,硼环3包括相对设置的上表面和下表面,硼环3的下表面为相对于硼环3的上表面靠近N型衬底1的表面。短基区2包括相对设置的上表面和下表面,短基区的上表面为相对于短基区2的下表面远离N型衬底1的表面。硼环3靠近N型衬底1的一侧距离短基区2远离N型衬底1的一侧的距离范围为50μm-60μm,也即,硼环3的下表面距离与硼环3位于N型衬底同一侧的短基区2的上表面的距离为50μm-60μm,硼环3的深度大于短基区2的深度,有利于提高高压放电管的耐压能力,使得硼环3的下表面与N型衬底1接触的表面更不易被击穿。
继续参考图1,可选的,在P型结构中,硼环3靠近短基区2的表面与N型衬底1靠近短基区2的表面齐平,也即硼环3的上表面与N型衬底1中与短基区2接触的表面齐平。
继续参考图1,可选的,P型结构还包括:
深硼区4,深硼区4设置于N型衬底1和短基区2之间,深硼区4中的硼离子浓度小于硼环3中硼离子的浓度。深硼区4中远离N型衬底1的表面与硼环3中远离N型衬底1的表面齐平,且深硼区4的厚度大于硼环的厚度,也即深硼区4靠近N型衬底1的表面距离短基区2的上表面的距离大于硼环3的下表面至短基区2的上表面的距离。
继续参考图1,可选的,短基区2远离N型衬底1的一侧设置有至少一个N型发射单元5。
高压放电管还包括:
两个金属层6,分别对应于两个短基区2设置,金属层6位于对应的N型发射单元5远离N型衬底1的一侧。
在短基区2远离N型衬底1的一侧设置有至少两个N型发射单元5时,相邻两个N型发射单元5之间通过短基区2间隔。金属层6可以为钛/镍/银三层结构。
继续参考图1,可选的,高压放电管,还包括:
两个沟槽,两个沟槽分别环绕两个P型结构设置;两个钝化保护层7,分别对应两个沟槽设置,钝化保护层7覆盖对应的沟槽的表面,钝化保护层7由沟槽底部延伸至对应的短基区2表面的边缘区域。在沟槽的表面沉积半绝缘多晶硅(SIPOS)以形成钝化保护层7。钝化保护层7的厚度为:8000-12000Å。
继续参考图1,可选的,高压放电管,还包括:
两个玻璃层8,分别对应两个钝化保护层7设置,两个玻璃层8分别覆盖两个钝化保护层7的表面;两个低温氧化物层9,分别对应两个玻璃层8设置,两个低温氧化物层9分别覆盖两个玻璃层8的表面。
在玻璃层8的表面沉积低温氧化物(LTO)以形成低温氧化物层9,对高压放电管形成保护。低温氧化物层9的厚度为4000-6000Å。在金属层两侧到沟槽的位置沉积有钝化保护层7、玻璃层8和低温氧化物层。
本发明实施例还提供了一种高压放电管的制备方法,用于制备上述的高压放电管,图2为本发明实施例提供的一种高压放电管的制备方法的流程图,参考图2,该制备方法包括:
S110:提供N型衬底。
选择片厚200~240μm,电阻率为20-40Ω·cm的N型硅片。
在N型衬底的两侧均制备P型结构,制备P型结构包括:
S120:在N型衬底的表面生长氧化层。
在1150-1200℃下,反应10H以生长氧化层,氧化层的厚度为1-2μm。
S130:图案化氧化层,在N型衬底的表面形成硼环掺杂图案区,硼环掺杂图案区为环形。
光刻氧化层以形成硼环掺杂图案区。
S140:对硼环掺杂图案区进行掺杂,形成环状掺杂结构。
对硼环掺杂图案区进行掺杂时,先进行硼预扩:采用B30液态源,在900℃下进行60min,然后进行硼再扩:在1200-1270℃下进行30H,硼再扩时充入氮气:4-10L、氧气:1-3L,使得环状掺杂结构的结深为50-60μm。
S150:图案化氧化层,在N型衬底的表面形成深硼掺杂图案区。
光刻氧化层以形成深硼掺杂图案区,深硼掺杂图案区在N型衬底上的垂直投影的形状为矩形。
S160:对深硼掺杂图案区进行掺杂,形成深硼掺杂结构。
对深硼掺杂图案区进行掺杂时,先进行硼预扩:采用B30液态源,在1000-1100℃下进行60min,然后进行硼再扩:在1200-1270℃下进行50H,硼再扩时充入氮气:4-10L、氧气:1-3L,使得深硼掺杂结构的结深为70-80μm。
本实施例在N型衬底的两侧通过光刻、扩散等工艺形成短基区和硼环,且硼环的硼离子浓度大于短基区的硼离子浓度,使得硼环的耐压能力大于短基区的耐压能力,也即硼环与N型衬底接触处的耐压能力远远大于短基区与N型衬底接触处的耐压能力。相较于现有技术中沟槽直接接触短基区,本实施例中沟槽与耐压能力更强的硼环接触,可以提高高压放电管的击穿电压。
S170:对N型衬底的表面以及环状掺杂结构进行掺杂,形成短基区、硼环和两个深硼区,硼环位于N型衬底和短基区之间;硼环中的硼离子浓度小于短基区中硼离子的浓度,深硼区中的硼离子浓度小于硼环中硼离子的浓度。
在N型衬底的表面以及环状掺杂结构的表面进行镓扩散,具体的,先进行镓预扩:在1100-1190℃下扩散100min,然后进行镓再扩:在1200-1235℃下扩散12H,同时充入氮气:4-10L,最终使得短基区的深度为30-40μm。
在步骤S170之后还包括:
图案化N型衬底的表面的氧化层,形成至少一个N型发射图案。
对至少一个N型发射图案进行磷扩散,形成N型发射单元。具体的,在短基区的N型发射图案区,采用三氯氧磷(POCL3)进行磷扩散。首先,进行磷预扩:在1100-1150℃下扩散90min,然后在1100-1150下扩散370min,形成厚度为8-15μm的N型发射单元。
采用光刻工艺,刻蚀N型衬底,形成沟槽;台面光刻,采用混酸腐蚀沟槽,形成的沟槽槽深50-60μm,槽宽:320-360μm。
在沟槽上沉积半绝缘多晶硅,形成钝化保护层,钝化保护层由沟槽底部延伸至短基区表面的边缘区域。
在所述钝化保护层上进行玻璃钝化,形成玻璃层。
在玻璃层上沉积低温氧化物,形成氧化物层。
在N型发射单元远离N型衬底的一侧沉积金属材料,形成金属层。其中金属层包括钛/镍/银三层结构,钛的厚度为800Å,镍的厚度为4500Å,银的厚度为11000Å,最后合金,炉温为400~530℃/10min~30 min。
应该理解,可以使用上面所示的各种形式的流程,重新排序、增加或删除步骤。例如,本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行,只要能够实现本发明的技术方案所期望的结果,本文在此不进行限制。
上述具体实施方式,并不构成对本发明保护范围的限制。本领域技术人员应该明白的是,根据设计要求和其他因素,可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等,均应包含在本发明保护范围之内。

Claims (8)

1.一种高压放电管,其特征在于,包括:
N型衬底,N型衬底的两侧均设置有P型结构;
所述P型结构包括:短基区和硼环;
所述硼环设置于所述N型衬底和所述短基区之间;
所述硼环中的硼离子浓度小于所述短基区中硼离子的浓度;
所述P型结构还包括:
深硼区,所述深硼区设置于所述N型衬底和所述短基区之间,所述深硼区中的硼离子浓度小于所述硼环中硼离子的浓度;
两个沟槽,两个所述沟槽分别环绕两个所述P型结构设置;所述沟槽与对应的所述硼环接触;
所述深硼区与所述硼环不接触,所述深硼区中远离所述N型衬底的表面与硼环中远离所述N型衬底的表面齐平。
2.根据权利要求1所述的高压放电管,其特征在于,所述N型衬底的厚度范围为200μm-240μm,所述硼环靠近所述N型衬底一侧的表面距离所述短基区远离所述N型衬底一侧的表面的距离范围为50μm-60μm,所述短基区的厚度范围为30μm-40μm。
3.根据权利要求1所述的高压放电管,其特征在于,在所述P型结构中,所述硼环靠近所述短基区的表面与所述N型衬底靠近所述短基区的表面齐平。
4.根据权利要求1所述的高压放电管,其特征在于,所述深硼区的厚度大于所述硼环的厚度。
5.根据权利要求1所述的高压放电管,其特征在于,所述短基区远离所述N型衬底的一侧设置有至少一个N型发射单元;
所述高压放电管还包括:
两个金属层,分别对应于两个所述短基区设置,所述金属层位于对应的所述N型发射单元远离所述N型衬底的一侧。
6.根据权利要求1所述的高压放电管,其特征在于,还包括:
两个钝化保护层,分别对应两个所述沟槽设置,所述钝化保护层覆盖对应的所述沟槽的表面,所述钝化保护层由所述沟槽底部延伸至对应的所述短基区表面的边缘区域。
7.根据权利要求6所述的高压放电管,其特征在于,还包括:
两个玻璃层,分别覆盖两个所述钝化保护层的表面;
两个低温氧化物层,分别覆盖两个所述玻璃层的表面。
8.一种高压放电管的制备方法,其特征在于,包括:
提供N型衬底;
在所述N型衬底的两侧均制备P型结构,制备所述P型结构包括:
在所述N型衬底的表面生长氧化层;
图案化所述氧化层,在所述N型衬底的表面形成硼环掺杂图案区,所述硼环掺杂图案区为环形;
对所述硼环掺杂图案区进行掺杂,形成环状掺杂结构;
对所述N型衬底的表面以及所述环状掺杂结构进行掺杂,形成短基区和硼环,所述硼环位于所述N型衬底和所述短基区之间;所述硼环中的硼离子浓度小于所述短基区中硼离子的浓度;
采用光刻工艺,刻蚀N型衬底,形成沟槽;所述沟槽与所述硼环接触;
对所述N型衬底的表面以及所述环状掺杂结构进行掺杂之前,还包括:
图案化所述氧化层,在所述N型衬底的表面形成深硼掺杂图案区;
对所述深硼掺杂图案区进行掺杂,形成深硼掺杂结构;
相应的,在形成所述短基区时,还对所述深硼掺杂结构进行掺杂,以形成深硼区,所述深硼区中的硼离子浓度小于所述硼环中硼离子的浓度,所述深硼区与所述硼环不接触,所述深硼区中远离所述N型衬底的表面与硼环中远离所述N型衬底的表面齐平。
CN202311826395.6A 2023-12-28 2023-12-28 高压放电管及其制备方法 Active CN117476641B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311826395.6A CN117476641B (zh) 2023-12-28 2023-12-28 高压放电管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311826395.6A CN117476641B (zh) 2023-12-28 2023-12-28 高压放电管及其制备方法

Publications (2)

Publication Number Publication Date
CN117476641A CN117476641A (zh) 2024-01-30
CN117476641B true CN117476641B (zh) 2024-04-09

Family

ID=89633398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311826395.6A Active CN117476641B (zh) 2023-12-28 2023-12-28 高压放电管及其制备方法

Country Status (1)

Country Link
CN (1) CN117476641B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104485282A (zh) * 2014-12-18 2015-04-01 常熟市聚芯半导体科技有限公司 一种放电管芯片的制造方法
CN109742160A (zh) * 2019-03-13 2019-05-10 捷捷半导体有限公司 浅沟槽高压gpp芯片及其制备方法
CN112133744A (zh) * 2020-10-22 2020-12-25 捷捷半导体有限公司 一种半导体放电管及其制作方法
CN114038900A (zh) * 2021-09-27 2022-02-11 安徽芯旭半导体有限公司 Tvs芯片及其生产方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104485282A (zh) * 2014-12-18 2015-04-01 常熟市聚芯半导体科技有限公司 一种放电管芯片的制造方法
CN109742160A (zh) * 2019-03-13 2019-05-10 捷捷半导体有限公司 浅沟槽高压gpp芯片及其制备方法
CN112133744A (zh) * 2020-10-22 2020-12-25 捷捷半导体有限公司 一种半导体放电管及其制作方法
CN114038900A (zh) * 2021-09-27 2022-02-11 安徽芯旭半导体有限公司 Tvs芯片及其生产方法

Also Published As

Publication number Publication date
CN117476641A (zh) 2024-01-30

Similar Documents

Publication Publication Date Title
KR101955055B1 (ko) 전력용 반도체 소자 및 그 소자의 제조 방법
CN104685613B (zh) 半导体装置、半导体装置的制造方法
CN102420133B (zh) Igbt器件的制造方法
CN108682695B (zh) 一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法
US9099517B2 (en) Bipolar junction transistor with spacer layer
CN103035721B (zh) 超级结器件及其制造方法
US3758943A (en) Method for manufacturing semiconductor device
EP3167489A1 (en) Flat gate commutated thyristor
CN105409006A (zh) 半导体装置
CN101604660A (zh) 台型半导体装置及其制造方法
CN117476641B (zh) 高压放电管及其制备方法
CN111415997B (zh) 一种mos结构沟槽二极管器件及其制造方法
CN113161238B (zh) 高温度特性门极灵敏型触发可控硅芯片的制作工艺
EP0194199B1 (en) Double gate static induction thyristor and method for manufacturing the same
CN112530938A (zh) 一种用于soi工艺的横向scr抗静电结构及其制备方法
RU122204U1 (ru) Диод шоттки с канавочной структурой
KR101893673B1 (ko) 과도 전압 억제 소자 및 그 제조 방법
US4977107A (en) Method for manufacturing semiconductor rectifier
CN219811500U (zh) 二极管
CN116613217B (zh) 一种抑制表面漏电流的肖特基势垒二极管
KR101016123B1 (ko) 반도체 다이오드 및 그 제조 방법
CN102412147B (zh) 场阻断型半导体器件的制作方法
CN116454025B (zh) Mosfet芯片的制造方法
CN109326591B (zh) 一种功率器件防护芯片及其制造方法
CN107293601B (zh) 一种肖特基半导体装置及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant