CN219811500U - 二极管 - Google Patents
二极管 Download PDFInfo
- Publication number
- CN219811500U CN219811500U CN202321329253.4U CN202321329253U CN219811500U CN 219811500 U CN219811500 U CN 219811500U CN 202321329253 U CN202321329253 U CN 202321329253U CN 219811500 U CN219811500 U CN 219811500U
- Authority
- CN
- China
- Prior art keywords
- substrate
- diode
- layer
- ion doped
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 56
- 229920005591 polysilicon Polymers 0.000 claims abstract description 40
- 230000015556 catabolic process Effects 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 34
- 238000002161 passivation Methods 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 127
- 150000002500 ions Chemical class 0.000 description 62
- 230000005684 electric field Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本实用新型提供了一种二极管，包括：基底，所述基底中形成有多个沟槽；多晶硅层，填充于所述沟槽中；离子掺杂区，位于所述多晶硅层和所述基底中，且所述基底中的离子掺杂区随形包围所述多晶硅层，各个所述沟槽的顶部之间的离子掺杂区相互连接；所述离子掺杂区与所述基底的导电类型相反，以使得所述离子掺杂区与所述基底之间形成PN结。本实用新型的技术方案使得二极管在具有低击穿电压的同时，还能适应于低功耗电路的需求。
Description
技术领域
本实用新型涉及半导体技术领域，特别涉及一种二极管。
背景技术
二极管的应用范围很广泛，尤其随着电子产品向小型化发展的趋势下，在低压低功耗领域的应用也越来越多，对二极管击穿电压的降低也提出了更高的要求。如图1所示，传统二极管主要是通过提高PN结两侧的P区11与N区12的掺杂浓度，并利用PN结齐纳击穿原理实现低击穿电压的要求，但此方案形成的二极管的击穿电压一般维持在6V左右，若要进一步降低击穿电压，需要P区11与N区12具有更大的掺杂浓度，这样会导致二极管的反向漏电流达到毫安级水平甚至更高，从而导致无法完全满足低功耗电路的应用要求。
因此，需要提供一种二极管，使得在具有低击穿电压的同时，还能适应于低功耗电路的需求。
实用新型内容
本实用新型的目的在于提供一种二极管，使得在具有低击穿电压的同时，还能适应于低功耗电路的需求。
为实现上述目的，本实用新型提供了一种二极管，包括：
基底，所述基底中形成有多个沟槽；
多晶硅层，填充于所述沟槽中；
离子掺杂区，位于所述多晶硅层和所述基底中，且所述基底中的离子掺杂区随形包围所述多晶硅层，各个所述沟槽的顶部之间的离子掺杂区相互连接；所述离子掺杂区与所述基底的导电类型相反，以使得所述离子掺杂区与所述基底之间形成PN结。
可选地，所述基底包括衬底和位于所述衬底上的外延层，所述PN结位于所述外延层中。
可选地，所述沟槽的纵截面为倒梯形。
可选地，所述沟槽侧壁与所述沟槽底壁之间的夹角大于90度，且小于或等于110度。
可选地，所述沟槽底壁的宽度为0.1μm～2μm。
可选地，所述沟槽的深度为1μm～20μm。
可选地，所述离子掺杂区底部的宽度为0.2μm～4μm。
可选地，所述二极管还包括：
绝缘介质层，位于所述基底上，所述绝缘介质层中形成有暴露出所述多晶硅层和所述基底顶面的开口。
可选地，所述二极管还包括：
第一金属电极，位于所述绝缘介质层上，所述第一金属电极填充所述开口，以使得所述第一金属电极与所述多晶硅层和所述基底连接；
第二金属电极，位于所述基底的底面。
可选地，所述二极管还包括：
钝化层，从所述绝缘介质层上延伸至部分所述第一金属电极上。
可选地，所述二极管的击穿电压为2V～6V。
与现有技术相比，本实用新型的二极管，由于包括：基底，所述基底中形成有多个沟槽；多晶硅层，填充于所述沟槽中；离子掺杂区，位于所述多晶硅层和所述基底中，且所述基底中的离子掺杂区随形包围所述多晶硅层，各个所述沟槽的顶部之间的离子掺杂区相互连接；所述离子掺杂区与所述基底的导电类型相反，以使得所述离子掺杂区与所述基底之间形成PN结，使得二极管在具有低击穿电压的同时，还能适应于低功耗电路的需求。
附图说明
图1是一种二极管的结构示意图；
图2是本实用新型一实施例的二极管的结构示意图；
图3a～图3k是本实用新型一实施例的二极管的制造方法的各个步骤示意图。
其中，附图1～图3k的附图标记说明如下：
11-P区；12-N区；21-衬底；22-外延层；231-绝缘层；232-氧化层；233-第一开口；24-沟槽；241-第二开口；25-多晶硅层；26-离子掺杂区；27-第一金属电极；28-钝化层；29-第二金属电极。
具体实施方式
为使本实用新型的目的、优点和特征更加清楚，以下对本实用新型提出的二极管作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。
本实用新型一实施例提供一种二极管，包括：基底，所述基底中形成有多个沟槽；多晶硅层，填充于所述沟槽中；离子掺杂区，位于所述多晶硅层和所述基底中，且所述基底中的离子掺杂区随形包围所述多晶硅层，各个所述沟槽的顶部之间的离子掺杂区相互连接；所述离子掺杂区与所述基底的导电类型相反，以使得所述离子掺杂区与所述基底之间形成PN结。
下面参阅图2～图3k更为详细的介绍本实施例提供的二极管，图2、图3a～图3k也是纵向剖面示意图。
所述基底的材质可以为单晶硅、锗、碳化硅和砷化镓等半导体材料中的至少一种，能够通过对所述基底掺杂改变导电性能。
所述基底包括衬底21和位于所述衬底21上的外延层22。
所述基底具有第一导电类型；所述衬底21为重掺杂，所述外延层22为轻掺杂。
所述外延层22的厚度较小，优选的，所述外延层22的厚度为3μm～30μm。
所述外延层22的电阻率可以为0.001Ω·cm～1Ω·cm。
所述基底中形成有多个间隔设置的沟槽(即图3d中所示的沟槽24)。
相邻所述沟槽24的顶部之间的距离可以为0.3μm～4μm。
优选地，所述沟槽24位于所述外延层22中，从所述外延层22的表面延伸至所述外延层22的内部。在其他实施例中，所述沟槽可以从所述外延层22中延伸至所述衬底21中。
优选地，所述沟槽24的纵截面为倒梯形，即所述沟槽24的宽度从所述沟槽24的底部至所述沟槽24的顶部逐渐增大。
其中，所述沟槽24的侧壁与所述沟槽24的底壁之间的夹角可以大于90度，且小于或等于110度。
优选地，所述沟槽24的底壁的宽度为0.1μm～2μm，所述沟槽24的深度为1μm～20μm。
所述多晶硅层25填充于所述沟槽24中，所述多晶硅层25具有第二导电类型。
所述离子掺杂区26位于整个所述多晶硅层25和部分所述基底中，且所述基底中的离子掺杂区26随形包围所述多晶硅层25，即所述多晶硅层25中的离子掺杂区26随形所述沟槽24扩散至所述沟槽24侧壁和底壁的所述基底中，各个所述沟槽24的顶部之间的所述离子掺杂区26相互连接，使得形成一个完整的所述离子掺杂区26，所述离子掺杂区26包围所有的所述多晶硅层25和所述多晶硅层25外围的部分所述基底。
其中，扩散至所述基底中的离子掺杂区26的宽度可以为0.1μm～2μm，且沿着所述沟槽24底部至所述沟槽24顶部的方向，扩散至所述基底中的离子掺杂区26的宽度逐渐增大；并且，扩散完成之后，形成的所述离子掺杂区26底部的宽度可以为0.2μm～4μm。
当所述沟槽24的纵截面为倒梯形时，所述多晶硅层25的纵截面的轮廓也为倒梯形，且由于各个所述多晶硅层25中的掺杂离子随形所述沟槽24扩散至所述沟槽24侧壁和底壁的基底中，使得所述离子掺杂区26的顶部连接处之外的部分(含所述离子掺杂区26的底部)的纵截面的轮廓也为倒梯形，所述离子掺杂区26的宽度从底部至顶部逐渐增大。
其中，所述离子掺杂区26的侧面与所述离子掺杂区26的底面之间的夹角可以大于90度，且小于或等于110度。
所述离子掺杂区26与包围所述离子掺杂区26的所述基底的导电类型相反，所述离子掺杂区26具有第二导电类型，以使得所述离子掺杂区26与包围所述离子掺杂区26的所述基底之间形成PN结。
所述第一导电类型为P型时，所述第二导电类型为N型；所述第一导电类型为N型时，所述第二导电类型为P型。
优选地，所述PN结位于所述外延层22中，即所述离子掺杂区26与包围所述离子掺杂区26的所述外延层22之间形成PN结。在其他实施例中，所述PN结可以从所述外延层22中延伸至所述衬底21中。
优选地，含有掺杂离子的所述多晶硅层25的方块电阻为20Ω/□～200Ω/□。
所述二极管还包括：绝缘介质层，位于所述基底上，所述绝缘介质层中形成有暴露出所述多晶硅层25以及相邻所述多晶硅层25之间的所述基底顶面的开口(为了与其他开口进行区分，定义此处的开口为第一开口)。
所述绝缘介质层可以为单层结构或者至少两层堆叠的结构。
所述二极管还包括：第一金属电极27，位于所述绝缘介质层上，所述第一金属电极27填充所述第一开口，以使得所述第一金属电极27与所述多晶硅层25和所述基底连接。
所述二极管还包括：钝化层28，从所述绝缘介质层上延伸至部分所述第一金属电极27上。
所述二极管还包括：第二金属电极29，位于所述基底的底面。
在图2所示的实施例中，所述绝缘介质层包括绝缘层231和氧化层232，所述绝缘层231可以位于所述多晶硅层25外围的外延层22上，所述氧化层232可以位于所述绝缘层231上，所述第一开口贯穿所述氧化层232和所述绝缘层231，以暴露出所述多晶硅层25以及相邻所述多晶硅层25之间的外延层22，所述第一金属电极27填充所述第一开口以与所述多晶硅层25和所述外延层22连接，且所述第一金属电极27延伸至所述第一开口外围的所述氧化层232上，所述钝化层28从所述第一金属电极27外围的所述氧化层232上延伸至部分所述第一金属电极27上，所述第二金属电极29位于所述衬底21的底面。
所述绝缘层231的厚度可以为所述第一金属电极27的厚度可以为1μm～10μm，所述钝化层28的厚度可以为2μm～10μm，所述第二金属电极29的厚度可以为1μm～5μm。需要说明的是，所述绝缘层231、所述第一金属电极27、所述钝化层28和所述第二金属电极29的厚度不仅限于上述范围。
所述第一金属电极27在封装工艺中用于打线，所述第二金属电极29用于在封装工艺中通过固晶胶或锡膏等导电材料与一基板电连接。
由于对芯片进行封装时，环境中存在很多颗粒杂质，通过将所述钝化层28从所述绝缘介质层上延伸至部分所述第一金属电极27上，使得所述第一金属电极27的边缘与所述绝缘介质层的交界处能够被所述钝化层28覆盖，进而使得能够避免颗粒杂质从所述交界处进入到所述二极管的内部。
参阅图3a～图3k，所述二极管的制造方法可以包括：首先，如图3a所示，提供衬底21，在所述衬底21上生长外延层22；然后，如图3b所示，在所述外延层22上形成绝缘层231；然后，如图3c所示，刻蚀所述绝缘层231，以在所述绝缘层231中形成暴露出所述外延层22表面的多个第二开口241；然后，如图3d所示，以刻蚀后的所述绝缘层231为掩膜，刻蚀所述第二开口241暴露出的所述外延层22，以在所述外延层22中形成多个沟槽24；然后，如图3e所示，填充掺杂的多晶硅层25于所述第二开口241和所述沟槽24中，且所述多晶硅层25还覆盖所述绝缘层231；然后，如图3f所示，刻蚀去除所述绝缘层231上的多晶硅层25以及所述第二开口241中的多晶硅层25，仅保留所述沟槽24中的多晶硅层25；然后，如图3g所示，执行高温退火工艺，以使得所述多晶硅层25中的掺杂离子随形所述沟槽24向所述多晶硅层25的侧壁和底壁的外延层22中扩散，且扩散后的掺杂离子顶部相连接，进而在所述多晶硅层25以及包围所述多晶硅层25的部分所述基底中形成完整的离子掺杂区26，并且，在高温退火工艺的作用下，所述绝缘层231的顶面以及所述第二开口241的内壁上还形成氧化层232；然后，如图3h所示，刻蚀去除所述多晶硅层25上的氧化层232以及相邻的所述多晶硅层25之间的外延层22上的氧化层232和绝缘层231，以形成暴露出所述多晶硅层25以及相邻的所述多晶硅层25之间的外延层22的第一开口233；然后，如图3i所示，填充第一金属电极27于所述第一开口233中，且第一金属电极27延伸至所述第一开口233外围的氧化层232上，所述第一金属电极27与所述多晶硅层25和相邻的所述多晶硅层25之间的所述外延层22连接；然后，如图3j所示，形成从所述第一金属电极27外围的所述氧化层232上延伸至部分所述第一金属电极27上的钝化层28；然后，如图3k所示，形成第二金属电极29于所述衬底21的底面。
其中，高温退火工艺采用的温度范围可以为900℃～1250℃，时间范围可以为0.5h～10h。
并且，可以通过对所述沟槽24的宽度设计以及刻蚀所述外延层22所采用的刻蚀气体的配比的控制，形成具有不同底壁宽度的所述沟槽24，进而形成具有不同底面宽度的所述离子掺杂区26。
图1所示的传统二极管主要是通过提高PN结两侧的P区11与N区12的掺杂浓度，并利用PN结齐纳击穿原理实现低击穿电压的要求，但此方案形成的二极管的击穿电压一般维持在6V左右，在击穿电压低于6V以下时，随着击穿电压的降低，需要P区11与N区12具有更大的掺杂浓度，这样会导致二极管的反向漏电流达到毫安级水平甚至更高，从而导致无法完全满足低功耗电路的应用要求。
而本实用新型提供的二极管，由于所述基底中设计了宽度可控的多个所述沟槽24，且所述离子掺杂区26从所述多晶硅层25中随形所述沟槽24扩散至所述基底中，各个所述沟槽24的顶部之间的离子掺杂区26相互连接，使得所述离子掺杂区26的底面宽度可控，进而使得在所述二极管反向工作时，能够利用对所述离子掺杂区26的底面宽度的控制，通过所述离子掺杂区26的底部电场集中的作用，使得在所述离子掺杂区26的底部电场强度最强，率先达到反向击穿的条件，从而能够形成较低的击穿电压，所述二极管的击穿电压能够满足2V～6V的低电压范围需求；同时，所述离子掺杂区26的底部因电场强度击穿属于雪崩击穿，使得所述二极管的反向漏电流较小，能够控制在几纳安至几微安范围内，进而能够完全适应于低功耗电路的需求，具备更好的安全性和可靠性。
其中，所述沟槽24的底壁宽度越小，则所述离子掺杂区26的底面宽度越小，使得所述离子掺杂区26底部的电场强度越强，而所述离子掺杂区26底部的电场强度越强则此处的PN结越容易击穿，因此，通过控制所述沟槽24的底壁宽度减小，使得所述二极管能够形成较低的击穿电压。
当所述沟槽24的纵截面为倒梯形时，所述离子掺杂区26的顶部连接处之外的部分的纵截面的轮廓也为倒梯形，所述离子掺杂区26的宽度从底部至顶部逐渐增大，则电场强度从所述离子掺杂区26的底部至顶部逐渐减小，所述离子掺杂区26的底部率先达到反向击穿的条件，从而能够进一步降低击穿电压。
并且，由于所述外延层22的质量优于所述衬底21的质量，使得与所述PN结从所述外延层22中延伸至所述衬底21中相比，所述PN结位于所述外延层22中能够使得所述二极管的反向漏电流的均匀性等性能更好。
从上述内容可知，本实用新型的所述二极管包括：基底，所述基底中形成有多个沟槽；多晶硅层，填充于所述沟槽中；离子掺杂区，位于所述多晶硅层和所述基底中，且所述基底中的离子掺杂区随形包围所述多晶硅层，各个所述沟槽的顶部之间的离子掺杂区相互连接；所述离子掺杂区与所述基底的导电类型相反，以使得所述离子掺杂区与所述基底之间形成PN结。本实用新型的所述二极管使得在具有低击穿电压的同时，还能适应于低功耗电路的需求。
上述描述仅是对本实用新型较佳实施例的描述，并非对本实用新型范围的任何限定，本实用新型领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (11)
1.一种二极管，其特征在于，包括：
基底，所述基底中形成有多个沟槽；
多晶硅层，填充于所述沟槽中；
离子掺杂区，位于所述多晶硅层和所述基底中，且所述基底中的离子掺杂区随形包围所述多晶硅层，各个所述沟槽的顶部之间的离子掺杂区相互连接；所述离子掺杂区与所述基底的导电类型相反，以使得所述离子掺杂区与所述基底之间形成PN结。
2.如权利要求1所述的二极管，其特征在于，所述基底包括衬底和位于所述衬底上的外延层，所述PN结位于所述外延层中。
3.如权利要求1所述的二极管，其特征在于，所述沟槽的纵截面为倒梯形。
4.如权利要求3所述的二极管，其特征在于，所述沟槽侧壁与所述沟槽底壁之间的夹角大于90度，且小于或等于110度。
5.如权利要求1所述的二极管，其特征在于，所述沟槽底壁的宽度为0.1μm～2μm。
6.如权利要求1所述的二极管，其特征在于，所述沟槽的深度为1μm～20μm。
7.如权利要求1所述的二极管，其特征在于，所述离子掺杂区底部的宽度为0.2μm～4μm。
8.如权利要求1所述的二极管，其特征在于，所述二极管还包括：
绝缘介质层，位于所述基底上，所述绝缘介质层中形成有暴露出所述多晶硅层和所述基底顶面的开口。
9.如权利要求8所述的二极管，其特征在于，所述二极管还包括：
第一金属电极，位于所述绝缘介质层上，所述第一金属电极填充所述开口，以使得所述第一金属电极与所述多晶硅层和所述基底连接；
第二金属电极，位于所述基底的底面。
10.如权利要求9所述的二极管，其特征在于，所述二极管还包括：
钝化层，从所述绝缘介质层上延伸至部分所述第一金属电极上。
11.如权利要求1所述的二极管，其特征在于，所述二极管的击穿电压为2V～6V。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321329253.4U CN219811500U (zh) | 2023-05-26 | 2023-05-26 | 二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321329253.4U CN219811500U (zh) | 2023-05-26 | 2023-05-26 | 二极管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN219811500U true CN219811500U (zh) | 2023-10-10 |
Family
ID=88208381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202321329253.4U Active CN219811500U (zh) | 2023-05-26 | 2023-05-26 | 二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN219811500U (zh) |
-
2023
- 2023-05-26 CN CN202321329253.4U patent/CN219811500U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0632503B1 (en) | Integrated edge structure for high voltage semiconductor devices and related manufacturing process | |
| US5349224A (en) | Integrable MOS and IGBT devices having trench gate structure | |
| KR101955055B1 (ko) | 전력용 반도체 소자 및 그 소자의 제조 방법 | |
| CN107112358A (zh) | 半导体装置及半导体装置的制造方法 | |
| TWI576920B (zh) | 二極體元件及其製造方法 | |
| US6476458B2 (en) | Semiconductor device capable of enhancing a withstand voltage at a peripheral region around an element in comparison with a withstand voltage at the element | |
| CN108682624B (zh) | 一种具有复合栅的igbt芯片制作方法 | |
| US8835935B2 (en) | Trench MOS transistor having a trench doped region formed deeper than the trench gate | |
| CN109037206B (zh) | 一种功率器件保护芯片及其制作方法 | |
| CN113644108A (zh) | 沟槽栅半导体器件及其制备方法 | |
| CN109216452B (zh) | 沟槽型功率器件及其制备方法 | |
| CN111370479A (zh) | 沟槽栅功率器件及其制造方法 | |
| CN219811500U (zh) | 二极管 | |
| CN116779648A (zh) | 一种肖特基二极管版图结构及其制作方法 | |
| JP7473075B2 (ja) | 半導体装置 | |
| CN113745339B (zh) | 高可靠性功率半导体器件及其制作方法 | |
| CN113054011B (zh) | 功率半导体器件及其制造方法 | |
| CN213905364U (zh) | 沟槽功率半导体器件 | |
| CN114038906A (zh) | 一种肖特基二极管及其制备方法 | |
| CN116936626A (zh) | Igbt器件及其制造方法 | |
| CN114335147A (zh) | 终端结构及其制造方法、半导体器件 | |
| CN112420845A (zh) | 沟槽功率半导体器件及制造方法 | |
| CN108987389B (zh) | 一种电流保护芯片及其制作方法 | |
| CN109346508B (zh) | 具有电流路径方向控制功能的半导体结构 | |
| CN205900548U (zh) | 一种高效率碳化硅肖特基芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |