CN117461132A - 半导体装置及电压施加方法 - Google Patents

半导体装置及电压施加方法 Download PDF

Info

Publication number
CN117461132A
CN117461132A CN202280040753.8A CN202280040753A CN117461132A CN 117461132 A CN117461132 A CN 117461132A CN 202280040753 A CN202280040753 A CN 202280040753A CN 117461132 A CN117461132 A CN 117461132A
Authority
CN
China
Prior art keywords
power supply
switch
state
voltage
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280040753.8A
Other languages
English (en)
Inventor
大西克彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN117461132A publication Critical patent/CN117461132A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

例如，半导体装置400具有：内部电源410，其根据VIN生成VREG；电路块420，其根据VREG进行动作；电路块430，其根据出现在内部节点n1的节点电压Vn进行动作；以及切换部440，其对内部节点n1的连接目的地进行切换。切换部440包括：被连接在VREG的施加端与内部节点n1之间的开关SW1、以及被连接在外部端子PAD与内部节点n1之间的开关SW2。电路块430包括构成为控制开关SW1和SW2的开关控制部432。开关控制部432以使得切换第一状态(SW1接通、SW2关断)和第二状态(SW1关断、SW2接通)经由第三状态(SW1接通、SW2接通)来进行的方式控制切换部440。

Description

半导体装置及电压施加方法
技术领域
本说明书中公开的发明涉及半导体装置及电压施加方法。
背景技术
以往，提出了能够根据动作模式来切换端子的功能的半导体装置。
此外，作为与上述相关的现有技术的一例，可以举出专利文献1。
现有技术文献
专利文献
专利文献1：日本特开2000-150482号公报(例如第0013、0016-0017、0026、0043-0045段、图1、图2和图13)
发明内容
发明所要解决的课题
然而，以往的半导体装置对于使单一的端子具有多个功能的方法存在进一步的研究的余地。
本说明书中公开的发明鉴于由本申请发明人发现的上述课题，其目的在于，提供一种允许使单一的端子具有多个功能的半导体装置。
用于解决课题的手段
根据本说明书中公开的发明的一方面，一种半导体装置包括：内部电源，其构成为根据输入电压生成内部电源电压；第一电路块，其构成为通过被供给所述内部电源电压进行动作；第二电路块，其构成为通过被供给在内部节点出现的节点电压进行动作；以及切换部，其构成为切换所述内部节点的连接目的地。所述切换部包括：第一开关，其被连接在所述内部电源电压的施加端与所述内部节点之间；第二开关，其被连接在外部端子与所述内部节点之间。所述第二电路块包括构成为分别控制所述第一开关和所述第二开关的开关控制部。所述开关控制部以使得所述切换部的动作状态在第一状态与第二状态之间的切换经由第三状态来进行的方式控制所述切换部，所述第一状态是所述第一开关为接通状态且所述第二开关为关断状态，所述第二状态是所述第一开关为关断状态且所述第二开关为接通状态，所述第三状态是所述第一开关和所述第二开关双方为接通状态。
其他特征、要素、步骤、优点以及特性通过本发明的实施方式的以下描述以及与其相关的附图变得明确。
发明效果
根据本说明书中公开的发明，能够提供一种允许使单一的端子具有多个功能的半导体装置。
附图说明
图1是表示第一比较例的半导体装置的图。
图2是表示第二比较例的半导体装置的图。
图3是表示第三比较例的半导体装置的图。
图4是表示第一实施方式的半导体装置的图。
图5是表示第一实施方式的动作顺序的图。
图6是表示焊盘共用方法的一例的图。
图7是表示第二实施方式的半导体装置的图。
具体实施方式
<第一比较例＞
图1是第一比较例的半导体装置(与后述的实施方式进行对比的电路结构的一例))的图。第一比较例的半导体装置100包括内部电源110、模拟电路块120、数字电路块130和OTP(one time programmable，一次性可编程)存储器140。
内部电源110是根据输入电压VIN(例如3.3V)生成规定的内部电源电压VREG(例如1.5V)的线性调节器，例如包括输出晶体管111和反馈控制部112。
输出晶体管111被连接在输入电压VIN的施加端与内部电源电压VREG的施加端之间，根据从反馈控制部112输出的控制信号线性地控制该输出晶体管111的导通度(进而其接通电阻值)。作为输出晶体管111，例如能够适当地使用P沟道型MOSFET(金属氧化物半导体场效应晶体管)。
反馈控制部112接收内部电源电压VREG(或其分压电压)的反馈，生成控制输出晶体管111的控制信号(即，栅极信号)，以使内部电源电压VREG等于目标值。
模拟电路块120以及数字电路块130分别接受内部电源电压VREG的供给而进行动作。
OTP存储器140是能够仅一次写入数据的非易失性的半导体存储装置。此外，OTP存储器140在数据写入时段和数据非写入时段(包括数据读出时段)动作所需的驱动电压不同。例如，数据读出时段所需的驱动电压为1.5V，是与内部电源电压VREG相同的电压，但数据写入时所需的驱动电压为5V。因此，在具备OTP存储器140的半导体装置100中，只是为了仅实施一次的数据写入动作，就需要另外设置用于接收OTP电源电压OTP_VIN的输入的外部电源端子。
此外，作为不设置另外的外部电源端子而使半导体装置100的安装面积缩小的方法，考虑通过提高模拟电路块120以及数字电路块130各自的耐压来将内部电源电压VREG提升至5V。然而，当使模拟电路块120和数字电路块130高耐压化时，各自的电路面积变大。
<第二比较例>
图2是表示第二比较例的半导体装置(与后述的实施方式对比的电路结构的一例)的图。第二比较例的半导体装置200包括电路块210、220以及230、切换部240以及开关控制部250。
电路块210、220以及230分别接受输入电压VIN的供给而进行动作。
切换部240接受输入电压VIN的供给而进行动作，根据从开关控制部250输出的开关控制信号Sctrl切换电路块210、220及230与焊盘PAD1及PAD2的连接路径。例如，切换部240包括：模拟开关241，其被连接于电路块210与焊盘PAD1之间；模拟开关242，其被连接于电路块230与焊盘PAD1之间；模拟开关243，其连接于电路块230与焊盘PAD2之间；以及模拟开关244，其连接于电路块220与焊盘PAD2之间。
开关控制部250接受输入电压VIN的供给而进行动作，以在3个电路块210、220以及230中共用2个焊盘PAD1以及PAD2的方式生成开关控制信号Sctrl。
这样，在以往也实施了为了减少外部端子数而使用模拟开关来切换与外部端子相连的电路块的方式。
<第三比较例>
图3是表示第三比较例的半导体装置(与后述的实施方式对比的电路结构的一例)的图。第三比较例的半导体装置300包括电路块310及320、OTP存储器330、切换部340a及340b、开关控制部350a及350b。
电路块310及320均接受输入电压VIN的供给而进行动作。
OTP存储器330是能够仅一次写入数据的非易失性的半导体存储装置，在数据写入时段和数据非写入时段(包括数据读出时段)动作所需的驱动电压不同。
切换部340a接受输入电压VIN的供给而进行动作，根据从开关控制部350a输出的开关控制信号Sctrl1切换电路块310及320与焊盘PAD1及PAD2的连接路径。例如，切换部340a包括：模拟开关341，其被连接在电路块310与焊盘PAD1之间；模拟开关344，其被连接在电路块320与焊盘PAD2之间。
切换部340b接受OTP电源电压OTP_VIN的供给而进行动作，根据从开关控制部350b输出的开关控制信号Sctrl2来切换OTP存储器330以及开关控制部350b与焊盘PAD1以及PAD2的连接路径。例如，切换部340b包括：模拟开关342，其被连接在一端的OTP存储器330和开关控制部350b与另一端的焊盘PAD1之间；模拟开关343，其被连接在一端的OTP存储器330和开关控制单元350b与另一端的焊盘PAD2之间。
开关控制部350a接受输入电压VIN的供给而进行动作，以在电路块310及320与OTP存储器330中共用2个焊盘PAD1及PAD2的方式生成开关控制信号Sctrl1。
开关控制部350b接受OTP电源电压OTP_VIN的供给而进行动作，以在电路块310及320与OTP存储器330中共用2个焊盘PAD1及PAD2的方式生成开关控制信号Sctrl2。
这样，在OTP存储器330以及开关控制部350b由共用电源供电的情况下，开关控制部350b通过切换部340b的切换控制变得困难。例如，考虑从焊盘PAD1经由模拟开关342接受电力供给的状态。这是因为，在通过从该状态关断模拟开关342，接着接通模拟开关343，由此来切换为来自焊盘PAD2的电力供给的情况下，在将模拟开关342关断的时刻，切断向开关控制部350b的电力供给，因此无法正确地控制切换部340b。
以下，提出能够消除这样的不良情况的新的实施方式。
<第一实施方式>
图4是表示第一实施方式的半导体装置的图。第一实施方式的半导体装置400包括内部电源410、第一电路块420、第二电路块430以及切换部440。
内部电源410是从输入电压VIN(例如3.3V)生成规定的内部电源电压VREG(例如1.5V)的线性调节器，例如包括输出晶体管411和运算放大器412。
输出晶体管411被连接在输入电压VIN的施加端与内部电源电压VREG的施加端之间，根据从运算放大器412输出的控制信号线性地控制该输出晶体管411的导通度(进而接通电阻值)。此外，作为输出晶体管411，例如能够适当地使用P沟道型MOSFET。
运算放大器412生成控制输出晶体管111的控制信号(即，栅极信号)，以使输入至运算放大器412的同相输入端(+)的反馈电压Vfb(例如内部电源电压VREG自身或其分压电压)与输入至运算放大器412的反相输入端(-)的基准电压Vref相等(虚短路)。在本图中，作为内部电源410的反馈控制部，例示了最简单的利用运算放大器412实现的结构，但反馈控制部的拓扑是任意的。此外，例如，运算放大器412可以在差分输入级包括偏移消除器，以使得运算放大器412的输入偏移不具有温度依赖性。
此外，内部电源410优选如本图所示的线性调节器那样，仅具有对内部电源电压VREG的施加端供给电流的能力(电流源能力)。其理由将在后面详细叙述。
第一电路块420接受内部电源电压VREG的供给而进行动作。第一电路块420例如可以是模拟电路块。
第二电路块430接受在内部节点n1出现的节点电压Vn的供给而进行动作。第二电路块430例如可以是数字电路块。根据本图进行叙述，第二电路块430包括OTP存储器431和开关控制部432。
OTP存储器431是能够仅一次写入数据的非易失性的半导体存储装置。此外，OTP存储器431在数据写入时段和数据非写入时段(包括数据读出时段)动作所需的驱动电压不同。例如，数据读出时段所需的驱动电压为1.5V，是与内部电源电压VREG相同的电压，但数据写入时段所需的驱动电压为5V。
这样，第二电路块430包括OTP存储器431作为在不同动作模式下所需的驱动电压不同的负载电路的一例。通过包括OTP存储器431，半导体装置400能够根据写入到OTP存储器431的数据来切换半导体装置400的功能。更具体而言，在半导体装置400出厂时，通过向OTP存储器431写入目标数据(例如，在某用途的机型中为数据“0”，在用于其他用途的机型中为数据“1”)，能够将单一的半导体装置400作为分别适合于多个用途的多个机型而展开。
开关控制部432接受节点电压Vn的供给而进行动作，生成切换部440的开关控制信号Sctrl1以及Sctrl2，以便不发生节点电压Vn的供给中断地切换内部节点n1的连接目的地。此外，关于由开关控制部432进行的切换部440的控制动作(后述的开关SW1以及SW2各自的接通/关断控制动作)，在后面详细说明。
切换部440是构成为基于从开关控制部432输出的开关控制信号Sctrl1以及Sctrl2来切换内部节点n1的连接目的地的电路块。切换部440包括开关SW1以及SW2和驱动器DRV1以及DRV2。
开关SW1被连接在内部电源电压VREG的施加端与内部节点n1之间，基于从驱动器DRV1输出的栅极信号G1而接通/关断。在本图中，开关SW1使用P沟道型MOSFET来实现。开关SW1的源极以及背栅与内部电源电压VREG的施加端连接。开关SW1的漏极与内部节点n1连接。开关SW1的栅极与驱动器DRV1的输出端连接。因此，在栅极信号G1为低电平(GND)时，开关SW1被接通，因此内部电源电压VREG的施加端与内部节点n1之间的路径导通。另一方面，在栅极信号G1为高电平(VREG或者VPAD)时，开关SW1关断，因此内部电源电压VREG的施加端与内部节点n1之间的路径被切断。此外，开关SW1也可以使用将P沟道型MOSFET和N沟道型MOSFET并联连接的模拟开关来实现。
开关SW2被连接在焊盘PAD(被施加外部电源电压VPAD的外部端子)与内部节点n1之间，基于从驱动器DRV2输出的栅极信号G2而被接通/关断。在本图中，开关SW2使用N沟道型MOSFET来实现。开关SW2的漏极与焊盘PAD连接。开关SW2的源极与内部节点n1连接。开关SW2的背栅与输入电压VIN的施加端连接。开关SW2的栅极与驱动器DRV2的输出端连接。因此，在栅极信号G2为高电平(VIN或VPAD)时，开关SW2接通，因此焊盘PAD与内部节点n1之间的路径导通。另一方面，在栅极信号G2为低电平(GND)时，开关SW2关断，因此焊盘PAD与内部节点n1之间的路径被切断。此外，开关SW2可以使用P沟道型MOSFET来代替N沟道型MOSFET，也可以使用将P沟道型MOSFET和N沟道型MOSFET并联连接而成的模拟开关。
另外，焊盘PAD不必是设置用于接收外部电源电压VPAD的专用焊盘；替代地，可以共用在不向OTP存储器431写入数据的通常动作时段(包括数据读出时段)用于其他用途的已有的焊盘。此外，关于焊盘PAD的共用方法，另行说明。
驱动器DRV1接受内部电源电压VREG或者外部电源电压VPAD的供给而进行动作，根据开关控制信号Sctrl1生成栅极信号G1。
驱动器DRV2接受输入电压VIN或外部电源电压VPAD的供给而进行动作，根据开关控制信号Sctrl1生成栅极信号G1。
图5是表示第一实施方式的动作序列(特别是OTP存储器431的数据写入时段期间，即向OTP存储器431写入数据的时段)的时序图，从上依次描绘有开关SW1及SW2的接通/关断状态、输入电压VIN、内部电源电压VREG、外部电源电压VPAD及节点电压Vn。
以下，以在时刻t1～t10的时段向半导体装置400供给输入电压VIN(例如3.3V)，以使内部电源电压VREG保持在目标值VL(例如1.5V)的方式施加反馈控制为前提，进行动作顺序的说明。
切换部440的动作状态在第一状态(1)、第二状态(2)以及第三状态(3)之中切换。在第一状态(1)中，开关SW1接通而开关SW2关断。在第二状态(2)中，开关SW1关断而开关SW2接通。在第三状态(3)中，开关SW1和SW2都接通。
在时刻t1～t3，切换部440成为第一状态(1)。即，在该期间，内部节点n1与内部电源电压VREG的施加端之间的路径导通，内部节点n1与焊盘PAD之间的路径被切断。因此，成为Vn＝VREG(＝VL)。
此外，在时刻t2，在从第一状态(1)向第三状态(3)切换前，外部电源电压VPAD被设定为内部电源电压VREG的目标值VL以上的第一电压VM。但是，在该时刻，内部节点n1与焊盘PAD之间的路径被切断，因此成为Vn＝VREG(＝VL)≠VPAD。
理想的是将上述的第一电压VM设定为与时刻t2的内部电源电压VREG的输出值相等的电压值。但是，由于第一电压VM和内部电源电压VREG的偏差或变动，在第一电压VM低于内部电源电压VREG的情况下，电流从内部电源电压VREG的施加端流向焊盘PAD。为了避免这样的状况，优选将第一电压VM设定为比内部电源电压VREG的目标值VL(例如1.5V)稍高的电压值(例如1.6V)。
在时刻t3～t4，切换部440成为第三状态(3)。即，在该期间，内部节点n1成为与内部电源电压VREG的施加端和焊盘PAD双方相连的状态。如上所述，在从第一状态(1)切换到第三状态(3)之前，第一电压VM(≥VL)作为外部电源电压VPAD被施加到焊盘PAD。
在此，内部电源410仅具有对内部电源电压VREG的施加端供给电流的能力(电流源能力)，不具有从内部电源电压VREG的施加端汲取电流的能力(电流吸收能力)。因此，即使是VPAD＞VREG，也不会产生过电流，内部电源电压VREG上升至与外部电源电压VPAD相等。即，在第三状态(3)下，成为Vn＝VREG＝VPAD(＝VM)。
此外，在上述的第三状态(3)下，如果能够对焊盘PAD施加与内部电源电压VREG相同值的外部电源电压VPAD，则内部电源410也能够使用具有电流源能力和电流吸收能力这两者的类型。
在时刻t4～t7，切换部440成为第二状态(2)。即，在该期间，内部节点n1与内部电源电压VREG的施加端之间的路径被切断，内部节点n1与焊盘PAD之间的路径导通。因此，在节点电压Vn维持在外部电源电压VPAD的状态下，内部电源电压VREG返回目标值VL。
另外，在切换部440处于第二状态(2)的期间，外部电源电压VPAD被设定为第二电压VH(例如OTP存储器431的数据写入时段所需的5V)。更详细而言，在时刻t5，在从第三状态(3)向第二状态(2)切换后，外部电源电压VPAD从第一电压VM被上拉到第二电压VH，在时刻t6，在从第二状态(2)向第三状态(3)切换前，外部电源电压VPAD从第二电压VH被降低到第一电压VM。因此，由于在时刻t5～t6，成为Vn＝VPAD＝VH，因此能够向OTP存储器431写入数据。
在时刻t7～t8，切换部440再次成为第三状态(3)。即，在该期间，内部节点n1成为与内部电源电压VREG的施加端和焊盘PAD双方相连的状态。此外，如上所述，在从第二状态(2)切换到第三状态(3)之前，第一电压VM(>VL)作为外部电源电压VPAD被施加到焊盘PAD。因此，在第三状态(3)下，成为Vn＝VREG＝VPAD(＝VM)。
在时刻t8～t10，切换部440成为第一状态(1)。即，在该期间，内部节点n1与内部电源电压VREG的施加端之间的路径接通，内部节点n1与焊盘PAD之间的路径被切断。因此，成为Vn＝VREG(＝VL)。
此外，在时刻t9，在从第三状态(3)向第一状态(1)切换后，停止外部电源电压VPAD的施加。但是，在该时刻，内部节点n1与焊盘PAD之间的路径被切断，因此节点电压Vn被维持为内部电源电压VREG(＝VL)。
这样，在第一实施方式的半导体装置400中，开关控制部432在OTP存储器431的数据写入时段将切换部440设为第二状态(2)，在其余的期间、即OTP存储器431的数据非写入时段(包括数据读出时段)将切换部440设为第一状态(1)。
特别注意的是，开关控制部432以使得第一状态(1)与第二状态(2)之间的转变经由第三状态(3)而进行的方式来控制切换部440，在所述第三状态(3)中使开关SW1以及SW2双方接通。即，在内部电源电压VREG与外部电源电压VPAD之间切换节点电压Vn时，设置有开关SW1及SW2的同时接通的时段。
另外，如上所述，内部电源410仅具有电流源能力。因此，在开关SW1和SW2同时接通的第三状态(3)下，即使对焊盘PAD施加比内部电源电压VREG稍高的外部电源电压VPAD，也不会从焊盘PAD朝向内部电源电压VREG的施加端流过过电流。这样，第一实施方式的半导体装置400通过使内部电源410仅具有电流源能力，从而成为能够同时接通开关SW1以及SW2的结构(换言之，即使同时接通开关SW1以及SW2也没有问题的结构)。
通过采用上述结构，成为任意时间内部电源电压VREG的施加端和焊盘PAD中的至少一方与内部节点n1导通的状态，因此即使在切换内部电源电压VREG和外部电源电压VPAD时，节点电压Vn也不会下降。因此，开关控制部432能够始终持续接受节点电压Vn的供给，因此在内部电源电压VREG与外部电源电压VPAD的切换时也能够毫无障碍地控制切换部440。
进而，在第一实施方式的半导体装置400中，如上所述，作为用于接收外部电源电压VPAD的外部端子，不设置专用的焊盘而共用已有的焊盘PAD。即，仅在OTP存储器431的数据写入时段，对已有的焊盘PAD分配作为外部电源端子的功能，在OTP存储器431的数据非写入时段(包括数据读出时段)，能够使内部节点n1与内部电源电压VREG的施加端之间的路径短路。
根据本结构，通过使单一的外部端子(焊盘PAD)具有多个功能，无需另外准备仅在出厂时或特定的情况下使用的外部电源端子。其结果是，能够缩小半导体装置400的安装面积。
图6是表示焊盘共用方法的一例的图。在共用已有的焊盘作为在OTP存储器431的数据写入时段接收外部电源电压VPAD的焊盘PAD的情况下，基本上需要与该焊盘连接的第三电路块450的高耐压化。因此，对于现有的焊盘中的与大规模的电路块相连的焊盘、或者与较多的电路块相连的焊盘，应当最好避免作为在OTP存储器431的数据写入时段接收外部电源电压VPAD的焊盘PAD。
此外，作为适合作为上述的焊盘PAD而共用的外部端子的一个例子，能够举出被输入用于控制是使能还是禁用半导体装置400的使能信号的使能焊盘。例如，在作为上述焊盘PAD而共用使能焊盘的情况下，半导体装置400在切换部440为上述的第一状态(1)时，根据输入到焊盘PAD的使能信号来切换是使能该半导体装置400还是禁用半导体装置400。
一般而言，使能信号是仅在半导体装置400启动时从禁用状态的逻辑电平(例如低电平)切换为启用状态的逻辑电平(例如高电平)的2值信号，不要求那么高的响应性。
因此，在共用使能焊盘作为上述焊盘PAD的情况下，能够设置用于限制从焊盘PAD流向第三电路块450的电流的电阻R，或者在电阻R的下游侧设置用于限制从焊盘PAD施加到第三电路块450的电压的钳位器(例如齐纳二极管ZD)。因此，由于可以不使第三电路块450不必要地高耐压化，因此能够将电路面积的扩大抑制在最小限度。
此外，设置用于限制电流的电阻R的上述对策在第三电路块450是消耗大电流的电路块的情况下无法使用。这是因为，当在第三电路块450中流过大电流时，电阻R处的电压降增大，第三电路块450的电源电压下降。
鉴于此，在共用已有的焊盘作为在OTP存储器431的数据写入时段接收外部电源电压VPAD的焊盘PAD的情况下，优选避开与消耗大电流的电路块相连的焊盘。
<第二实施方式>
图7是表示第二实施方式的半导体装置的图。该图的半导体装置500包括内部电源510、模拟电路块520、数字电路块530和切换部540。
内部电源510是从输入电压VIN(例如3.3V)生成规定的内部电源电压VREG(例如1.5V)的线性调节器，例如包括输出晶体管511和反馈控制部512。
输出晶体管511被连接在输入电压VIN的施加端与内部电源电压VREG的施加端之间，根据从反馈控制部512输出的控制信号线性地控制该输出晶体管511的导通度(进而接通电阻值)。输出晶体管511例如能够适当地使用P沟道型MOSFET来实现。
反馈控制部512接收内部电源电压VREG(或其分压电压)的反馈输入，生成控制输出晶体管511的控制信号(即，栅极信号)，以使内部电源电压VREG等于目标值。
模拟电路块520接受内部电源电压VREG的供给而进行动作。
数字电路块530接受在内部节点n1出现的节点电压Vn的供给而进行动作。此外，数字电路块530成为静态电源电流测试(所谓的IDDQ[quiescent power supply current/quiescent current measurement]测试)的实施对象。另外，数字电路块530还具备作为生成切换部540的开关控制信号Sctrl的开关控制部的功能，以便不发生节点电压Vn的供给中断地切换内部节点n1的连接目的地。
切换部540是构成为基于从数字电路块530输出的开关控制信号Sctrl来切换内部节点n1的连接目的地的电路块，包括开关SW1以及SW2。此外，在本图中不重新明示，但作为切换部540的结构要素，也可以包括图4的驱动器DRV1以及DRV2。
开关SW1被连接在内部电源电压VREG的施加端与内部节点n1之间。在本图中，开关SW1使用P沟道型MOSFET来实现。但开关SW1也可以使用将P沟道型MOSFET和N沟道型MOSFET并联连接的模拟开关来实现。
开关SW2被连接在使能焊盘EN与内部节点n1之间。上述使能焊盘EN是在不实施IDDQ测试时段作为使能信号的输入端子而发挥功能，并在实施IDDQ测试时段作为施加外部电源电压VPAD(例如2V)的外部电源端子、兼作为在数字电路块530中流动的静态电源电流的检测端子而发挥功能的现有焊盘的一例。
此外，作为开关SW2，优选不是使用P沟道型MOSFET，而是使用N沟道型MOSFET来实现。假设在使用P沟道型MOSFET作为开关SW2的情况下，需要在开关SW2的栅极与源极间插入用于在不实施IDDQ测试时段使开关SW2可靠地关断的逻辑固定电阻。然而，在IDDQ测试时段，电流经由上述逻辑固定电阻流动，因此无法正确地检测数字电路块530的静态电源电流。与此相对，如果使用N沟道型MOSFET作为开关SW2，则不需要上述的逻辑固定电阻，因此能够正确地实施IDDQ测试。
在本实施方式的半导体装置500中，数字电路块530基本上在不实施IDDQ测试时段将切换部540设为之前的第一状态(1)(SW1接通、SW2关断)，在实施IDDQ测试时段将切换部540设为之前的第二状态(2)(SW1关断、SW2接通)。特别注意的是，数字电路块530以使得第一状态(1)与第二状态(2)之间的转变经由第三状态(3)而进行的方式来控制切换部540，在第三状态(3)中开关SW1和SW2两者接通。另外，半导体装置500构成为通过使内部电源510仅具有电流源能力，能够同时接通开关SW1以及SW2。此外，第二实施方式的动作序列(特别是IDDQ测试实施时段)与之前的图5相同，因此省略重复的说明。
通过采用上述结构，数字电路块530能够始终持续接受节点电压Vn的供给，因此在内部电源电压VREG与外部电源电压VPAD的切换时也能够毫无障碍地控制切换部540。
另外，在第二实施方式的半导体装置500中，作为IDDQ测试用的外部端子，共用已有的使能焊盘EN。这样的使单一的外部端子(使能焊盘EN)具有多个功能的结构，不用另外准备仅在实施IDDQ测试时使用的专用的外部端子，从而有助于缩小半导体装置500的安装面积。
<总结>
以下，总括地叙述上述说明的各种实施方式。
例如，根据本说明书中公开的内容，一种半导体装置包括：内部电源，其构成为根据输入电压生成内部电源电压；第一电路块，其构成为通过被供给所述内部电源电压进行动作；第二电路块，其构成为通过被供给在内部节点出现的节点电压进行动作；切换部，其构成为切换所述内部节点的连接目的地。所述切换部包括：第一开关，其被连接在所述内部电源电压的施加端与所述内部节点之间；第二开关，其被连接在外部端子与所述内部节点之间。所述第二电路块包括：开关控制部，其构成为分别控制所述第一开关和所述第二开关。所述开关控制部以使得所述切换部的动作状态在第一状态与第二状态之间的切换经由第三状态进行的方式控制所述切换部，所述第一状态是所述第一开关为接通状态且所述第二开关为关断状态，所述第二状态是所述第一开关为关断状态且所述第二开关为接通状态，所述第三状态是所述第一开关和所述第二开关双方为接通状态。(第一结构)
在上述第一结构的半导体装置中，所述内部电源可以仅具有向所述内部电源电压的施加端供给电流的能力(第二结构)。
在上述第一或第二结构的半导体装置中，所述第二电路块可以包括在不同动作模式下所需的驱动电压不同的负载电路。(第三结构)
在上述第三结构的半导体装置中，所述负载电路可以是在数据写入时段和数据非写入时段所需的驱动电压不同的存储器，所述开关控制部可以在所述数据非写入时段使所述切换部成为所述第一状态，在所述数据写入时段使所述切换部成为所述第二状态。(第四结构)
在上述第一或第二结构的半导体装置中，所述第二电路块可以是成为静态电源电流测试的实施对象的数字电路块，所述开关控制部在不实施所述静态电源电流测试的时段将所述切换部设为所述第一状态，在实施所述静态电源电流测试的时段将所述切换部设为所述第二状态。(第五结构)
在上述第五结构的半导体装置中，所述第二开关是N沟道型MOSFET。
(第六结构)
上述第一～第六结构中的任一结构的半导体装置可以还具有：电阻，其限制从所述外部端子向第三电路块流动的电流。(第七结构)
上述第七结构的半导体装置可以还具有：钳位器，其在所述电阻的下游侧限制从所述外部端子向所述第三电路块施加的电压。(第八结构)
上述第一～第八结构中的任一结构的半导体装置可以根据在所述切换部为所述第一状态时输入到所述外部端子的使能信号来使能和禁用该半导体装置。(第九结构)
例如，根据本说明书中公开的另一方面，一种电压施加方法，其用于对设置于根据上述第一～第九结构中的任一个结构的半导体装置的上述外部端子施加外部电源电压，该电压施加方法具有：在从所述第一状态向所述第三状态切换前将所述外部电源电压设定为所述内部电源电压的目标值以上的第一电压的步骤；在从所述第三状态向所述第二状态切换后将所述外部电源电压从所述第一电压提升为第二电压的步骤；在从所述第二状态向所述第三状态切换前将所述外部电源电压从所述第二电压降低为所述第一电压的步骤；在从所述第二状态向所述第三状态切换后停止施加所述外部电源电压的步骤。
<其他变形例>
本说明书中公开的各种技术特征可以通过除了上述实施方式以外的任意方式实现，在不脱离其技术创作的主旨的范围内能够施加各种变更。即，应当理解，上述实施方式在所有方面都是例示，并不是限制性的，本发明的技术范围并非由上述实施方式的描述来限定，而是由所附权利要求书来限定并且包括属于与权利要求书等同的含义以及范围内的全部变更。
附图标记说明
100半导体装置
110内部电源
111输出晶体管
112反馈控制部
120模拟电路块
130数字电路块
140OTP存储器
200半导体装置
210、220、230电路块
240切换部
241～244模拟开关
250开关控制部
300半导体装置
310、320电路块
330OTP存储器
340a、340b切换部
341～344模拟开关
350a、350b开关控制部
400半导体装置
410内部电源
411输出晶体管
412运算放大器
420第一电路块
430第二电路块
431OTP存储器
432开关控制部
440切换部
450第三电路块
500半导体装置
510内部电源
511输出晶体管
512反馈控制部
520模拟电路块
530数字电路块
540切换部
DRV1、DRV2驱动器
EN使能焊盘
PAD1、PAD2、PAD焊盘
R电阻
SW1开关(P沟道型MOSFET)
SW2开关(N沟道型MOSFET)
ZD齐纳二极管(钳位器)。

Claims (10)

1.一种半导体装置，具备：
内部电源，其构成为根据输入电压生成内部电源电压；
第一电路块，其构成为通过被供给所述内部电源电压进行动作；
第二电路块，其构成为通过被供给在内部节点出现的节点电压进行动作；
切换部，其构成为切换所述内部节点的连接目的地，
其中，
所述切换部包括：
第一开关，其被连接在所述内部电源电压的施加端与所述内部节点之间；和
第二开关，其被连接在外部端子与所述内部节点之间，
所述第二电路块包括构成为分别控制所述第一开关和所述第二开关的开关控制部，
所述开关控制部以使得所述切换部的动作状态在第一状态与第二状态之间的切换经由第三状态进行的方式控制所述切换部，所述第一状态是所述第一开关为接通状态且所述第二开关为关断状态，所述第二状态是所述第一开关为关断状态且所述第二开关为接通状态，所述第三状态是所述第一开关和所述第二开关双方为接通状态。
2.根据权利要求1所述的半导体装置，其中，
所述内部电源仅具有向所述内部电源电压的施加端供给电流的能力。
3.根据权利要求1或2所述的半导体装置，其中，
所述第二电路块包括在不同动作模式所需的驱动电压不同的负载电路。
4.根据权利要求3所述的半导体装置，其中，
所述负载电路是在数据写入时段和数据非写入时段所需的驱动电压不同的存储器，并且
所述开关控制部使所述切换部
在所述数据非写入时段成为所述第一状态，并且
在所述数据写入时段成为所述第二状态。
5.根据权利要求1或2所述的半导体装置，其中，
所述第二电路块是成为静态电源电流测试的实施对象的数字电路块，并且
所述开关控制部使所述切换部
在不实施所述静态电源电流测试的时段成为所述第一状态，并且
在实施所述静态电源电流测定测试的时段成为所述第二状态。
6.根据权利要求5所述的半导体装置，其中，
所述第二开关是N沟道型MOSFET。
7.根据权利要求1至6中的任一项所述的半导体装置，还具有：电阻，其对从所述外部端子流向第三电路块的电流进行限制。
8.根据权利要求7所述的半导体装置，还具有：钳位器，其在所述电阻的下游侧限制从所述外部端子施加于所述第三电路块的电压。
9.根据权利要求1至8中的任一项所述的半导体装置，其中，
根据在所述切换部为所述第一状态时输入到所述外部端子的使能信号来使能和禁用所述半导体装置。
10.一种电压施加方法，其用于对设置于根据权利要求1至9中任一项所述的半导体装置的所述外部端子施加外部电源电压，所述电压施加方法具有：
在从所述第一状态向所述第三状态切换前将所述外部电源电压设定为所述内部电源电压的目标值以上的第一电压的步骤；
在从所述第三状态向所述第二状态切换后将所述外部电源电压从所述第一电压提升为第二电压的步骤；
在从所述第二状态向所述第三状态切换前将所述外部电源电压从所述第二电压降低为所述第一电压的步骤；
在从所述第二状态向所述第三状态切换后停止施加所述外部电源电压的步骤。
CN202280040753.8A 2021-06-10 2022-05-11 半导体装置及电压施加方法 Pending CN117461132A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-097420 2021-06-10
JP2021097420 2021-06-10
PCT/JP2022/019926 WO2022259802A1 (ja) 2021-06-10 2022-05-11 半導体装置及び電圧印加方法

Publications (1)

Publication Number Publication Date
CN117461132A true CN117461132A (zh) 2024-01-26

Family

ID=84424847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280040753.8A Pending CN117461132A (zh) 2021-06-10 2022-05-11 半导体装置及电压施加方法

Country Status (3)

Country Link
JP (1) JPWO2022259802A1 (zh)
CN (1) CN117461132A (zh)
WO (1) WO2022259802A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3362873B2 (ja) * 1992-08-21 2003-01-07 株式会社東芝 半導体装置
JP4592670B2 (ja) * 2006-10-23 2010-12-01 パナソニック株式会社 集積回路素子
JP2008294208A (ja) * 2007-05-24 2008-12-04 Toshiba Corp 半導体集積回路
JP2010020819A (ja) * 2008-07-09 2010-01-28 Spansion Llc 不揮発性記憶装置の制御方法、および不揮発性記憶装置
JP2012243022A (ja) * 2011-05-18 2012-12-10 Toshiba Corp 半導体装置及びこれを備えたメモリシステム
JP6437333B2 (ja) * 2015-02-06 2018-12-12 ラピスセミコンダクタ株式会社 半導体装置
JP6666985B1 (ja) * 2018-11-16 2020-03-18 力晶積成電子製造股▲ふん▼有限公司Ｐｏｗｅｒｃｈｉｐ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｒｐｏｒａｔｉｏｎ パワースイッチ制御回路とその制御方法

Also Published As

Publication number Publication date
US20240136005A1 (en) 2024-04-25
WO2022259802A1 (ja) 2022-12-15
JPWO2022259802A1 (zh) 2022-12-15

Similar Documents

Publication Publication Date Title
US10715132B2 (en) Gate driver circuit of power transistor, and motor driver circuit
US8922932B2 (en) Power supply circuit
US8111058B2 (en) Circuit for generating reference voltage of semiconductor memory apparatus
US20090039950A1 (en) Internal power-supply circuit
US6867641B2 (en) Internal voltage generator for semiconductor device
JP2009003886A (ja) 電圧レギュレータ回路
KR100295055B1 (ko) 전압조정이가능한내부전원회로를갖는반도체메모리장치
JP2008537366A (ja) Ｉ２ｃバス用エッジレート制御回路
CN108292517B (zh) 半导体装置
US7479767B2 (en) Power supply step-down circuit and semiconductor device
WO2012118102A1 (ja) 半導体集積回路および半導体物理量センサ装置
JP6781750B2 (ja) レギュレータ回路および半導体記憶装置
US9536488B2 (en) Gamma voltage supply circuit and method and power management IC
US20070146023A1 (en) Reset signal generating circuit and semiconductor integrated circuit device
CN117461132A (zh) 半导体装置及电压施加方法
US7928777B2 (en) Semiconductor device and method of supplying internal power to semiconductor device
US20240233846A9 (en) Semiconductor device and voltage application method
KR20090069363A (ko) 전류 모드 논리 회로 및 그 제어 장치
KR100903273B1 (ko) 반도체 소자의 전압 스위치 회로
KR20190041330A (ko) 전원 게이팅 회로를 포함하는 반도체 장치
US6975163B2 (en) Precision margining circuitry
JP7340477B2 (ja) 半導体装置及び電源システム
US20230266403A1 (en) Device with fault detection and related system and method
JP3766948B2 (ja) 電源降下回路
US11283350B2 (en) Power source switching device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination