CN117412481A - 电子部件以及电子部件的制造方法 - Google Patents

电子部件以及电子部件的制造方法 Download PDF

Info

Publication number
CN117412481A
CN117412481A CN202310851076.4A CN202310851076A CN117412481A CN 117412481 A CN117412481 A CN 117412481A CN 202310851076 A CN202310851076 A CN 202310851076A CN 117412481 A CN117412481 A CN 117412481A
Authority
CN
China
Prior art keywords
circuit pattern
interlayer direction
electronic component
interlayer
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310851076.4A
Other languages
English (en)
Inventor
国森敬介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN117412481A publication Critical patent/CN117412481A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/32—Insulating of coils, windings, or parts thereof
    • H01F27/324—Insulation between coil and core, between different winding sections, around the coil; Other insulation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/043—Printed circuit coils by thick film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/002—Details of via holes for interconnecting the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Insulating Of Coils (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

本发明提供一种电子部件以及电子部件的制造方法，能够提高导体在层间方向的厚度中所占的比例。电子部件具备：从层间方向的下侧向上侧依次层叠的第一电路图案(20a)和第二电路图案(20b)、以及配置在第一电路图案与第二电路图案之间的绝缘体(22)，第二电路图案成为在包含层间方向的剖面的剖视观察时，层间方向的下侧的端部(20A)越位于层间方向的下侧则宽度(Wa)越窄的形状，该宽度是与层间方向垂直的尺寸。

Description

电子部件以及电子部件的制造方法
技术领域
本发明涉及电子部件以及电子部件的制造方法。
背景技术
以往，已知有一种层叠型的电子部件，该电子部件具备层叠绝缘体层和导体层而成的层叠体，该层叠体具备将下层的导体层和上层的导体层电连接的导通孔。另外，在专利文献1和专利文献2中，示出了这样的层叠型的电子部件的制造方法。
专利文献1所示出的制造方法如下。
首先，在热塑性树脂的第一绝缘基材和第三绝缘基材的各自的整个单面，形成由铜箔等构成的导体图案。接下来，在热塑性树脂的第二绝缘基材的规定部位通过激光加工、蚀刻等形成通孔，并向该通孔填充导电浆料。然后，将使导体图案朝向下方的第一绝缘基材作为最上层，并依次层叠第二绝缘基材和使导体图案朝向上方的第三绝缘基材。然后，通过加热压制第一绝缘基材、第二绝缘基材以及第三绝缘基材，来使这些部件成为一体。在该加热压制时，通过通孔的导电浆料固化而形成导通孔。
专利文献2所示出的制造方法如下。
首先，通过光刻在第一绝缘层的表面形成槽。接下来，在该槽内涂覆导电浆料，在槽内形成线圈导体层。接下来，在第一绝缘层上以及线圈导体层上通过丝网印刷涂覆绝缘浆料而形成第二绝缘层，并在该第二绝缘层形成导通孔导体层。而且，反复多个这些工序来形成层叠体。
专利文献1：日本专利第6424453号公报
专利文献2：日本特开2020－194976号公报
然而，以往的制造方法具有下面的技术问题。
通过专利文献1的制造方法得到的层叠体为第一绝缘基材的形成有导体图案的面和第三绝缘基材的形成有导体图案的面夹着第二绝缘基材对置的所谓的三明治结构。因此，在专利文献1的制造方法中，虽然能够缩小对置的两个导体图案间的间隔，但在进一步增加层叠数的情况下，由于经由绝缘基材层叠，因此不能缩小经由绝缘基材的导体图案间的间隔。因此，不能提高层间方向上的导体图案在电子部件的厚度中所占的比例。
专利文献2的制造方法在形成于第一绝缘层的线圈导体层从槽突出的情况下，若层叠于该第一绝缘层的第二绝缘层的厚度较薄，则第二绝缘层在线圈导体层的部分隆起，从而在包含层间方向的剖面观察时，第二绝缘层成为起伏的形状，妨碍在第二绝缘层上形成其他层。因此，在吸收形成于第一绝缘层的线圈导体层的突出的程度上需要加厚第二绝缘层，使第二绝缘层变薄是有限的，因此不能增大层间方向上的线圈导体层在电子部件的厚度中所占的比例。
发明内容
本发明的目的在于提供一种能够提高导体在层间方向的厚度中所占的比例的电子部件。
本发明的一个方式具备：第一电路图案和第二电路图案，从层间方向的下侧向上侧依次层叠；以及绝缘体，配置在上述第一电路图案与上述第二电路图案之间，上述第二电路图案为在包含上述层间方向的剖面的剖面观察时，上述层间方向的下侧的端部越位于上述层间方向的下侧则宽度越窄的形状，其中，上述宽度是与上述层间方向垂直的尺寸。
本发明的另一方式是电子部件的制造方法，包含：第一步骤，在平面上形成第一电路图案；第二步骤，形成感光性的绝缘性材料，以覆盖上述第一电路图案；第三步骤，通过上述绝缘性材料的表面的曝光以及显影来形成第二电路图案用沟槽；以及第四步骤，向上述第二电路图案用沟槽填充导电性材料来形成第二电路图案，在上述第三步骤中，形成上述第二电路图案用沟槽，上述第二电路图案用沟槽具有沿着层间方向越深则宽度越窄的底部，上述层间方向是上述第一电路图案与上述第二电路图案堆叠的方向，上述宽度是与上述层间方向垂直的尺寸。
根据本发明，能够提高导体在层间方向的厚度中所占的比例。
附图说明
图1是表示本发明的第一实施方式的线圈部件的内部结构的示意图。
图2是放大表示包含层叠体的层间方向的剖面的剖面观察时的第二电路图案和导通孔中的每一个的图。
图3是表示线圈部件的制造工序的一个例子的图。
图4是表示曝光显影处理的处理工序的图。
图5是表示绝缘性材料的内部中的光的散射、衍射以及反射的图。
图6是表示具有曲线部的沟槽的形成过程的图。
图7是表示显影时间与第二电路图案用沟槽的形状的关系的图。
图8是表示曝光的光的焦点位置与沟槽的形状的关系的图。
图9是本发明的第二实施方式的线圈部件的内部结构的示意图。
图10是表示线圈部件中的线圈体的布线拓扑的图。
图11是表示线圈部件的制造工序的一个例子的图。
图12是表示本发明的另一实施方式的层叠体的结构的示意图。
附图标记说明
1、100…线圈部件(电子部件)，10、11、110…层叠体，18…玻璃浆料(绝缘性材料)，19…填充材料，20a、30、30a、30b、30c、30d…第一电路图案，20b、32、32a、32b、32c、32d…第二电路图案，20A、32A…第二电路图案的端部，22…绝缘体，24…导通孔，24A…导通孔的端部，25…绝缘性材料，52、53、62A、63A、87…曲线部，62…第二电路图案用沟槽，63…导通孔用沟槽，80…固化区域，82…未固化区域，86…沟槽，R…高度范围，Wa、Wb…宽度，Z…层间方向，α…层间距离。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。
在本实施方式中，作为层叠型的电子部件的一个例子，对线圈部件进行说明。此外，附图有一部分包含示意图的情况。另外，有示意图中的尺寸、比率与实际的数值不同的情况。
[第一实施方式]
图1是本实施方式的线圈部件1的内部结构的示意图。
线圈部件1具备：在由绝缘性材料构成的支承板3的平面上沿一个方向堆叠的第一电路图案20a和第二电路图案20b、以及配置在第一电路图案20a与第二电路图案20b之间的由绝缘性材料构成的绝缘体22。第一电路图案20a、第二电路图案20b以及绝缘体22构成层叠体10。在层叠体10的表面设置一对外部电极(未图示)。
在这里，将第一电路图案20a和第二电路图案20b堆叠的方向定义为层间方向(也称为层间方向)并标注附图标记Z。另外，将与层间方向Z正交的平面定义为XY平面。XY平面的X方向对应于附图的左右方向，Y方向对应于附图的纵深方向。
另外，在本说明书中，对于层间方向Z、X方向以及Y方向的各方向使用的“上”、“下”、“左”、“右”的各术语为了区分相对方向而基于附图方便地使用，不与表示绝对方向的铅垂方向和水平方向、以及以电子部件的安装状态、使用状态下的姿势为基准的方向对应。
以下，沿着层间方向将支承板3的方向称为“下侧”，将与该方向对置的方向称为“上侧”。
第一电路图案20a和第二电路图案20b沿着XY平面延伸，第一电路图案20a的一部分和第二电路图案20b的一部分通过导通孔24相互电连接，构成卷线形状的线圈体。
线圈部件1只要在其一部分内包层叠体10即可。即，在包含层间方向Z的剖面的剖面观察时，线圈部件1无需所有剖面是图1所示的层叠体10的结构，只要该剖面的一部分包含层叠体10的结构即可。
绝缘体22以绝缘性材料为主要材料，是线圈部件1的坯体的主要构成要素。即，线圈部件1具有在由绝缘体22构成的绝缘性的坯体的内部埋设有上述的线圈体的结构。
在本实施方式中，构成绝缘体22的绝缘性材料例如是玻璃的烧结体。该玻璃例如是对在将玻璃粉末混合到感光性的绝缘性树脂而成的玻璃浆料中，为了确保坯体的强度也含有以氧化铝(Al2O3)为主要材料的填充材料的材料进行烧制而形成的。由于由这样的绝缘性材料构成的绝缘体22也是非磁性体，因此线圈部件1的Q值(quality factor：品质因数)较高，另外磁损失被抑制，适用于千兆赫频带的高频信号用的各种电路、无线通信电路等。但是，构成绝缘体22的绝缘性材料并不限定于玻璃、非磁性体，也可以是使氧化铝、铁氧体等其他烧结体、非磁性体的树脂、含有磁性粉树脂固化而成的材料。
支承板3与绝缘体22同样是以绝缘性材料为主要材料的层，由同样的绝缘性材料构成。支承板3和绝缘体22作为绝缘性材料的区域一体化。此外，支承板3只要是在其主面上形成有第一电路图案20a的层即可，实际上无需具有支承功能、担保该支承功能的强度等。另外，支承板3可以为多层结构，也可以该多层的一部分被着色而具有标记功能。
第一电路图案20a、第二电路图案20b以及导通孔24由导电性材料形成。
在本实施方式中，导电性材料例如是银(Ag)、铜(Cu)、金(Au)、铝(Al)、或者包含这些金属作为主要成分的合金等金属。该金属可以是使将金属粉末混合到树脂而成的导电性浆料烧结而成的材料，也可以是通过薄膜法形成有该金属的材料。
图2是放大表示包含层叠体10的层间方向Z的剖面的剖面观察时的第二电路图案20b和导通孔24中的每一个的图。此外，以下，将包含层间方向Z的剖面称为“层间方向剖面”。另外，层间方向剖面是横切第二电路图案20b所延伸的方向的横剖面，并且，是穿过导通孔24的中心的剖面。在如果线圈部件1无法获取这样的剖面的结构的情况下，分别获取第二电路图案20b的横剖面和穿过导通孔24的中心的剖面，并分别作为层间方向剖面即可。
如该图所示，线圈部件1具备从层间方向Z的下侧向上侧依次层叠的第一电路图案20a和第二电路图案20b、以及配置在第一电路图案20a与第二电路图案20b之间的绝缘体22。即，层间方向Z的上侧是从第一电路图案20a向第二电路图案20b的方向，层间方向Z的下侧是从第二电路图案20b向第一电路图案20a的方向。
如上所述，线圈部件1还具备将第一电路图案20a和第二电路图案20b电连接的导通孔24。在层间方向剖面观察时，在第二电路图案20b和导通孔24的外形中包含曲线部52、53。这些曲线部52、53形成于第二电路图案20b和导通孔24的层间方向Z上的下侧的端部20A、24A。通过这些曲线部52、53，第二电路图案20b和导通孔24分别为在包含层间方向的剖面的剖面观察时，层间方向的下侧的端部越位于层间方向的下侧，与层间方向垂直的尺寸亦即X方向的宽度Wa、Wb越窄的形状。此外，宽度Wa是层间方向剖面观察时的第二电路图案20b的与层间方向垂直的尺寸，宽度Wb是层间方向剖面观察时的导通孔24的与层间方向垂直的尺寸。
即，第二电路图案20b的层间方向Z的下侧的端部为曲面状，由此，提高与在第二电路图案20b的下部变得相对较薄的绝缘体22的紧贴性，并能够抑制在第二电路图案20b与绝缘体22之间发生剥离。
另外，层间方向Z上的与曲线部52相反侧的第一电路图案20a的层间方向的上侧的端部亦即部位51在X方向上呈大致直线状，导通孔24与该大致直线状的部位51连接。即，第一电路图案20a和第二电路图案20b的层间方向Z的上侧的端部为平面状，由此，通过增大第一电路图案20a和第二电路图案20b的剖面积，能够降低直流电阻。此外，在本实施方式中，如图1所示，第一电路图案20a的层间方向Z的下侧的端部也为平面状，可以进一步降低第一电路图案20a的直流电阻。
在本实施方式中，另外，导通孔24的宽度Wb的最大值小于第二电路图案20b的宽度Wa的最大值，在第二电路图案20b与导通孔24的连接部分17形成台阶形状。
像这样，第二电路图案20b和导通孔24具有在层间方向Z上宽度Wa、Wb变窄的形状，从而与宽度Wa、Wb大致恒定的情况相比，如后所述，能够提高导体(即，第一电路图案20a和第二电路图案20b)在层间方向Z的厚度中所占的比例。另外，通过第二电路图案20b和导通孔24具有上述的形状，从而成为绝缘体22的绝缘性材料进入第二电路图案20b的端部20A以及导通孔24的端部24A的各自的周围的结构，能够提高层叠体10中的层间的紧贴性。特别是，通过连接部分17成为台阶形状，能够进一步提高紧贴性。
此外，在本实施方式的层叠体10中，第二电路图案20b的下部中的绝缘体22的层间方向Z的厚度为1μm以上且5μm以下。另外，在层间方向剖面观察时，第二电路图案20b的X方向的宽度为10μm以上且30μm以下，层间方向Z的厚度为10μm以上且30μm。另外，作为线圈部件1的整体尺寸，长边方向的尺寸为1.0mm以下，特别优选为0.4mm以下。另外，层间方向的尺寸为0.5mm以下，特别优选为0.2mm以下。并且，与长边方向以及层间方向双方正交的方向的尺寸为0.5mm以下，特别优选为0.2mm以下。
接下来，对本实施方式的线圈部件1的制造方法进行详细叙述。
图3是表示线圈部件1的制造工序的一个例子的图。此外，在表示剖面的各图中，阴影线不是明确表示剖面，而表示感光性的玻璃浆料(绝缘性材料)是未固化的状态。
首先，在平面上，即在支承板3的上表面通过导电性浆料的印刷以及该导电性浆料的干燥形成第一层第一电路图案20a(步骤Sa1)。步骤Sa1相当于本公开中的在平面上形成第一电路图案的第一步骤。
接下来，在支承板3的上表面3A印刷成为绝缘体22的感光性的玻璃浆料亦即绝缘性材料25，以覆盖第一电路图案20a，之后，干燥该绝缘性材料25(步骤Sa2)。步骤Sa2相当于本公开中的形成感光性的绝缘性材料，以覆盖第一电路图案的第二步骤。通过步骤Sa1、Sa2，形成被埋设于绝缘体22的第一电路图案20a。
接下来，进行形成第二电路图案20b和导通孔24的处理。
具体而言，首先，在绝缘性材料25的表面，通过实施后述的曝光显影处理来形成第二电路图案用沟槽62和导通孔用沟槽63(步骤Sa3)。步骤Sa3相当于本公开中的通过上述绝缘性材料的表面的曝光以及显影形成第二电路图案用沟槽的第三步骤。
第二电路图案用沟槽62是形成为未到达第一电路图案20a的深度Da，即，与第一电路图案20a之间得到规定厚度的绝缘体22的深度Da的槽。
另一方面，导通孔用沟槽63是形成于第二电路图案用沟槽62的一部分的底部，贯穿绝缘体22到达下层的第一电路图案20a的通孔。以下，将第二电路图案20b的下部中的绝缘体22的规定厚度称为“层间距离α”。在底部包含导通孔用沟槽63的第二电路图案用沟槽62的整体深度Db为第二电路图案用沟槽62的深度Da与层间距离α的合计值。
另外，在层间方向剖面观察时，通过步骤Sa3形成的第二电路图案用沟槽62以及导通孔用沟槽63在各自的底部包含与上述曲线部52、53对应的形状的曲线部62A、63A。即，在作为第三步骤的步骤Sa3中，形成第二电路图案用沟槽62，该第二电路图案用沟槽62具有沿着第一电路图案20a和第二电路图案20b堆叠的方向亦即层间方向越深，与层间方向垂直的尺寸亦即宽度Wa越窄的底部。
像这样，在步骤Sa3的曝光显影处理中，深度Da、Db相互不同，并且包含曲线部62A、63A的第二电路图案用沟槽62以及导通孔用沟槽63在相同的处理步骤中形成，实现处理工序的简化。此外，对于这样的曝光显影处理后述。
接下来，通过印刷向第二电路图案用沟槽62以及导通孔用沟槽63填充导电性浆料，并干燥该导电性浆料(步骤Sa4)。由此，形成第二电路图案20b以及导通孔24。步骤Sa4相当于本公开中的向第二电路图案用沟槽填充导电性材料形成第二电路图案的第四步骤。
之后，当在规定的条件下烧制层叠体10后，实施滚筒加工，在层叠体10的表面设置外部电极，并对该外部电极实施锡(Sn)、镍(Ni)等的镀覆处理，从而完成层叠型的线圈部件1。但是，外部电极也可以与第二电路图案20b同时形成于层叠体10的内部(即，绝缘性材料25的内部)。
此外，在步骤Sa1至步骤Sa4的印刷中，能够使用丝网印刷、喷墨印刷，在本实施方式中，使用丝网印刷。
根据本实施方式的制造方法，由于能够使用光刻高精度地控制形成于绝缘性材料25的第二电路图案用沟槽62的深度，因此能够将第二电路图案20b与第一电路图案20a之间的绝缘性材料25的厚度控制得较薄，提高作为导体的第一电路图案20a和第二电路图案20b在作为绝缘性材料25的整体的层间方向的厚度(即，层叠体10的层间方向的厚度)中所占的比例。
另外，由于第二电路图案20b的下部中的绝缘体22的厚度，即层间距离α根据第二电路图案用沟槽62的深度Da来控制，因此与如上述的专利文献2那样，在导体层上通过丝网印刷形成绝缘体层的结构相比，不受印刷性能的限制，能够实现1μm以上且5μm以下的较薄的层间距离α。由此，能够增加作为导体的第一电路图案20a和第二电路图案20b在层叠体10的层间方向Z的厚度中所占的比例，能够得到性能更高的线圈部件1。
接下来，对步骤Sa3中的曝光显影处理进行详细叙述。
图4是表示曝光显影处理的处理工序的图。
在作为第三步骤的步骤Sa3的曝光显影处理中，在通过绝缘性材料25的表面的曝光以及显影形成第二电路图案用沟槽62后，在第二电路图案用沟槽62的至少一部分的底部，对该底部的绝缘性材料25进行追加的曝光以及显影来形成导通孔用沟槽63。
具体而言，首先，在从通过上述的步骤Sa2中的印刷形成的未固化的绝缘性材料25的表面向层间方向Z的上方远离了规定距离的位置，配置了光掩模72、72的状态下执行第一次曝光(步骤Sb1)，然后显影(步骤Sb2)。本实施方式的感光性的绝缘性材料25为负型的材料，在该第一次的曝光以及显影中，在光掩模72、72中的每个光掩模的正下方形成深度Da(＜Db)的第二电路图案用沟槽62。
接下来，在从导通孔用沟槽63的形成对象的第二电路图案用沟槽62向层间方向Z的上方远离了规定距离的位置配置光掩模72，并且在其他第二电路图案用沟槽62未配置光掩模72的状态下执行第二次曝光(步骤Sb3)，然后，进行显影(步骤Sb4)。
通过该第二次(即，追加的)的曝光以及显影，在导通孔24的形成对象的第二电路图案用沟槽62的底部形成导通孔用沟槽63。另一方面，在步骤Sb3中的第二次曝光中，通过第二电路图案用沟槽62中不是导通孔24的形成对象的部分的底部(例如，图示左方的第二电路图案用沟槽62的底部)固化，将第二电路图案用沟槽62的该底部与第一电路图案20a之间的绝缘性材料25的厚度形成为相当于层间距离α的厚度。
根据这样的曝光显影处理，由于形成第二电路图案用沟槽62和导通孔用沟槽63，因此通过执行向这些第二电路图案用沟槽62以及导通孔用沟槽63双方填充导电性浆料的处理(图3：步骤Sa4)，能够同时形成第二电路图案20b以及导通孔24。
另外，由于通过形成第二电路图案用沟槽62，在第一电路图案20a与第二电路图案20b之间形成绝缘体22的层，因此不需要在第一电路图案20a与第二电路图案20b之间另外形成绝缘体层的处理，能够简化处理工序。
然而，在本实施方式中，绝缘性材料25包含折射率大于主要材料的填充材料，在通过针对绝缘性材料25的曝光以及显影形成第二电路图案用沟槽62以及导通孔用沟槽63时，在各自的底部形成上述的曲线部62A、63A。
若详细叙述，则如图5所示，作为绝缘性材料25使用的玻璃浆料18中包含填充材料19，为了确保坯体的强度，该填充材料19使用氧化铝。由于氧化铝的折射率高于绝缘性材料25(更准确来说，作为绝缘性材料25的主要材料的绝缘性树脂)的折射率，因此在曝光感光性的绝缘性材料25形成第二电路图案用沟槽62以及导通孔用沟槽63时，如图5所示，在绝缘性材料25的内部，产生曝光所使用的光H的散射、衍射以及反射。通过根据氧化铝的含量适当地调整该光H的散射、衍射以及反射，能够实现以下的处理。
具体而言，如图6所示，在照射平行光的曝光的光H的曝光时，调整填充材料19的氧化铝的含量，以使得距玻璃浆料18的表面越深，曝光的光H越向X方向通过散射而扩展，也进入光掩模M的正下方。在该情况下，在层间方向剖面观察时，光固化的固化区域80的形状为距玻璃浆料18的表面越深越向光掩模M的中心Mo进入的大致锥形状，光掩模M的正下方的未固化区域82成为大致V字形状。然后，通过显影去除未固化区域82，从而形成大致V字形状的沟槽86。在显影时，调整显影时间，以使得未固化区域82的深部(V字形状的顶点部)不溶解。由此，如虚线L所示，沟槽86的面成为平滑的曲线状，形成在底部包含曲线部87的沟槽86，其中，该曲线部87包含曲线。这样的沟槽86对应于第二电路图案用沟槽62以及导通孔用沟槽63。
此外，上述的处理并不限于以填充材料19的氧化铝的含量来调整的方法。例如，通过使填充材料的尺寸成为曝光的光H的波长的数倍(例如2倍、3倍)程度，能够显著地产生散射、衍射、反射，容易形成包含曲线部87的沟槽86。本实施方式的填充材料的尺寸为1μm或者1μm以下。
另外，产生散射的填充材料除了氧化铝(Al2O3)以外，也能够使用二氧化硅(SiO2)、氮化硅(SiN)。
此外，除了利用填充材料19的光学作用以外，通过进行显影时间控制、曝光所使用的光H的焦点位置控制，能够形成具有曲线部62A、63A的第二电路图案用沟槽62以及导通孔用沟槽63。
显影时间控制是在图4的曝光显影处理中，使步骤Sb2以及步骤Sb4中的显影时间比断点BP缩短来进行显影的控制。断点BP是在从绝缘性材料的表面到下层的第一电路图案20a的范围成为未固化区域82的状态下，该未固化区域82的大致全部熔融而形成贯穿下层的第一电路图案20a的沟槽86的显影时间。此外，在步骤Sb2和步骤Sb4中，由于到下层的第一电路图案20a的绝缘性材料的厚度不同，因此断点BP也不同。
即，在显影时间控制中，在图4所示的曝光显影处理(即，作为第三步骤的步骤Sa3)的步骤Sb2中，第二电路图案用沟槽62以比断点BP短的显影时间进行显影，其中，该断点BP为该形成位置上的绝缘性材料25贯穿第一电路图案20a的显影时间。另外，在步骤Sb4中，导通孔用沟槽63以比断点BP短的显影时间进行显影，其中，该断点BP为该形成位置上的绝缘性材料25的未固化区域82的大致全部熔融的显影时间。
以下，以步骤Sb2中的两个第二电路图案用沟槽62的显影为例，参照图7对显影时间控制进行说明。如该图所示，在显影时间为断点BP以上的情况下，两个第二电路图案用沟槽62为贯穿下层的第一电路图案20a的通孔，与此相对若显影时间比断点BP短，则两个第二电路图案用沟槽62不会成为通孔，与下层的第一电路图案20a之间留有未固化的绝缘性材料25。
该未固化的绝缘性材料25通过步骤Sb3的再次曝光而光固化，成为第二电路图案20b的下部的绝缘体22的部分。由于如显影时间越短，第二电路图案用沟槽62的深度Da越浅那样，显影时间与深度Da存在相关性，因此能够通过调整显影时间，来控制第二电路图案用沟槽62的深度Da，使第二电路图案20b下部的绝缘体22的厚度成为所希望的厚度(所希望的层间距离α)。
另外，在以第二电路图案用沟槽62成为未贯穿下层的第一电路图案20a的深度Da的显影时间停止了显影的情况下，第二电路图案用沟槽62的底部的形状成为曲线状，由此，在底部形成曲线部62A。
此外，在显影时间比断点BP短的情况下，显影时间越接近断点BP，则曲线部62A的曲率越大。但是，在将显影时间设为比断点BP充分长的时间的情况下，由于绝缘性材料25的未固化部分全部被去除，因此曲率取决于固化形状(即，曝光用光的侵入程度)，与显影时间无关。
焦点位置控制是在图4的曝光显影处理中，在步骤Sb1和步骤Sb3中的每个步骤中，调整曝光所使用的光H的焦点位置P的控制。
具体而言，在焦点位置控制中，在图4所示的曝光显影处理(作为第三步骤的步骤Sa3)的步骤Sb1以及步骤Sb3中，分别照射绝缘性材料25的曝光所使用的光，以使得在绝缘性材料25的表面、或者比该表面靠绝缘性材料25的内部聚焦。
如图8所示，在将通过了光掩模M的光H通过聚光透镜照射到绝缘性材料25的表面的情况下，在聚光透镜的焦点位置P位于比绝缘性材料25的表面靠层间方向Z的下侧(即，绝缘性材料25的内部)时，与在照射平行光的光H时相比，绝缘性材料25的内部的照度升高。因此，图6所示的固化区域80扩展到更接近光掩模M的中心Mo的区域，其结果是，如图8所示，形成X方向的宽度整体上狭窄的沟槽86。此外，在该情况下，也可以说不仅是沟槽86的底部，而是整体成为曲线部87(越朝向层间方向Z的下侧而宽度越窄的形状)。
在聚光透镜的焦点位置P位于绝缘性材料的表面的附近时，由于表面附近处的光H的散射等的影响较少，因此沟槽86的开口部附近的侧面86S成为大致垂直(与层间方向Z大致平行)。另外，由于距表面越深，光H的散射等的影响越大，因此如参照上述图6说明的那样，在沟槽86的底部形成曲线部87。
像这样，通过在将聚光透镜的焦点位置P配置在绝缘性材料的表面的附近以及比表面靠下方的状态下进行曝光，能够形成具有曲线部87的沟槽86。
但是，在聚光透镜的焦点位置P位于比绝缘性材料25的表面靠上方时，由于距表面越深，光H的照度越弱、以及散射等的影响越大，与照射平行光的光H时相比，在距表面较深的位置绝缘性材料25难以固化。其结果是，如图8所示，由于沟槽86不仅成为倒锥形形状，而且开口部的宽度狭窄，因此难以填充导电浆料。
此外，通过将填充材料19、显影时间控制以及焦点位置控制中的任意两个以上任意地组合来使用，也可以形成具有曲线部87的沟槽86。
[第二实施方式]
图9是本实施方式的线圈部件100的内部结构的示意图。此外，在该图中，对于在图1中说明的部件标注同一附图标记，并省略其说明。
如该图所示，在层间方向剖面观察时，本实施方式的线圈部件100所具备的层叠体110在支承板3上交替地层叠有具有与第一实施方式所示的第一电路图案20a相同的结构的四个第一电路图案30a、30b、30c、30d以及具有与第二电路图案20b相同的结构的四个第二电路图案32a、32b、32c、32d。以下，将第一电路图案30a、30b、30c、30d也统称为第一电路图案30，将第二电路图案32a、32b、32c、32d也统称为第二电路图案32。
在层间方向剖面观察时，层叠体110的第二电路图案32a的层间方向Z的下侧的端部32A位于比其下方的第一电路图案30a的层间方向Z的上侧的端部靠层间方向Z的下侧。
第一电路图案30c和第二电路图案32c也与上述同样地构成。
由此，在线圈部件100的层叠体110中，与将层叠体10或者多个第二电路图案20b构成为多层的后述的层叠体11(图12)相比，能够进一步提高作为导体的第一电路图案30和第二电路图案32在层叠体110的层间方向Z的厚度中所占的比例。
在层叠体110中，另外，在层间方向剖面观察时，各个第一电路图案30的一部分和相邻的第二电路图案32的一部分不经由导通孔24直接接合而形成，构成线圈体。
图10是表示线圈部件100中的上述线圈体的布线拓扑的图。此外，“布线拓扑”是指示意性地表示各个第一电路图案30与各个第二电路图案32的连接关系。另外，在该图中，对第一电路图案30和第二电路图案32的各自的附图标记标注的括号表示形成有该第一电路图案30或者第二电路图案32的层的层编号(参照图9)。在图10中，示出从第一层到第四层的第一电路图案30以及第二电路图案32所构成的布线拓扑。从第五层到第八层的第一电路图案30以及第二电路图案32所构成的布线拓扑与图10同样地构成。
如该图所示，第一电路图案30以及第二电路图案32分别相当于线圈体的半卷的量。在从层间方向Z观察的俯视时，第一电路图案30以及第二电路图案32分别具有大致C字状的形状，俯视时的第一电路图案30的端点30T和第二电路图案32的端点32T不经由导通孔24直接地接合，从而电导通。由此，第一电路图案30与第二电路图案32连接，构成螺旋状的线圈体。
接下来，对这样的线圈部件100的制造方法进行说明。
图11是表示线圈部件100的制造工序的一个例子的图。
首先，通过在上述图4所示的步骤Sa1和步骤Sa2的处理，将第一电路图案30a埋设于由玻璃浆料构成的未固化的绝缘性材料25。
接下来，通过对未固化的绝缘性材料25的表面进行曝光以及显影，来形成两个第二电路图案用沟槽62(步骤Sc1)。
在该处理中，两个第二电路图案用沟槽62中的未与下层的第一电路图案30a连接的第二电路图案用沟槽62形成于相对于该第一电路图案30a向X方向偏移的位置(即，在层间方向Z的延长线上不存在第一电路图案30a的位置)，与第一电路图案30a连接的第二电路图案用沟槽62形成在该第一电路图案30a的正上方。
另外，第二电路图案用沟槽62通过曝光以及显影形成为其深度Dd比从绝缘性材料25的表面到第一电路图案30a的距离De深。由此，形成在第一电路图案30a的正上方的第二电路图案用沟槽62贯穿该第一电路图案30a。另一方面，形成在相对于第一电路图案30a向X方向偏移的位置的第二电路图案用沟槽62形成为端部32A进入第一电路图案20a的高度范围R的深度。此外，该第二电路图案用沟槽62也与第一实施方式同样，在其底部具有曲线部62A。
接下来，通过印刷向两个第二电路图案用沟槽62中的每一个填充导电性浆料，并干燥该导电性浆料(步骤Sc2)。由此，形成第二电路图案32a。接下来，通过印刷导电性浆料来印刷第三层第一电路图案30b，并干燥该导电性浆料(步骤Sc3)。然后，印刷作为感光性的玻璃浆料的绝缘性材料25，以覆盖在表面露出的第一电路图案30b，之后，干燥该绝缘性材料25(步骤Sc4)。
通过这些步骤Sc1至Sc4的处理，在层间方向剖面观察时，第一电路图案30a和第二电路图案32a被形成为第二电路图案32a的层间方向Z的下侧的端部32A位于比其下方的第一电路图案30a的层间方向Z的上侧的端部靠层间方向Z的下侧。而且，通过反复步骤Sc1至Sc4的处理，形成其他的第一电路图案30和第二电路图案32，制造包含所希望的匝数的螺旋状的线圈体的层叠体110。
[其他实施方式]
在第一实施方式的线圈部件1中，层叠体10通过将一个第一电路图案20a和一个第二电路图案20b堆叠成两层而构成，但层叠体的结构并不限于此。例如，层叠体也可以如图12所示的层叠体11那样，将一个第一电路图案20a和多个(在图12的例子中为七个)第二电路图案20b堆叠为多层而构成。该情况下，第一电路图案20a和多个第二电路图案20b电串联连接而构成螺旋状的线圈体。
如上述那样的多个第二电路图案20b可以通过在图3所示的步骤Sa4之后，执行进一步印刷以及干燥作为感光性的玻璃浆料的绝缘性材料25以覆盖在绝缘体22的上表面露出的第二电路图案20b的未图示的步骤Sa5，并反复步骤Sa3至步骤Sa5的处理来制造。
在第二实施方式的线圈部件100的层叠体110中，在第一电路图案30a与第二电路图案32a、以及第一电路图案30c与第二电路图案32c中，第二电路图案32的层间方向Z的下侧的端部位于比其下方的第一电路图案30的层间方向Z的上侧的端部靠层间方向Z的下侧。但是，这是一个例子，第一电路图案30b与第二电路图案32b和/或第一电路图案30d与第二电路图案32d也可以与上述同样地构成。
另外，在上述的实施方式中的线圈部件1、100中，构成绝缘体22的绝缘性材料25例如也可以是铁氧体的烧结体、包含铁氧体的粉末的树脂等磁性体。这样的线圈部件1、100适用于搭载于电源电路等的功率电感器的用途、去除由交流信号构成的噪声的噪声滤波器。
本发明并不限于线圈部件1、100，能够应用于其他任意的层叠型的电子部件。另外，各图所示的第一电路图案20a、第二电路图案20b以及或者导通孔24的数量、位置等根据应用本发明的电子部件而变化。
此外，上述的各实施方式只是本发明的一个方式的例示，能够在不脱离本发明的主旨的范围内任意地进行变形以及应用。
另外，上述的实施方式中的水平以及垂直等方向、各种数值、形状、材料除非另有说明，否则包含起到与这些方向、数值、形状、材料相同的作用效果的范围(所谓的均等范围)。
[由上述实施方式等支持的结构]
上述的实施方式、变形例以及应用例支持以下的结构。
(结构1)一种电子部件，具备：第一电路图案和第二电路图案，从层间方向的下侧向上侧依次层叠；以及绝缘体，配置在上述第一电路图案与上述第二电路图案之间，上述第二电路图案为在包含上述层间方向的剖面的剖面观察时，上述层间方向的下侧的端部越位于上述层间方向的下侧则宽度越窄的形状，其中，上述宽度是与上述层间方向垂直的尺寸。
结构1的电子部件中的与层间方向垂直的宽度窄的形状的第二电路图案能够通过使用光刻在绝缘体上设置用于形成该第二电路图案的沟槽来形成。因此，在结构1的电子部件中，将第二电路图案与第一电路图案之间的绝缘体的厚度控制得较薄，能够提高作为导体的第一电路图案和第二电路图案在层间方向的厚度中所占的比例。
(结构2)根据结构1所述的电子部件，上述第二电路图案的上述层间方向的下侧的端部为曲面状。
根据结构2的电子部件，由于绝缘体进入第二电路图案的下侧的端部的周围，因此能够提高第二电路图案与绝缘体的紧贴性。
(结构3)根据结构1所述的电子部件，上述第二电路图案的上述层间方向的上侧的端部为平面状。
根据结构3的电子部件，增大第二电路图案的剖面积，可以降低第二电路图案的直流电阻。
(结构4)根据结构1～3中任一项所述的电子部件，上述第一电路图案的上述层间方向的下侧的端部为平面状。
根据结构4的电子部件，增大第一电路图案的剖面积，可以降低第一电路图案的直流电阻。
(结构5)根据结构1～4中任一项所述的电子部件，还具备导通孔，上述导通孔将上述第一电路图案和上述第二电路图案电连接，上述导通孔为在包含上述层间方向的剖面的剖面观察时，上述层间方向的下侧的端部越位于上述层间方向的下侧则上述宽度越窄的形状。
根据结构5的电子部件，由于绝缘体进入导通孔的下侧的端部，因此能够提高导通孔与绝缘体的紧贴性。
(结构6)根据结构1～5中任一项所述的电子部件，在包含上述层间方向的剖面的剖面观察时，上述第二电路图案的上述层间方向的下侧的端部位于比上述第一电路图案的上述层间方向的上侧的端部靠上述层间方向的下侧。
根据结构6的电子部件，能够进一步提高作为导体的第一电路图案和第二电路图案在层间方向的厚度中所占的比例。
(结构7)根据结构1～6中任一项所述的电子部件，上述第一电路图案与上述第二电路图案连接构成螺旋状的线圈体。
根据结构7的电子部件，能够提高作为导体的第一电路图案和第二电路图案在层间方向的厚度中所占的比例，构成直流电阻较小且电感值较高的、具有良好的电气特性的线圈部件。
(结构8)一种电子部件的制造方法，包含：第一步骤，在平面上形成第一电路图案；第二步骤，形成感光性的绝缘性材料，以覆盖上述第一电路图案；第三步骤，通过上述绝缘性材料的表面的曝光以及显影来形成第二电路图案用沟槽；以及第四步骤，向上述第二电路图案用沟槽填充导电性材料来形成第二电路图案，在上述第三步骤中，形成上述第二电路图案用沟槽，上述第二电路图案用沟槽具有沿着层间方向越深则宽度越窄的底部，上述层间方向是上述第一电路图案与上述第二电路图案堆叠的方向，上述宽度是与上述层间方向垂直的尺寸。
根据结构8的制造方法，由于能够使用光刻高精度地控制形成于绝缘性材料的第二电路图案用沟槽的深度，因此能够将第二电路图案与第一电路图案之间的绝缘性材料的厚度控制得较薄，提高作为导体的第一电路图案和第二电路图案在层间方向的厚度中所占的比例。
(结构9)根据结构8所述的电子部件的制造方法，在上述第三步骤中，在形成上述第二电路图案用沟槽之后，在上述第二电路图案用沟槽的至少一部分的底部，通过对该底部的绝缘性材料追加的曝光以及显影来形成导通孔用沟槽。
根据结构9的制造方法，由于通过接着形成第二电路图案用沟槽的追加的曝光以及显影来形成导通孔用沟槽，因此与通过不同的工序形成第二电路图案以及导通孔的情况相比，能够简化处理工序。
(结构10)根据结构8或9所述的电子部件的制造方法，上述绝缘性材料包含折射率大于主要材料的填充材料。
根据结构10的制造方法，在通过曝光以及显影形成第二电路图案用沟槽和导通孔用沟槽时，能够在第二电路图案用沟槽和导通孔用沟槽的底部形成曲线部。
(结构11)根据结构8～10中任一项所述的电子部件的制造方法，在上述第三步骤中，照射上述曝光所使用的光，使得在上述绝缘性材料的表面、或者比该表面靠上述绝缘性材料的内部聚焦。
根据结构11的制造方法，能够通过曝光用光的焦点控制来形成在底部具有曲线部的第二电路图案用沟槽或者导通孔用沟槽。
(结构12)根据结构8～11中任一项所述的电子部件的制造方法，在上述第三步骤中，上述第二电路图案用沟槽以比贯穿上述第一电路图案的显影时间短的显影时间进行显影。
根据结构12的制造方法，能够通过控制曝光后的显影时间来形成在底部具有曲线部的第二电路图案用沟槽或者导通孔用沟槽。

Claims (12)

1.一种电子部件，具备：
第一电路图案和第二电路图案，从层间方向的下侧向上侧依次层叠；以及
绝缘体，配置在上述第一电路图案与上述第二电路图案之间，
上述第二电路图案成为在包含上述层间方向的剖面的剖面观察时，上述层间方向的下侧的端部越位于上述层间方向的下侧则宽度越窄的形状，其中，上述宽度是与上述层间方向垂直的尺寸。
2.根据权利要求1所述的电子部件，其中，
上述第二电路图案的上述层间方向的下侧的端部为曲面状。
3.根据权利要求1所述的电子部件，其中，
上述第二电路图案的上述层间方向的上侧的端部为平面状。
4.根据权利要求1～3中任一项所述的电子部件，其中，
上述第一电路图案的上述层间方向的下侧的端部为平面状。
5.根据权利要求1～4中任一项所述的电子部件，其中，
还具备导通孔，上述导通孔将上述第一电路图案和上述第二电路图案电连接，
上述导通孔为在包含上述层间方向的剖面的剖面观察时，上述层间方向的下侧的端部越位于上述层间方向的下侧则上述宽度越窄的形状。
6.根据权利要求1～5中任一项所述的电子部件，其中，
在包含上述层间方向的剖面的剖面观察时，上述第二电路图案的上述层间方向的下侧的端部位于比上述第一电路图案的上述层间方向的上侧的端部靠上述层间方向的下侧。
7.根据权利要求1～6中任一项所述的电子部件，其中，
上述第一电路图案与上述第二电路图案连接构成螺旋状的线圈体。
8.一种电子部件的制造方法，包含：
第一步骤，在平面上形成第一电路图案；
第二步骤，形成感光性的绝缘性材料，以覆盖上述第一电路图案；
第三步骤，通过上述绝缘性材料的表面的曝光以及显影来形成第二电路图案用沟槽；以及
第四步骤，向上述第二电路图案用沟槽填充导电性材料来形成第二电路图案，
在上述第三步骤中，
形成上述第二电路图案用沟槽，上述第二电路图案用沟槽具有沿着层间方向越深则宽度越窄的底部，上述层间方向是上述第一电路图案与上述第二电路图案堆叠的方向，上述宽度是与上述层间方向垂直的尺寸。
9.根据权利要求8所述的电子部件的制造方法，其中，
在上述第三步骤中，
在形成上述第二电路图案用沟槽之后，
在上述第二电路图案用沟槽的至少一部分的底部，通过对该底部的绝缘性材料追加的曝光以及显影来形成导通孔用沟槽。
10.根据权利要求8或9所述的电子部件的制造方法，其中，
上述绝缘性材料包含折射率大于主要材料的填充材料。
11.根据权利要求8～10中任一项所述的电子部件的制造方法，其中，
在上述第三步骤中，
照射上述曝光所使用的光，使得在上述绝缘性材料的表面、或者比该表面靠上述绝缘性材料的内部聚焦。
12.根据权利要求8～11中任一项所述的电子部件的制造方法，其中，
在上述第三步骤中，
上述第二电路图案用沟槽以比贯穿上述第一电路图案的显影时间短的显影时间进行显影。
CN202310851076.4A 2022-07-13 2023-07-12 电子部件以及电子部件的制造方法 Pending CN117412481A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-112747 2022-07-13
JP2022112747A JP2024011062A (ja) 2022-07-13 2022-07-13 電子部品、及び電子部品の製造方法

Publications (1)

Publication Number Publication Date
CN117412481A true CN117412481A (zh) 2024-01-16

Family

ID=89498874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310851076.4A Pending CN117412481A (zh) 2022-07-13 2023-07-12 电子部件以及电子部件的制造方法

Country Status (3)

Country Link
US (1) US20240021364A1 (zh)
JP (1) JP2024011062A (zh)
CN (1) CN117412481A (zh)

Also Published As

Publication number Publication date
US20240021364A1 (en) 2024-01-18
JP2024011062A (ja) 2024-01-25

Similar Documents

Publication Publication Date Title
US7679925B2 (en) Method for fabricating wiring board provided with passive element, and wiring board provided with passive element
JP7176435B2 (ja) インダクタ部品
JP7287185B2 (ja) 電子部品、電子部品実装基板及び電子部品の製造方法
JP6614246B2 (ja) キャパシタ内蔵多層配線基板及びその製造方法
JP3946578B2 (ja) 受動素子を備えた配線板の製造方法、受動素子を備えた配線板
KR20190096679A (ko) 칩 전자부품
JP2007180428A (ja) 電子部品及びその製造方法
JP2002015939A (ja) 積層型電子部品およびその製法
CN107768067B (zh) 共模滤波器及其制造方法
JP3788074B2 (ja) チップ型コイルおよびその製造方法
CN117412481A (zh) 电子部件以及电子部件的制造方法
US7540931B2 (en) Method of producing ceramic green sheet and method of producing electronic component using this ceramic green sheet
KR100676337B1 (ko) 세라믹 그린 시트를 제조하는 방법 및 세라믹 그린 시트를사용하여 전자 부품을 제조하는 방법
CN115036110A (zh) 电感部件
JP4618442B2 (ja) 電子部品の構成に用いられるシートの製造方法
JP4577479B2 (ja) 多層配線基板形成に用いられる異材質部を有するシート形成方法および異材質部を有するシート
JP4515477B2 (ja) 受動素子を備えた配線板の製造方法
KR102715893B1 (ko) 칩 전자부품
KR102574413B1 (ko) 코일 전자 부품
JP4535126B2 (ja) 電子部品
JPH07106175A (ja) 積層セラミック電子部品の製造方法
JP3930443B2 (ja) 電子部品製造時に用いられる、内部回路および層間接続材を包含するシートの形成方法
CN116918059A (zh) 电子元件安装用基板、电子部件、电子设备
JP2022139098A (ja) インダクタ部品および電子部品
KR20130051250A (ko) 칩 인덕터 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination