JPH07106175A - 積層セラミック電子部品の製造方法 - Google Patents
積層セラミック電子部品の製造方法Info
- Publication number
- JPH07106175A JPH07106175A JP26793693A JP26793693A JPH07106175A JP H07106175 A JPH07106175 A JP H07106175A JP 26793693 A JP26793693 A JP 26793693A JP 26793693 A JP26793693 A JP 26793693A JP H07106175 A JPH07106175 A JP H07106175A
- Authority
- JP
- Japan
- Prior art keywords
- recess
- electronic component
- conductor layer
- green sheet
- green
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
て、金型などをグリ−ンシ−トに押し付けて凹部を形成
する場合の欠点を解消する目的から開発されもので、グ
リ−ンシ−トにレ−ザ加工を施すことによって凹部を形
成し、成形密度に差のない、すなわち成形密度が均一な
凹部付きのグリ−ンシ−トを製造することによって、特
性のより向上した積層セラミック電子部品を提供するこ
とを目的とする。 【構成】 少なくとも、セラミックを主成分とするグリ
−ンシ−トの所望部分に、レ−ザ光を照射して凹部を形
成して、該凹部に導体層を形成し、複数の該グリ−ンシ
−トを積層して圧着するようにしたことを特徴とする積
層セラミック電子部品の製造方法である。
Description
たセラミック電子部品の製造方法に関し、とくにセラミ
ックのグリ−ンシ−トを積層して形成する積層セラミッ
ク電子部品の製造方法に関する。なお、ここで、積層セ
ラミック電子部品の用語を、簡単に説明すると、積層セ
ラミック電子部品とは、セラミックを主成分とするグリ
−ンシ−トの上に導体層を形成して、これらグリ−ンシ
−トを積層、圧着、焼成することによって、積層セラミ
ック体内に、電子素子、電子回路などを構成したもので
ある。
み、小形で面実装型の部品が提供されている。しかしな
がら、一方では、さらに外形寸法を小さくする要望があ
り、他方では、取得する静電容量、インダクタンス、抵
抗値などの特性向上の要望があり、また大電流化に伴い
許容電流を大きくする必要がある。これら相反する条件
を備えた積層セラミック電子部品の提供が要望されてい
る。
である積層インダクタは、フェライト磁性体内にコイル
導体を埋設したものであり、その製造方法は、フェライ
ト磁性体のグリ−ンシ−トにスル−ホ−ルを形成すると
共に、このグリ−ンシ−ト上にコイル導体層を印刷し、
これらグリ−ンシ−トを積層圧着して、各グリ−ンシ−
ト上に形成されたコイル導体層をスル−ホ−ル接続し、
このコイル導体層の末端を、グリ−ンシ−ト積層体側面
に形成された外部電極に接続して、積層セラミックのイ
ンダクタを製造している。
スの拡大は、コイルの巻数の増加によって行われ、具体
的には、セラミックのグリ−ンシ−トの厚みを薄くし
て、コイル導体層を印刷したグリ−ンシ−トを多く積層
する事によって対応している。一方、許容電流の増大
は、コイル線の幅を広くしたり厚くしたりして、導体層
の断面積拡大によって対応している。
り、コイル導体層を厚くして導体層の断面積を大きくし
たりすると、積層の圧着時に積層ずれが生じ易くなり、
結果として、特性のばらつきが増大すると言う課題が生
ずる。このため、これらの条件の兼ね合いにより、バラ
ンスを保ちながら、グリ−ンシ−トの薄さならびにコイ
ル導体層の厚さが、決定されていた。
製造方法として、コイル導体層のパタ−ンに相当するパ
タ−ン金型を、グリ−ンシ−トに押圧して凹部を形成す
ると共に、該凹部に導体層を印刷し、これらグリ−ンシ
−トを積層し圧着する方法が提案されている。この製造
方法は、グリ−ンシ−ト上にそのままコイル導体層を形
成した場合の導体層厚みより、凹部分だけ導体層厚みを
厚く形成でき、結果として、積層インダクタの導体層断
面積を大きくする事が出来る。
−ンシ−トに金型を押し付けて凹部を形成し、該凹部に
導体層を埋設する方法は、コイル導体層の断面積を大き
くする優れた方法であるが、しかしながら、この方法に
よると、均一にシ−ト化されたグリ−ンシ−トに、局部
的に金型を押し付けて凹部を形成するため、押し付けら
れた凹部は、その他の部分と比較して成形密度が高くな
ることになる。このようなグリ−ンシ−トを用いて、積
層し圧着すると、凹部の底面部の密度が高いため、この
底面部は他と比べて変形し難くなり、圧着による応力は
導体層の部分に作用することになって、積層ずれが生じ
ることになる。
トのグリ−ンシ−トを焼成すると、成形密度の高い部分
は透磁率が高くなり、成形密度の低い部分は透磁率が低
くなる。結果として、透磁率の高い部分にコイル導体層
が形成されるようになるので、隣接するコイル導体層間
で磁束が周回し易くなり、いわゆる漏洩磁束が多くなっ
て、コイル全体としてのインダクタ特性を低下させると
言う課題が生じた。
造方法は、グリ−ンシ−トにレ−ザ加工を施す事によっ
て凹部を形成し、成形密度に差の無い、すなわち成形密
度が均一な凹部付きのグリ−ンシ−トにすることによっ
て、上記の課題を解消することを目的に開発されたもの
である。
ック電子部品の製造方法は、セラミックを主成分とする
グリ−ンシ−トの所望部分に、レ−ザ光を照射して凹部
を形成して、該凹部に導体層を形成し、複数の該グリ−
ンシ−トを積層し圧着するようにしたことを特徴とし、
さらには、セラミックを主成分とするグリ−ンシ−トの
所望部分に、レ−ザ光を照射して凹部を形成すると共
に、該凹部に接してスル−ホ−ルを形成して、該凹部と
スル−ホ−ルに導体層を形成し、複数の該グリ−ンシ−
トを積層し圧着するようにしたことを特徴とする。
品の製造方法は、セラミックを主成分とするグリ−ンシ
−トの所望部分に、レ−ザ光を照射し、凹部の深さが変
化している凹部を形成して、該凹部に導体層を形成し、
複数の該グリ−ンシ−トを積層し圧着するようにしたこ
とを特徴とし、さらには、セラミックを主成分とするグ
リ−ンシ−トの所望部分に、レ−ザ光を照射し、凹部の
深さがスロ−プ状に変化している凹部を形成すると共
に、該凹部の深さが最も深い部分にスルホ−ルを形成し
て、該凹部とスル−ホ−ルに導体層を形成し、複数の該
グリ−ンシ−トを積層して圧着するようにしたことを特
徴とする。
れた部分はセラミックのグリ−ンシ−ト部材が除去され
るのみで、グリ−ンシ−トの凹部は成形密度が変わらな
く均一になる。したがって、凹部とその他の部分との間
には、成形密度に変化が無いため、このグリ−ンシ−ト
を焼成しても、焼成密度に差が無いことになる。さら
に、この凹部に導体層を形成してつくる積層インダクタ
の場合、コイル導体層周囲の透磁率が高く成らないた
め、漏洩磁束が少なくなり、特性が向上する。
に、最も深い凹部の部分にスル−ホ−ルを形成し、凹部
とスル−ホ−ルとに導体層を形成してのちに、積層圧着
するスル−ホ−ル接続は、スル−ホ−ルに段差が無くな
って、確実な接続が出来ることになる。また、導体パタ
−ンに相当するパタ−ンの凹部を、グリ−ンシ−トの表
側ならびに裏側にそれぞれ形成し、一方の凹部に導体層
を形成して積層すると、該導体層に接する隣接したグリ
−ンシ−トの凹部と重なって、二個の凹部で導体層を包
み込む状態に成る。この状態で圧着すると、導電ペ−ス
トの導体層は二個の凹部内に収まり、積層ずれ等が生じ
ないことになる。
クコンデンサに適用すると、対向する内部電極のあいだ
の誘電体の層厚を、実質的に薄くできることになって、
静電容量の値を大きくできる効果がある。また、マスク
のレ−ザ光透過率を除々に変えるようにすると、容易に
凹部をスロ−プ状にする事ができ、凹部の深さが最も深
くなったスロ−プ先端に、スル−ホ−ルを形成すると、
スル−ホ−ル部分の段差が少なくなり、凹部とスル−ホ
−ルとに導体層を形成してのち、積層し圧着すると、ス
ル−ホ−ル導体層周辺のクラック、接続不良などがなく
なって、スル−ホ−ル接続が確実になる。
付の図面を参照して説明する。図1から図4は、本発明
による第1の実施例を、概略的に説明するための斜視図
ならびに断面図であり、便宜上、それぞれチツプの1個
分、すなわち積層セラミック電子部品の1個分を示して
いる。
して要約的に説明する。図1は、図示省略のレ−ザ加工
装置に用いられる板状のマスク11の斜視図を示す。こ
のマスク11は、ガラス等からなって、マスク11のほ
ぼ全体にわたる略Uの字状の半透明部12を有する。こ
の半透明部12は、レ−ザ光の所定量を透過する。U字
状の半透明部12の一端部には、円形の透明部13が形
成され、レ−ザ光をほとんど透過する。これら以外は不
透明部14で、この不透明部14はレ−ザ光を遮断して
透過しない。
置に配設して、レ−ザ光をグリ−ンシ−ト21の上に照
射し、U字状の凹部22とスル−ホ−ル部23を形成し
た状態を示す。なお、グリ−ンシ−ト21の下には、ベ
−スフイルム24が適宜に配される。図3は、前記グリ
−ンシ−ト21の凹部22とスル−ホ−ル部23とに、
導電ペ−ストの導体層31が塗布された状態を示す。図
4は、上述のようにして形成された複数のグリ−ンシ−
ト21を、適切に組み合わせて積層し圧着などして形成
されたチップの1個分、すなわち積層セラミック電子部
品1個分の断面図を示す。図中の41は導体層で、導電
ペ−ストの導体層31が圧着、焼成などして形成され
る。
する。まず最初、ニッケル・亜鉛(Ni−Zn)系のフ
ェライト粉を主成分とするスラリ−体を、厚さ60μm
の長尺なシ−トに形成し、さらに100mm角の大きさに
切断したフェライトのグリ−ンシ−トを多数枚用意する
と共に、銀(Αg)粉を導電粉末とする市販の導電ペ−
ストを用意する。
成するためのマスク11(図1を参照)は、ガラス板の
ほぼ中央の略Uの字状部を、照射のレ−ザ光が50%程
度透過するように半透明部12にし、この略U字状部パ
タ−ンの一端部には、レ−ザ光が100%近く透過する
ように透明にした、円形パタ−ンの透明部13を形成
し、残りの他の部分は、レ−ザ光を遮光する不透明部1
4にしたガラスのマスク11を用意する。なお、図1は
一個分のパタ−ンを示している。また、これとは別に、
コイル導体層の引き出しパタ−ン用のマスク(図示略)
を用意することは、勿論である。
ザ加工装置にガラスの該マスク11を装着し、さらに前
記グリ−ンシ−ト21を配設して、このレ−ザ加工装置
を作動し、マスク11を通してレ−ザ光を照射し、フェ
ライトのグリ−ンシ−ト21に20μmの深さの凹部2
2(図2を参照)を形成すると共に、さらに深いスル−
ホ−ル23を形成する。これを繰り返して、前記グリ−
ンシ−ト21上に複数のパタ−ンを形成する。すなわち
凹部22とスル−ホ−ル23との組合せを、複数、等間
隔に形成する。なお、図面には一個のパタ−ンのみしか
示されていない。前記コイル導体層の引き出し用パタ−
ンを有するグリ−ンシ−ト(図示略)も同様に形成する
ことは勿論である。
−ト21に、前記Agの導電ペ−ストの導電層31をス
クリ−ン印刷して、前記略U字状のパタ−ンである凹部
22に、40μmの厚さに印刷すると共に、スル−ホ−
ル23にも導電ペ−ストを詰めるように印刷する。前記
コイル導体層の引き出し用パタ−ンも同様に、導電ペ−
ストの導電層をスクリ−ン印刷する。
るように、まずレ−ザ加工していないフェライトのグリ
−ンシ−ト21をカバ−シ−トとして数枚重ね、その上
にコイル導体層の引き出しパタ−ンを印刷したグリ−ン
シ−ト21を一枚重ね、そのつぎに略U字状のパタ−ン
を印刷したグリ−ンシ−ト21を選択的順序に従って積
み重ね、その上に再び、コイル導体層の引き出しパタ−
ンを印刷したグリ−ンシ−ト21を一枚重ね、さらに、
レ−ザ加工しないフェライトのグリ−ンシ−ト21をカ
バ−シ−トとして数枚重ねる。
ねられた積層体を圧着し、所望の電子部品のチップ寸法
に切断してのち焼成し、この焼成されたチップ形積層体
の端面に、導出されたコイル導体層の端末を接続するた
めの、外部電極ペ−ストを塗布し、さらに焼付けて外部
電極(図示略)を形成する。こうして得られた積層イン
ダクタは、導体層41の断面積が大きいため許容電流が
大きく、かつ、形成されたコイル導体層周辺と他の部分
との焼成密度は均一であり、加えて、コイル導体層周辺
の透磁率が高くならないため、いわゆる漏洩磁束が少な
くなって、従来よりも優れた特性を有していた。
凹部22に形成する方法として、凹部22が深い場合
は、グリ−ンシ−ト22への直接のスクリ−ン印刷は困
難である。したがって、図示略の担持体、たとえば離形
シ−トに、予め導体層41用の導電ペ−ストを印刷して
置き、この担持体の離形シ−ト上の導電ペーストを、凹
部22に転写する方法が好ましい。
例を、概略的に説明するための斜視図ならびに断面図で
あり、便宜上、それぞれチツプの1個分、すなわち積層
セラミック電子部品の1個分を示している。ここでま
ず、第2の実施例を図5から図8を使用して要約的に説
明する。
られる板状のマスク51の斜視図を示す。このマスク5
1は、ガラス等からなっていて、マスク51のほぼ全体
にわたる略Uの字状の透明変化部52を有する。この透
明変化部52は、U字状の一端部から他端部にかけ、レ
−ザ光に対する透明度が徐々に変化するように形成され
ている。U字状の透明変化部52の一端部、すなわち、
最も透明度の高い端部には、角形の透明部53が形成さ
れ、レ−ザ光をほとんど透過する。これら以外は不透明
部54で、この不透明部54は、レ−ザ光を遮断して透
過しない。
置に配設して、レ−ザ光をグリ−ンシ−ト61の上に照
射し、深さが除々に深くなるU字状の凹部62と、深さ
が最も深くなるスル−ホ−ル63とを形成した状態を示
す。なお、グリ−ンシ−ト61の下には、ベ−スフイル
ム64が適宜に配される。図7は、前記グリ−ンシ−ト
61の凹部62とスル−ホ−ル63とに、導電ペ−スト
の導体層71が塗布された状態を示し、凹部62の一端
では導電ペ−ストの導体層71が盛り上がり、他端すな
わちスル−ホ−ル63では充填されている状態が示され
ている。
のグリ−ンシ−ト61を、適切に組み合わせて積層し圧
着などして形成されたチップの1個分、すなわち積層セ
ラミック電子部品1個分の断面図を示す。図中の81は
導体であり、導電ペ−ストの導体層71が圧着、焼成な
どにて形成される。
する。第1の実施例の半透明部12を有するマスク11
に変えて、透明変化部52を有するマスク51を使用す
る。透明変化部52は、略Uの字状のパタ−ンが不透明
から順次に透明度が増加するように透明度を上げて行
き、ほぼ透明なスル−ホ−ルのパタ−ンである透明部5
3に連続している。
リ−ンシ−ト61に凹部62とスルホ−ル63を形成す
る。得られたグリ−ンシ−ト61には、略Uの字状のパ
タ−ンの一端から、凹部62の深さが順次に変化するよ
うなスロ−プ状の凹部62が形成されると共に、凹部6
2の深い端部にスル−ホ−ル63が形成され、凹部62
とスル−ホ−ル63との段差が少ないグリ−ンシ−ト6
1が形成される。
前記グリ−ンシ−ト61に必要な導体パタ−ンを、導電
ペ−ストにて印刷し、この担持体である離形シ−トを前
記グリ−ンシ−ト61に圧着して、導電ペ−ストを転写
し、前記凹部62に導電ペ−ストの導電層71を形成す
る。
く、前記凹部62に埋まり、凹部62の浅い部分は、グ
リ−ンシ−ト61の全体面より盛り上がって形成され
る。このようなグリ−ンシ−ト61を、第1の実施例と
同様に積み重ねて圧着すると、スル−ホ−ル63部分の
接続は段差が無くなって確実になり、最終的に形成され
るコイル導体層周辺の焼成密度と他の部分の焼成密度と
が等しくなり、コイル導体層周辺の透磁率が他に比べ高
くなるという事がなく、いわゆる、漏洩磁束が少なくな
り、従来よりも優れた特性を有する積層インダクタが得
られる。
−ト61の場合、スル−ホ−ル63の径が小さくなる
と、十分に、スル−ホ−ル63内に導電ペ−ストを充填
する事が出来ないことがあるが、本実施例によると、凹
部62がスロ−プ状に形成され、最も深い部分にスル−
ホ−ル63が形成されているため、スル−ホ−ル63と
の段差が少なく、スル−ホ−ル63内に導電ペ−ストを
確実に充填することが出来る。
半透明部12と不透明部14とをもつマスク11を用い
て、凹部22を形成する場合は、レ−ザ光をスポット照
射して加工する方法が使用される。第2の実施例の場合
も、レ−ザ光のスポット照射が使用される。すなわち、
マスク51のレ−ザ光の透過部分の透過率を変える事に
より、マスク51を通過するレ−ザ光の量を変え得るた
めである。レ−ザ光の量が少ないと、レ−ザ加工量が少
なくなるため、マスク51のレ−ザ透過率を変えること
によって、加工量を制御できることになる。
る。第3の実施例では、スロ−プ状の凹部を、グリ−ン
シ−トの表面サイドならびに裏面サイドに、それぞれ重
なるように形成する。すなわち、グリ−ンシ−トの表面
に形成したスロ−プ状の凹部と、グリ−ンシ−トの裏面
に形成した凹部とが、深い凹部と浅い凹部とが重なり合
うように形成し、該表面に形成したスロ−プ状の凹部に
導電層となる導電ペ−ストを形成すること以外は、第2
の実施例と同様に処理する。
トの凹部内に収納されて積層されるため、導電層に局部
的な圧力が加わらずに積層されることになる。こうして
得られた積層インダクタは、より一層、導電層の断面積
を大きくする事が出来るので、大きな許容電流が得られ
ることになる。
る。第4の実施例では、誘電体セラミックを主成分とす
るグリ−ンシ−トを用意すると共に、積層コンデンサの
内部電極を形成するためのレ−ザ加工装置用のマスクを
用意する。該マスクでは、外部電極と接続するための内
部電極のパタ−ン端部を、対向する内部電極部分よりも
レ−ザ透過率が増すようにしている。すなわち、このマ
スクでレ−ザ加工される凹部の一端、すなわち、外部電
極と接する部分の凹部が、深くレ−ザ加工されるように
なっている。
リ−ンシ−トに、積層コンデンサの内部電極に相当する
パタ−ンをレ−ザ加工し、該グリ−ンシ−トの凹部に導
電ペ−ストの導電層を形成して、これらグリ−ンシ−ト
を積層し焼成する。この結果、積層体の端面に露出する
内部電極の導電層の厚みが厚くなり、積層体の端面に形
成される外部電極との接続が確実になると共に、等価直
列抵抗の低い積層セラミックのコンデンサが得られるこ
とになる。
クのコンデンサは、対向する内部電極の間の誘電体シ−
ト厚が、他の部分の誘電体シ−ト厚よりも薄くなり、結
果として、実質的に薄いグリ−ンシ−トを用いて形成し
た場合と、同等の効果が得られることになった。
セラミックを主成分とするグリ−ンシ−トの所望部分
に、レ−ザ光を照射して凹部を形成して、該凹部に導体
層を形成し、複数の該グリ−ンシ−トを積層し圧着する
ようにしたことを特徴とするから、プロセスに簡単な構
成を付加することにより、金型などをグリ−ンシ−トに
押し付けて凹部を形成した場合に比べて、グリ−ンシ−
トの成形密度が均一となり、焼成時などに密度差による
支障が生じないことになって、品質の良い積層セラミッ
ク電子部品が得られることになる。
体セラミック内に埋設されるコイル導体層の周囲には、
透磁率の高い部分が無いため、コイル導体層間に生ずる
漏洩磁束がなくなって、損失の少ない積層インダクタを
含む電子部品が提供できる効果があり、加えて、磁性体
セラミック内に埋設されるコイル導体層の厚みを厚くす
る事が出来るため、インダクタの許容電流値を大きくで
きる効果がある。
デンサの製造に適用すると、等価直列抵抗が低く、静電
容量の大きい積層セラミックのコンデンサが得られる利
点がある。
の斜視図である。
た凹部とスルーホールを持つグリーンシートおよびこれ
を支持するベースフィルムの斜視図である。
導体層が塗布された状態を示す斜視図である。
ンダクタの断面図である。
の斜視図である。
た徐々に深くなる凹部とスルーホールを持つグリーンシ
ートおよびこれを支持するベースフィルムの斜視図であ
る。
導体層が塗布された状態を示す斜視図である。
ンダクタの断面図である。
Claims (9)
- 【請求項1】 セラミックを主成分とするグリ−ンシ−
トの所望部分に、レ−ザ光を照射して凹部を形成して、
該凹部に導体層を形成し、複数の該グリ−ンシ−トを積
層し圧着するようにしたことを特徴とする積層セラミッ
ク電子部品の製造方法。 - 【請求項2】 セラミックを主成分とするグリ−ンシ−
トの所望部分に、レ−ザ光を照射して凹部を形成すると
共に、該凹部に接してスル−ホ−ルを形成して、該凹部
とスル−ホ−ルに導体層を形成し、複数の該グリ−ンシ
−トを積層し圧着するようにしたことを特徴とする積層
セラミック電子部品の製造方法。 - 【請求項3】 セラミックを主成分とするグリ−ンシ−
トの所望部分に、レ−ザ光を照射し、凹部の深さが変化
している凹部を形成して、該凹部に導体層を形成し、複
数の該グリ−ンシ−トを積層し圧着するようにしたこと
を特徴とする積層セラミック電子部品の製造方法。 - 【請求項4】 上記凹部の深さがスロ−プ状に変化して
いることを特徴と請求項3に記載の積層セラミック電子
部品の製造方法。 - 【請求項5】 セラミックを主成分とするグリ−ンシ−
トの所望部分に、レ−ザ光を照射し、凹部の深さがスロ
−プ状に変化している凹部を形成すると共に、該凹部の
深さが最も深い部分にスル−ホ−ルを形成して、該凹部
とスル−ホ−ルに導体層を形成し、複数の該グリ−ンシ
−トを積層し圧着するようにしたことを特徴とする積層
セラミック電子部品の製造方法。 - 【請求項6】 レ−ザ発振ユニットによって発振される
レ−ザ光を、透過する部分と透過しない部分とをもつマ
スクを介して、セラミックのグリ−ンシ−トに照射し
て、該グリ−ンシ−トに凹部を形成するようにしたこと
を含む積層セラミック電子部品の製造方法。 - 【請求項7】 レ−ザ光の透過部分と非透過部分とをも
つ前記マスクが、レ−ザ光透過部分の透過率を部分的に
変えたマスクであるこを特徴とする請求項6に記載の積
層セラミック電子部品の製造方法。 - 【請求項8】 前記凹部が、セラミックグリ−ンシ−ト
の表側および裏側にそれぞれ形成され、少なくとも一方
の該凹部に導体層を形成するようにしたことを特徴とす
る請求項1〜7のいずれかに記載の積層セラミック電子
部品の製造方法。 - 【請求項9】 前記導体層が、担体上に印刷された導電
ペ−ストを、前記凹部に転写して形成されるようにした
ことを含む請求項1〜8のいずれかに記載の積層セラミ
ック電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5267936A JP2561643B2 (ja) | 1993-09-30 | 1993-09-30 | セラミック電子部品用グリーンシートのレーザ加工法および積層セラミック電子部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5267936A JP2561643B2 (ja) | 1993-09-30 | 1993-09-30 | セラミック電子部品用グリーンシートのレーザ加工法および積層セラミック電子部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07106175A true JPH07106175A (ja) | 1995-04-21 |
JP2561643B2 JP2561643B2 (ja) | 1996-12-11 |
Family
ID=17451667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5267936A Expired - Fee Related JP2561643B2 (ja) | 1993-09-30 | 1993-09-30 | セラミック電子部品用グリーンシートのレーザ加工法および積層セラミック電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2561643B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004080023A (ja) * | 2002-07-30 | 2004-03-11 | Sumitomo Special Metals Co Ltd | 積層型インダクタ |
WO2007072612A1 (ja) * | 2005-12-23 | 2007-06-28 | Murata Manufacturing Co., Ltd. | 積層コイル部品及びその製造方法 |
JP2008103482A (ja) * | 2006-10-18 | 2008-05-01 | Murata Mfg Co Ltd | 電極パターンの形成方法、積層電子部品の製造方法及び積層電子部品 |
JP2013042102A (ja) * | 2011-08-11 | 2013-02-28 | Samsung Electro-Mechanics Co Ltd | コイル部品及びその製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52135050A (en) * | 1976-05-06 | 1977-11-11 | Murata Manufacturing Co | Method of manufacturing laminated ceramic capacitor |
JPS63136697A (ja) * | 1986-11-28 | 1988-06-08 | 株式会社日立製作所 | セラミツク多層回路基板及びその製造方法 |
JPH03219605A (ja) * | 1990-01-24 | 1991-09-27 | Murata Mfg Co Ltd | 積層型インダクタンス素子 |
JPH05190367A (ja) * | 1992-01-14 | 1993-07-30 | Tdk Corp | 積層型磁性体部品の製造方法 |
-
1993
- 1993-09-30 JP JP5267936A patent/JP2561643B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52135050A (en) * | 1976-05-06 | 1977-11-11 | Murata Manufacturing Co | Method of manufacturing laminated ceramic capacitor |
JPS63136697A (ja) * | 1986-11-28 | 1988-06-08 | 株式会社日立製作所 | セラミツク多層回路基板及びその製造方法 |
JPH03219605A (ja) * | 1990-01-24 | 1991-09-27 | Murata Mfg Co Ltd | 積層型インダクタンス素子 |
JPH05190367A (ja) * | 1992-01-14 | 1993-07-30 | Tdk Corp | 積層型磁性体部品の製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004080023A (ja) * | 2002-07-30 | 2004-03-11 | Sumitomo Special Metals Co Ltd | 積層型インダクタ |
WO2007072612A1 (ja) * | 2005-12-23 | 2007-06-28 | Murata Manufacturing Co., Ltd. | 積層コイル部品及びその製造方法 |
EP1965395A1 (en) * | 2005-12-23 | 2008-09-03 | Murata Manufacturing Co., Ltd. | Multilayer coil component and method for fabricating same |
EP1965395A4 (en) * | 2005-12-23 | 2008-12-24 | Murata Manufacturing Co | MULTILAYER COIL COMPONENT AND MANUFACTURING METHOD THEREFOR |
US7944336B2 (en) | 2005-12-23 | 2011-05-17 | Murata Manufacturing Co., Ltd. | Laminated coil component and method for manufacturing the same |
JP2008103482A (ja) * | 2006-10-18 | 2008-05-01 | Murata Mfg Co Ltd | 電極パターンの形成方法、積層電子部品の製造方法及び積層電子部品 |
JP2013042102A (ja) * | 2011-08-11 | 2013-02-28 | Samsung Electro-Mechanics Co Ltd | コイル部品及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2561643B2 (ja) | 1996-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6871391B2 (en) | Method of manufacturing laminated ceramic electronic component and laminated ceramic electronic component | |
EP0929207A2 (en) | Multi-layer ceramic substrate and method for producing the same | |
US11627662B2 (en) | Passive component and electronic device | |
JP2002252116A (ja) | 積層型電子部品及びその製造方法 | |
JPH06224043A (ja) | 積層チップトランスとその製造方法 | |
EP1367611A1 (en) | Inductor part, and method of producing the same | |
JP2000195720A (ja) | 積層電子部品 | |
JP2561643B2 (ja) | セラミック電子部品用グリーンシートのレーザ加工法および積層セラミック電子部品の製造方法 | |
JPH1012455A (ja) | 積層型コイル部品とその製造方法 | |
JPH03219605A (ja) | 積層型インダクタンス素子 | |
JP2999357B2 (ja) | 積層型電子部品の製造方法 | |
JP4372493B2 (ja) | セラミックグリーンシートの製造方法および当該セラミックグリーンシートを用いた電子部品の製造方法 | |
JP2004253771A (ja) | セラミックグリーンシートの製造方法および当該セラミックグリーンシートを用いた電子部品の製造方法 | |
JP4064049B2 (ja) | 積層型電子部品の製造方法 | |
JP2001319822A (ja) | 積層セラミック電子部品の製造方法 | |
JPS6373606A (ja) | 厚膜インダクタの製造方法 | |
KR100243360B1 (ko) | 적층세라믹트랜스포머의제조방법 | |
JPH11288832A (ja) | 積層インダクタ部品及びその製造方法 | |
JP2561643C (ja) | ||
JP2002270451A (ja) | インダクタ部品の製造方法 | |
JPH03263310A (ja) | 積層インダクタの製造方法 | |
JP3684290B2 (ja) | 積層電子部品とその製造方法 | |
US20240021364A1 (en) | Electronic component and method for manufacturing electronic component | |
JP2005302844A (ja) | 積層セラミック電子部品の製造方法 | |
JP2006128224A (ja) | 積層基板の製造方法及び積層基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960709 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |