CN1173477C - 锁相环的相位检测器 - Google Patents

Abstract

一种用于锁相环的相位检测器(90)，它涉及改进的相位检测器(90)，可用于数字PLL电路。特征是被作为输入信号提供给相位检测器(90)的抽样和数字化的数据信号。这个数据信号在延迟级(52)被抽样时钟信号延迟。然后，将被延迟的数据信号和未延迟的数据信号提供给减法器(53)。两个输入数值之差在减法器中被形成。而后，在处理级(54)对所确定的差值进行分析，并且将多个可能数值之一赋值给它。这个赋值可根据差值所处于的数值范围来完成。所赋予的数值作为输出值被传递给滤波器/控制级(60)，在该级的输出端，相位误差可以被引出。所述解决方法很容易被集成在一块芯片上，并且能够提供一种对PLL控制非常有利的响应。

Description

锁相环的相位检测器

技术领域

本发明涉及用在锁相环中的相位检测器。特别是，这种相位检测器是用在这样的锁相环中，这种锁相环被用来恢复被记录或被发送的信号中的数据时钟信号。被记录或被接收的数据信号本来就包含有数据时钟信号，因此是自同步的。

背景技术

本发明基于用在根据本发明第一方面中的普通型锁相环中的相位检测器。在现有技术中，锁相环被广泛地描述。例如，参考美国专利US-A-5 693 376，它描述一种编程锁相环，当被记录在存储媒体上的数据信号正被读出时，它同样被用来恢复数据时钟信号。根据描述，存储媒体涉及计算机中的硬盘或软盘。被记录的信号涉及描述中的MFM信号。在这篇上下文中，MFM是“Modified Frequency Modulation”(改进的频率调制)的简写。就磁信号记录来说，记录信号涉及所谓三元态数据信号，即能有三种状态+1、-1和0的数据信号。最初从存储媒体读出的信号是模拟形式。在滤波和脉冲放大以后，这个信号直接被供给锁相环，以便恢复数据时钟信号。因此，信号像以前那样是模拟信号的形式，并且在锁相环的相位检测器中也以模拟信号的形式被处理。

但是，生产这种锁相环需要高质量的模拟元件，否则，因与老化和温度有关的元件变化，很容易引起相位控制的破坏。另一缺点也可能是这类元件更有可能产生EMC辐射，如果不以复杂的屏蔽措施加以防范的话。

这些不利之处要求以数字形式生产锁相环。它应该能尽量容易地被集成在一块芯片上，但仍能以这样的精确度工作，即当被记录或被发送的数据信号正在再生时，为恢复数据所用的抽样瞬时尽可能被置为最佳，以便能尽可能靠近眼图中的眼图中心进行最佳抽样。

日本专利JP-A-8031110揭示了锁相环的数字实现的一种解决方案。在这种情况下，从磁带读出的记录信号被供给量化器，并接着在A/D转换器中被数字化。然后，数字数据信号一方面经过延迟电路，另一方面，直至通往减法电路，未延迟的数据信号被从延迟的数据信号中减去。用这种方法产生的差被供给抽样和保持电路。抽样和保持电路的输出信号与数据模式识别电路同步，后者被供给以未经延迟的数据信号。只有当特定的数据模式在这个电路中被识别时，抽样和保持电路才被同步。抽样值代表特定的数据时钟信号和特定数据模式的识瞬时之间的相位差。这个相位差被用来控制电压检测振荡器VCO，后者则被用来产生被记录的数据信号的抽样频率。在抽样和保持电路与VCO之间附加有一个环路滤波器，它起稳定VCO控制的作用。用这个文件中的解决方法，只在那些样本与数据信号中的特定模式的识别相符合时，相位控制才被提供。但是，这些模式的重复率可能很低，所以控制时间较长，一直到最佳时钟频率被设置。

发明内容

鉴于日本专利文件JP-A-8031110中的解决方案，本发明的目的是提供一种改进的相位检测器，它能被用来改进锁相环的控制响应，在需要用相同的时间的条件下尽可能地简化电路设计。

根据本发明，提出了一种用于锁相环的相位检测器，涉及数字输入信号，其中，特定比特位数的数字累加值等于0，所述相位检测器具有被提供给它的被抽样和数字化的数据信号，具有将数据信号延迟一个或多个抽样时钟周期的延迟级，具有被提供未延迟和延迟数据信号的减法级，并包括滤波器或控制级，其被提供以减法级的输出，在其输出端相位误差可被引出，其特征在于：一个处理级被提供在减法级与滤波器或控制级之间，它将多个可能的输出值之一赋予各别的差值，其中，差值的全范围被分成与多个可能相对应的若干个子范围，从而在一个范围的所有差值，将得到相同的被赋予的输出值。

利用本发明第一方面中的特征，可达到这个目的。根据本发明，新颖的相位检测器同样使用延迟的和未延迟的样本之间的差值形成试验与测试原理。但这里的新特征是提供一个处理级，其中，多个可能值之一被赋予各个差值。特别是这些值可以是数+1，-1和0，这取决于例如差值是否大于、小于或等于0。用这种方法所赋予的值被供给滤波/控制级，在它们的输出端能引出相位误差。由此得到的相位误差再以通常的方法去控制电压振荡器。在原则上，本发明没有任何需要去分离差值形成。所必要的只是比较级，它检查被延迟的样本对未延迟的样本来说，是否大于、小于或等于0，并相应地分配数+1、-1和0。

这种解决方法提供的优点是能制造出非常简单可用的相位检测器，它甚至简单到可集成在一块芯片上。不需要提供另外的抽样和保持电路，为数据模式识别而用的复杂结构同样也可以省去。将可能值赋给差值的处理级也能是简单的设计。在最简单的情况下，它包括差值的数学符号识别的一结构，和根据数学符号输出三个可能值之一的乘法器。本结构的另一优点是任何现时的相位误差能很快地被校正。甚至，用这种解决方法，数据信号的每个样本都会在相位检测器中被考虑到，并贡献于相位控制。

所述相位检测器的进一步的优点还在于：当所提出的相位检测器被使用时，模拟再生信号能用隐含的数字信号中的数据时钟信号来抽样。不需要重复抽样。这一点的结果是简单的低端、低成本A/D转换器能被使用。同时，这一点的情况是不需要工作在较高频时钟频率的元件，甚至在整个锁相环中也能够如此。这一点显著地减少了实施的成本。

用所提出的数字相位检测级，VCO频率的适当校正总是很快地将再生信号所用的抽样瞬时放在眼图中的眼图开口的中心。在再生信号中出现的任何噪声通过差值形成/比较操作被平均掉。另外，解决方案在很大程度上与幅度无关。

在数据漏失的情况下，带有根据本发明的相位检测器的锁相环具有很令人满意的保持特性，即电压控制振荡器的频率保持稳态，因为它仅与VCO的元件漂移有关。所用数字形式的元件很容易生产，并且除VCO之外，这些元件是很容易集成在一块芯片上的。

在相关权利要求中列举的方法，能使本发明第一方面中提出的相位检测器得到更为有利的发展和改进。

如果被记录的数据信号是三元状态数据信号，也就是在数据信号中正的和负的信号分量一个接着一个出现，则在信号调节的用途方面，将抽样和数字化的数据信号首先通过整流器级是非常有利的。这一步是将数据信号的负分量转变为正分量，并且在后继的差值形成/比较操作中不会出现什么问题。

为避免相邻信号成分之间的“符号间干扰”，已发现这样做是有利的，即在整流之前，将数据信号中的正的和负的信号分量提供给分离级，该分离级将数据信号分离到正的和负的路径。然后这两个路径被分开处理，也就是说，为对信号赋值所用的延迟和减法级以及有关的处理级必须分别存在于每条路径中。再者，加法级是必要的，在其中，来自两条路径的被赋予的输出值被相加，这样组合之后通往滤波/控制级。

在使用光学数据记录(DVD，CD)等等的单元中，为使锁相环的锁定响应最佳化，已发现用组合的解决方法包括一方面在分开的路径中的相位检测，以及在包含再生数据流的许多模式的一条路径中的进一步相位检测，能得到更好的结果。在这种情况下，来自三个差值减法级的被赋予的输出值，在加法级中被互相组合。这个方案起源于这样的事实：已发现该方案只用一条路径对再生的数据流中的许多模式来说给出了较好的结果，而用分开的多条路径方案对其他模式则产生了较好的结果。两种解决方案的组合，对这类再生信号来说就能给出最佳化的解决方法。

附图说明

本发明的实施例被表示附图中，并在下面被作更详细的解释。

图1表示带有锁相环的时钟恢复级的方块图；

图2表示根据本发明的相位检测器的方块图和有关的信号分布；

图3表示图2中所示的相位检测器的传递函数；

图4表示根据本发明的相位检测器的第二实施例的方块图；

图5表示根据本发明的相位检测器的第三个实施例的方块图。

具体实施方式

根据本发明的相位检测器打算使用在数字实现的锁相环中。这样的锁相环(PLL)可使用于不同的地方，例如，被记录在存储介质中的数字化数据需要被恢复的地方，或者在其数据同样需要恢复的被接收的发送的数据流处。被记录的或被发送的数据信号经常是自定时的，也就是说，它们被编码，以便可能使用常规PLL电路时，足够的边缘能可靠地恢复数据时钟信号。因此，利用这一重要的应用实例，在下面给出本发明更详细的说明。

在图1中，参考号码10表示信号源。作为一个实例，已知的数据记录单元是根据D-VHS标准的数字视频记录器，DVC(数字振动控制)单元，DVD单元，CD单元，MD单元等等。接收数字化的被发送数据单元的一些例子是DVB(数字视频广播)接收机或DAB(数字音频广播)接收机。参考号码20表示A/D转换器。这个转换器将被读出的或被接收的信号转换为数字形式。该信号分布然后受到滤波器级30的作用。这个滤波器实现信号的调节。这一点可以这样来做，例如，利用一个具有反馈，并且将信号的决定窗或决定门限放置在信号零轴上(在这里的样本是数字零)的数字高通滤波器。这样的滤波器级是现有技术中已知的。例如，参考DVD标准，它也描述了这种部件。

下面则是带有参考号码40的均衡器单元。所示的均衡器单元是一个数字单元。但是，均衡器不一定必须安排在这一点上。另一方面，模拟均衡器也可以被使用，但是，这个模拟均衡器则必须被安排在A/D转换器20之前。与其相邻的是一个数字预先级50用于相位误差的确定。这个单元将在下面做更详细的说明。在预先级50下游与其相接的是滤波器/控制级60。对于这里所述的时钟恢复应用，PI(比例积分)控制级已被发现是有利的。这样的PI控制级也是现有技术中已知的。在这里所述的解说性实施例中，PI控制级以数字形式被提供。在另一解说性实施例中，模拟形式的PI控制级也可被用作另一种供选择的方案。

在下文中，滤波器/控制级60被发现是相位检测器90的必需部件，因为已发现预先级50产生的输出值是未被调节的形式，对校正VCO来说是不合适的，它将会削弱锁相环的控制响应。预先级和滤波器/控制级这个整体用一段划线边界予以强调，从滤波器/控制级60的输出信号，在D/A转换器70中被转换为模拟信号，所述模拟信号被加到下游相接的电压控制振荡器80。VCO 80直接产生数据时钟信号。以这种方式产生的数据时钟被提供给A/D转换器20。这是可能的，因为本发明用于确定相位误差的相位检测器不要求任何重复抽样。所有其他的列入部件30至70也可用同一时钟信号提供。但是，如果这些部件未被设计为使用这一时钟信号操作的话，也可以给它们提供另一时钟信号，特别是在较高时钟频率时。

下面，对数字预先级50的设计和操作进行更详细的说明。它的设计被表示在图2左部的方块图中。从均衡器来的信号，首先由整流器51整流。然后，经整流的信号被供给延迟级52。延迟级52将数据信号延迟一个抽样周期。延迟的信号被提供给减法级53的b输入端。未延迟的数据信号被提供给减法级53的a输入端。在减法级53中，b输入端的延迟样本被从a输入端延迟的现时样本中减去。所得到的差值在处理级54中被分析。在最简单的情况下，处理级54将三种可能的输出值之一赋予差值。明确地说，在最简单的情况下，这些是输出值+1，0，-1。在上下文中，赋值进程如下：处理级包含一个简单的数学符号检验。如果差值大于0，则将数值+1赋予它。如果差值在计算精度范围内是0，则将数值0赋予它。如果差值小于0，则将数值-1赋予它，作为输出值。

不同于处理级54的这个实施例，它也可以这样来赋值：它包含一个特别定义的带，在这个带的范围内，一些相关的值被赋值。例如，也可以提供赋予0值的带，这个带对称地位于差值轴的零点。更精致的可以是指定大于3的数值，例如5，7，9等。于是需要为每个单独值提供相关带的范围。如果差值是相关带中，则可赋予适当的输出值。

在另一替代的实施例中，提供一个比较级，以代替单独的减法级53和处理级54，这个比较级直接对延迟样本与未延迟的样本进行比较，并根据比较结果，指定大于、小于和等于相应数值。这两个实施例被认为是等效的。

被赋予的值是相位预先级50的输出值，并被传递给滤波器/控制级60。只有在来自相位预先级50的多个相继输出值被组合并分析之后，相位误差才能被确定。

这一点在下面借助于图2右部的信号分布予以说明。数字化的输入信号的信号分布表示在图2的顶部。一个正1T脉冲(由三个顺序的数值0，+1，0来区别)和一个负1T脉冲(由三个顺序的数值0，-1，0来区别)的顺序性表示为三种不同情况。垂直的虚线标记信号的抽样点。图的中间部分表示的情况是，考虑信号分布的最大值和最小值，抽样瞬时以最佳形式出现。图的左面部分表示的情况是抽样以不正确的相位进行；在所述情况下，与在眼图中心抽样相比，抽样点被偏移至左边。图右面部分同样表示相位被偏移的抽样，所反映的情况是抽样发生在眼图中心的右边。在整流器51整流之后的信号分布，被表示在图2的中间部分。整流同样是将负的信号分量变成正的信号分量。这样倍增了正脉冲的数目。减法级53将信号差分之后所形成的输出信号被表示在图2的底部。在延迟样本与未延迟样本之间的差值的形成意指：对于每个正脉冲来说，同时包括正的和负的分量的另一个脉冲被产生。现在还不可能用这些抽样瞬时的差值简单求和的方法，最佳地确定相位误差，因为这些值在幅度上是相互抵消的。这一点从图2左部和右部的信号分布也可看到。虽然例如在眼图中心左边抽样的情况下，只有一个差值在负的范围，但考虑绝对值时，这个值比在先前抽样瞬间的各个正差值要大。平衡来说，还是不可能读出模糊的相位误差。

本发明处理级54中，将输出值赋予差值改变了这样情况。这是因为，根据上述在处理级54赋值的描述，输出值+1不加选择地被赋予每一正的样本，而输出值-1不加选择地赋予每一负的样本。这些被赋予的数值顺序被表示在图2的底部。可以清楚地看到，仅仅当9个顺序样本求和时，数值+2作为相加结果被输出，这适用于上述抽样于眼图中心左边的情况。但是，在眼图中心的正确相位抽样，所产生的结果数值是数值0，而在信号图右部所说明的抽样于眼图中心右边的情况下，所产生的结果数值是-2。所以，如此而得的数值输出之和是一种对出现在抽样期间的相位误差的量度。因此对本发明来说，滤波器/控制级60在最简单的情况下包括由处理级54的输出值所控制的计数电路就足够了。在这种情况下，控制包括：当数值+1作为输出值输出时，计数器被加1，当数值-1作为输出值输出时，计数器被减1，而数值0作为输出值输出时，计数器被保持。另一方面，这也是等效于简单的输出值相加。在规定的间隔之后(例如，9个样本的情况)，计算计数器中的数值，用于VCO的再调节。如图1中已预先所表示的，滤波器/控制级60也可以设计为PI控制器。同样已发现它对PLL的控制响应是有利的。

作为实施例表示的所述相位检测器的转移函数，在图3中说明。如果9个被指定的值累加得到数值+2，出现的相位差为90°。如果9个被指定的值累加得到数值-2，所出现相位移为-90°。如果上述给出数值0时，则进行的是正确相位的抽样。

相位检测器90的一个替代实施例，被表示在图4中。在这个图中，相同的参考号码表示与图2相同的部件。其区别是这个替代的实施例的部件52-54成对出现。此外，还有一个分离级55，分离级将信号分离至正路径和负路径。在这个分离级55中，相应地，所有大于或等于0的样本被传送至正路径，而所有小于或等于0的样本传递至负路径。另外，在负路径中还提供有一个绝对值形成级57。这只是清除出现在负路径样本的负的数学符号。此后，同样地只有正值可以利用。这种安排的结果是在单独的延迟级和减法级中，正的和负的脉冲都被处理。由处理级54输出的数值顺序地被组合，也就是说，在相加级56相加。这意味着最终具有与图2所示顺序的数值大致相同的响应。但是，必须考虑到，在图2中，正脉冲和负脉冲通过两个抽样周期相互分离。就实时记录的数据信号而言，这一点不是总能确保的，如果两个脉冲相互非常靠近的话，可能导致恶化。在这种情况下，图4所示替代的解决方案是有利的。

相位检测器90的另一替代的更精细形式表示在图5中。在这个图中，相同的部件仍用相同的参考号码来表示。这个图中的实施例，实际上等效于两个前面所说明的相位检测器90的组合。除了用于分别处理输入数据信号的正路径和负路径的处理路径之外，还有第三条路径，其中，与第一实施例相同，正路径和负路径再一次被组合并处理。然后，所有这三条路径的结果在加法级56再一次相互组合。实验表明，这种方法对于从光学记录媒体，例如CD和DVD，读取信号是特别有利的。这涉及这类读出信号的运行长度，它等效于光学扫描存储媒体的最小3个时钟周期。

使用D/A转换器70将滤波器/控制级60的数值输出转换为模拟信号，不是绝对必需的。作为上述方法的替代方案，也可以提供脉冲宽度调制级，它将数字信号转换为脉冲宽度调制的数字信号。然后，数字信号在顺流相接的滤波器级中被积分，并被用于调节频率。

所述方法的可行性的前提是，特定比特(位)数例如1000比特(位)的输入信号数字累加值等于0值。这是例如信号被记录在磁存储媒体中的情况，同样也是光学记录信号的情况。

Claims (8)

1.用于锁相环的相位检测器，涉及数字输入信号，其中，特定比特位数的数字累加值等于0，所述相位检测器具有被提供给它的被抽样和数字化的数据信号，具有将数据信号延迟一个或多个抽样时钟周期的延迟级(52)，具有被提供未延迟和延迟数据信号的减法级(53)，并包括滤波器或控制级(60)，其被提供以减法级(53)的输出，在其输出端相位误差可被引出，其特征在于：一个处理级(54)被提供在减法级与滤波器或控制级(60)之间，它将多个可能的输出值之一赋予各别的差值，其中，差值的全范围被分成与多个可能相对应的若干个子范围，从而在一个范围的所有差值，将得到相同的被赋予的输出值。

2.根据权利要求1所述的相位检测器，其特征在于减法级被集成在比较级中，比较级将延迟的样本与未延迟的样本比较，并将所述多个输出值之一赋予相应的差值。

3.根据权利要求1或2的相位检测器，其特征在于所述控制级(60)是比例积分控制级。

4.根据权利要求1所述的相位检测器，其特征在于在所有情况下，在减法级(53)中从未延迟的样本中减去延迟的样本。

5.根据权利要求1所述的相位检测器，其特征在于设置有信号调节用的整流器(51)，它具有提供给它的被抽样和数字化的数据信号，数据信号是三元态数据信号。

6.根据权利要求5所述的相位检测器，其特征在于在整流之前，被抽样和数字化的三元态数据信号被提供给分离级(55)，在分离级中数据信号被分离至正的和负的路径。

7.根据权利要求6所述的相位检测器，其特征在于每一路径设置有单独的延迟级，减法级和处理级(52，53，54)或延迟级(52)和比较级，且其中提供有加法级(56)，其中，处理级(54)或比较级的被赋予的输出值被相加，并在这样组合以后，被传递给滤波器或控制器(60)。

8.根据权利要求7所述的相位检测器，其特征在于除了单独的延迟级，减法级和处理级(52，53，54)或延迟级(52)和比较级被用在正的路径和负的路径以外，还有用于另一路径的单独的延迟，减法级和处理级(52，53，54)或延迟级(52)和比较级，其中，包括正的和负的路径的完整的数据信号被处理，被处理级(54)或比较级赋予的输出值同样被提供给加法级(56)。

Images