CN117322141A - 层叠基板和层叠基板的制造方法 - Google Patents
层叠基板和层叠基板的制造方法 Download PDFInfo
- Publication number
- CN117322141A CN117322141A CN202280033742.7A CN202280033742A CN117322141A CN 117322141 A CN117322141 A CN 117322141A CN 202280033742 A CN202280033742 A CN 202280033742A CN 117322141 A CN117322141 A CN 117322141A
- Authority
- CN
- China
- Prior art keywords
- substrate
- terminal portion
- laminated
- regulating member
- surface side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 223
- 238000000034 method Methods 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 230000001105 regulatory effect Effects 0.000 claims abstract description 43
- 238000010438 heat treatment Methods 0.000 claims abstract description 16
- 239000000853 adhesive Substances 0.000 claims description 38
- 230000001070 adhesive effect Effects 0.000 claims description 38
- 239000000463 material Substances 0.000 claims description 24
- 239000011810 insulating material Substances 0.000 claims description 15
- 238000010030 laminating Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 230000010354 integration Effects 0.000 claims description 2
- 230000000452 restraining effect Effects 0.000 claims 2
- 230000005856 abnormality Effects 0.000 abstract description 5
- 238000003825 pressing Methods 0.000 abstract description 5
- 239000011347 resin Substances 0.000 description 10
- 229920005989 resin Polymers 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229920001187 thermosetting polymer Polymers 0.000 description 7
- 239000003822 epoxy resin Substances 0.000 description 6
- 239000002923 metal particle Substances 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000011231 conductive filler Substances 0.000 description 5
- 238000003475 lamination Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 239000011230 binding agent Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000007747 plating Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000004745 nonwoven fabric Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000011135 tin Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明的课题在于,在通过加压/加热将基板层叠的情况下,以不会使载荷集中在一部分的方式维持基板的平坦性,使端子部间的导电层在基板整体上是均匀的,从而防止电阻值发生异常。作为解決手段,具有:第一基板(A);第一端子部(28),其形成于第一基板(A)的第一表面(1A)侧;第二基板(B),其以与第一基板(A)的第一表面(1A)侧对置的方式配置;第二端子部(38),其形成于第二基板(B)中的与第一端子部(28)对置的第一表面(1B)侧;限制部件(50),其介于第一基板(A)与第二基板(B)之间,形成有使第一端子部(28)与第二端子部(38)之间连通的贯通孔(51),该限制部件(50)限制第一基板(A)与第二基板(B)的间隔;以及导电性糊剂(46),其配置在贯通孔(51)内,将第一端子部(28)与第二端子部(38)电连接。
Description
技术领域
本发明涉及层叠基板、层叠基板的制造方法。
背景技术
以往,为了将电子部件紧凑地组装于电子设备,通常广泛使用印刷布线板等电路基板。
另一方面,随着对电子设备的小型化、高性能化、低价格化等的要求,电路基板的电子电路的微细化、多层化以及电子部件的高密度安装化急速发展,将印刷布线板制成多层构造的多层布线基板的研究变得活跃。
作为使作为具有多层构造的电路基板的多层布线基板彼此电连接而层叠的方法,以往提出了形成于BGA、LGA等并利用焊料凸块与母板连接的方法、通过引线接合、柱形凸块进行电连接的方法等。
另外,如专利文献1(日本特开2003-243797号公报)所示的那样,还提出了利用固定销等将多层布线基板彼此固定而使端子间接触而电连接的方法等。
并且,在专利文献2(日本特开2007-335701号公报)中公开了一种层叠基板的制造方法,在将第一基板和第二基板隔着绝缘层进行层叠时,将在与第一基板的端子部对应的部位形成有贯通孔的由热固性树脂构成的粘接片以端子部位于贯通孔内的方式粘接,在贯通孔内填充含有填料和固化剂的导电性糊剂,该填料是将具有比第一熔点低的温度的第二熔点的焊料镀敷于具有第一熔点的金属粒子的表面而成的,对第一基板和第二基板进行加热/加压,使粘接片和导电性糊剂热固化而一体化。
现有技术文献
专利文献
专利文献1:日本特开2003-243797号公报
专利文献2:日本特开2007-335701号公报
发明内容
发明要解决的课题
如上述的专利文献1所公开的制造方法的那样,在利用固定销将多层布线基板彼此固定而使端子间机械性地接触而电连接的方法中,由于固定销、其他安装治具的设计上的偏差、组装部件的设计尺寸存在偏差等,因此存在接合面的可靠性变得不稳定的课题。另外,要利用手工作业进行组装,因而存在需要工时这样的课题。
另外,根据专利文献2所公开的制造方法,解决了专利文献1的课题,接合油墨中的填料是使焊料熔融而一体化从而得到的,并且也与端子部牢固地结合,形成柱状的导电部件,能够得到良好的电特性,另外还能够提高接合强度。
但是,通常在将基板层叠的情况下,层叠基板具有中央部隆起、端部下降的倾向。
在这样的状况下,若通过专利文献2的制造方法进行加压/加热来将基板层叠,则载荷会集中于隆起的中央部。因此,导电性糊剂容易从载荷集中的中央部中的端子部溢出,因此中央部的端子部间的导电层变薄,电阻值有可能发生异常。
用于解决课题的手段
因此,本发明是为了解决上述课题而完成的,其目的在于提供层叠基板和层叠基板的制造方法,在通过加压/加热而将基板层叠的情况下,能够以不会使载荷集中在一部分的方式维持基板的平坦性,使端子部间的导电层在基板整体上是均匀的,从而防止电阻值发生异常。
根据本发明的层叠基板,其特征在于,该层叠基板具有:第一基板;第一端子部,其形成于所述第一基板的第一表面侧;第二基板,其以与所述第一基板的所述第一表面侧对置的方式配置;第二端子部,其形成于所述第二基板中的与所述第一端子部对置的第一表面侧;限制部件,其介于所述第一基板与所述第二基板之间,形成有使所述第一端子部与所述第二端子部之间连通的贯通孔,该限制部件限制所述第一基板与所述第二基板的间隔;以及导电性糊剂,其配置在所述贯通孔内,将所述第一端子部与所述第二端子部电连接。
通过采用该结构,能够通过限制部件的厚度来规定第一基板与第二基板之间的厚度,因此能够形成维持平坦性并使端子部间的导电层在基板整体上均匀化的层叠基板。
另外,其特征也可以在于,所述限制部件由无包层(unclad)材料构成。
另外,其特征也可以在于,所述限制部件通过粘接于所述第一基板的所述第一表面侧的第一粘接剂和粘接于所述第二基板的所述第一表面侧的第二粘接剂而固定于所述第一基板与所述第二基板之间。
根据该结构,另外,在第一端子部和第二端子部分别存在镀敷厚度的偏差,或者第一基板和第二基板各自的中间层中的图案形状按照每层而不同,因此即使在根据场所而存在凹凸的情况下,也能够利用设置于限制部件的上下两面的第一粘接剂和第二粘接剂吸收这样的厚度的偏差、凹凸。因此,能够更可靠地维持平坦性。另外,通过该结构,限制部件在第一基板与第二基板之间被可靠地固定。
另外,其特征也可以在于,构成所述第一基板的绝缘材料、构成所述第二基板的绝缘材料、所述限制部件由同种绝缘材料构成。
根据该结构,由于第一基板、第二基板以及限制部件的热膨胀是相同的,因此能够防止在层叠时产生应变、尺寸偏差等。
根据本发明的层叠基板的制造方法,该层叠基板具有第一基板和第二基板,该第一基板在第一表面侧具有第一端子部,该第二基板在与所述第一基板的所述第一表面对置的一侧的第一表面侧具有第二端子部,经由导电性糊剂将所述第一端子部与所述第二端子部之间电连接,其特征在于,该层叠基板的制造方法包含如下工序:在所述第一基板的所述第一端子部上涂敷导电性糊剂;使用在与所述第二基板的所述第二端子部对应的部位形成有贯通孔的、限制所述第一基板与所述第二基板的间隔的限制部件,该限制部件具有粘接于所述第一基板的所述第一表面侧的第一粘接剂和粘接于所述第二基板的所述第一表面侧的第二粘接剂,以使所述第一端子部或所述第二端子部位于所述贯通孔内的方式将限制部件配置于所述第一基板或所述第二基板;将所述第一基板和所述第二基板以隔着所述限制部件且使所述第一端子部与所述第二端子部彼此对置的方式进行定位并层叠;以及以如下方式进行一体化:对将第一基板和第二基板层叠而成的层叠体进行加热和加压,使所述导电性糊剂固化,并且使所述第一粘接剂和所述第二粘接剂固化,从而使第一基板与第二基板的间隔与所述限制部件的厚度相同。
通过采用该方法,在进行加压/加热时,能够通过限制部件的厚度来规定第一基板与第二基板之间的厚度,因此能够形成维持平坦性并使端子部间的导电层在基板整体上均匀化的层叠基板。另外,在第一端子部和第二端子部分别存在镀敷厚度的偏差,或者第一基板和第二基板各自的中间层中的图案形状按照每层而不同,因此即使在根据场所而存在凹凸的情况下,也能够利用设置于限制部件的上下两面的第一粘接剂和第二粘接剂吸收这样的厚度的偏差、凹凸。
发明效果
根据本发明,在通过加压/加热而将基板层叠的情况下,能够以不会使载荷集中在一部分的方式维持基板的平坦性,使端子部间的导电层在基板整体上是均匀的,从而防止电阻值发生异常。
附图说明
图1是示出层叠基板的一例的概略剖视图。
图2A至图2D是示出制造层叠基板的方法的一例的概略剖视图。
具体实施方式
(层叠基板)
以下,根据附图对本发明的实施方式进行说明。图1示出了层叠基板的概略剖视图。
图1所示的层叠基板20成为基板A与基板B电连接而层叠的结构。在本实施方式中,基板A和基板B均为多层基板,基板A和基板B均具有由多个绝缘基材22形成的绝缘层。
作为基板A和基板B的绝缘基材22,例如能够采用预浸料(使环氧树脂等浸渍于玻璃纤维等无纺布基材或纺布基材而成的材料)。
作为基板A和基板B的基板的具体种类,双方均可以是MLB(多层印刷布线板),也可以将基板B设为MLB(多层印刷布线板)而将基板A设为PKG(半导体封装基板),也可以将基板B设为MLB(多层印刷布线板)而将基板A设为CL(无芯半导体封装基板)。另外,也可以采用在作为MLB(多层印刷布线板)的基板B的上下两面上层叠有作为CL(无芯半导体封装基板)的基板A而成的结构。
另外,绝缘基材22与基板B的绝缘基材22由相同的绝缘材料构成,由此各原材料的热膨胀是相同的,因此在通过加压/加热进行层叠时,能够防止产生应变、尺寸偏差等,因而是优选的。但是,并不特别限定于由相同的绝缘材料构成。
若将基板A的与基板B的对置面设为第一表面1A、将与第一表面1A相反的一侧的面设为第二表面2A,则在第一表面1A上形成有金属制的第一端子部28,在第二表面2A上形成有金属制的第三端子部30。
而且,设置有沿基板A的厚度方向贯通而将第一端子部28与第三端子部30电连接的通孔32。
另外,若将基板B的与基板A的对置面设为第一表面1B,将与第一表面1B相反的一侧的面设为第二表面2B,则在第一表面1B上形成有金属制的第二端子部38,在第二表面2B上形成有金属制的第四端子部40。
而且,设置有沿基板B的厚度方向贯通而将第二端子部38与第四端子部40电连接的通孔42。
另外,基板A的第一端子部28和第三端子部30、基板B的第二端子部38和第四端子部40能够采用铜等金属,但并不特别限定于铜。
在层叠基板A和基板B而成的层叠基板20中,基板A的第一端子部28和基板B的第二端子部38通过导电性糊剂46而电连接。
导电性糊剂46可以采用含有导电性填料和粘合剂树脂的材料。
作为导电性填料,例如可举出铜、金、银、钯、镍、锡、铋等金属粒子。这些金属粒子可以使用一种,或者也可以混合两种以上。
作为粘合剂树脂,例如可以采用作为热固性树脂的一种的环氧树脂。但是,并不限定于环氧树脂,也可以采用聚酰亚胺树脂等。
在层叠基板A和基板B而成的层叠基板20的基板A与基板B之间配置有限制部件50。另外,在限制部件50中,在设置有第一端子部28和第二端子部38的部位形成有贯通孔51,限制部件50设置于未设置第一端子部28和第二端子部38的部位。
限制部件50由无包层材料构成。无包层材料是指没有形成铜箔等布线的电路基板用的绝缘树脂材料。
另外,作为限制部件50的材质,可以使用与基板A和基板B的绝缘基材22相同种类的绝缘材料。作为限制部件50的材质,例如与基板A和基板B相同,能够采用预浸料(使环氧树脂等浸渍于玻璃纤维等无纺布基材、纺布基材而成的材料)。
这样,通过由同一绝缘材料构成限制部件50、基板A的绝缘基材22、基板B的绝缘基材22,由于这些各原材料的热膨胀是相同的,因此在通过加压/加热进行层叠时,能够防止产生应变、尺寸偏差等。
在限制部件50的基板A侧设置有第一粘接剂52,在基板B侧设置有第二粘接剂54。第一粘接剂52将限制部件50粘接固定于基板A的第一表面1A,第二粘接剂54将限制部件50粘接固定于基板B的第一表面1B。
第一粘接剂52和第二粘接剂54均使用热固性的绝缘材料。具体而言,可以采用热固性的绝缘膜等。
第一粘接剂52和第二粘接剂54例如可以通过重叠使用1片或2片以上的厚度为10μm左右的热固性绝缘膜来进行基板A与基板B的间隔的微调。
例如,即使在第一端子部28和第二端子部38分别存在镀敷厚度的偏差,或者基板A和基板B各自的中间层中的图案形状按照每层而不同从而根据场所而存在凹凸的情况下,也能够通过第一粘接剂52和第二粘接剂54吸收这样的各端子部的厚度的偏差、凹凸,另外,即使在各端子部的厚度的偏差、凹凸较大的情况下,也能够通过根据场所而变更第一粘接剂52和第二粘接剂54的片数,使层叠基板的厚度均匀。
另外,限制部件50具有如下作用:用于在将基板A和基板B层叠并进行加压/加热时,以不会进一步施加载荷的方式限制加压而将基板A与基板B的间隔维持为恒定,由此确保基板的平坦性,使在第一端子部28与第二端子部38之间被加压的导电性糊剂46的厚度在层叠基板整体上是均匀的。
因此,作为限制部件50的厚度,设定为与加压/加热后的基板A和基板B的间隔大致相同。
具体而言,将限制部件50的厚度设定为:将第一端子部28的厚度、第二端子部38的厚度、在加压/加热后可靠地确保导电性并固化后的导电性糊剂46的厚度相加而得到的值成为将限制部件50的厚度与加压/加热后的第一粘接剂52和第二粘接剂54的厚度相加而得到的值。
另外,限制部件50也具有如下功能:即使在加压/加热时在第一端子部28与第二端子部38之间被加压/加热的导电性糊剂46从第一端子部28和第二端子部38流出的情况下,也能阻挡导电性糊剂46的流出。
(层叠基板的制造方法)
接着,根据图2A至图2D对层叠基板的制造方法进行说明。另外,图2A至图2D中的各基板A、基板B的结构表示省略了通孔等而简化的概略结构。
首先,如图2A所示,在具有第二端子部38的基板B的第二端子部38的上方配置载置有导电性糊剂46的金属掩模18。然后,利用刮板21从金属掩模18将导电性糊剂46涂敷于第二端子部38。
图2B示出了在基板B的第二端子部38上涂敷有导电性糊剂46的状态。
导电性糊剂46可以采用含有导电性填料和粘合剂树脂的材料。
作为导电性填料,例如可举出铜、金、银、钯、镍、锡、铋等金属粒子。这些金属粒子可以使用一种,或者也可以混合两种以上。
作为粘合剂树脂,例如可以采用作为热固性树脂的一种的环氧树脂。但是,并不限定于环氧树脂,也可以采用聚酰亚胺树脂等。
接着,如图2C所示,在具有第一端子部28的基板A的第一表面1A上,以第一端子部28位于贯通孔51内的方式配置限制部件50,该限制部件50在与基板A的第一端子部28对应的部位形成有贯通孔51。
另外,在限制部件50向基板A配置前,在限制部件50的厚度方向的两面上预先设置第一粘接剂52和第二粘接剂54。作为第一粘接剂52和第二粘接剂54,如上述那样可以采用热固性的绝缘膜。
另外,在上述的例子中,说明了在层叠之前将限制部件50配置于基板A的第一表面1A的例子,但也可以在基板B的第一表面1B上配置限制部件50。在该情况下,以第二端子部38位于贯通孔51内的方式配置限制部件50,该限制部件50在与基板B的第二端子部38对应的部位形成有贯通孔51。
但是,在层叠之前将限制部件50配置于基板A的第一表面1A的方法容易定位,因此是优选的工序。
接着,如图2D所示,将基板A和基板B以隔着限制部件50且使第一端子部28、第二端子部38对置的方式利用销等定位部件(未图示)进行定位并层叠。
然后,在真空冲压中,对上述的层叠物进行加压和加热,使导电性糊剂46、第一粘接剂52以及第二粘接剂54热固化,由此使层叠物一体化,能够得到期望的层叠基板20。另外,通过加压能够提高导电性糊剂46内的导电性填料中的金属粒子彼此的结合而确保可靠的导电性。
另外,由于是未搭载半导体芯片等电子部件的基板彼此,因此能够进行真空冲压中的加压、加热。
另外,在进行上述加压时,由于限制部件50介于基板A与基板B之间,因此以不会对限制部件50的厚度以上施加载荷的方式限制加压而将基板A与基板B的间隔维持为恒定。
这样,通过在限制部件50介于基板A与基板B之间的状态下进行加压/加热,能够确保基板的平坦性,使在第一端子部28与第二端子部38之间被加压的导电性糊剂46的厚度在层叠基板整体上是均匀的,从而能够防止电阻值发生异常。
另外,即使导电性糊剂46由于加压而欲从第一端子部28和第二端子部38流出,也能够通过限制部件50阻挡导电性糊剂46。
另外,在上述的实施方式中,对基板A和基板B这两张基板的层叠进行了说明,但能够在基板A或者基板B各自的两面上同样地层叠基板。
通过本实施方式中的制造方法制造出的层叠基板以及本实施方式中的层叠基板也可以作为母板(支承基板)来使用,另外,也可以作为中介层(中继基板)来使用。特别是能够用于服务器系统、高速通信系统的母板、中介层,还能够用作构成半导体元件的电路基板。另外,也能够应用于在半导体的合格与否判定中使用的检查装置、探针卡等。
Claims (7)
1.一种层叠基板,其特征在于,
该层叠基板具有:
第一基板;
第一端子部,其形成于所述第一基板的第一表面侧;
第二基板,其以与所述第一基板的所述第一表面侧对置的方式配置;
第二端子部,其形成于所述第二基板中的与所述第一端子部对置的第一表面侧;
限制部件,其介于所述第一基板与所述第二基板之间,形成有使所述第一端子部与所述第二端子部之间连通的贯通孔,该限制部件限制所述第一基板与所述第二基板的间隔;以及
导电性糊剂,其配置在所述贯通孔内,将所述第一端子部与所述第二端子部电连接。
2.根据权利要求1所述的层叠基板,其特征在于,
所述限制部件由无包层材料构成。
3.根据权利要求1或2所述的层叠基板,其特征在于,
所述限制部件通过粘接于所述第一基板的所述第一表面侧的第一粘接剂和粘接于所述第二基板的所述第一表面侧的第二粘接剂而固定于所述第一基板与所述第二基板之间。
4.根据权利要求1至3中的任意一项所述的层叠基板,其特征在于,
构成所述第一基板的绝缘材料、构成所述第二基板的绝缘材料、所述限制部件由同种绝缘材料构成。
5.一种层叠基板的制造方法,该层叠基板具有第一基板和第二基板,该第一基板在第一表面侧具有第一端子部,该第二基板在与所述第一基板的所述第一表面对置的一侧的第一表面侧具有第二端子部,经由导电性糊剂将所述第一端子部与所述第二端子部之间电连接,其特征在于,
该层叠基板的制造方法包含如下工序:
在所述第一基板的所述第一端子部上涂敷导电性糊剂;
使用在与所述第二基板的所述第二端子部对应的部位形成有贯通孔的、限制所述第一基板与所述第二基板的间隔的限制部件,该限制部件具有粘接于所述第一基板的所述第一表面侧的第一粘接剂和粘接于所述第二基板的所述第一表面侧的第二粘接剂,以使所述第一端子部或所述第二端子部位于所述贯通孔内的方式将限制部件配置于所述第一基板或所述第二基板;
将所述第一基板和所述第二基板以隔着所述限制部件且使所述第一端子部与所述第二端子部彼此对置的方式进行定位并层叠;以及
以如下方式进行一体化:对将第一基板和第二基板层叠而成的层叠体进行加热和加压,使所述导电性糊剂固化,并且使所述第一粘接剂和所述第二粘接剂固化,从而使第一基板与第二基板的间隔与所述限制部件的厚度相同。
6.根据权利要求5所述的层叠基板的制造方法,其特征在于,
所述限制部件由无包层材料构成。
7.根据权利要求5或6所述的层叠基板的制造方法,其特征在于,
构成所述第一基板的绝缘材料、构成所述第二基板的绝缘材料、所述限制部件由同种绝缘材料构成。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021096248A JP2022188326A (ja) | 2021-06-09 | 2021-06-09 | 積層基板及び積層基板の製造方法 |
JP2021-096248 | 2021-06-09 | ||
PCT/JP2022/017775 WO2022259760A1 (ja) | 2021-06-09 | 2022-04-14 | 積層基板及び積層基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117322141A true CN117322141A (zh) | 2023-12-29 |
Family
ID=84425900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202280033742.7A Pending CN117322141A (zh) | 2021-06-09 | 2022-04-14 | 层叠基板和层叠基板的制造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20240147613A1 (zh) |
JP (1) | JP2022188326A (zh) |
CN (1) | CN117322141A (zh) |
TW (1) | TW202249549A (zh) |
WO (1) | WO2022259760A1 (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4751714B2 (ja) * | 2005-12-22 | 2011-08-17 | オリンパス株式会社 | 積層実装構造体 |
JP5125115B2 (ja) * | 2006-01-31 | 2013-01-23 | ソニー株式会社 | プリント配線板集合体 |
JP5593863B2 (ja) * | 2010-06-09 | 2014-09-24 | 富士通株式会社 | 積層回路基板および基板製造方法 |
US9040837B2 (en) * | 2011-12-14 | 2015-05-26 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
CN111757593B (zh) * | 2020-06-29 | 2023-12-22 | 深圳市百柔新材料技术有限公司 | 玻璃芯板电路板及其制备方法 |
-
2021
- 2021-06-09 JP JP2021096248A patent/JP2022188326A/ja active Pending
-
2022
- 2022-04-14 WO PCT/JP2022/017775 patent/WO2022259760A1/ja active Application Filing
- 2022-04-14 CN CN202280033742.7A patent/CN117322141A/zh active Pending
- 2022-04-14 US US18/288,418 patent/US20240147613A1/en active Pending
- 2022-04-20 TW TW111115062A patent/TW202249549A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
US20240147613A1 (en) | 2024-05-02 |
WO2022259760A1 (ja) | 2022-12-15 |
TW202249549A (zh) | 2022-12-16 |
JP2022188326A (ja) | 2022-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100232414B1 (ko) | 다층회로기판 및 그 제조방법 | |
KR100987688B1 (ko) | 프린트 배선 기판 및 프린트 배선 기판의 제조 방법 | |
KR101053226B1 (ko) | 그의 상하면에 반도체 구성체를 갖는 반도체장치 및 그 제조방법 | |
US20080121416A1 (en) | Multilayer Printed Wiring Board And Manufacturing Method For Same | |
EP1763295A2 (en) | Electronic component embedded board and its manufacturing method | |
JP4992310B2 (ja) | 積層基板の製造方法 | |
KR20060069231A (ko) | 다단구성의 반도체모듈 및 그 제조방법 | |
KR101125995B1 (ko) | 프린트 배선판의 제조방법 및 프린트 기판 유닛의 제조방법 | |
JP2012079994A (ja) | 部品内蔵プリント配線板およびその製造方法 | |
KR20080066607A (ko) | 다층 배선 기판의 제조 방법 | |
KR20090124916A (ko) | 프린트 배선판의 제조방법 및 도전성 접합제 | |
JP4407527B2 (ja) | 部品内蔵モジュールの製造方法 | |
JP2015026689A (ja) | 回路基板、回路基板の製造方法及び電子機器 | |
JP4694007B2 (ja) | 三次元実装パッケージの製造方法 | |
CN110753447A (zh) | 内埋式电路板及其制作方法 | |
CN117322141A (zh) | 层叠基板和层叠基板的制造方法 | |
JP4622449B2 (ja) | 電子部品内蔵基板及びその製造方法 | |
JP2002246745A (ja) | 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材 | |
JP5515210B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP4892924B2 (ja) | 多層プリント配線基板及びその製造方法 | |
US20240188216A1 (en) | Circuit board, method for manufacturing circuit board, and electronic device | |
JP2008181921A (ja) | 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法 | |
KR101543031B1 (ko) | 인쇄회로기판 및 그 제조 방법 | |
WO2023176063A1 (ja) | 多層基板、多層基板の製造方法及び電子機器 | |
JP3725489B2 (ja) | 配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |