TW202249549A - 積層基板及積層基板之製造方法 - Google Patents
積層基板及積層基板之製造方法 Download PDFInfo
- Publication number
- TW202249549A TW202249549A TW111115062A TW111115062A TW202249549A TW 202249549 A TW202249549 A TW 202249549A TW 111115062 A TW111115062 A TW 111115062A TW 111115062 A TW111115062 A TW 111115062A TW 202249549 A TW202249549 A TW 202249549A
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- terminal portion
- adhesive
- laminated
- surface side
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 251
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000000853 adhesive Substances 0.000 claims description 46
- 230000001070 adhesive effect Effects 0.000 claims description 44
- 239000000463 material Substances 0.000 claims description 20
- 239000011810 insulating material Substances 0.000 claims description 14
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 claims description 2
- 238000003825 pressing Methods 0.000 abstract description 8
- 230000005856 abnormality Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229920001187 thermosetting polymer Polymers 0.000 description 7
- 239000003822 epoxy resin Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 239000002923 metal particle Substances 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000011231 conductive filler Substances 0.000 description 5
- 238000003475 lamination Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 239000011230 binding agent Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- -1 copper Chemical class 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000004745 nonwoven fabric Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000011135 tin Substances 0.000 description 2
- 239000002759 woven fabric Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000004848 polyfunctional curative Substances 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本案之課題為在加壓･加熱而將基板積層時，使荷重不會集中在一部分而維持基板的平坦性，且就整個基板來看使端子部間的導電層均勻以防止電阻值發生異常。
本案之解決手段為具備：
第1基板A；
第1端子部28，形成於第1基板A的第1表面1A側；
第2基板B，以與第1基板A的第1表面1A側面對的方式配置；
第2端子部38，形成於第2基板B中與第1端子部28面對的第1表面1B側；
限制構件50，其隔在第1基板A與第2基板B之間，且形成使第1端子部28與第2端子部38之間連通的貫通孔51，並限制第1基板A與第2基板B的間隔；及
導電性糊劑46，配置於連通孔51內，將第1端子部28與第2端子部38電連接。
Description
本發明關於一種積層基板、積層基板之製造方法。
過去以來，為了將電子零件緊密地裝進電子機器，一般來說廣泛使用印刷電路板等的電路基板。
另一方面，隨著對電子機器要求小型化、高性能化、低價格化等，電路基板的電路的微細化、多層化、及電子零件的高密度安裝化在急速發展，將印刷電路板製成多層構造的多層配線基板的檢討愈加活躍。
使具有多層構造的電路基板即多層配線基板彼此電連接而積層的方法，過去有文獻提出形成BGA或LGA等並藉由焊接凸塊連接至母板的方法、或者藉由打線接合或柱形凸塊電連接的方法等。
另外，如專利文獻1(日本特開2003-243797號公報)所揭示般，提出了藉由固定銷等將多層配線基板彼此固定，使端子間接觸而電連接的方法等。
此外，專利文獻2(日本特開2007-335701號公報)揭示了一種積層基板之製造方法，係在使第1基板與第2基板隔著絕緣層積層時，將接著薄片進行接著，該接著薄片是由熱硬化性樹脂所形成且其在對應於第1基板的端子部的部位形成有貫通孔，而該接著是使端子部位於貫通孔內的方式來進行；在貫通孔內填充導電性糊劑，該導電性糊劑含有填料與硬化劑，該填料是在具有第1熔點的金屬粒子的表面上鍍敷焊料而成，該焊料具有低於第1熔點的第2熔點；將第1基板與第2基板加熱･加壓，使接著薄片及導電性糊劑熱硬化而一體化。
[先前技術文獻]
[專利文獻]
[專利文獻1] 日本特開2003-243797號公報
[專利文獻2] 日本特開2007-335701號公報
[發明所欲解決的課題]
如上述專利文獻1所揭示的製造方法般，藉由固定銷將多層配線基板彼此固定，使端子間機械接觸而電連接，在如此之方法中，因為固定銷、其他安裝夾具的設計上的偏差、組裝零件的設計尺寸有偏差的情形等，會有接合面的信賴性變得不穩定的問題。另外，是利用人工作業來組裝，而會有花費作業時間的問題。
另外，根據專利文獻2所揭示的製造方法，可解決專利文獻1的課題，接合墨中的填料在焊料熔融而一體化之同時，還會與端子部堅固地結合而形成柱狀導電構件，可得到良好的電特性又能提高接合強度。
但是，一般在將基板積層的情況中，積層基板會有中央部隆起、端部下降的傾向。
在這種狀況下，若欲藉由專利文獻2的製造方法進行加壓･加熱而將基板積層，則荷重會集中在隆起的中央部。因此，在荷重集中的中央部，導電性糊劑容易由端子部溢出，因此中央部的端子部間的導電層會變薄，也會有電阻值發生異常的顧慮。
[用以解決課題的手段]
於是，本發明是為了解決上述課題而完成，其目的在於提供一種積層基板及積層基板之製造方法，係在加壓･加熱而將基板積層時，可使荷重不會集中在一部分而維持基板的平坦性，且就整個基板來看使端子部間的導電層均勻而防止電阻值發生異常。
根據本發明所關連的積層基板，其特徵為具備：
第1基板；
第1端子部，形成於前述第1基板的第1表面側；
第2基板，以與前述第1基板的前述第1表面側面對的方式配置；
第2端子部，形成於前述第2基板中與前述第1端子部面對的第1表面側；
限制構件，其隔在前述第1基板與前述第2基板之間，且形成使前述第1端子部與前述第2端子部之間連通之貫通孔，並限制前述第1基板與前述第2基板的間隔；及
導電性糊劑，配置於前述連通孔內，將前述第1端子部與前述第2端子部電連接。
藉由採用此構成，可利用限制構件的厚度來限定第1基板與第2基板之間的厚度，因此可維持平坦性，所製成的積層基板就整個基板來看端子部間的導電層已均勻化。
另外，特徵亦可為：前述限制構件由無包層材料所構成。
另外，特徵亦可為：前述限制構件藉由第1接著劑及第2接著劑固定於前述第1基板與前述第2基板之間；該第1接著劑接著於前述第1基板的前述第1表面側，該接著於前述第2基板的前述第1表面側。
根據此構成，另外，在第1端子部與第2端子部分別存在鍍層厚度偏差，或者，第1基板及第2基板各自的中間層之圖案形狀隨各層而不同，因此依位置不同而存在凹凸；即使是在這樣的情況下，也可藉由設置於限制構件上下兩面的第1接著劑及第2接著劑，將這種厚度偏差或凹凸吸收掉。所以可更確實維持平坦性。另外，藉由此構成，限制構件會確實被固定於第1基板與第2基板之間。
另外，特徵亦可為：構成前述第1基板之絕緣材料、構成前述第2基板之絕緣材料、前述限制構件係由同種絕緣材料所構成。
根據此構成，第1基板、第2基板及限制構件的熱膨脹就會相同，因此在積層時，可防止發生形變或發生尺寸偏差等。
根據本發明所關連的積層基板之製造方法，所製造的積層基板係將第1基板與第2基板電連接，該第1基板在第1表面側具有第1端子部，該第2基板在與前述第1基板的前述第1表面面對的一側的第1表面側具有第2端子部，並且在前述第1端子部與前述第2端子部之間透過導電性糊劑電連接；該積層基板之製造方法之特徵在於包含下列步驟：
在前述第1基板的前述第1端子部上塗佈導電性糊劑；
使用限制構件的步驟：
該限制構件在對應於前述第2基板的前述第2端子部的部位形成貫通孔；該限制構件具有：用以接著於前述第1基板的前述第1表面側之第1接著劑、以及用以接著於前述第2基板的前述第1表面側之第2接著劑；該限制構件用以限制前述第1基板與前述第2基板的間隔；並且
該步驟是以前述第1端子部或第2端子部會位於前述貫通孔內之方式，將前述限制構件配置於前述第1基板或前述第2基板；
使前述第1基板與前述第2基板隔著前述限制構件，且使前述第1端子部與前述第2端子部彼此面對，定位並且積層前述第1基板與前述第2基板；及
對於積層第1基板與第2基板的積層體進行加熱及加壓，使前述導電性糊劑硬化，同時使前述第1接著劑及前述第2接著劑硬化，以第1基板與第2基板的間隔會與前述限制構件的厚度相同的方式一體化。
藉由採用此方法，在加壓･加熱時，可利用限制構件的厚度來限定第1基板與第2基板之間的厚度，因此可維持平坦性，所製成的積層基板就整個基板來看端子部間的導電層已均勻化。另外，在第1端子部與第2端子部分別存在鍍層厚度偏差，或者，第1基板及第2基板各自的中間層之圖案形狀隨各層而不同，因此依位置不同而存在凹凸；即使是在這樣的情況下，也可藉由設置於限制構件上下兩面的第1接著劑及第2接著劑，將這種厚度偏差或凹凸吸收掉。
[發明之效果]
依據本發明，在加壓･加熱而將基板積層時，可使荷重不會集中在一部分而維持基板的平坦性，且就整個基板來看使端子部間的導電層均勻而防止電阻值發生異常。
(積層基板)
以下根據圖式說明本發明之實施形態。圖1出示積層基板之概略剖面圖。
圖1所示的積層基板20，是基板A與基板B電連接且積層而構成。在本實施形態中，基板A及基板B皆為多層基板，且基板A及基板B皆具有由多個絕緣基材22形成的絕緣層。
基板A及基板B的絕緣基材22，可採用例如預浸體(使環氧樹脂等浸滲至玻璃纖維等的不織布基材或織布基材而成之物)。
基板A與基板B的基板具體種類，兩者皆可為MLB(多層印刷電路板)；或可將基板B定為MLB(多層印刷電路板)，將基板A定為PKG(半導體封裝基板)；或可將基板B定為MLB(多層印刷電路板)，將基板A定為CL(無芯半導體封裝基板)。另外，還可為下述構成：在MLB(多層印刷電路板)的基板B之上下兩面，積層CL(無芯半導體封裝基板)的基板A。
此外，將絕緣基材22與基板B的絕緣基材22設計成由相同絕緣材料構成，藉此各材料的熱膨脹就會相同，因此在藉由加壓･加熱來積層時，可防止發生形變或發生尺寸偏差等，故為適合。但是，並不特別限定於由相同絕緣材料所構成。
將基板A其與基板B面對的一面定為第1表面1A，其與第1表面1A相反側的一面定為第2表面2A；此時，在第1表面1A形成了金屬製的第1端子部28，在第2表面2A形成了金屬製的第3端子部30。
而且，設置了導孔32，其貫通基板A的厚度方向並將第1端子部28與第3端子部30電連接。
另外，將基板B其與基板A面對的一面定為第1表面1B，其與第1表面1B相反側的一面定為第2表面2B；此時，則在第1表面1B形成了金屬製的第2端子部38，並且在第2表面2B形成了金屬製的第4端子部40。
而且，設置了導孔42，其貫通基板B的厚度方向並將第2端子部38與第4端子部40電連接。
另外，基板A的第1端子部28與第3端子部30、基板B的第2端子部38與第4端子部40，可採用銅等的金屬，然而並不特別限定於銅。
在基板A與基板B積層而成的積層基板20之中，基板A的第1端子部28與基板B的第2端子部38是藉由導電性糊劑46電連接。
導電性糊劑46可採用含有導電性填料與黏結劑樹脂的糊劑。
導電性填料，可列舉例如銅、金、銀、鈀、鎳、錫、鉍等的金屬粒子。這些金屬粒子可使用一種或將兩種以上混合使用。
黏結劑樹脂，可採用例如熱硬化性樹脂的其中一種，即環氧樹脂。但是，不限定於環氧樹脂，亦可採用聚醯亞胺樹脂等。
關於基板A與基板B積層而成的積層基板20，在其基板A與基板B之間配置了限制構件50。另外，在限制構件50中，在設置了第1端子部28及第2端子部38之處形成了貫通孔51，而限制構件50是設置於：並未設置第1端子部28及第2端子部38之處。
限制構件50是由無包層材料所構成。無包層材料是指並未形成銅箔等配線的電路基板用絕緣樹脂材。
此外，限制構件50的材質，使用與基板A及基板B的絕緣基材22相同種類的絕緣材料即可。限制構件50的材質，例如可與基板A及基板B同樣採用預浸體(使環氧樹脂等浸滲至玻璃纖維等的不織布基材或織布基材而成之物)。
像這樣，以相同絕緣材料來構成限制構件50、基板A的絕緣基材22、基板B的絕緣基材22，藉此這些材料的熱膨脹就會相同，因此在藉由加壓･加熱來積層時，可防止發生形變或發生尺寸偏差等。
在限制構件50的基板A側設置了第1接著劑52，並在基板B側設置了第2接著劑54。第1接著劑52會將限制構件50接著固定於基板A的第1表面1A，且第2接著劑54會將限制構件50接著固定於基板B的第1表面1B。
第1接著劑52及第2接著劑54皆可使用熱硬化性的絕緣材料。具體而言，可採用熱硬化性的絕緣薄膜等。
第1接著劑52及第2接著劑54，例如可將厚度10μm左右的熱硬化性絕緣薄膜1個或將2個以上重疊使用，藉此微調基板A與基板B間隔。
例如在第1端子部28與第2端子部38分別存在鍍層厚度偏差，或者，基板A及基板B各自的中間層之圖案形狀隨各層而不同，因此依位置不同而存在凹凸；即使是在這樣的情況下，也可藉由第1接著劑52及第2接著劑54來將這種各端子部的厚度偏差或凹凸吸收掉；而且各端子部的厚度偏差或凹凸較大時，仍可依位置不同而變更第1接著劑52及第2接著劑54的個數，藉此使積層基板的厚度均勻。
另外，限制構件50具有的功能在於：在加壓･加熱而將基板A與基板B積層時，限制加壓以使荷重不會施加得更高，並將基板A與基板B的間隔維持一定來確保基板的平坦性，並且就整個積層基板來看，使第1端子部28與第2端子部38之間加壓的導電性糊劑46的厚度均勻。
所以，限制構件50的厚度是設定成大致等同於：加壓･加熱後基板A與基板B的間隔。
具體而言是以下述方式來設定限制構件50的厚度：使第1端子部28厚度、第2端子部38厚度、以及加壓･加熱後可確實確保導電性之硬化後導電性糊劑46厚度之加總值，成為限制構件50厚度與加壓･加熱後第1接著劑52及第2接著劑54厚度之加總值。
此外，限制構件50還具有下述功能：即使在加壓･加熱時，第1端子部28與第2端子部38之間被加壓･加熱的導電性糊劑46快要由第1端子部28與第2端子部38流出，也會將導電性糊劑46的流出阻擋住。
(積層基板之製造方法)
接下來，根據圖2A至圖2D說明積層基板之製造方法。此外，圖2A至圖2D中各基板A、基板B的構造是呈現：省略導孔等而簡略化的概略構造。
首先，如圖2A所示般，在具有第2端子部38的基板B其第2端子部38上方，配置一載置了導電性糊劑46的金屬遮罩18。然後，藉由刮刀21，由金屬遮罩18將導電性糊劑46於塗佈第2端子部38。
圖2B顯示在基板B的第2端子部38上塗佈了導電性糊劑46的狀態。
導電性糊劑46，可採用含有導電性填料與黏結劑樹脂的糊劑。
導電性填料，可列舉例如銅、金、銀、鈀、鎳、錫、鉍等的金屬粒子。這些金屬粒子可使用一種或將兩種以上混合使用。
黏結劑樹脂，可採用例如熱硬化性樹脂的其中一種，即環氧樹脂。但是，不限定於環氧樹脂，亦可採用聚醯亞胺樹脂等。
接下來，如圖2C所示般，將限制構件50配置於基板A的第1表面1A，其中，該基板A具有第1端子部28，而該限制構件50在對應於基板A的第1端子部28的部位形成有貫通孔51，且該限制構件50是以第1端子部28位於貫通孔51內的方式配置於該基板A的第1表面1A。
另外，在限制構件50配置於基板A之前，在限制構件50厚度方向的兩面預先設置第1接著劑52及第2接著劑54。第1接著劑52及第2接著劑54可採用如上述般熱硬化性的絕緣薄膜。
此外，在上述例子中，說明了在積層前將限制構件50配置於基板A的第1表面1A的例子，然而亦可將限制構件50配置於基板B的第1表面1B。此時，限制構件50在對應於基板B的第2端子部38的部位形成有貫通孔51，並且該限制構件50是以第2端子部38位於貫通孔51內的方式來配置。
但是，在積層前將限制構件50配置於基板A的第1表面1A之作法，由於容易定位，因此是合適的步驟。
接下來，如圖2D所示般，將基板A與基板B隔著限制構件50且使第1端子部28、第2端子部38面對，並且藉由插銷等的定位構件(未圖示)定位而積層基板A與基板B。
然後，在真空加壓機中，將上述積層物加壓及加熱，使導電性糊劑46、第1接著劑52及第2接著劑54熱硬化，藉此使積層物一體化，而可得到所欲的積層基板20。另外，藉由加壓，使導電性糊劑46內的導電性填料中的金屬粒子彼此結合增強，可確實確保導電性。
此外，由於都是尚未搭載半導體晶片等電子零件的基板，因此可在真空加壓機中進行加壓、加熱。
另外，在上述加壓時，限制構件50隔在基板A與基板B之間，因此，是使荷重的施加不超過限制構件50的厚度來限制加壓，而將基板A與基板B的間隔維持在一定。
像這樣，限制構件50隔在基板A與基板B之間並以此狀態進行加壓･加熱，藉此可確保基板的平坦性，就整個積層基板來看，使第1端子部28與第2端子部38之間加壓的導電性糊劑46的厚度均勻，可防止電阻值發生異常。
另外，即使導電性糊劑46因為加壓而快要由第1端子部28與第2端子部38流出，藉由限制構件50，可將導電性糊劑46阻擋住。
此外，在上述實施形態中，針對基板A與基板B這兩個基板的積層作了說明，然而可同樣地在基板A或基板B各自的兩面上將基板積層。
藉由本實施形態的製造方法所製造出的積層基板、及本實施形態的積層基板，可使用作為母板(支持基板)，還可使用作為中介板(中繼基板)。尤其可使用於伺服器系統或高速通訊系統的母板或中介板，甚至還可使用作為構成半導體元件的電路基板。另外還可適用於用來判定半導體的好壞的檢查裝置、探針卡等。
1A:第1表面
2A:第2表面
1B:第1表面
2B:第2表面
18:金屬遮罩
20:積層基板
21:刮刀
22:絕緣基材
28:第1端子部
30:第3端子部
32:導孔
38:第2端子部
40:第4端子部
42:導孔
46:導電性糊劑
50:限制構件
51:貫通孔
52:第1接著劑
54:第2接著劑
A:基板
B:基板
圖1為例示積層基板的一例之概略剖面圖。
圖2A至圖2D為例示製造積層基板的方法的一例之概略剖面圖。
1A:第1表面
2A:第2表面
1B:第1表面
2B:第2表面
20:積層基板
22:絕緣基材
28:第1端子部
30:第3端子部
32:導孔
38:第2端子部
40:第4端子部
42:導孔
46:導電性糊劑
50:限制構件
51:貫通孔
52:第1接著劑
54:第2接著劑
A:基板
B:基板
Claims (7)
- 一種積層基板，其特徵為具備： 第1基板； 第1端子部，形成於前述第1基板的第1表面側； 第2基板，以與前述第1基板的前述第1表面側面對的方式配置； 第2端子部，形成於前述第2基板中與前述第1端子部面對的第1表面側； 限制構件，其隔在前述第1基板與前述第2基板之間，且形成使前述第1端子部與前述第2端子部之間連通的貫通孔，並限制前述第1基板與前述第2基板的間隔；及 導電性糊劑，配置於前述連通孔內，將前述第1端子部與前述第2端子部電連接。
- 如請求項1之積層基板，其中前述限制構件係由無包層材料所構成。
- 如請求項1或2之積層基板，其中前述限制構件是藉由第1接著劑及第2接著劑而固定於前述第1基板與前述第2基板之間；該第1接著劑是接著於前述第1基板的前述第1表面側，該第2接著劑是接著於前述第2基板的前述第1表面側。
- 如請求項1至3中任一項之積層基板，其中構成前述第1基板之絕緣材料、構成前述第2基板之絕緣材料、前述限制構件係由同種絕緣材料所構成。
- 一種積層基板之製造方法，所製造的積層基板係將第1基板與第2基板電連接，該第1基板在第1表面側具有第1端子部，該第2基板在與前述第1基板的前述第1表面面對的一側的第1表面側具有第2端子部，並且在前述第1端子部與前述第2端子部之間透過導電性糊劑電連接；該積層基板之製造方法之特徵在於包含下列步驟： 在前述第1基板的前述第1端子部上塗佈導電性糊劑； 使用限制構件的步驟： 該限制構件在對應於前述第2基板的前述第2端子部的部位形成貫通孔；該限制構件具有：用以接著於前述第1基板的前述第1表面側之第1接著劑、以及用以接著於前述第2基板的前述第1表面側之第2接著劑；該限制構件用以限制前述第1基板與前述第2基板的間隔；並且， 該步驟是以前述第1端子部或第2端子部會位於前述貫通孔內之方式，將前述限制構件配置於前述第1基板或前述第2基板； 使前述第1基板與前述第2基板隔著前述限制構件，且使前述第1端子部與前述第2端子部彼此面對，定位並且積層前述第1基板與前述第2基板；及 對於積層第1基板與第2基板的積層體進行加熱及加壓，使前述導電性糊劑硬化，同時使前述第1接著劑及前述第2接著劑硬化，以第1基板與第2基板的間隔會與前述限制構件的厚度相同的方式一體化。
- 如請求項5之積層基板之製造方法，其中前述限制構件係由無包層材料所構成。
- 如請求項5或6之積層基板之製造方法，其中構成前述第1基板之絕緣材料、構成前述第2基板之絕緣材料、前述限制構件係由同種絕緣材料所構成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021096248A JP2022188326A (ja) | 2021-06-09 | 2021-06-09 | 積層基板及び積層基板の製造方法 |
| JP2021-096248 | 2021-06-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202249549A true TW202249549A (zh) | 2022-12-16 |
Family
ID=84425900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111115062A TW202249549A (zh) | 2021-06-09 | 2022-04-20 | 積層基板及積層基板之製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20240147613A1 (zh) |
| JP (1) | JP2022188326A (zh) |
| CN (1) | CN117322141A (zh) |
| TW (1) | TW202249549A (zh) |
| WO (1) | WO2022259760A1 (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4751714B2 (ja) * | 2005-12-22 | 2011-08-17 | オリンパス株式会社 | 積層実装構造体 |
| JP5125115B2 (ja) * | 2006-01-31 | 2013-01-23 | ソニー株式会社 | プリント配線板集合体 |
| JP5593863B2 (ja) * | 2010-06-09 | 2014-09-24 | 富士通株式会社 | 積層回路基板および基板製造方法 |
| US9040837B2 (en) * | 2011-12-14 | 2015-05-26 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
| CN111757593B (zh) * | 2020-06-29 | 2023-12-22 | 深圳市百柔新材料技术有限公司 | 玻璃芯板电路板及其制备方法 |
-
2021
- 2021-06-09 JP JP2021096248A patent/JP2022188326A/ja active Pending
-
2022
- 2022-04-14 WO PCT/JP2022/017775 patent/WO2022259760A1/ja active Application Filing
- 2022-04-14 CN CN202280033742.7A patent/CN117322141A/zh active Pending
- 2022-04-14 US US18/288,418 patent/US20240147613A1/en active Pending
- 2022-04-20 TW TW111115062A patent/TW202249549A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| US20240147613A1 (en) | 2024-05-02 |
| JP2022188326A (ja) | 2022-12-21 |
| CN117322141A (zh) | 2023-12-29 |
| WO2022259760A1 (ja) | 2022-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100232414B1 (ko) | 다층회로기판 및 그 제조방법 | |
| JP4992310B2 (ja) | 積層基板の製造方法 | |
| JPH06295962A (ja) | 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置 | |
| JP5217640B2 (ja) | プリント配線板の製造方法およびプリント基板ユニットの製造方法 | |
| KR20130007415A (ko) | 적층 회로 기판의 제조 방법 및 적층 회로 기판 | |
| KR20090124916A (ko) | 프린트 배선판의 제조방법 및 도전성 접합제 | |
| US10477704B2 (en) | Multilayer board and electronic device | |
| JP2014146650A (ja) | 配線基板およびその製造方法 | |
| JP5462450B2 (ja) | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 | |
| CN110753447B (zh) | 内埋式电路板及其制作方法 | |
| TWI692998B (zh) | 熱壓熔錫焊接電路板及其製作方法 | |
| JP6639934B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JP2002246536A (ja) | 三次元実装パッケージの製造方法、及びその製造用のパッケージモジュール | |
| TW202249549A (zh) | 積層基板及積層基板之製造方法 | |
| JP2007103776A (ja) | 電子部品内蔵基板の製造方法 | |
| JP2002246745A (ja) | 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材 | |
| JP5515210B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
| JP4622449B2 (ja) | 電子部品内蔵基板及びその製造方法 | |
| JP3918828B2 (ja) | 半導体装置 | |
| JP4179407B2 (ja) | 配線基板 | |
| US20240188216A1 (en) | Circuit board, method for manufacturing circuit board, and electronic device | |
| JP2007115952A (ja) | インターポーザ基板及びその製造方法 | |
| WO2022224557A1 (ja) | 回路基板、回路基板の製造方法及び電子機器 | |
| JP4892924B2 (ja) | 多層プリント配線基板及びその製造方法 | |
| KR101543031B1 (ko) | 인쇄회로기판 및 그 제조 방법 |