JP2006120829A - 電子部品内蔵基板及びその製造方法とこれを用いた電子部品内蔵モジュール - Google Patents

電子部品内蔵基板及びその製造方法とこれを用いた電子部品内蔵モジュール Download PDF

Info

Publication number
JP2006120829A
JP2006120829A JP2004306656A JP2004306656A JP2006120829A JP 2006120829 A JP2006120829 A JP 2006120829A JP 2004306656 A JP2004306656 A JP 2004306656A JP 2004306656 A JP2004306656 A JP 2004306656A JP 2006120829 A JP2006120829 A JP 2006120829A
Authority
JP
Japan
Prior art keywords
insulating layer
electronic component
substrate
wiring
component built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004306656A
Other languages
English (en)
Other versions
JP4622449B2 (ja
Inventor
Eiji Kawamoto
英司 川本
Kazuhiko Honjo
和彦 本城
Toshihiko Mori
敏彦 森
Toshiyuki Asahi
俊行 朝日
Yasuhiro Sugaya
康博 菅谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004306656A priority Critical patent/JP4622449B2/ja
Publication of JP2006120829A publication Critical patent/JP2006120829A/ja
Application granted granted Critical
Publication of JP4622449B2 publication Critical patent/JP4622449B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】従来の電子部品内蔵基板では、積層時の圧力により配線基板が変形して導通不良が発生するという問題点を有していた。
【解決手段】多層配線基板101と、前記配線基板101上に実装される少なくとも1つ以上の電子部品108a、108bと、前記配線基板101の上面に積層されるとともに前記電子部品108a、108bの外形寸法より大きな空間121が形成された織布或いは不織布及び熱硬化性樹脂から成る第1の絶縁層120と、前記第1の絶縁層120の上面に積層される第2の絶縁層122と、前記第2の絶縁層122の上面に積層される配線層123を有し、前記配線基板101と前記第1の絶縁層120と前記第2の絶縁層122と前記配線層123とを加熱圧着して一体化し、前記配線基板101を挟んで前記第1の絶縁層120の織布或いは不織布を形成している部分と反対の位置に支持パターンを形成する電子部品内蔵基板である。
【選択図】図1

Description

本発明は、電子部品が埋設された電子部品内蔵基板とその製造方法及び電子部品内蔵基板を用いた電子部品内蔵モジュールに関するものである。
従来、この種の電子部品内蔵基板は、図6、図7に示されるような構成を有していた。
図6、図7に従来の電子部品内蔵基板の製造方法を示す。
まず図6(a)に示すように下層配線基板11上の接着領域に導電性粒子を配合した異方性または等方性の半導体素子用接着剤19を適用し、次に図6(b)に示すように、下層配線基板11の配線パターンp上の接続部12にベアの半導体素子16の電極端子17を接続し、加熱・加圧して半導体素子16を実装する。そして、図6(c)に示すように、半導体素子16に対応する部分をくり抜いた中間配線基板21の下面にプリプレグ13を適用したものを下層配線基板11に重ね合わせ、更に上層配線基板31の下面にプリプレグ13を適用したものを中間配線基板21の上面に重ね合わせている。
次いで、図7(a)に示すように、減圧雰囲気下において、下層配線基板11、中間配線基板21、上層配線基板31を重ね合わせたものを加熱・加圧してプリプレグを一括硬化させることにより、図7(b)に示すように、半導体素子16を内蔵した多層配線基板100が形成されている。
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献1が知られている。
特開2002−270712号公報
しかしながら、上記のような半導体内蔵基板の構成では、下層配線基板、中間配線基板、上層配線基板を重ね合わせて積層するのであるが、積層時には、下層配線基板の下面側と上層配線基板の上面側から平板状のプレス機で加熱・加圧される。そのため、中間配線基板は中央部がくり抜かれているので、積層時にかかる圧力は、半導体が実装されているエリアにはかからず、中間配線基板の残存領域のみが加圧されることになる。その際、残存している中間配線基板の面積内にある、下層配線基板及び上層配線基板の最外層に形成されている配線パターンの形状が小さいためプレス時の圧力は配線パターン部分に集中することになる。従って、この状態で加熱・加圧を行うと下層配線基板及び上層配線基板は変形し、最終的にはインナービアホールの接続不良を引き起こすことになる。
また、下層配線基板、中間配線基板、上層配線基板を用い、各基板間に未硬化状態のプリプレグを挟んだ構成で半導体素子を内蔵しているものであるが、プリプレグから導出される樹脂の量は限られているので、中間配線基板の1つのくり抜き部分に2つ以上の素子を内蔵することはできない。なぜなら、2つ以上の半導体素子又はチップ部品を中間配線基板の1つのくり抜き部分に内蔵する場合は、素子同士により形成される空間も存在し、樹脂が供給されるべき体積が大きくなるためである。従って、加熱・加圧後に素子周辺には樹脂未充填の空間が残ることになり、この空間部に配線基板や樹脂からのアウトガスが溜まり易い、空間内に結露を生じ易い等の問題があり、長期間の使用によって不良を引き起こす場合がある。
本発明は上記従来の問題を解決し、接続信頼性及び量産性に優れた電子部品内蔵基板を提供することを目的としている。
上記課題を解決するために本発明は、多層配線基板と、前記基板上に実装される少なくとも1つ以上の電子部品と、前記基板の上面に積層されるとともに前記電子部品の外形寸法より大きな空間が形成された織布或いは不織布及び熱硬化性樹脂から成る第1の絶縁層と、前記第1の絶縁層の上面に積層される第2の絶縁層と、前記第2の絶縁層の上面に積層される配線層を有し、前記基板と前記第1の絶縁層と前記第2の絶縁層と前記配線層とを加熱圧着して一体化し、前記基板を挟んで前記第1の絶縁層の織布或いは不織布を形成している部分と反対の位置に支持パターンを形成する電子部品内蔵基板としたものであり、プレスにより加熱圧着して電子部品を基板内に内蔵する際に、かかる圧力を支持パターンで受けることができるので、圧力による基板の変形を防止することが可能となるため、積層時の歩留りを安定化できるという作用を有する。
以上のように本発明によれば、予め配線基板に支持パターンを設けておくことで、プリプレグを使用した電子部品内蔵基板及び電子部品内蔵モジュールを容易に作製することが可能となり、量産性に優れ、低コスト化が可能な電子部品内蔵基板及び電子部品内蔵モジュールを作製することが可能となる。
(実施の形態1)
以下、本発明の実施の形態1について、本発明の特に請求項1,3〜15に記載の発明について図面を参照しながら説明する。
図1は、本発明の実施の形態1による電子部品内蔵基板の製造工程断面図である。
図1(a)において、配線基板101は、表面の電極102と、内層配線パターン104と、インナービアホール103と、裏面に配線パターンである電極105と、この電極105の外周部を囲むように支持パターン107を形成した多層配線基板である。
電極102、105や配線パターン104は、電気導電性を有する物質から成り、例えば、Cu箔や導電性樹脂組成物から成る。本発明においてはCu箔を用いている。そして、支持パターン107についても電極105と同一材料で形成し、積層時の圧力による基板の変性を防止するために、支持パターン107の高さは、電極105と同一の高さに形成している。
本発明では、支持パターン107についてもCu箔を用いており、電極105と支持パターン107はフォトリソグラフィーにより同時に形成している。
また、インナービアホール103は、例えば、金属粒子と熱硬化性樹脂とを混合した導電性樹脂組成物などの熱硬化性の導電性物質から成る。金属粒子としては、Au、AgまたはCuなどを用いることができる。Au、AgまたはCuは導電性が高いために好ましく、Cuは導電性が高くマイグレーションも少なく、また、低コストであるため特に好ましい。熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂またはシアネート樹脂を用いることができる。エポキシ樹脂は耐熱性が高いために特に好ましい。
次に、図1(b)に示すように、配線基板101上の所定の位置に、はんだ109を用いて電子部品108a、108bを実装する。電子部品108a、108bは、例えば、トランジスタ、IC、LSIなどの半導体素子である能動部品、および抵抗、コンデンサ、インダクタ、振動子及びフィルタなどの面実装型部品である受動部品から成る。
はんだ109にはPb−Sn系の共晶はんだやPbフリーはんだ(例えばSn−Ag−Cu系、Au−Sn系またはSn−Zn系)を用いることができるが、何れの場合も融点が230℃以下であるため、非耐熱性部品であっても使用することが可能である。
また、電子部品108a、108bを実装するためのはんだ109と電子部品内蔵基板130をマザー基板(図示せず)へ実装するためのはんだは同一材料であっても、異なる材料を用いても構わない。しかしながら、近年の環境問題への配慮を考えるとPbフリーはんだを用いる方が望ましい。なお、電子部品108a、108bを実装後、フラックス洗浄を行っておくことは電子部品内蔵基板130の信頼性を満足する上で最も重要な項目の1つである。
次に、図1(c)に示すように、電子部品108a、108bを実装済みの配線基板101の電子部品108a、108bを実装している面に、第1の絶縁層120、第2の絶縁層122、配線層123を所望の位置に重ね合わせる。ここで、均一な圧力で積層を可能にするために、配線層123の面積は、支持パターン107の同一形状以上の面積を有している。
第1の絶縁層120及び第2の絶縁層122は、織布或いは不織布に未硬化状態の熱硬化性樹脂を含浸させたプリプレグで構成されている。プリプレグとしては、ガラスクロスに熱硬化性のエポキシ樹脂を含浸させたガラスエポキシプリプレグ、ガラスクロスに熱硬化性のビスマレイドトリアミド樹脂を含浸させたBTレジンプリプレグ、アラミド不織布に熱硬化性のエポキシ樹脂を含浸させたアラミドプリプレグ等を使用することが可能であるが、織布或いは不織布に熱硬化性樹脂を含浸させた構造であれば、様々な材料を使用することが可能である。なお、第1の絶縁層120と第2の絶縁層122は、基板のそりや変形を防止するために、同一組成の材料であることが望ましい。
また、第1の絶縁層120には、電子部品108a、108bと接触しないように空間121が形成されている。この空間121は、図1(c)のような複数個の電子部品108a、108bを実装している場合でも、実装エリアをすべて囲むように1つの空間としている。こうすることで、空間121の加工を単純化することができるため、製造工程の簡略化が可能となる。
また、第2の絶縁層122が電子部品108a、108bに接触することによって電子部品108a、108bに圧力がかからないように、第1の絶縁層120は、電子部品108a、108bの高さより厚く形成する必要がある。
一方、第1の絶縁層120を厚くするために特別に厚い材料を作ることは、特注品であるが故の高コスト化を避けることが難しく、また量産性には不向きである。従って、第1の絶縁層120には、通常配線基板を作製する際に使用している一般的な厚み(例えば100μm)のプリプレグを複数枚使用することで、所望の厚みを確保している。
また、プリプレグは織布或いは不織布と未硬化状態の熱硬化性樹脂の混合シートであるが、このプリプレグは加熱・加圧することにより、プリプレグから軟化した熱硬化性樹脂が流れ出し、加熱・加圧終了後には初期の厚みより必ず薄くなる。このため、この厚みの減少分を予め考慮して、複数枚使用しているプリプレグ内の織布或いは不織布の総厚を基準にして設計すれば、積層後でも第2の絶縁層122が電子部品108a、108bに接触することを未然に防止することが可能である。そして、更には、プリプレグを複数枚使用することにより、加熱・加圧時にプリプレグから流出する熱硬化性樹脂124の量を十分に確保することができるため、複数の電子部品108a、108bが存在する場合にできる空間121内の隙間を、熱硬化性樹脂124で充填させることが可能となる。
次に、図1(d)に示すように、熱プレスにより加熱・加圧して空間121内に熱硬化性樹脂124を充填させ、電子部品108a、108bを基板内に内蔵する。この積層時において、第1の絶縁層120に空間121が形成されているため、積層時の圧力は第1の絶縁層の残留プリプレグの形状に対応した圧力が、配線基板101及び第2の絶縁層122、配線パターン123にかかることになる。
本発明では、配線基板101に支持パターン107が存在することにより、積層時の圧力を支持パターン107で受け止めることが可能となるので、配線基板101を変形させることなく、積層工程を行うことができるのである。この時、支持パターン107は、空間121を空けた第1の絶縁層120の残っている織布或いは不織布の幅に対して50%以上の形状を有していることが重要である。
支持パターン107の幅が織布或いは不織布の幅に対して50%より小さくなると、支持パターン107が存在していても、圧力を平面的に受け止めることが不十分となるので、積層工程により配線基板101の変形を生じてしまうおそれがある。
また、図2に示すように、支持パターン107は独立したパターンの集合体であってもよい。支持パターン107を独立パターンの集合体とすることで、配線基板101の表裏面において残銅率の差を小さくし、それによって配線基板101の反りを防止するとともに、支持パターン107としても有効な構造とすることが可能となる。また、支持パターン107の独立パターンの間隔が広すぎると支持パターン107としての効果が発揮できなくなるため、パターンの間隔を200μm以下に設定することも重要である。
そして、積層完了後、図3に示すように、切断して個別の電子部品内蔵基板130とする。
以上に示すように、本実施の形態1によれば、プレスにより加熱圧着して電子部品を基板内に内蔵する際に、かかる圧力を支持パターンで受けることができるので、圧力による基板の変形を防止することが可能となるため、量産性に優れた電子部品内蔵基板を安定して作製することが可能となる。
(実施の形態2)
以下、本発明の実施の形態2について、本発明の特に請求項2〜15に記載の発明について図面を参照しながら説明する。
図4は、本発明の実施の形態2による電子部品内蔵モジュールの製造工程断面図、図5は、本発明の実施の形態2による電子部品内蔵モジュールの断面図を示している。なお、実施の形態1と同一の構造については、同一番号を付与して説明を省略する。
実施の形態1と同様に、図1(a)〜(c)に示すように、電子部品108a、108bを実装した配線基板101上に、空間121を形成した第1の絶縁層120と第2の絶縁層122と配線層123を所望の位置に重ね合わせ、加熱・加圧して一体化させる。この時、支持パターン107の存在により配線基板101が変形することなく一体形成が可能となる。
次に、図4(a)に示すように、上下面を貫通するようにスルーホール125を形成する。
次に、図4(b)に示すように、めっき126によりスルーホール125を介して上下面の電気的導通を図り、配線層123を所望の配線パターンへ加工する。この時、支持パターン107が配線パターンの一部として使用されても、そうでなくても構わない。そもそも支持パターン107の目的は、積層時に配線基板101にかかる圧力を受け止めるために存在させているのであるが、積層後の基板に対しては、その後は支持パターン107が配線パターンとして使用されてもなんら問題を生じるものではない。
次に、図4(c)に示すように、配線基板101の裏面電極105上に電子部品128a、128bを実装する。なお、電子部品128a、128bの実装位置に関しては、配線基板101の裏面電極105上であっても、配線層123から新たに形成した配線パターン上であっても構わない。どちらの面にでも実装可能なように、スルーホール125を介して上下面を導通させているのである。
また、実装に用いるはんだ129は、内蔵している電子部品108a、108bと同様に、Pb−Sn系の共晶はんだやPbフリーはんだ(例えばSn−Ag−Cu系、Au−Sn系またはSn−Zn系)を用いることができるが、何れの場合も融点が230℃以下であるため、非耐熱性部品であっても使用することが可能である。しかしながら、近年の環境問題への配慮を考えるとPbフリーはんだを用いる方が望ましい。
そして、図5に示すように、実装完了後切断して、電子部品内蔵モジュール131を形成する。
以上のように、本実施の形態によれば、プレスにより加熱圧着して電子部品を基板内に内蔵する際に、かかる圧力を支持パターンで受け止めることで圧力による基板の変形を防止するだけでなく、支持パターンを配線パターンとして使用し、スルーホール接続を行うことができるようになるので、電子部品内蔵基板として表裏面に部品実装や、別基板への実装が可能となる。
本発明は、熱ストレスや機械的ストレスを受け難く、かつ低コスト化が可能な、電子部品が埋設された電子部品内蔵基板とその製造方法及び電子部品内蔵基板を用いた電子部品内蔵モジュールに有用である。
本発明の実施の形態1における電子部品内蔵基板の製造工程断面図 本発明の実施の形態1における電子部品内蔵基板の断面図 本発明の実施の形態1における電子部品内蔵基板の断面図 本発明の実施の形態2における電子部品内蔵基板の製造工程断面図 本発明の実施の形態2における電子部品内蔵モジュールの断面図 従来の電子部品内蔵基板の製造工程断面図 従来の電子部品内蔵基板の製造工程断面図
符号の説明
101 配線基板
102 電極
103 インナービアホール
104 内層配線パターン
105 電極
107 支持パターン
108a 電子部品
108b 電子部品
109 はんだ
120 第1の絶縁層
121 空間
122 第2の絶縁層
123 配線層
124 熱硬化性樹脂
125 スルーホール
126 めっき
128a 電子部品
128b 電子部品
129 はんだ

Claims (15)

  1. 多層配線基板と、前記基板上に実装される少なくとも1つ以上の電子部品と、前記基板の上面に積層されるとともに前記電子部品の外形寸法より大きな空間が形成された織布或いは不織布及び熱硬化性樹脂から成る第1の絶縁層と、前記第1の絶縁層の上面に積層される第2の絶縁層と、前記第2の絶縁層の上面に積層される配線層を有し、前記基板と前記第1の絶縁層と前記第2の絶縁層と前記配線層とを加熱圧着して一体化した電子部品内蔵基板であって、前記基板を挟んで前記第1の絶縁層の織布或いは不織布を形成している部分と反対の位置に支持パターンを形成する電子部品内蔵基板。
  2. 支持パターンと配線層とがスルーホールを介して電気的に接続されている請求項1に記載の電子部品内蔵基板。
  3. 支持パターンが基板の配線パターンと同一の材料で形成されている請求項1または2に記載の電子部品内蔵基板。
  4. 支持パターンが基板の配線パターンと同一の高さである請求項1または2に記載の電子部品内蔵基板。
  5. 支持パターンの幅が前記支持パターンの位置に対応する第1の絶縁層の織布或いは不織布の幅の50%以上を有する請求項1または2に記載の電子部品内蔵基板。
  6. 空間が電子部品の実装エリアを囲むように形成されている請求項1または2に記載の電子部品内蔵基板。
  7. 支持パターンが複数の独立したパターンの集合体である請求項1または2に記載の電子部品内蔵基板。
  8. 支持パターンの間隔が200μm以下である請求項7に記載の電子部品内蔵基板。
  9. 第2の絶縁層が第1の絶縁層と同一組成の材料で構成される請求項1または2に記載の電子部品内蔵基板。
  10. 第1の絶縁層は複数枚のシート状絶縁層から成る請求項1または2に記載の電子部品内蔵基板。
  11. 第1の絶縁層内の織布或いは不織布の総厚が、電子部品の高さ以上である請求項1,2,10のいずれか一つに記載の電子部品内蔵基板。
  12. 配線層は、基板と第1の絶縁層と第2の絶縁層と前記配線層を加熱圧着して一体化する際には、支持パターンと同一形状以上の面積を有している請求項1または2に記載の電子部品内蔵基板。
  13. 多層配線基板と、前記基板上に実装される少なくとも1つ以上の電子部品と、前記基板の上面に積層されるとともに前記電子部品の外形寸法より大きな空間が形成された織布或いは不織布及び熱硬化性樹脂から成る第1の絶縁層と、前記第1の絶縁層の上面に積層される第2の絶縁層と、前記第2の絶縁層の上面に積層される配線層を有し、前記基板と前記第1の絶縁層と前記第2の絶縁層と前記配線層を加熱圧着して一体化する電子部品内蔵基板の製造方法において、前記基板を挟んで前記第1の絶縁層の織布或いは不織布が形成されている部分と反対の位置に支持パターンが形成され、加熱加圧することにより前記第1の絶縁層の織布或いは不織布から熱硬化性樹脂を押し出し前記電子部品を前記熱硬化性樹脂で完全に覆うとともに、前記第1の絶縁層の空間をすべて前記熱硬化性樹脂で充填させる電子部品内蔵基板の製造方法。
  14. 第1の絶縁層は複数枚のシート状絶縁層から成る請求項13に記載の電子部品内蔵基板の製造方法。
  15. 多層配線基板と、前記基板上に実装される少なくとも1つ以上の電子部品と、前記基板の上面に積層されるとともに前記電子部品の外形寸法より大きな空間が形成された織布或いは不織布及び熱硬化性樹脂から成る第1の絶縁層と、前記第1の絶縁層の上面に積層される第2の絶縁層と、前記第2の絶縁層の上面に積層される配線層を有し、前記基板と前記第1の絶縁層と前記第2の絶縁層と前記配線層が加熱圧着して一体化された電子部品内蔵基板の外表面配線パターン上に少なくとも1つ以上の電子部品を実装して成る電子部品内蔵モジュール。
JP2004306656A 2004-10-21 2004-10-21 電子部品内蔵基板及びその製造方法 Expired - Fee Related JP4622449B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004306656A JP4622449B2 (ja) 2004-10-21 2004-10-21 電子部品内蔵基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004306656A JP4622449B2 (ja) 2004-10-21 2004-10-21 電子部品内蔵基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006120829A true JP2006120829A (ja) 2006-05-11
JP4622449B2 JP4622449B2 (ja) 2011-02-02

Family

ID=36538433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004306656A Expired - Fee Related JP4622449B2 (ja) 2004-10-21 2004-10-21 電子部品内蔵基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP4622449B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016651A (ja) * 2006-07-06 2008-01-24 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法。
WO2010095210A1 (ja) * 2009-02-17 2010-08-26 株式会社村田製作所 部品内蔵モジュールの製造方法
KR101257457B1 (ko) 2008-04-25 2013-04-23 삼성테크윈 주식회사 집적회로 칩이 내장된 인쇄회로기판의 제조 방법
CN103632981A (zh) * 2012-08-24 2014-03-12 索尼公司 配线板及配线板的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188314A (ja) * 2001-12-20 2003-07-04 Sony Corp 素子内蔵基板の製造方法および素子内蔵基板
JP2003209357A (ja) * 2002-01-15 2003-07-25 Sony Corp 多層基板製造方法
JP2003218143A (ja) * 2002-01-23 2003-07-31 Sony Corp 半導体装置製造方法
JP2004140314A (ja) * 2002-08-20 2004-05-13 Toppan Printing Co Ltd 多層配線板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188314A (ja) * 2001-12-20 2003-07-04 Sony Corp 素子内蔵基板の製造方法および素子内蔵基板
JP2003209357A (ja) * 2002-01-15 2003-07-25 Sony Corp 多層基板製造方法
JP2003218143A (ja) * 2002-01-23 2003-07-31 Sony Corp 半導体装置製造方法
JP2004140314A (ja) * 2002-08-20 2004-05-13 Toppan Printing Co Ltd 多層配線板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016651A (ja) * 2006-07-06 2008-01-24 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法。
KR101257457B1 (ko) 2008-04-25 2013-04-23 삼성테크윈 주식회사 집적회로 칩이 내장된 인쇄회로기판의 제조 방법
WO2010095210A1 (ja) * 2009-02-17 2010-08-26 株式会社村田製作所 部品内蔵モジュールの製造方法
CN103632981A (zh) * 2012-08-24 2014-03-12 索尼公司 配线板及配线板的制造方法

Also Published As

Publication number Publication date
JP4622449B2 (ja) 2011-02-02

Similar Documents

Publication Publication Date Title
JP3709882B2 (ja) 回路モジュールとその製造方法
US8178191B2 (en) Multilayer wiring board and method of making the same
JP4992310B2 (ja) 積層基板の製造方法
KR20070084635A (ko) 다층 프린트 배선 기판 및 그 제조 방법
JP2012079994A (ja) 部品内蔵プリント配線板およびその製造方法
WO2014203603A1 (ja) 樹脂多層基板の製造方法
JP2007035689A (ja) 電子部品内蔵基板の製造方法
JP5462450B2 (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JP2014146650A (ja) 配線基板およびその製造方法
JP4694007B2 (ja) 三次元実装パッケージの製造方法
JP4622449B2 (ja) 電子部品内蔵基板及びその製造方法
JP2007103776A (ja) 電子部品内蔵基板の製造方法
JP2009246144A (ja) 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法
JP2009246145A (ja) 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置
JP6387226B2 (ja) 複合基板
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法
JP5098313B2 (ja) 配線基板
JP2006310543A (ja) 配線基板及びその製造方法、半導体回路素子付き配線基板
JP4779668B2 (ja) 積層基板の製造方法
JP5561683B2 (ja) 部品内蔵基板
KR101543031B1 (ko) 인쇄회로기판 및 그 제조 방법
WO2022259760A1 (ja) 積層基板及び積層基板の製造方法
JP2007115952A (ja) インターポーザ基板及びその製造方法
JP2008181921A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070731

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070820

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101018

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees