CN117296088A - 显示面板、阵列基板及其制备方法 - Google Patents
显示面板、阵列基板及其制备方法 Download PDFInfo
- Publication number
- CN117296088A CN117296088A CN202280002963.8A CN202280002963A CN117296088A CN 117296088 A CN117296088 A CN 117296088A CN 202280002963 A CN202280002963 A CN 202280002963A CN 117296088 A CN117296088 A CN 117296088A
- Authority
- CN
- China
- Prior art keywords
- layer
- array substrate
- heightening
- groove
- bodies
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 288
- 238000002360 preparation method Methods 0.000 title claims abstract description 21
- 238000005192 partition Methods 0.000 claims abstract description 212
- 238000002955 isolation Methods 0.000 claims abstract description 96
- 230000002093 peripheral effect Effects 0.000 claims abstract description 66
- 239000004020 conductor Substances 0.000 claims description 108
- 229920002120 photoresistant polymer Polymers 0.000 claims description 90
- 229910052751 metal Inorganic materials 0.000 claims description 71
- 239000002184 metal Substances 0.000 claims description 71
- 238000000034 method Methods 0.000 claims description 41
- 230000003028 elevating effect Effects 0.000 claims description 37
- 239000003292 glue Substances 0.000 claims description 26
- 238000004519 manufacturing process Methods 0.000 claims description 26
- 238000007789 sealing Methods 0.000 claims description 25
- 230000008569 process Effects 0.000 claims description 19
- 238000000926 separation method Methods 0.000 claims description 17
- 230000004888 barrier function Effects 0.000 claims description 16
- 125000006850 spacer group Chemical group 0.000 claims description 15
- 238000000059 patterning Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 239000012945 sealing adhesive Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 575
- 239000010408 film Substances 0.000 description 127
- 239000002131 composite material Substances 0.000 description 35
- 239000010409 thin film Substances 0.000 description 28
- 238000010586 diagram Methods 0.000 description 22
- 230000007547 defect Effects 0.000 description 14
- 239000004973 liquid crystal related substance Substances 0.000 description 14
- 239000000463 material Substances 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 8
- 239000011368 organic material Substances 0.000 description 8
- 230000001965 increasing effect Effects 0.000 description 7
- 238000002161 passivation Methods 0.000 description 7
- 239000004642 Polyimide Substances 0.000 description 5
- -1 aluminum silver Chemical compound 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000004695 Polyether sulfone Substances 0.000 description 3
- 239000004372 Polyvinyl alcohol Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 3
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 3
- 229920006393 polyether sulfone Polymers 0.000 description 3
- 239000011112 polyethylene naphthalate Substances 0.000 description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 239000005020 polyethylene terephthalate Substances 0.000 description 3
- 239000004926 polymethyl methacrylate Substances 0.000 description 3
- 229920002451 polyvinyl alcohol Polymers 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 229910001316 Ag alloy Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000005361 soda-lime glass Substances 0.000 description 2
- 229930182556 Polyacetal Natural products 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- RFHAOTPXVQNOHP-UHFFFAOYSA-N fluconazole Chemical compound C1=NC=NN1CC(C=1C(=CC(F)=CC=1)F)(O)CN1C=NC=N1 RFHAOTPXVQNOHP-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- SJCKRGFTWFGHGZ-UHFFFAOYSA-N magnesium silver Chemical compound [Mg].[Ag] SJCKRGFTWFGHGZ-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920003208 poly(ethylene sulfide) Polymers 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920006324 polyoxymethylene Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
Abstract
本公开提供一种显示面板、阵列基板及其制备方法,属于显示技术领域。本公开的阵列基板,其包括依次叠层设置的衬底基板、驱动电路层、有机膜层和导电层;其中,在外围区所述有机膜层的至少部分位置设置有隔断槽;所述阵列基板还包括第一垫高体,所述第一垫高体的至少部分结构位于所述隔断槽;且所述第一垫高体的至少部分结构与所述有机膜层接触;所述导电层具有跨过所述隔断槽边沿的信号走线,所述信号走线的边沿至少部分与所述第一垫高体交叠。
Description
本公开属于显示技术领域,具体涉及一种显示基板、阵列基板及其制备方法。
在显示面板中,有机膜层具有介电常数小、较强磨平性等特点,可以降低显示面板的功耗并利于提高显示的对比度,这使得有机膜层在显示面板中的应用越来越广泛。由于有机膜层具有较容易吸水的特点,因此在显示面板的外围区,有机膜层需要设置隔断槽。然而,当有机膜层上制备导电层时,显示面板在隔断槽内的短路不良高发。
需要说明的是,在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一,提供一种显示面板、阵列基板及其制备方法。
第一方面,本公开实施例提供一种阵列基板,其包括依次叠层设置的衬底基板、驱动电路层、有机膜层和导电层;其中,在外围区所述有机膜层的至少部分位置设置有隔断槽;
所述阵列基板还包括第一垫高体,所述第一垫高体的至少部分结构位于所述隔断槽;且所述第一垫高体的至少部分结构与所述有机膜层接触;所述导电层具有跨过所述隔断槽边沿的信号走线,所述信号走线的边沿至少部分与所述第一垫高体交叠。
其中,在所述隔断槽的至少部分区域,所述隔断槽的两个边沿分别设置有多个所述第一垫高体;
对于连接在隔断槽的同一边沿上的第一垫高体,相邻设置的两个第一垫 高体的间隙在所述衬底基板上正投影为第一图案;在所述显示区指向所述外围区方向上,所述第一图案靠近所述显示区的宽度不小于远离所述显示区的宽度。
其中,所述第一图案包括等腰三角形或者等腰梯形。
其中,对于连接在隔断槽的同一边沿上的第一垫高体,相邻设置的两个第一垫高体之间的最大间距为a,所述第一图案的高为b,b≥3a。
其中,设置在所述隔断槽的两个边沿上的第一垫高体一一对应设置,且对应设置的两个所述第一垫高体之间具有一定的距离。
其中,同一所述信号走线的两个边沿分别与相邻设置的两个第一垫高体交叠设置,且所述信号走线覆盖相邻设置的两个所述第一垫高体之间的间隙。
其中,对于连接在所述隔断槽的同一边沿上的第一垫高体,所述第一垫高体在所述衬底基板上正投影为第二图案,所述第一图案和所述第二图案交替设置,且所述第一图案由所述第二图案垂直翻转后得到。
其中,所述信号走线的两个边沿,分别与相邻设置的两个所述第一垫高体的第一中线在所述衬底板上的正投影重叠;所述第一垫高体的第一中线为在所述显示区指向所述外围区方向上,且贯穿隔断槽的边沿与第一垫高体连接位置的中点的直线。
其中,在所述隔断槽的至少部分区域,所述隔断槽的两个边沿分别设置有多个所述第一垫高体;
同一信号走线的两个边沿分别与相邻设置的两个第一垫高体交叠设置,且所述信号走线与相邻设置的两个所述第一垫高体之间的间隙无交叠。
其中,所述第一垫高体与所述有机膜层为一体成型结构。
其中,所述隔断槽的数量为多条,且至少部分所述隔断槽依次环绕显示区设置。
其中,至少部分所述隔断槽连续设置。
其中,至少部分所述隔断槽包括多个间隔设置的隔断子槽。
其中,所述驱动电路层在所述阵列基板的外围区具有第一垫高体;所述第一垫高体包括位于源漏金属层和栅极层中至少一层的第一垫高金属块和覆盖所述第一垫高金属块的第一垫高绝缘层;
所述有机膜层在所述外围区具有隔断槽,所述第一垫高体的一部分被所述有机膜层覆盖且另外一部分被所述隔断槽暴露。
其中,在所述隔断槽的至少部分区域,所述隔断槽的两个边沿分别设置有多个所述第一垫高体;
同一所述信号走线的两个边沿分别与相邻的两个第一垫高体交叠设置,且所述信号走线覆盖相邻两个所述第一垫高体之间的间隙。
其中,在所述隔断槽的至少部分区域,所述隔断槽的两个边沿分别设置有一个所述第一垫高体;所述信号走线与所述第一垫高体交叉设置。
其中,在所述隔断槽的至少部分区域,所述第一垫高体的数量为多个;任意一个所述第一垫高体的两端分别被所述隔断槽两侧的所述有机膜层覆盖;至少部分所述信号走线的两个边沿分别与相邻的两个所述第一垫高体交叠设置,且所述信号走线覆盖相邻两个所述第一垫高体之间的间隙。
其中,在所述隔断槽的至少部分区域,所述第一垫高体的数量为一个且两侧分别被所述隔断槽两侧的所述有机膜层覆盖;至少部分所述信号走线在所述隔断槽底面的部分承载于所述第一垫高体。
其中,所述驱动电路层在所述外围区设置有接地走线,所述接地走线与所述隔断槽至少部分交叠;
至少部分所述第一垫高金属块,为所述接地走线的一部分。
其中,所述驱动电路层在所述外围区设置有接地走线,所述接地走线与所述隔断槽至少部分交叠;
所述信号走线跨过所述隔断槽的边沿的位置,与所述接地走线不交叠。
其中,沿垂直于所述隔断槽的延伸方向,所述第一垫高体被所述有机膜 层覆盖的部分的尺寸不小于2微米。
其中,所述第一垫高体凸出于所述隔断槽的槽底的高度,不小于所述隔断槽的深度的10%。
第二方面,本公开实施例提供一种阵列基板的制备方法,包括:
在衬底基板的一侧形成驱动电路层;
在所述驱动电路层远离所述衬底基板的一侧依次形成有机膜层和导电层;在外围区所述有机膜层的至少部分位置设置有隔断槽;
所述制备方法还包括形成第一垫高体;所述第一垫高体的至少部分结构位于所述隔断槽;且所述第一垫高体的至少部分结构与所述有机膜层接触;所述导电层具有跨过所述隔断槽边沿的信号走线,所述信号走线的边沿至少部分与所述第一垫高体交叠。
其中,在所述隔断槽的至少部分区域,所述隔断槽的两个边沿分别设置有多个所述第一垫高体;
对于连接在隔断槽的同一边沿上的第一垫高体,相邻设置的两个第一垫高体的间隙在所述衬底基板上正投影为第一图案;在所述显示区指向所述外围区方向上,所述第一图案靠近所述显示区的宽度不小于远离所述显示区的宽度。
其中,所述第一图案包括等腰三角形或者等腰梯形。
其中,对于连接在隔断槽的同一边沿上的第一垫高体,相邻设置的两个第一垫高体之间的最大间距为a,所述第一图案的高为b,b≥3a。
其中,设置在所述隔断槽的两个边沿上的第一垫高体一一对应设置,且对应设置的两个所述第一垫高体之间具有一定的距离。
其中,同一所述信号走线的两个边沿分别与相邻设置的两个第一垫高体交叠设置,且所述信号走线覆盖相邻设置的两个所述第一垫高体之间的间隙。
其中,对于连接在所述隔断槽的同一边沿上的第一垫高体,所述第一垫 高体在所述衬底基板上正投影为第二图案,所述第一图案和所述第二图案交替设置,且所述第一图案由第二图案垂直翻转后得到。
其中,所述信号走线的两个边沿,分别与相邻设置的两个所述第一垫高体的第一中线在所述衬底板上的正投影重叠;所述第一垫高体的第一中线为在所述显示区指向所述外围区方向上,且贯穿隔断槽的边沿与第一垫高体连接位置的中点的直线。
其中,在所述隔断槽的至少部分区域,所述隔断槽的两个边沿分别设置有多个所述第一垫高体;
同一信号走线的两个边沿分别与相邻设置的两个第一垫高体交叠设置,且所述信号走线与相邻设置的两个所述第一垫高体之间的间隙无交叠。
其中,所述第一垫高体与所述有机膜层在一次构图工艺中形成。
其中,所述驱动电路层包括第一垫高体,所述第一垫高体包括位于源漏金属层和栅极层中至少一层的第一垫高金属块和覆盖所述第一垫高金属块的第一垫高绝缘层;所述第一垫高体的一部分被所述有机膜层覆盖且另外一部分被所述隔断槽暴露。
其中,在所述隔断槽的至少部分区域,所述隔断槽的两个边沿分别设置有多个所述第一垫高体;
同一所述信号走线的两个边沿分别与相邻的两个第一垫高体交叠设置,且所述信号走线覆盖相邻两个所述第一垫高体之间的间隙。
其中,在所述隔断槽的至少部分区域,所述隔断槽的两个边沿分别设置有一个所述第一垫高体;所述信号走线与所述第一垫高体交叉设置。
其中,在所述隔断槽的至少部分区域,所述第一垫高体的数量为多个;任意一个所述第一垫高体的两端分别被所述隔断槽两侧的所述有机膜层覆盖;至少部分所述信号走线的两个边沿分别与相邻的两个所述第一垫高体交叠设置,且所述信号走线覆盖相邻两个所述第一垫高体之间的间隙。
其中,在所述隔断槽的至少部分区域,所述第一垫高体的数量为一个且两侧分别被所述隔断槽两侧的所述有机膜层覆盖;至少部分所述信号走线在 所述隔断槽底面的部分承载于所述第一垫高体。
第三方面,本公开公开实施例提供一种阵列基板,包括依次层叠设置的衬底基板、驱动电路层、有机膜层和导电层;
其中,所述驱动电路层在所述阵列基板的外围区具有转接走线,所述转接走线位于源漏金属层和栅极层的至少一层;
所述有机膜层在所述外围区具有隔断槽和暴露所述转接走线的过孔;至少部分所述转接走线跨过所述隔断槽;所述导电层具有被所述隔断槽的边沿隔断的信号走线,所述信号走线相邻的两端之间通过所述转接走线电连接;所述信号走线与所述转接走线之间通过所述过孔连接。
其中,至少部分所述转接走线跨过所述隔断槽,且两端分别被所述过孔暴露;
至少部分所述信号走线被所述隔断槽隔断,所述信号走线的相邻两端分别通过所述过孔与所述转接走线的两端连接。
其中,所述导电层在所述隔断槽内还包括,位于所述隔断槽边沿的导电材料,所述导电材料与所述信号走线之间断路。
第四方面,本公开实施例提供一种阵列基板的制备方法,包括:
在衬底基板的一侧形成驱动电路层,所述驱动电路层在所述阵列基板的外围区具有转接走线,所述转接走线位于源漏金属层和栅极层中的至少一层;
在所述驱动电路层远离所述衬底基板的一侧依次形成有机膜层和导电层;所述有机膜层在所述外围区具有隔断槽和暴露所述转接走线的过孔;至少部分所述转接走线跨过所述隔断槽;所述导电层具有被所述隔断槽的边沿隔断的信号走线,所述信号走线相邻的两端之间通过所述转接走线电连接;所述信号走线与所述转接走线之间通过所述过孔连接。
第五方面,本公开实施例提供一种阵列基板,包括依次层叠设置的衬底基板、驱动电路层、有机膜层和导电层;
其中,所述驱动电路层在所述阵列基板的外围区具有第二垫高体和导电结构;所述第二垫高体包括位于栅极层的第二垫高金属块和覆盖所述第二垫高金属块的第二垫高绝缘层;所述导电结构位于所述第二垫高体远离所述衬底基板的一侧且至少部分与所述第二垫高体交叠;
所述有机膜层在所述外围区具有隔断槽,所述第二垫高体和所述导电结构至少部分被所述隔断槽暴露;且所述导电结构被所述隔断槽暴露的部分完全承载于所述第二垫高体上。
其中,所述导电结构被所述隔断槽暴露的部分的边缘,与所述第二垫高体的边缘之间具有间隙。
其中,所述导电层在所述隔断槽内包括,位于所述第二垫高体的边沿与所述隔断槽的边沿之间的导电材料,所述导电材料与所述导电结构断路。
第六方面,本公开实施例提供一种阵列基板的制备方法,包括:
在衬底基板的一侧形成驱动电路层,所述驱动电路层在所述阵列基板的外围区具有第二垫高体和导电结构;所述第二垫高体包括位于栅极层的第二垫高金属块和覆盖所述第二垫高金属块的第二垫高绝缘层;所述导电结构位于所述第二垫高体远离所述衬底基板的一侧且至少部分与所述第二垫高体交叠;
在所述驱动电路层远离所述衬底基板的一侧依次形成有机膜层和导电层;所述有机膜层在所述外围区具有隔断槽,所述第二垫高体和所述导电结构至少部分被所述隔断槽暴露;且所述导电结构被所述隔断槽暴露的部分完全承载于所述第二垫高体上。
其中,所述导电结构被所述隔断槽暴露的部分的边缘,与所述第二垫高体的边缘之间具有间隙。
第七方面,本公开实施例提供一种阵列基板的制备方法,包括:
在衬底基板的一侧形成有机膜层,所述有机膜层在所述外围区具有隔断槽;
在所述有机膜层远离所述衬底基板的一侧形成导电材料层,所述导电材 料层覆盖所述有机膜层和所述隔断槽;
在所述导电材料层远离所述衬底基板的一侧涂覆光刻胶,所述光刻胶覆盖所述有机膜层并填充所述隔断槽;
对所述光刻胶进行曝光,其中,曝光机的聚焦平面在光刻胶的表面以下;
对所述导电材料层进行刻蚀,然后去除光刻胶。
第八方面,本公开实施例提供一种显示面板,包括上述任一所述的阵列基板。
其中,所述显示面板还包括与所述阵列基板对盒设置的盖板,以及设于所述阵列基板和所述盖板之间的封框胶;所述封框胶覆盖所述隔断槽;
所述驱动电路层在所述外围区具有与所述封框胶交叠的导电走线,所述导电走线网格化设计。
图1为本公开一种实施方式中,显示面板的剖视结构示意图。
图2-1为本公开一种实施方式中,显示面板的俯视结构示意图。
图2-2为本公开一种实施方式中,显示面板的俯视结构示意图。
图2-3为本公开一种实施方式中,显示面板的俯视结构示意图。
图3为本公开一种实施方式中,阵列基板的剖视结构示意图。
图4为本公开一种实施方式中,阵列基板的剖视结构示意图。
图5为本公开一种实施方式中,阵列基板的局部结构示意图。
图6-1为本公开一种实施方式中,阵列基板在顶角处的局部结构示意图。
图6-2为本公开一种实施方式中,阵列基板的复合电极层的子结构的示意图。
图7为本公开一种实施方式中,阵列基板的有机薄膜层和信号走线的俯视结构示意图。
图8为相关技术中,在驱动电路层上形成有机薄膜层的结构示意图。
图9为相关技术中,在有机薄膜层上形成导电材料层的结构示意图。
图10为相关技术中,涂覆光刻胶的结构示意图。
图11为相关技术中,隔断槽内光刻胶曝光不充分的结构示意图。
图12为相关技术中,隔断槽内导电材料层刻蚀不充分的结构示意图。
图13为本公开一种实施方式中,阵列基板的制备方法的流程示意图。
图14为本公开一种实施方式中,形成具有第一垫高体的驱动电路层的结构示意图。
图15为本公开一种实施方式中,在驱动电路层远离衬底基板的一侧形成有机薄膜层的结构示意图。
图16为本公开一种实施方式中,在有机薄膜层上形成导电材料层的结构示意图。
图17为本公开一种实施方式中,在导电材料层远离衬底基板的一侧涂覆光刻胶结构示意图。
图18为本公开一种实施方式中,信号走线、有机薄膜层和第一垫高体的相对位置关系的结构示意图。
图19为图18的M1-M1’处的剖切结构示意图。
图20为图18的N1-N1’处的剖切结构示意图。
图21为本公开一种实施方式中,信号走线、有机薄膜层和第一垫高体的相对位置关系的结构示意图。
图22为图21的M2-M2’处的剖切结构示意图。
图23为图21的N2-N2’处的剖切结构示意图。
图24为本公开一种实施方式中,信号走线、有机薄膜层和第一垫高体的相对位置关系的结构示意图。
图25为图24的M3-M3’处的剖切结构示意图。
图26为图24的N3-N3’处的剖切结构示意图。
图27为本公开一种实施方式中,信号走线、有机薄膜层和第一垫高体的相对位置关系的结构示意图。
图28为图27的M4-M4’处的剖切结构示意图。
图29为图27的N4-N4’处的剖切结构示意图。
图30为本公开一种实施方式中,阵列基板的制备方法的流程示意图。
图31为本公开一种实施方式中,在驱动电路层远离衬底基板的一侧形成有机材料层的结构示意图。
图32为本公开一种实施方式中,对有机材料层和转接绝缘层进行图案化并形成过孔和隔断槽的结构示意图。
图33为本公开一种实施方式中,转接走线、有机薄膜层、隔断槽和过孔的相对位置关系的结构示意图。
图34为本公开一种实施方式中,在有机薄膜层上形成导电材料层的结构示意图。
图35为本公开一种实施方式中,对导电材料层进行图案化操作的结构示意图。
图36为本公开一种实施方式中,信号走线、转接走线、有机薄膜层、隔断槽和过孔的相对位置关系的结构示意图。
图37-1为相关技术中,在驱动电路层上形成有机薄膜层的结构示意图;驱动电路层具有被隔断槽暴露至少部分的导电结构。
图37-2为相关技术中,在有机薄膜层上形成导电材料层的结构示意图。
图38为相关技术中,涂覆光刻胶的结构示意图。
图39为相关技术中,隔断槽内光刻胶曝光不充分的结构示意图。
图40为相关技术中,隔断槽内导电材料层刻蚀不充分而导致导电结构间短路的结构示意图。
图41为本公开一种实施方式中,阵列基板的制备方法的流程示意图。
图42为本公开一种实施方式中,形成驱动电路层和有机薄膜层的结构示意图,其中,驱动电路层具有第二垫高体和导电结构。
图43为本公开一种实施方式中,在有机薄膜层上形成导电材料层的结构示意图。
图44为本公开一种实施方式中,在导电材料层远离衬底基板的一侧涂覆光刻胶结构示意图。
图45为本公开一种实施方式中,隔断槽内的光刻胶曝光不充分的结构示意图。
图46为本公开一种实施方式中,隔断槽内的导电材料层刻蚀不充分的结构示意图;残留的导电材料不与导电结构连接。
图47为相关技术中,曝光时的聚焦平面位于光刻胶表面的结构示意图。
图48为本公开一种实施方式中,阵列基板的制备方法的流程示意图。
图49为本公开一种实施方式中,曝光时的聚焦平面位于光刻胶内部的结构示意图。
图50为本公开一种实施方式中,曝光时的聚焦平面位于光刻胶下表面的结构示意图。
图51为本公开一种实施方式中,曝光时的聚焦平面位于光刻胶下表面以下的结构示意图。
图52为本公开一种实施方式中,阵列基板的制备方法的流程示意图。
图53为本公开一种实施方式中,形成驱动电路层的结构示意图。
图54为本公开一种实施方式中,在驱动电路层远离衬底基板的一侧形成有机薄膜层和第一垫高体的结构示意图。
图55为本公开一种实施方式中,有机薄膜层和第一垫高体的俯视图。
图56为图55A位置处的放大图。
图57为本公开一种实施方式中,在有机薄膜层上形成导电材料层的结构示意图。
图58为本公开一种实施方式中,在导电材料层远离衬底基板的一侧涂覆光刻胶结构示意图。
图59为本公开一种实施方式中,信号走线、有机薄膜层和第一垫高体的相对位置关系的结构示意图。
图60为图59的M5-M5’处的剖切结构示意图。
图61为图59的N5-N5’处的剖切结构示意图。
图62为本公开一种实施方式中,信号走线和第一垫高体的相对位置关系的结构示意图。
图63为本公开一种实施方式中,信号走线和第一垫高体的相对位置关系的结构示意图。
为使本领域技术人员更好地理解本发明的技术方案,下面结合附图和具体实施方式对本发明作进一步详细描述。
除非另外定义,本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。同样,“一个”、“一”或者“该”等类似词语也不表示数量限制,而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
参见图1,从层叠结构上看,本公开实施方式中的显示面板PNL可以包括依次层叠设置的阵列基板ARR、胶层EA和盖板CF。参加图2-1~图2-3,从平面结构的角度看,阵列基板ARR包括用于显示的显示区AA和围绕显 示区AA的外围区BB。有机膜层ORG设置于阵列基板ARR且在外围区BB设置有朝向盖板CF方向开口的隔断槽BG。胶层EA填充隔断槽BG,一方面阻断水汽入侵路线,另一方面提高胶层EA与阵列基板ARR之间的附着力。
示例性的,参见图1,显示面板PNL为液晶显示面板。液晶显示面板的彩膜基板可以作为盖板CF,液晶显示面板的封框胶可以作为胶层EA;在彩膜基板和阵列基板ARR之间,具有封框胶围绕出的液晶盒,液晶盒内填充有液晶LC。阵列基板ARR上的有机膜层ORG在外围区BB设置隔断槽BG;阵列基板ARR与彩膜基板通过封框胶进行对盒连接时,封框胶可以填充满隔断槽BG。这样一方面可以阻断水汽进入的路径,另一方面可以增大阵列基板ARR与封框胶之间的结合面积,进而提高了阵列基板ARR与封框胶之间的附着力,克服了因有机膜层ORG而导致阵列基板ARR与封框胶之间容易剥离的问题。
当然的,本公开的显示面板PNL也可以为其他类型的显示面板,例如为具有自发光元件的显示面板,发光元件以及驱动发光元件的像素驱动电路可以设置在该显示面板PNL的阵列基板ARR。在阵列基板ARR的出光侧,可以通过封框胶或者光学胶贴附透光盖板CF,例如贴附玻璃盖板。示例性的,该显示面板PNL也可以为OLED(有机电致发光二极管)显示面板、PLED(高分子有机电致发光二极管)显示面板、Micro LED(微发光二极管)显示面板、QD-OLED(量子点-有机电致发光二极管)显示面板、QLED(量子点发光二极管)显示面板或者其他类型的自发光显示面板。
参见图3和图4,在一些实施方式中,本公开的阵列基板ARR可以包括依次层叠设置的衬底基板BP、驱动电路层F100和电极复合层F200。电极复合层F200中设置有像素电极,驱动电路层F100中设置有用于驱动像素电极的像素驱动电路。在自发光显示面板中,阵列基板ARR的发光元件可以设置于电极复合层F200,亦或阵列基板ARR的电极复合层F200作为发光元件层的一部分。在本公开实施方式中,仅以显示面板PNL为液晶显示面板作为具体示例,来对本公开的显示面板PNL的结构和制备方法做示例 性说明。可以理解的是,本公开实施方式对显示面板的结构和制备方法的示例性说明中所采用的技术手段和所能够达成的效果,可以直接或者经过合理变形后应用于自发光显示面板的阵列基板中。
在本公开实施方式的显示面板PNL中,阵列基板ARR的电极复合层F200至少包括一层电极层,且至少有一层电极层作为像素电极层。该像素电极层设置有显示面板PNL的像素电极。显示面板PNL的公共电极层可以设置于阵列基板ARR,也可以设置于盖板CF。
在一种实施方式中,参见图4,阵列基板ARR的电极复合层F200可以包括层叠设置的两层电极层(即第一电极层PA1和第二电极层PA2)。举例而言,参见图4,阵列基板ARR的电极复合层F200包括依次层叠设于驱动电路层F100远离衬底基板BP一侧的第一平坦化层PLN1(采用有机材料)、第一电极层PA1、绝缘介质层和第二电极层PA2。绝缘介质层可以为无机介质层,也可以为有机介质层,或者可以为有机介质层和无机介质层的复合层叠结构。作为一种示例,参见图4,绝缘介质层包括第二平坦化层PLN2(采用有机材料)。第二平坦化层PLN2可以直接设置于第一电极层PA1远离衬底基板BP的表面,或者第二平坦化层PLN2与第一电极层PA1之间设置有无机介质层。
第一电极层PA1和第二电极层PA2中的一个为设置有公共电极的公共电极层,另一个为设置有像素电极的像素电极层。其中,公共电极和像素电极可以各自独立的为板状电极或者镂空电极(例如狭缝电极)。
示例性地,在本公开的一种实施方式中,参见图4,第一电极层PA1作为像素电极层,其设置的像素电极为板状电极。第二电极层PA2为公共电极层,其设置的公共电极为镂空电极。
本公开实施方式的阵列基板ARR中,第一电极层PA1和第二电极层PA2中的至少一层为透明电极层,例如为透明的金属电极层(例如镁银合金层、铝银合金层等)或者透明金属氧化物电极层(例如氧化铟锡层)。在一种示例中,第一电极层PA1和第二电极层PA2均为透明电极层,例如第一电极 层PA1和第二电极层PA2的材料均为氧化铟锡(ITO)。
在另一种实施方式中,参见图3,阵列基板ARR的电极复合层F200可以包括一层电极层,即仅设置第一电极层PA1。举例而言,参见图3,阵列基板ARR的电极复合层F200包括依次层叠设于驱动电路层F100远离衬底基板BP一侧的第一平坦化层PLN1和第一电极层PA1。第一电极层PA1作为像素电极层而设置有像素电极。
在本公开的一些实施方式中,电极复合层F200还包括取向层,以用于控制液晶分子的预倾角。
在本公开的一些实施方式中,电极复合层F200还包括支撑柱层,支撑柱层形成有多个支撑柱,以提高液晶盒的盒厚稳定性。
在本公开实施方式的显示面板PNL中,衬底基板BP可以为无机材料的衬底基板BP,也可以为有机材料的衬底基板BP。举例而言,在本公开的一种实施方式中,衬底基板BP的材料可以为钠钙玻璃(soda-lime glass)、石英玻璃、蓝宝石玻璃等玻璃材料,或者可以为不锈钢、铝、镍等金属材料。在本公开的另一种实施方式中,衬底基板BP的材料可以为聚甲基丙烯酸甲酯(Polymethyl methacrylate,PMMA)、聚乙烯醇(Polyvinyl alcohol,PVA)、聚乙烯基苯酚(Polyvinyl phenol,PVP)、聚醚砜(Polyether sulfone,PES)、聚酰亚胺、聚酰胺、聚缩醛、聚碳酸酯(Poly carbonate,PC)、聚对苯二甲酸乙二酯(Polyethylene terephthalate,PET)、聚萘二甲酸乙二酯(Polyethylene naphthalate,PEN)或其组合。当然的,在本公开的其他实施方式中,例如在自发光显示面板PNL中,衬底基板BP也可以为柔性衬底基板BP,例如衬底基板BP的材料可以为聚酰亚胺(polyimide,PI)。衬底基板BP还可以为多层材料的复合,举例而言,在本公开的一种实施方式中,衬底基板BP可以包括依次层叠设置的底膜层(Bottom Film)、压敏胶层、第一聚酰亚胺层和第二聚酰亚胺层。可以理解的是,当本公开实施方式示例的液晶显示面板PNL为透射式液晶显示面板PNL时,衬底基板BP采用透明材料。
本公开实施方式的阵列基板ARR的驱动电路层F100设置有用于驱动子 像素的像素电极的像素驱动电路。在驱动电路层中,任意一个像素驱动电路可以包括有晶体管。进一步地,参见图3和图4,晶体管可以为薄膜晶体管,薄膜晶体管可以选自顶栅型薄膜晶体管、底栅型薄膜晶体管或者双栅型薄膜晶体管;薄膜晶体管的有源层的材料可以为非晶硅半导体材料、低温多晶硅半导体材料、金属氧化物半导体材料、有机半导体材料或者其他类型的半导体材料;薄膜晶体管可以为N型薄膜晶体管或者P型薄膜晶体管。在该示例中,像素驱动电路可以为一个开关晶体管F100M。
可选地,参见图3和图4,驱动电路层可以包括层叠于衬底基板BP和电极复合层F200之间的半导体层SEMI、栅极绝缘层GI、栅极层GT、层间电介质层ILD和源漏金属层SD等。开关晶体管可以由半导体层SEMI、栅极绝缘层GI、栅极层GT、层间电介质层ILD、源漏金属层SD等膜层形成。其中,各个膜层的位置关系可以根据薄膜晶体管的膜层结构确定。在一种示例中,驱动电路层可以包括依次层叠设置的半导体层SEMI、栅极绝缘层GI、栅极层GT、层间电介质层ILD和源漏金属层SD,如此所形成的开关晶体管为顶栅型薄膜晶体管。在另一种示例中,在驱动电路层可以包括依次层叠设置的栅极层GT、栅极绝缘层GI、半导体层SEMI、层间电介质层ILD和源漏金属层SD,如此所形成的薄膜晶体管为底栅型薄膜晶体管。
在一种示例中,栅极层GT的厚度可以在0.1~1微米之间,例如在0.3~0.5微米之间。栅极层GT可以为一层金属层(例如铜层),也可以包括依次层叠的多层金属层(例如Ti/Al/Ti、Mo/Cu/Mo等),这些金属层中可以包括有合金层,例如MoNi合金层等。当然的,在一些示例中,栅极层GT还可以具有导电的非金属层,例如具有TiN层。
在一种示例中,源漏金属层SD的厚度可以在0.1~1微米之间,例如在0.3~0.5微米之间。源漏金属层SD可以为一层金属层(例如铜层),也可以包括依次层叠的多层金属层(例如Ti/Al/Ti、Mo/Cu/Mo等),这些金属层中可以包括有合金层,例如MoNi合金层等。当然的,在一些示例中,栅极层GT还可以具有导电的非金属层,例如具有TiN层。
在一些实施方式中,参见图5,驱动电路层可以设置有多条数据电压走 线DataW,数据电压走线DataW可以整体上沿列方向延伸,其可以为直线延伸,也可以为在行方向上往复弯折的折线。进一步的,数据电压走线DataW可以设置于源漏金属层。
参见图5,栅极层GT设置有多条扫描走线GTW。在该示例中,开关晶体管F100M的一端连接数据电压走线DataW,开关晶体管的另一端连接像素电极PIXP,开关晶体管的栅极连接扫描走线GTW。在扫描走线GTW上加载的扫描电压的控制下,开关晶体管F100M可以导通,以使得数据电压走线DataW上的数据电压加载至像素电极。
扫描走线GTW可以在整体上沿行方向延伸。扫描走线GTW可以为沿行方向的直线引线,也可以为在列方向往复弯折的折线。扫描走线GTW和数据电压走线DataW可以限定出多个像素区域,像素电极和开关晶体管可以布设于该像素区域内。
在一些实施方式中,参见图3和图4,开关晶体管F100M的有源层设置于半导体层SEMI。开关晶体管的有源层可以包括依次连接的源极接触区、沟道区和漏极接触区,源极接触区与数据电压走线DataW通过过孔连接,漏极接触区与像素电极通过过孔连接。在一种示例中,扫描走线GTW与开关晶体管的沟道区交叠,以使得扫描走线GTW与开关晶体管的沟道区交叠的部分可以作为开关晶体管的栅极。在另一些示例中,开关晶体管为底栅型薄膜晶体管,扫描走线GTW与开关晶体管的沟道区交叠的部分,其尺寸可以局部增大,以使得扫描走线GTW完全遮挡开关晶体管的沟道区,避免光线从衬底基板BP一侧照射至开关晶体管的沟道区而导致开关晶体管的特性改变(例如漏电流增大)。
在一些实施方式中,参见图5,阵列基板ARR的电极复合层F200还包括公共电极层,公共电极层设置有公共电极COMP和连接相邻公共电极COMP的公共电极走线COMW。当然的,在本公开的其他实施方式中,公共电极走线COMW也可以设置于其他膜层,例如设置于栅极层GT。
在一些示例中,驱动电路层还可以包括钝化层,钝化层设置于源漏金属 层SD远离衬底基板BP的一侧,以用于保护源漏金属层SD。
在一些示例中,驱动电路层还可以包括无机缓冲层Buff,无机缓冲层Buff设置于衬底基板BP表面,栅极层GT、半导体层SEMI和源漏金属层SD等设置于无机缓冲层Buff远离衬底基板BP的一侧。
在该示例性的阵列基板ARR中,无机缓冲层Buff、钝化层、层间电介质层ILD和栅极绝缘层GI的材料可以为氧化硅、氮化硅、氮氧化硅等电介质材料。举例而言,钝化层和层间电介质层ILD的材料为氮化硅,无机缓冲层Buff和栅极绝缘层GI的材料为氧化硅。
在本公开的另外一些实施方式中,阵列基板可以包括依次层叠设置的衬底基板BP、电极复合层F200和驱动电路层F100,或者驱动电路层F100和电极复合层F200相互混合,再或者驱动电路层F100夹设于电极复合层F200之间。举例而言,阵列基板ARR包括依次层叠设置的衬底基板BP、第一电极层PA1和栅极层GT、栅极绝缘层GI、半导体层SEMI、源漏金属层SD、平坦化层PLN和第二电极层PA2。其中,第一电极层PA1和栅极层GT在膜层位置上相同且采用不同材料,为相互嵌套的两层;第一电极层PA1和第二电极层PA2作为电极复合层F200的两个电极层,半导体层SEMI、源漏金属层SD、栅极层GT等作为驱动电路层F100的膜层。在本公开中,阵列基板ARR的这些可能的层叠方式,均适用于本公开的阵列基板ARR的制备方法。
参见图6-2,在本公开实施方式的阵列基板ARR中,电极复合层F200具有由有机膜层ORG和位于有机膜层ORG远离衬底基板BP一侧的导电层FSW组成的子结构。举例而言,在一种示例中,阵列基板ARR的电极复合层F200包括依次层叠设置第一平坦化层PLN1和第一电极层PA1,则第一平坦化层PLN1和第一电极层PA1可以组成一个子结构。在该子结构中,第一平坦化层PLN1作为有机膜层ORG,第一电极层PA1作为导电层FSW。再举例而言,显示面板PNL包括依次层叠设置第一平坦化层PLN1、第一电极层PA1、第二平坦化层PLN2和第二电极层PA2,则第二平坦化层PLN2和第二电极层PA2可以组成一个子结构。在该子结构中,第二平坦化层PLN2 作为有机膜层ORG,第二电极层PA2作为导电层FSW。当然的,在该示例中,第一平坦化层PLN1和第一电极层PA1也可以组成一个子结构。再举例而言,电极复合层F200在源漏金属层SD远离衬底基板BP的一侧设置有平坦化层PLN和第二电极层PA2,则平坦化层PLN可以作为有机膜层ORG,且第二电极层PA2可以作为导电层FSW。
在本公开的一些实施方式中,有机膜层ORG的厚度可以在0.5~5微米之间,例如在1.5~3微米之间。
在本公开的一些实施方式中,有机膜层ORG上形成的隔断槽BG的宽度可以在10~200微米之间。
在本公开的一些实施方式中,隔断槽BG设置于阵列基板ARR的外围区BB,且环绕显示区AA设置,例如设置于显示面板PNL用于涂覆封框胶的涂胶区。
在一种示例中,参见图2-2和图2-3隔断槽BG的数量为多条,至少部分隔断槽BG依次环绕显示区AA设置。进一步的,在不同的位置,隔断槽BG的数量可以相同或者不相同。举例而言,参见图6-1,在阵列基板ARR的拐角处,隔断槽BG的数量为四个,且在非拐角处隔断槽BG的数量为两条。这样,可以提高拐角处的封框强度,避免显示装置在拐角处出现穿刺等不良。
在一种示例中,参见图2-3,至少部分隔断槽BG可以不连续设计,即隔断槽BG可以包括多个隔断子槽。
另外一种示例中,参见图2-1和图2-3,至少一个隔断槽BG连续设置,即隔断槽呈连续的环形。
当然的,在本公开的其他实施方式中,如图2-1所示,阵列基板ARR的隔断槽的数量也可以为一个。
在一种示例中,在至少部分区域,相邻两条隔断槽BG之间设置有沟槽,以使得相邻两条隔断槽BG相互连通。
在一种示例中,沿阵列基板ARR的法线方向,隔断槽BG贯穿有机膜 层ORG。
在本公开的一些实施方式中,参见图6-1,导电层FSW可以形成有跨过隔断槽BG的边沿的信号走线SW,例如至少一个信号走线SW跨过隔断槽BG相对的两个侧壁(即有机膜层ORG的侧壁),或者至少一个信号走线SW跨过隔断槽BG的一个侧壁后在隔断槽BG内继续走线或者截止。
作为一种示例,信号走线SW可以为用于传输时钟信号的时钟走线。当然的,信号走线SW还可以传输其他信号。
在一种示例中,至少部分信号走线SW的宽度为10~20微米,至少部分信号走线SW之间的间隙为10~20微米。当然的,在本公开的其他示例中,信号走线SW的宽度以及信号走线SW之间的间隙可以根据需要设置。例如,至少信号走线SW的宽度可以减小至3~10微米,或者至少部分信号走线SW之间的间隙可以减小至3~10微米。
可以理解的是,由于制备工艺误差、光刻工艺中不同厚度的光刻胶在相同曝光下呈现的图案差异等原因,同一信号走线SW在不同位置的宽度可以存在差异。举例而言,信号走线SW在有机膜层ORG侧壁上的宽度可以小于信号走线SW在隔断槽BG的槽底的宽度。
在一些实施方式中,驱动电路层在外围区BB设置有接地走线。在与封框胶交叠的区域,接地走线网格设计,以提高接地走线的透光率,利于封框胶的固化。进一步的,在接地走线不与封框胶交叠的区域,接地走线可以不采用镂空设计,即采用整面结构,以降低接地走线的阻抗。
参见图7,在相关技术中,信号走线SW在穿过隔断槽BG的边沿时,相邻两个信号走线SW之间容易发生短路不良。对该类不良进行解析,发现在隔断槽BG的边沿区域SA,相邻信号走线SW之间残留有导电材料。对相关技术中阵列基板ARR的制备过程进行了追溯。参见图8~图12,相关技术中的阵列基板ARR采用如下步骤S011~S015所示的方法进行制备。
步骤S011,参见图8,依次制备衬底基板BP、驱动电路层F100和有机膜层ORG,有机膜层ORG设置有隔断槽BG。步骤S012,参见图9,在有 机膜层ORG远离衬底基板BP的表面形成导电材料层FSWA。然后,参见图10~图12,采用光刻工艺,对导电材料层FSWA进行图案化操作。具体的,在步骤S013中,参见图10,在导电材料层FSWA远离衬底基板BP的一侧填充光刻胶PR。其中,光刻胶PR填充隔断槽BG;因光刻胶的流动性,光刻胶PR在隔断槽BG的边沿区域SA的厚度最大。在步骤S014中,参见图11,对光刻胶PR进行曝光和显影。在隔断槽BG的边沿区域SA,光刻胶PR不能充分曝光而导致残留,残留的光刻胶PRR会对下方(靠近衬底基板BP的一侧)的导电材料层FSWA构成遮挡和保护。在步骤S015中,参见图12,在通过刻蚀对导电材料层FSWA进行图案化时,被残留的光刻胶PRR遮挡的导电材料可能无法充分刻蚀而残留,残留的导电材料FSWR可能会导致相邻的两个信号走线SW之间短路。在本公开中,残留的光刻胶PRR是指,预期被曝光并显影去除的光刻胶因未能充分曝光和显影而残留的部分。按照工艺预期不被显影并保留的部分(即作为后续刻蚀的掩膜版的部分),是正常保留的光刻胶而非残留的光刻胶PRR。
发明人尝试通过过曝光的方案来消除光刻胶残留以降低短路不良,但是发现这会较大幅度的延长曝光时间进而影响曝光节拍,对产能影响较大,增大了阵列基板ARR的成本。另外,发明人还发现,随着信号走线SW的宽度和间距越来越小,过曝光的方案受到曝光机工艺能力的制约越来越大。
为了解决此类短路不良,参见图13,在本公开实施方式提供的第一种解决方案中,可以采用如下步骤S110~步骤S120所示的制备方法,来制备本公开实施方式的阵列基板ARR。
步骤S110,参见图14,在衬底基板BP的一侧形成驱动电路层F100,所述驱动电路层F100在所述阵列基板ARR的外围区BB具有第一垫高体DA;所述第一垫高体DA包括位于源漏金属层SD和栅极层GT中至少一层的第一垫高金属块DAC和覆盖所述第一垫高金属块DAC的第一垫高绝缘层DAI;
步骤S120,参见图15~图29,在所述驱动电路层F100远离所述衬底基板BP的一侧依次形成有机膜层ORG和导电层FSW。所述有机膜层ORG 在所述外围区BB具有隔断槽BG,所述第一垫高体DA的一部分被所述有机膜层ORG覆盖且另外一部分被所述隔断槽BG暴露。这使得所述第一垫高体DA被暴露的部分形成凸出于所述隔断槽BG的槽底的垫高台阶DAS。所述导电层FSW具有跨过所述隔断槽BG边沿的信号走线SW,所述信号走线SW的边沿至少部分与所述第一垫高体DA交叠。换言之,所述信号走线SW的边沿至少部分承载于所述垫高台阶DAS。
在一种示例中,制备有机膜层ORG和导电层FSW为制备电极复合层F200的一部分。换言之,在步骤S120中,在驱动电路层F100远离衬底基板BP的一侧制备电极复合层F200。所述电极复合层F200包括有机膜层ORG和位于有机膜层ORG远离衬底基板BP一侧的导电层FSW。
在一种示例中,步骤S120可以包括步骤S121~步骤S126。
步骤S121,参见图15,在驱动电路层F100远离衬底基板BP的一侧形成有机膜层ORG,有机膜层ORG在外围区BB具有隔断槽BG。其中,第一垫高体DA的一部分被有机膜层ORG覆盖,且另外一部分暴露于隔断槽BG中。换言之,第一垫高体DA位于隔断槽BG的下边沿(靠近衬底基板的边沿)。第一垫高体DA暴露于隔断槽BG的部分形成垫高台阶DAS。
步骤S122,参见图16,在有机膜层ORG远离衬底基板BP的一侧形成导电材料层FSWA,导电材料层FSWA覆盖有机膜层ORG和隔断槽BG。其中,导电材料层FSWA在隔断槽BG内覆盖垫高台阶DAS。
步骤S123,参见图17,在导电材料层FSWA远离衬底基板BP的一侧涂覆光刻胶PR,光刻胶PR填充隔断槽BG。参见图17,由于第一垫高体DA的抬高作用,光刻胶PR在垫高台阶DAS上方的厚度减小了。
步骤S124,对光刻胶PR进行曝光和显影。在隔断槽BG的边沿区域,被垫高台阶DAS抬高的部分的光刻胶PR的厚度减小因而可以被充分曝光,不易产生残留。
步骤S125,对导电材料层FSWA进行刻蚀以形成所需的结构,例如形成所需的信号走线SW。在该过程中,在隔断槽BG的边沿区域被垫高台阶 DAS抬高的部分,导电材料因没有残留的光刻胶遮挡而能够被充分刻蚀,保证了信号走线SW图案的准确性,避免了信号走线SW之间残留的导电材料导致信号走线SW之间短路。
步骤S126,去除光刻胶PR。
在本公开实施方式提供的第一种解决方案中,可以通过对源漏金属层SD或者栅极层GT的掩膜版进行调整,在不增加任何工艺过程的情况下在驱动电路层F100上制备出第一垫高体DA。其中,第一垫高绝缘层DAI为位于第一垫高金属块DAC远离衬底基板BP一侧的无机材料层,其可以根据第一垫高金属块DAC的不同而不同。举例而言,在一种示例中,第一垫高金属块DAC位于源漏金属层SD且第一垫高绝缘层DAI位于钝化层。再举例而言,在另一种示例中,第一垫高金属块DAC位于栅极层GT,且第一垫高绝缘层DAI位于层间电介质层ILD和钝化层中的至少一层。再举例而言,在另一种示例中,第一垫高金属块DAC包括位于栅极层GT的底金属块和位于源漏金属层SD的顶金属块,顶金属块承载于底金属块上,例如两者的边缘齐平;这样,第一垫高金属块DAC可以具有更大的厚度,进而使得垫高台阶DAS与隔断槽BG的槽底的段差更大。
在对有机材料层进行图案化以形成有机膜层ORG和隔断槽BG时,使得有机膜层ORG覆盖第一垫高体DA的一部分且使得隔断槽BG暴露第一垫高体DA的一部分。这样,参见图15,第一垫高体DA形成与隔断槽BG的侧壁连接且凸出于隔断槽BG的槽底的垫高台阶DAS。参见图16,在形成导电材料层FSWA时,导电材料层FSWA覆盖该垫高台阶DAS,进而使得垫高台阶DAS上的导电材料层FSWA与有机膜层ORG的表面的段差更小。参见图17,在涂覆光刻胶PR后,相较于相关技术,垫高台阶DAS上的光刻胶厚度减小,在曝光和显影过程中不容易出现光刻胶残留。如此,相邻两个信号走线SW之间的间隙在垫高台阶DAS上的部分不会出现导电材料的残留,消除了信号走线SW之间的短路不良。这样,参见图18、图21、图24和图27,在所形成的阵列基板ARR中,信号走线SW之间的间隙与第一垫高体DA交叠。
在一种实施方式中,在通过光刻工艺对导电材料层FSWA进行图案化时,曝光机的聚焦平面为光刻胶的上表面(远离衬底基板BP的表面),或者在靠近光刻胶的上表面的位置(例如偏离上表面的高度不超过光刻胶最大厚度的10%)。
在一种实施方式中,垫高台阶DAS的高度不小于隔断槽BG的深度的10%,例如垫高台阶DAS的高度在隔断槽BG的深度的10%~40%范围内。例如垫高台阶DAS的高度在0.3~0.5微米之间,隔断槽BG的深度在1.5~3微米之间。其中,在本公开实施方式中,隔断槽BG的深度是指,隔断槽BG的底面(靠近衬底基板BP的底部表面)与隔断槽BG的顶开口(远离衬底基板BP的开口)之间的段差。在本公开实施方式中,垫高台阶DAS的高度是指,垫高台阶DAS的顶面(远离衬底基板BP的表面)与隔断槽BG的底面之间的段差。在本公开实施方式中,段差是指两个结构或者面与衬底基板BP之间的距离的距离差。在一种示例中,垫高台阶DAS的高度基本等于第一垫高金属块DAC的厚度。
在一种实施方式中,参见图19、图22、图24、图27,所述第一垫高体DA在所述衬底基板BP上的正投影与所述有机膜层ORG在所述衬底基板BP上的正投影的重合部分,在垂直于隔断槽BG下边沿的方向上的尺寸不小于2微米,尤其是不小于3微米,例如在3~5微米之间。如此,可以保证第一垫高体DA的至少部分被有机膜层ORG覆盖,进而使得第一垫高体DA的顶面与隔断槽BG的侧面连接,克服工艺波动、对准偏差等因素的影响。
在一种实施方式中,参见图18~图20,在所述隔断槽BG的至少部分区域,所述隔断槽BG的两个边沿分别设置有多个所述第一垫高体DA;同一所述信号走线SW的两个边沿分别与相邻的两个第一垫高体DA交叠设置,且所述信号走线SW覆盖相邻两个所述第一垫高体DA之间的间隙。这样,在至少部分区域,在隔断槽BG的同一下边沿处,至少一个信号走线SW的两个边沿分别与相邻的两个第一垫高体DA交叠设置。换言之,至少两个第一垫高体DA之间具有间隙,且至少一个信号走线SW覆盖该间隙。这样,在对封框胶进行固化时,外部光线可以通过该间隙处照射封框胶,利于提高 封框胶的固化速度,提高生产节拍并降低生产成本。
在一种示例中,参见图18~图20,在隔断槽BG的两个下边沿处分别设置多个第一垫高体DA。在隔断槽BG的任意一个下边沿处,相邻第一垫高体DA之间具有间隙;信号走线SW的两个边沿分别与相邻的两个第一垫高体DA交叠,且信号走线SW覆盖相邻两个第一垫高体DA之间的间隙。
进一步的,参见图18~图20,与同一信号走线SW交叠且分别位于隔断槽BG的相对的两个下边沿的第一垫高体DA之间不连接,即设置有间隙。换言之,第一垫高体DA仅仅设置于靠近隔断槽BG的下边沿位置,隔断槽BG的两个下边沿各自独立的设置第一垫高体DA。这样,隔断槽BG的两个下边沿之间具有不设置第一垫高体DA的间隙,这利于提高照射至封框胶的光线的强度,提高封框胶的固化速度。
在另一种实施方式中,参见图21~图23,在所述隔断槽BG的至少部分区域,所述隔断槽BG的两个边沿分别设置有一个所述第一垫高体DA;所述信号走线SW与所述第一垫高体DA交叉设置。
换言之,在至少部分区域,位于隔断槽BG同一下边沿的至少部分相邻的较小的第一垫高体DA可以依次连接,形成一个条形的第一垫高体DA。这样,至少一个信号走线SW与条形的第一垫高体DA交叉设置,该信号走线SW的两个边均与同一条形的第一垫高体DA交叠设置。这种设置方式,可以无需设置尺寸更小的第一垫高体DA而是直接设置条形的第一垫高体DA。这一方面可以简化显示面板PNL的设计和降低对掩膜版的尺寸要求;另一方面,克服了曝光精度、对准偏差等工艺因素对第一垫高体DA的尺寸的制约,提高了在不同尺寸的显示面板PNL上的适用范围。不仅如此,条形的第一垫高体DA的设置可以确保信号走线SW的边沿与第一垫高体DA交叠,避免了因工艺波动或者对准偏差等因素导致信号走线SW的边沿位于第一垫高体DA间隙,提高了工艺窗口并克服了可能的不良。
在一种示例中,参见图21~图23,在依次相邻的同一组信号走线SW中,与该组信号走线SW交叠的且位于隔断槽BG同一下边沿的各个第一垫高体 DA相互连接形成条形的第一垫高体DA;换言之,依次相邻的同一组信号走线SW均与同一条形的第一垫高体DA交叉设置。
进一步的,参见图21,相对设置的两个条形的第一垫高体DA之间具有间隙,以使得第一垫高体DA之间的间隙可以透光,利于提高封框胶的固化速度。
在另一种实施方式中,参见图24~图26,在所述隔断槽BG的至少部分区域,所述第一垫高体DA的数量为多个;任意一个所述第一垫高体DA的两端分别被所述隔断槽BG两侧的所述有机膜层ORG覆盖;至少部分所述信号走线SW的两个边沿分别与相邻的两个所述第一垫高体DA交叠设置,且所述信号走线SW覆盖相邻两个所述第一垫高体DA之间的间隙。换言之,第一垫高体DA可以沿与之交叠的信号走线SW的延伸方向延伸并贯穿隔断槽BG,其两端分别与隔断槽BG的两个侧壁(即有机膜层ORG的侧壁)交叠。这样,不仅可以避免电极材料在隔断槽BG的下边沿处残留,还可以避免电极材料在隔断槽BG的底部残留,进一步降低信号走线SW短路的风险。
在一种示例中,在隔断槽BG的槽底,任意一个信号走线SW的边沿位于第一垫高体DA(第一垫高体DA远离衬底基板BP的一侧),信号走线SW的两个边沿分别位于两个不同的第一垫高体DA上。相邻两个第一垫高体DA之间具有间隙,信号走线SW覆盖该间隙,且两个边沿分别与该两个第一垫高体DA交叠。尤其是在隔断槽BG的宽度(垂直于隔断槽BG的延伸方向上的尺寸)较小的隔断槽BG中,例如隔断槽BG的宽度在10~30微米时,这种第一垫高体DA的设置方式可以简化第一垫高体DA的设计和降低对工艺的要求。
在另一种实施方式中,参见图27~图29,在所述隔断槽BG的至少部分区域,所述第一垫高体DA的数量为一个且两侧分别被所述隔断槽BG两侧的所述有机膜层ORG覆盖;至少部分所述信号走线SW在所述隔断槽BG底面的部分承载于所述第一垫高体DA。
换言之,至少一个第一垫高体DA与多个相邻的信号走线SW交叠设置, 且这些信号走线SW在隔断槽BG的槽底的部分完全位于第一垫高体DA上。换言之,在隔断槽BG的至少部分区域,多个信号走线SW在隔断槽BG的槽底的部分在衬底基板BP上的正投影,位于同一第一垫高体DA在衬底基板BP上的正投影以内。
在本公开的一种实施方式中,所述驱动电路层F100在所述外围区BB设置有接地走线,所述接地走线与所述隔断槽BG至少部分交叠;至少部分所述第一垫高金属块DAC,为所述接地走线的一部分。如此,可以通过对接地走线的图案的局部调整来使得隔断槽BG内的短路不良减少,能够在不增加ARR制备成本的同时达成提高良率的目的。
在本公开的另一种实施方式中,所述驱动电路层F100在所述外围区BB设置有接地走线,所述接地走线与所述隔断槽BG至少部分交叠;所述信号走线SW跨过所述隔断槽BG的边沿的位置,与所述接地走线不交叠。
参见图30,在本公开提供的第二种解决方案中,可以采用如下步骤S210~步骤S220所示的制备方法,来制备本公开的阵列基板ARR。
步骤S210,参见图31,在衬底基板BP的一侧形成驱动电路层F100,所述驱动电路层F100在所述阵列基板ARR的外围区BB具有转接走线TRW,所述转接走线TRW位于源漏金属层SD和栅极层GT中的至少一层。
步骤S220,参见图31~图36,在所述驱动电路层F100远离所述衬底基板BP的一侧依次形成有机膜层ORG和导电层FSW;所述有机膜层ORG在所述外围区BB具有隔断槽BG和暴露所述转接走线TRW的过孔HH;至少部分所述转接走线TRW跨过所述隔断槽BG(即转接走线TRW的两端分别位于隔断槽BG的两侧);所述导电层FSW具有被所述隔断槽BG的边沿隔断的信号走线SW,所述信号走线SW相邻的两端之间通过所述转接走线TRW电连接;所述信号走线SW与所述转接走线TRW之间通过所述过孔HH连接。这样,信号走线SW通过位于驱动电路层F100的转接走线TRW跨过隔断槽BG,即便隔断槽BG内残留有导电材料,残留的导电材料也不会与信号走线SW电连接。这样,可以避免因隔断槽BG内导电材料残留而 导致信号走线SW间短路。
在一种示例中,制备有机膜层ORG和导电层FSW为制备电极复合层F200的一部分。换言之,在步骤S220中,在驱动电路层F100远离衬底基板BP的一侧制备电极复合层F200。所述电极复合层F200包括有机膜层ORG和位于有机膜层ORG远离衬底基板BP一侧的导电层FSW。
在一种示例中,所述导电层FSW在所述隔断槽BG内还包括位于所述隔断槽BG边沿的导电材料,所述导电材料与所述信号走线SW之间断路。
在一种示例中,参见图31,驱动电路层F100在外围区BB还包括覆盖转接走线TRW的转接绝缘层TRI。参见图32,在形成使得信号走线SW与转接走线TRW电连接的过孔HH时,过孔HH贯穿有机膜层ORG和转接绝缘层TRI,以使得转接走线TRW的两端分别通过位于隔断槽BG两侧的两个过孔HH暴露。转接绝缘层TRI可以根据转接走线TRW进行相应的调整。举例而言,当转接走线TRW位于源漏金属层SD时,转接绝缘层TRI可以位于钝化层。再举例而言,当转接走线TRW位于栅极层GT时,转接绝缘层TRI可以位于层间电介质层ILD和钝化层中的一层或者两层。
在一种示例中,参见图36,至少部分所述转接走线TRW跨过所述隔断槽BG,且两端分别被所述过孔HH暴露;至少部分所述信号走线SW被所述隔断槽BG隔断,所述信号走线SW的相邻两端分别通过所述过孔HH与所述转接走线TRW的两端连接。
在一种示例中,参见图36,在阵列基板ARR的至少部分区域,跨过隔断槽BG的转接走线TRW的数量与需要跨过隔断槽BG的信号走线SW的数量相同,且转接走线TRW与信号走线SW一一对应设置。被隔断槽BG隔断的信号走线SW的相邻两端,与对应的转接走线TRW的两端分别通过过孔HH电连接。在更进一步的示例中,各个信号走线SW均通过转接走线TRW跨过隔断槽BG。
在一种示例中,参见图35,信号走线SW的端部在隔断槽BG以外,即信号走线SW在衬底基板BP上的正投影与隔断槽BG在衬底基板BP上的 正投影没有重合区域。
在一种示例中,至少一个转接走线TRW跨过相邻设置的多个隔断槽BG;如此,信号走线SW可以通过同一转接走线TRW连续跨越多个隔断槽BG,无需设置多个不同的转接走线TRW以跨越多个不同的隔断槽BG,避免了在不同的隔断槽BG之间的有机膜层ORG上设置过孔HH。
在一种示例中,至少一个转接走线TRW包括不同的走线段,相邻走线段分别设置在源漏金属层SD和栅极层GT。换言之,转接走线TRW能够在源漏金属层SD和栅极层GT之间相互转接,以避让源漏金属层SD或者栅极层GT的其他结构。
在一种示例中,至少一个信号走线SW局部位于隔断槽BG内且延伸方向平行于隔断槽BG的延伸方向;信号走线SW在有机膜层ORG上的走线部分与信号走线SW在隔断槽BG内的走线部分,也可以通过转接走线TRW转接。用于转接该信号走线SW的转接走线TRW的一端位于有机膜层ORG且通过过孔HH与该信号走线SW在有机膜层ORG上的走线部分连接,另一端位于隔断槽BG且通过过孔与信号走线SW位于隔断槽BG内的走线部分连接。这样,该转接走线TRW无需跨过隔断槽BG。
在一种示例中,步骤S220可以包括如下步骤S221~步骤S225所示的步骤。
步骤S221,参见图31,在驱动电路层F100远离衬底基板BP的一侧制备有机材料层ORGA。
步骤S222,参见图32,对有机材料层ORGA和转接绝缘层TRI进行图案化。其中,有机膜层ORG具有隔断槽BG,有机膜层ORG和转接绝缘层TRI形成有暴露转接走线TRW的过孔HH。参见图32和图33,至少部分转接走线TRW跨过隔断槽BG,且两端分别被过孔HH暴露。
步骤S223,参见图34,在有机膜层ORG远离衬底基板BP的一侧形成导电材料层FSWA,导电材料层FSWA可以覆盖有机膜层ORG和隔断槽BG。
步骤S224,参见图35和图36,对导电材料层FSWA进行图案化,如此 制备出信号走线SW。其中,至少部分信号走线SW通过转接走线TRW转接来跨过隔断槽BG。
参见图37-1,在本公开实施方式的阵列基板ARR中,至少部分隔断槽BG中会设置有位于源漏金属层SD的导电结构DW。在相关技术中,位于隔断槽BG的源漏金属层SD之间也经常出现短路不良。对该类不良进行解析,发现在导电结构DW之间残留有导电材料,导电结构DW之间通过残留的导电材料短路。对相关技术中阵列基板ARR的制备过程进行了追溯。参见图37-1~图40,相关技术中的阵列基板ARR采用如下步骤S021~S025所示的方法进行制备。
步骤S021,参见图37-1,依次制备衬底基板BP、驱动电路层F100和有机膜层ORG;有机膜层ORG在外围区BB设置有隔断槽BG,驱动电路层F100在外围区BB设置有导电结构DW,且导电结构DW的至少部分暴露于隔断槽BG,例如完全位于隔断槽BG。步骤S022,参见图37-2,在有机膜层ORG远离衬底基板BP的表面形成导电材料层FSWA。然后,参见图38~图40,采用光刻工艺,对导电材料层FSWA进行图案化操作。具体的,在步骤S023中,参见图38,在导电材料层FSWA远离衬底基板BP的一侧涂覆光刻胶PR。其中,光刻胶PR填充隔断槽BG;因光刻胶的流动性,光刻胶PR在导电结构DW与隔断槽BG的边沿之间的厚度最大。在步骤S024中,参见图39,对光刻胶PR进行曝光和显影。在隔断槽BG的边沿和导电结构DW之间,光刻胶PR不能充分曝光而导致残留,残留的光刻胶PRR会对下方(靠近衬底基板BP的一侧)的导电材料层FSWA构成遮挡和保护。在步骤S025中,参见图40,在通过刻蚀对导电材料层FSWA进行图案化时,被残留的光刻胶PRR遮挡的导电材料可能无法充分刻蚀而残留,残留的导电材料FSWR可能会导致相邻的两个导电结构DW之间短路。
同样的,发明人尝试通过过曝光的方案来消除光刻胶残留以降低短路不良,但是发现这会较大幅度的延长曝光时间进而影响曝光节拍,对产能影响较大,增大了阵列基板ARR的成本。另外,发明人还发现,随着阵列基板ARR中各个结构的尺寸不断缩小,过曝光的方案受到曝光机工艺能力的制 约越来越大。
为了解决此类短路不良,参见图41,在本公开实施方式提供的第三种解决方案中,可以采用如下步骤S310~步骤S320所示的制备方法,来制备本公开实施方式的阵列基板ARR。
步骤S310,参见图42,在衬底基板BP的一侧形成驱动电路层F100,所述驱动电路层F100在所述阵列基板ARR的外围区BB具有第二垫高体DB和导电结构DW;所述第二垫高体DB包括位于栅极层GT的第二垫高金属块DBC和覆盖所述第二垫高金属块DBC的第二垫高绝缘层DBI,以使得第二垫高体DB形成有向上凸出的凸台结构。所述导电结构DW位于所述第二垫高体DB远离所述衬底基板BP的一侧且至少部分与所述第二垫高体DB交叠;
步骤S320,参见图42~图46,在所述驱动电路层F100远离所述衬底基板BP的一侧依次形成有机膜层ORG和导电层FSW;所述有机膜层ORG在所述外围区BB具有隔断槽BG,所述第二垫高体DB和所述导电结构DW至少部分被所述隔断槽BG暴露;且所述导电结构DW被所述隔断槽BG暴露的部分完全承载于所述第二垫高体DB上。换言之,被隔断槽BG暴露的导电结构DW部分,完全位于第二垫高体DB所形成的凸台结构上。
在形成导电层FSW时,由于导电结构DW与隔断槽BG的底部之间存在由第二垫高体DB形成的台阶,台阶上的导电材料可以被充分刻蚀,因此即便第二垫高体DB与隔断槽BG的边缘残留有导电材料,这些导电材料也不会与导电结构DW连接,避免了导电结构DW之间短路。另外,即便台阶上与导电结构DW相邻的导电材料意外的未能够充分刻蚀,残留的导电材料在第二垫高体DB的边缘处也因段差的存在而不能连续,这进一步降低了导电结构DW因残留的导电材料而短路的风险。
在一种示例中,所述导电结构DW被所述隔断槽BG暴露的部分的边缘,与所述第二垫高体DB的边缘之间具有间隙。示例性的,参见图42,导电结构DW和第二垫高体DB完全位于隔断槽BG内,且导电结构DW的尺寸小 于第二垫高体DB。
在一种示例中,所述导电层FSW在所述隔断槽BG内包括,位于所述第二垫高体DB的边沿与所述隔断槽BG的边沿之间的导电材料,所述导电材料与所述导电结构DW断路。
在一种示例中,制备有机膜层ORG和导电层FSW为制备电极复合层F200的一部分。换言之,在步骤S320中,在驱动电路层F100远离衬底基板BP的一侧制备电极复合层F200。所述电极复合层F200包括有机膜层ORG和位于有机膜层ORG远离衬底基板BP一侧的导电层FSW。
在一种示例中,步骤S320可以包括步骤S331~步骤S335。
步骤S331,参见图42,在所述驱动电路层F100远离所述衬底基板BP的一侧形成有机膜层ORG;所述有机膜层ORG在所述外围区BB具有隔断槽BG,所述第二垫高体DB和所述导电结构DW至少部分被所述隔断槽BG暴露;且所述导电结构DW被所述隔断槽BG暴露的部分完全承载于所述第二垫高体DB上。
步骤S332,参见图43,在有机膜层ORG远离衬底基板BP的一侧形成导电材料层FSWA,导电材料层FSWA覆盖有机膜层ORG和隔断槽BG。其中,导电材料层FSWA在隔断槽BG内覆盖第二垫高体DB和导电结构DW。
步骤S333,参见图44,在导电材料层FSWA远离衬底基板BP的一侧涂覆光刻胶PR,光刻胶PR填充隔断槽BG。参见图44,由于第二垫高体DB的抬高作用,光刻胶PR在第二垫高体DB上方的厚度减小了。
步骤S334,参见图45,对光刻胶PR进行曝光和显影。在隔断槽BG中被第二垫高体DB抬高的部分,光刻胶PR的厚度减小因而可以被充分曝光,不易产生残留。在第二垫高体DB与隔断槽BG的边缘之间,可以有残留的光刻胶PRR,该残留的光刻胶不会覆盖第二垫高体DB。
步骤S335,对导电材料层FSWA进行刻蚀以形成所需的结构,形成导电层FSW;然后去除光刻胶。在该过程中,参见图46,在隔断槽BG的边 沿与第二垫高体DB之间,导电材料因残留的光刻胶遮挡而未能够充分刻蚀,这使得在隔断槽BG的边沿与第二垫高体DB之间具有残留的导电材料FSWR。然而,该残留的导电材料FSWR与导电结构DW之间被第二垫高体DB隔断,进而避免了导电结构DW之间因残留的导电材料FSWR而短路。
为了解决此类短路不良,参见图48,在本公开实施方式提供的第四种解决方案中,可以采用如下步骤S410~步骤S450所示的制备方法,来制备本公开实施方式的阵列基板ARR。
步骤S410,参见图49~图51,在衬底基板BP的一侧制备有机膜层ORG,有机膜层ORG在外围区BB具有隔断槽BG。
步骤S420,参见图49~图51,在有机膜层ORG远离衬底基板BP的一侧制备导电材料层FSWA,导电材料层FSWA覆盖有机膜层ORG和隔断槽BG。
步骤S430,参见图49~图51,在导电材料层FSWA远离衬底基板BP的一侧涂覆光刻胶PR,光刻胶PR覆盖有机膜层ORG并填充隔断槽BG。
步骤S440,参见图49~图51,对光刻胶PR进行曝光,其中,曝光机的聚焦平面FF在光刻胶PR的表面以下。
步骤S450,对导电材料层FSWA进行刻蚀,然后去除光刻胶。
参见图47,在相关技术中,曝光机的聚焦平面FF通常在光刻胶的上表面(远离衬底基板BP的表面)。而在本公开实施方式的制备方法中,将曝光机的聚焦平面FF下移,可以提高对位于隔断槽BG内底部的光刻胶PR的曝光程度,进而达成在不增加曝光强度(例如提高曝光光强或者延长曝光时间)的情况下使得隔断槽BG内底部的光刻胶PR充分曝光,且不会对表浅的光刻胶(例如位于有机膜层ORG上的光刻胶)的图案产生不利影响。如此,通过使得隔断槽BG内底部的光刻胶PR充分曝光,提高了光刻胶显影后图案的精准程度,进而提高了导电材料层FSWA在图案化后的图案的精准程度,减少或者避免了导电材料层FSWA在图案化以后在隔断槽BG内残留有非设计的导电材料,进而避免了隔断槽BG内的短路不良。
在一种示例中,在步骤S450中,参见图49,在隔断槽BG内,曝光机的聚焦平面FF与隔断槽BG的最底部的距离,不大于隔断槽BG内光刻胶最大厚度的一半,以确保对隔断槽BG最底部的光刻胶的充分曝光。
在另一种示例中,在步骤S450中,参见图50或者图51,在隔断槽BG,曝光机的聚焦平面FF在光刻胶的底面附近或者光刻胶的底面以下。这样,利于曝光所用的掩膜版的设计。
在该实施方式中,驱动电路层F100可以位于导电材料层FSWA远离衬底基板BP的一侧,或者位于导电材料层FSWA与衬底基板BP之间,本公开不做特殊的限定。在图49~图51的示例中,驱动电路层F100位于导电材料层FSWA与衬底基板BP之间。则,在步骤S410之前,还可以先在衬底基板BP上制备驱动电路层F100,然后再在驱动电路层F100远离衬底基板BP的一侧制备有机膜层ORG和导电材料层FSWA。在本公开的其他实施方式中,可以先制备有机膜层ORG和导电材料层FSWA,例如先制备阵列基板ARR的像素电极或者公共电极,然后再制备驱动电路层F100。
在本公开的一种实施方式中,所述显示面板PNL还包括与所述阵列基板ARR对盒设置的盖板CF,以及设于所述阵列基板ARR和所述盖板CF之间的封框胶;所述封框胶覆盖所述隔断槽BG;所述驱动电路层F100在所述外围区BB具有与所述封框胶交叠的导电走线,所述导电走线网格化设计。
为了解决此类短路不良,参见图52,在本公开实施方式提供的第五种解决方案中,可以采用如下步骤S510~步骤S520所示的制备方法,来制备本公开实施例的阵列基板ARR。
步骤S510,参照图53,在衬底基板BP的一侧形成驱动电路层F100。
步骤S520,参照图54-61,在所述驱动电路层F100远离所述衬底基板BP的一侧依次形成有机膜层ORG、第一垫高体DA、和导电层FSW。所述有机膜层ORG在所述外围区BB具有隔断槽BG,所述第一垫高体DA的一部分与所述有机膜层ORG连接为一体结构,且另外一部分被所述隔断槽BG暴露。所述导电层FSW具有跨过所述隔断槽BG边沿的信号走线SW,所述 信号走线SW的边沿至少部分与所述第一垫高体DA交叠。
在一种示例中,制备有机膜层ORG和导电层FSW为制备电极复合层F200的一部分。换言之,在步骤S520中,在驱动电路层F100远离衬底基板BP的一侧制备电极复合层F200。所述电极复合层F200包括有机膜层ORG和位于有机膜层ORG远离衬底基板BP一侧的导电层FSW。
在一种示例中,步骤S520可以包括步骤S521~步骤S526。
步骤S521,参见图54-56,在驱动电路层F100远离衬底基板BP的一侧形成有机膜层ORG和第一垫高体DA,有机膜层ORG在外围区BB具有隔断槽BG。其中,第一垫高体D与有机膜层ORG为一体结构,且一部分暴露于隔断槽BG中。换言之,第一垫高体DA位于隔断槽BG的下边沿(靠近衬底基板的边沿)。
步骤S522,参见图57,在有机膜层ORG远离衬底基板BP的一侧形成导电材料层FSWA,导电材料层FSWA覆盖有机膜层ORG和隔断槽BG。
步骤S523,参见图57,在导电材料层FSWA远离衬底基板BP的一侧涂覆光刻胶PR,光刻胶PR填充隔断槽BG。
步骤S524,对光刻胶PR进行曝光和显影。
步骤S525,对导电材料层FSWA进行刻蚀以形成所需的结构,例如形成所需的信号走线SW。在该过程中,在隔断槽BG的边沿区域被垫高台阶DAS抬高的部分,导电材料因没有残留的光刻胶遮挡而能够被充分刻蚀,保证了信号走线SW图案的准确性,避免了信号走线SW之间残留的导电材料导致信号走线SW之间短路。
步骤S526,去除光刻胶PR。
在本公开实施例中可以通过对有机膜层的掩膜版进行调整,在驱动电路层上制备出第一垫高体。第一垫高体位于隔断槽内,且第一垫高体的至少部分结构与有机膜层接触。举例而言,在一些示例中,第一垫高体与有机膜层为一体成型结构,在该种情况下,第一垫高体凸出于有机膜层的侧壁。信号走线的边沿的至少部分与第一垫高体交叠,参见图59-60。
在一些实施方式中,隔断槽的两个边沿上分别设置有多个第一垫高体,相邻设置的第一垫高体之间具有间隙。为了便于描述将隔断槽的一个边沿上的两相邻设置的第一垫高体之间的间隙称之为第一间隙,另一个边沿上的两相邻设置的第一垫高体之间的间隙称之为第二间隙。在一个示例中,第一间隙和第二间隙一一对应设置,同时连接在隔断槽的两个边沿上的第一垫高体一一对应设置。在该种情况下,相邻设置的信号走线之间间隔至少一个第一间隙/第二间隙。在形成导电材料层时,导电材料层覆盖第一垫高体,从而使得第一垫高体上的导电材料层与位于显示区的有机膜层的表面之间的段差更小。参见图58,在涂覆光刻胶后,相较于相关技术,第一垫高体上的光刻胶厚度减小,在曝光和显影过程中不容易出现光刻胶残留。如此,相邻两个信号走线之间的间隙在第一垫高体上的部分不会出现导电材料的残留,消除了信号走线之间的短路不良。这样,信号走线之间间隙与第一垫高体存在交叠。
在一种实施方式中,参见图58和62,一条信号走线至少覆盖一个第一间隙/第二间隙,也即对于连接在隔断槽的同一边沿上的至少两个相邻设置的第一垫高体与一条信号走线存在交叠。举例而言,在一个示例中,一条信号走线覆盖一个第一间隙/第二间隙,也即对于连接在隔断槽统一边沿上的相邻设置的两个第一垫高体与一条信号走线交叠。在该种情况下,在一个示例中,信号走线的两个边沿分别与相邻设置的两个第一垫高体的第一中线在衬底板上的正投影重叠;其中,第一垫高体的第一中线为在显示区指向外围区方向上,且贯穿隔断槽的边沿与第一垫高体连接位置的中点的直线。例如:当第一垫高体在衬底基板上的正投影为等三角形时,相邻设置的两个三角形的高则分别与一条信号走线的两个边沿重合,也即如图62所示。
在一种实施例方式中,信号走线与相邻设置的第一垫高体之间的间隙无交叠,也即,信号走线仅位于第一垫高体对应的位置,也即如图63所示。在一种示例中,相邻设置的信号走线在衬底基板上的正投影之间设置有第一垫高体的部分位置在衬底基板上的正投影,在该种情况下,相邻两个信号走线之间的间隙在第一垫高体上的部分不会出现导电材料的残留,消除了信号 走线之间的短路不良。这样,信号走线之间间隙与第一垫高体存在交叠。
在一些实施例方式中,隔断槽的至少部分区域的两个边沿上分别设置有多个第一垫高体。对于连接在隔断槽的同一边沿上的第一垫高体,相邻设置的两个第一垫高体的间隙在衬底基板上的正投影为第一图案。在显示区指向外围区方向上,第一图案靠近显示区的宽度不小于远离显示区的宽度。举例而言,在一种示例中,第一图案为三角形,具体可以为等腰三角形;相应的,第一垫高体在衬底基板上的正投影为三角形,当第一图案为等腰三角形时,第一垫高体在衬底基板上的正投影为等腰三角形。再举例而言,在另一种示例中,第一图案为梯形,具体可以为等腰梯形;相应的,第一垫高体在衬底基板上的正投影为梯形,当第一图案为等腰梯形时,第一垫高体在衬底基板上的正投影为等腰梯形。
在一个示例中,参见图62,对于连接在隔断槽的同一边沿上的第一垫高体,相邻设置的两个第一垫高体之间的最大间距为a,第一图案的高为b,b≥3a。举例而言,当第一图案为三角形时,相邻设置的两个第一垫高体之间的最大间距,也即第一图案的底的长度。在该种情况下,三角形的第一图案的高的长度不小于底的长度的3倍。例如:三角形的第一图案的高为b,b的取值在75μm以上,三角形的第一图案的底为a,a的取值在10μm以上。参照图62,通过合理的设置所形成第一垫高体的尺寸,即使在形成信号走线时,会有导电材料的残留,这部分残留的导电材料仅会位于相邻设置的第一垫高体靠近显示区位置所形成的尖角处,而相邻设置的信号走线与该位置无交叠,因此可以有效的避免相邻的信号走线发生短路。
在一些实施方式中,隔断槽的两个边沿上所连接第一垫高体之间一定的间隙,也即连接在隔断槽的两个边沿上的第一垫高体是独立的,这样有利于提高光线照射至封框胶的光线的强度,提高光刻胶的固化速度。本公开实施方式还提供一种显示装置,该显示装置包括上述显示面板实施方式所描述的任意一种显示面板。该显示装置可以为智能手机屏幕、智能手表屏幕或者其他类型的显示装置。由于该显示装置具有上述显示面板实施方式所描述的任意一种显示面板,因此具有相同的有益效果,本公开在此不再赘述。
在本公开的一种实施方式中,参见图1,显示面板PNL为液晶显示面板,该显示装置还包括位于液晶显示面板的背光面的背光模组BLU。这样,该显示装置为透射式液晶显示装置。
需要说明的是,尽管在附图中以特定顺序描述了本公开中阵列基板的制备方法的各个步骤,但是,这并非要求或者暗示必须按照该特定顺序来执行这些步骤,或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的,可以省略某些步骤,将多个步骤合并为一个步骤执行,以及/或者将一个步骤分解为多个步骤执行等。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本公开的真正范围和精神由所附的权利要求指出。
Claims (49)
- 一种阵列基板,其包括依次叠层设置的衬底基板、驱动电路层、有机膜层和导电层;其中,在外围区所述有机膜层的至少部分位置设置有隔断槽;所述阵列基板还包括第一垫高体,所述第一垫高体的至少部分结构位于所述隔断槽;且所述第一垫高体的至少部分结构与所述有机膜层接触;所述导电层具有跨过所述隔断槽边沿的信号走线,所述信号走线的边沿至少部分与所述第一垫高体交叠。
- 根据权利要求1所述的阵列基板,其中,在所述隔断槽的至少部分区域,所述隔断槽的两个边沿分别设置有多个所述第一垫高体;对于连接在隔断槽的同一边沿上的第一垫高体,相邻设置的两个第一垫高体的间隙在所述衬底基板上正投影为第一图案;在所述显示区指向所述外围区方向上,所述第一图案靠近所述显示区的宽度不小于远离所述显示区的宽度。
- 根据权利要求2所述的阵列基板,其中,所述第一图案包括等腰三角形或者等腰梯形。
- 根据权利要求2所述的阵列基板,其中,对于连接在隔断槽的同一边沿上的第一垫高体,相邻设置的两个第一垫高体之间的最大间距为a,所述第一图案的高为b,b≥3a。
- 根据权利要求2所述的阵列基板,其中,设置在所述隔断槽的两个边沿上的第一垫高体一一对应设置,且对应设置的两个所述第一垫高体之间具有一定的距离。
- 根据权利要求2-5中任一项所述的阵列基板,其中,同一所述信号走线的两个边沿分别与相邻设置的两个第一垫高体交叠设置,且所述信号走线覆盖相邻设置的两个所述第一垫高体之间的间隙。
- 根据权利要求6所述的阵列基板,其中,对于连接在所述隔断槽的同一边沿上的第一垫高体,所述第一垫高体在所述衬底基板上正投影为第二 图案,所述第一图案和所述第二图案交替设置,且所述第一图案由所述第二图案垂直翻转后得到。
- 根据权利要6所述的阵列基板,其中,所述信号走线的两个边沿,分别与相邻设置的两个所述第一垫高体的第一中线在所述衬底板上的正投影重叠;所述第一垫高体的第一中线为在所述显示区指向所述外围区方向上,且贯穿隔断槽的边沿与第一垫高体连接位置的中点的直线。
- 根据权利要求2-5中任一项所述的阵列基板,其中,在所述隔断槽的至少部分区域,所述隔断槽的两个边沿分别设置有多个所述第一垫高体;同一信号走线的两个边沿分别与相邻设置的两个第一垫高体交叠设置,且所述信号走线与相邻设置的两个所述第一垫高体之间的间隙无交叠。
- 根据权利要求1-9中任一项所述的阵列基板,其中,所述第一垫高体与所述有机膜层为一体成型结构。
- 根据权利要求1-9中任一项所述的阵列基板,其中,所述隔断槽的数量为多条,且至少部分所述隔断槽依次环绕显示区设置。
- 根据权利要求1-9中任一项所述的阵列基板,其中,至少部分所述隔断槽连续设置。
- 根据权利要求1-9中任一项所述的阵列基板,其中,至少部分所述隔断槽包括多个间隔设置的隔断子槽。
- 根据权利要求1所述的阵列基板,其中,所述驱动电路层在所述阵列基板的外围区具有第一垫高体;所述第一垫高体包括位于源漏金属层和栅极层中至少一层的第一垫高金属块和覆盖所述第一垫高金属块的第一垫高绝缘层;所述有机膜层在所述外围区具有隔断槽,所述第一垫高体的一部分被所述有机膜层覆盖且另外一部分被所述隔断槽暴露。
- 根据权利要求14所述的阵列基板,其中,在所述隔断槽的至少部分区域,所述隔断槽的两个边沿分别设置有多个所述第一垫高体;同一所述信号走线的两个边沿分别与相邻的两个第一垫高体交叠设置, 且所述信号走线覆盖相邻两个所述第一垫高体之间的间隙。
- 根据权利要求14所述的阵列基板,其中,在所述隔断槽的至少部分区域,所述隔断槽的两个边沿分别设置有一个所述第一垫高体;所述信号走线与所述第一垫高体交叉设置。
- 根据权利要求14所述的阵列基板,其中,在所述隔断槽的至少部分区域,所述第一垫高体的数量为多个;任意一个所述第一垫高体的两端分别被所述隔断槽两侧的所述有机膜层覆盖;至少部分所述信号走线的两个边沿分别与相邻的两个所述第一垫高体交叠设置,且所述信号走线覆盖相邻两个所述第一垫高体之间的间隙。
- 根据权利要求14所述的阵列基板,其中,在所述隔断槽的至少部分区域,所述第一垫高体的数量为一个且两侧分别被所述隔断槽两侧的所述有机膜层覆盖;至少部分所述信号走线在所述隔断槽底面的部分承载于所述第一垫高体。
- 根据权利要求14-18中任一项所述的阵列基板,其中,所述驱动电路层在所述外围区设置有接地走线,所述接地走线与所述隔断槽至少部分交叠;至少部分所述第一垫高金属块,为所述接地走线的一部分。
- 根据权利要求4-18中任一项所述的阵列基板,其中,所述驱动电路层在所述外围区设置有接地走线,所述接地走线与所述隔断槽至少部分交叠;所述信号走线跨过所述隔断槽的边沿的位置,与所述接地走线不交叠。
- 根据权利要求14-18中任一项所述的阵列基板,其中,沿垂直于所述隔断槽的延伸方向,所述第一垫高体被所述有机膜层覆盖的部分的尺寸不小于2微米。
- 根据权利要求14-18中任一项所述的阵列基板,其中,所述第一垫高体凸出于所述隔断槽的槽底的高度,不小于所述隔断槽的深度的10%。
- 一种阵列基板的制备方法,包括:在衬底基板的一侧形成驱动电路层;在所述驱动电路层远离所述衬底基板的一侧依次形成有机膜层和导电层;在外围区所述有机膜层的至少部分位置设置有隔断槽;所述制备方法还包括形成第一垫高体;所述第一垫高体的至少部分结构位于所述隔断槽;且所述第一垫高体的至少部分结构与所述有机膜层接触;所述导电层具有跨过所述隔断槽边沿的信号走线,所述信号走线的边沿至少部分与所述第一垫高体交叠。
- 根据权利要求23所述的阵列基板的制备方法,其中,在所述隔断槽的至少部分区域,所述隔断槽的两个边沿分别设置有多个所述第一垫高体;对于连接在隔断槽的同一边沿上的第一垫高体,相邻设置的两个第一垫高体的间隙在所述衬底基板上正投影为第一图案;在所述显示区指向所述外围区方向上,所述第一图案靠近所述显示区的宽度不小于远离所述显示区的宽度。
- 根据权利要求23所述的阵列基板的制备方法,其中,所述第一图案包括等腰三角形或者等腰梯形。
- 根据权利要求23所述的阵列基板的制备方法,其中,对于连接在隔断槽的同一边沿上的第一垫高体,相邻设置的两个第一垫高体之间的最大间距为a,所述第一图案的高为b,b≥3a。
- 根据权利要求23所述的阵列基板的制备方法,其中,设置在所述隔断槽的两个边沿上的第一垫高体一一对应设置,且对应设置的两个所述第一垫高体之间具有一定的距离。
- 根据权利要求23-27中任一项所述的阵列基板的制备方法,其中,同一所述信号走线的两个边沿分别与相邻设置的两个第一垫高体交叠设置,且所述信号走线覆盖相邻设置的两个所述第一垫高体之间的间隙。
- 根据权利要求28所述的阵列基板的制备方法,其中,对于连接在所述隔断槽的同一边沿上的第一垫高体,所述第一垫高体在所述衬底基板上正投影为第二图案,所述第一图案和所述第二图案交替设置,且所述第一图案由第二图案垂直翻转后得到。
- 根据权利要28所述的阵列基板的制备方法,其中,所述信号走线 的两个边沿,分别与相邻设置的两个所述第一垫高体的第一中线在所述衬底板上的正投影重叠;所述第一垫高体的第一中线为在所述显示区指向所述外围区方向上,且贯穿隔断槽的边沿与第一垫高体连接位置的中点的直线。
- 根据权利要求24-27中任一项所述的阵列基板的制备方法,其中,在所述隔断槽的至少部分区域,所述隔断槽的两个边沿分别设置有多个所述第一垫高体;同一信号走线的两个边沿分别与相邻设置的两个第一垫高体交叠设置,且所述信号走线与相邻设置的两个所述第一垫高体之间的间隙无交叠。
- 根据权利要求23-31中任一项所述的阵列基板的制备方法,其中,所述第一垫高体与所述有机膜层在一次构图工艺中形成。
- 根据权利要求23所述的阵列基板的制备方法,其中,所述驱动电路层包括第一垫高体,所述第一垫高体包括位于源漏金属层和栅极层中至少一层的第一垫高金属块和覆盖所述第一垫高金属块的第一垫高绝缘层;所述第一垫高体的一部分被所述有机膜层覆盖且另外一部分被所述隔断槽暴露。
- 根据权利要求33所述的阵列基板的制备方法,其中,在所述隔断槽的至少部分区域,所述隔断槽的两个边沿分别设置有多个所述第一垫高体;同一所述信号走线的两个边沿分别与相邻的两个第一垫高体交叠设置,且所述信号走线覆盖相邻两个所述第一垫高体之间的间隙。
- 根据权利要求33所述的阵列基板的制备方法,其中,在所述隔断槽的至少部分区域,所述隔断槽的两个边沿分别设置有一个所述第一垫高体;所述信号走线与所述第一垫高体交叉设置。
- 根据权利要求33所述的阵列基板的制备方法,其中,在所述隔断槽的至少部分区域,所述第一垫高体的数量为多个;任意一个所述第一垫高体的两端分别被所述隔断槽两侧的所述有机膜层覆盖;至少部分所述信号走线的两个边沿分别与相邻的两个所述第一垫高体交叠设置,且所述信号走线覆盖相邻两个所述第一垫高体之间的间隙。
- 根据权利要求33所述的阵列基板的制备方法,其中,在所述隔断槽的至少部分区域,所述第一垫高体的数量为一个且两侧分别被所述隔断槽 两侧的所述有机膜层覆盖;至少部分所述信号走线在所述隔断槽底面的部分承载于所述第一垫高体。
- 一种阵列基板,包括依次层叠设置的衬底基板、驱动电路层、有机膜层和导电层;其中,所述驱动电路层在所述阵列基板的外围区具有转接走线,所述转接走线位于源漏金属层和栅极层的至少一层;所述有机膜层在所述外围区具有隔断槽和暴露所述转接走线的过孔;至少部分所述转接走线跨过所述隔断槽;所述导电层具有被所述隔断槽的边沿隔断的信号走线,所述信号走线相邻的两端之间通过所述转接走线电连接;所述信号走线与所述转接走线之间通过所述过孔连接。
- 根据权利要求38所述的阵列基板,其中,至少部分所述转接走线跨过所述隔断槽,且两端分别被所述过孔暴露;至少部分所述信号走线被所述隔断槽隔断,所述信号走线的相邻两端分别通过所述过孔与所述转接走线的两端连接。
- 根据权利要求38或者39所述的阵列基板,其中,所述导电层在所述隔断槽内还包括,位于所述隔断槽边沿的导电材料,所述导电材料与所述信号走线之间断路。
- 一种阵列基板的制备方法,包括:在衬底基板的一侧形成驱动电路层,所述驱动电路层在所述阵列基板的外围区具有转接走线,所述转接走线位于源漏金属层和栅极层中的至少一层;在所述驱动电路层远离所述衬底基板的一侧依次形成有机膜层和导电层;所述有机膜层在所述外围区具有隔断槽和暴露所述转接走线的过孔;至少部分所述转接走线跨过所述隔断槽;所述导电层具有被所述隔断槽的边沿隔断的信号走线,所述信号走线相邻的两端之间通过所述转接走线电连接;所述信号走线与所述转接走线之间通过所述过孔连接。
- 一种阵列基板,包括依次层叠设置的衬底基板、驱动电路层、有机膜层和导电层;其中,所述驱动电路层在所述阵列基板的外围区具有第二垫高体和导电结构;所述第二垫高体包括位于栅极层的第二垫高金属块和覆盖所述第二垫 高金属块的第二垫高绝缘层;所述导电结构位于所述第二垫高体远离所述衬底基板的一侧且至少部分与所述第二垫高体交叠;所述有机膜层在所述外围区具有隔断槽,所述第二垫高体和所述导电结构至少部分被所述隔断槽暴露;且所述导电结构被所述隔断槽暴露的部分完全承载于所述第二垫高体上。
- 根据权利要求42所述的阵列基板,其中,所述导电结构被所述隔断槽暴露的部分的边缘,与所述第二垫高体的边缘之间具有间隙。
- 根据权利要求42或者43所述的阵列基板,其中,所述导电层在所述隔断槽内包括,位于所述第二垫高体的边沿与所述隔断槽的边沿之间的导电材料,所述导电材料与所述导电结构断路。
- 一种阵列基板的制备方法,包括:在衬底基板的一侧形成驱动电路层,所述驱动电路层在所述阵列基板的外围区具有第二垫高体和导电结构;所述第二垫高体包括位于栅极层的第二垫高金属块和覆盖所述第二垫高金属块的第二垫高绝缘层;所述导电结构位于所述第二垫高体远离所述衬底基板的一侧且至少部分与所述第二垫高体交叠;在所述驱动电路层远离所述衬底基板的一侧依次形成有机膜层和导电层;所述有机膜层在所述外围区具有隔断槽,所述第二垫高体和所述导电结构至少部分被所述隔断槽暴露;且所述导电结构被所述隔断槽暴露的部分完全承载于所述第二垫高体上。
- 根据权利要求45所述的阵列基板的制备方法,其中,所述导电结构被所述隔断槽暴露的部分的边缘,与所述第二垫高体的边缘之间具有间隙。
- 一种阵列基板的制备方法,包括:在衬底基板的一侧形成有机膜层,所述有机膜层在所述外围区具有隔断槽;在所述有机膜层远离所述衬底基板的一侧形成导电材料层,所述导电材料层覆盖所述有机膜层和所述隔断槽;在所述导电材料层远离所述衬底基板的一侧涂覆光刻胶,所述光刻胶覆盖所述有机膜层并填充所述隔断槽;对所述光刻胶进行曝光,其中,曝光机的聚焦平面在光刻胶的表面以下;对所述导电材料层进行刻蚀,然后去除光刻胶。
- 一种显示面板,包括权利要求1~22、权利要求38~40、权利要求42~44任意一项所述的阵列基板。
- 根据权利要求48所述的显示面板,其中,所述显示面板还包括与所述阵列基板对盒设置的盖板,以及设于所述阵列基板和所述盖板之间的封框胶;所述封框胶覆盖所述隔断槽;所述驱动电路层在所述外围区具有与所述封框胶交叠的导电走线,所述导电走线网格化设计。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNPCT/CN2022/084485 | 2022-03-31 | ||
PCT/CN2022/084485 WO2023184374A1 (zh) | 2022-03-31 | 2022-03-31 | 显示面板、阵列基板及其制备方法 |
PCT/CN2022/115817 WO2023184849A1 (zh) | 2022-03-31 | 2022-08-30 | 显示面板、阵列基板及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117296088A true CN117296088A (zh) | 2023-12-26 |
Family
ID=88198716
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202280000682.9A Pending CN117157729A (zh) | 2022-03-31 | 2022-03-31 | 显示面板、阵列基板及其制备方法 |
CN202280002963.8A Pending CN117296088A (zh) | 2022-03-31 | 2022-08-30 | 显示面板、阵列基板及其制备方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202280000682.9A Pending CN117157729A (zh) | 2022-03-31 | 2022-03-31 | 显示面板、阵列基板及其制备方法 |
Country Status (2)
Country | Link |
---|---|
CN (2) | CN117157729A (zh) |
WO (2) | WO2023184374A1 (zh) |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002040404A (ja) * | 2000-07-21 | 2002-02-06 | Toshiba Corp | 液晶表示装置 |
JP2004335848A (ja) * | 2003-05-09 | 2004-11-25 | Seiko Epson Corp | 半導体装置及びその製造方法、電気光学装置及びその製造方法並びに電子機器 |
JP4237679B2 (ja) * | 2004-06-14 | 2009-03-11 | 三菱電機株式会社 | 表示装置とその製造方法 |
JP2010282111A (ja) * | 2009-06-08 | 2010-12-16 | Casio Computer Co Ltd | 液晶表示装置 |
CN104465652B (zh) * | 2014-12-05 | 2018-09-18 | 上海天马微电子有限公司 | 一种阵列基板、显示装置及阵列基板的制作方法 |
CN105514033B (zh) * | 2016-01-12 | 2019-01-15 | 武汉华星光电技术有限公司 | 阵列基板的制作方法 |
KR20180075002A (ko) * | 2016-12-26 | 2018-07-04 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 이를 포함하는 액정표시장치 |
CN206657159U (zh) * | 2017-02-13 | 2017-11-21 | 北京京东方显示技术有限公司 | 阵列基板、彩膜基板和液晶显示面板 |
CN107219658A (zh) * | 2017-06-28 | 2017-09-29 | 厦门天马微电子有限公司 | 彩膜基板及显示装置 |
CN109411619B (zh) * | 2017-08-17 | 2020-05-26 | 京东方科技集团股份有限公司 | Oled阵列基板及其制备方法、显示面板及显示装置 |
CN107507840B (zh) * | 2017-08-29 | 2020-10-16 | 上海天马有机发光显示技术有限公司 | 一种显示面板和显示装置 |
CN108010945B (zh) * | 2017-11-28 | 2021-08-10 | 武汉天马微电子有限公司 | 显示面板和显示装置 |
CN108447872B (zh) * | 2018-03-14 | 2021-01-22 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和显示装置 |
CN109410751B (zh) * | 2018-10-30 | 2021-04-27 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示面板、显示装置 |
CN111352531B (zh) * | 2020-02-27 | 2024-02-02 | 云谷(固安)科技有限公司 | 触控显示面板及其制作方法和触控显示装置 |
CN111933674A (zh) * | 2020-08-18 | 2020-11-13 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
CN111952323B (zh) * | 2020-08-19 | 2022-07-22 | 京东方科技集团股份有限公司 | 一种显示基板的制备方法、显示基板及显示装置 |
CN112018159B (zh) * | 2020-08-27 | 2023-06-02 | 京东方科技集团股份有限公司 | 触控显示面板 |
CN113327942A (zh) * | 2021-05-31 | 2021-08-31 | 京东方科技集团股份有限公司 | 显示面板及其制备方法 |
-
2022
- 2022-03-31 WO PCT/CN2022/084485 patent/WO2023184374A1/zh active Application Filing
- 2022-03-31 CN CN202280000682.9A patent/CN117157729A/zh active Pending
- 2022-08-30 CN CN202280002963.8A patent/CN117296088A/zh active Pending
- 2022-08-30 WO PCT/CN2022/115817 patent/WO2023184849A1/zh unknown
Also Published As
Publication number | Publication date |
---|---|
WO2023184849A1 (zh) | 2023-10-05 |
WO2023184374A1 (zh) | 2023-10-05 |
CN117157729A (zh) | 2023-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7164230B2 (en) | Dual panel-type organic electroluminescent display device and method for fabricating the same | |
KR101987218B1 (ko) | 어레이 기판, 그것의 제조 방법, 및 디스플레이 장치 | |
KR100936881B1 (ko) | 유기전계발광 표시 장치 및 그의 제조 방법 | |
US10373988B2 (en) | Display substrate, manufacturing method thereof, and display panel | |
KR20180080091A (ko) | 표시 장치 | |
US20100025664A1 (en) | Organic light emitting diode display | |
US9583548B2 (en) | Organic light emitting display device comprising light-shielding patterns and method for manufacturing the same | |
KR20040098593A (ko) | 유기 이엘 표시 장치 | |
US11335879B2 (en) | Substrate and preparation method thereof, display panel and preparation method thereof, and display device | |
KR20190044016A (ko) | 표시 장치 및 표시 장치 제조 방법 | |
US20220028954A1 (en) | Display panel and electronic device | |
US11482582B2 (en) | Display panel and electronic device | |
KR20030094452A (ko) | 액정 표시 장치용 박막 트랜지스터 어레이 기판 | |
KR102106006B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
US8614443B2 (en) | Display apparatus and method of manufacturing the same | |
CN113097193B (zh) | 显示面板及其制造方法 | |
US20200381483A1 (en) | Display device and manufacturing method thereof | |
CN110875346A (zh) | 顶部与底部发光型微发光二极管显示器及其形成方法 | |
CN117296088A (zh) | 显示面板、阵列基板及其制备方法 | |
US20220208913A1 (en) | Display device | |
CN111864113B (zh) | 显示背板及其制作方法和显示面板 | |
US11903252B2 (en) | Display panel and electronic device | |
CN113299680B (zh) | 显示装置 | |
US11651727B2 (en) | Light emitting device with light emitting unit and driving circuit | |
US20230307426A1 (en) | Display panel, preparing method thereof, and display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |