CN117198355A - 半导体器件和存储器 - Google Patents

半导体器件和存储器 Download PDF

Info

Publication number
CN117198355A
CN117198355A CN202210603574.2A CN202210603574A CN117198355A CN 117198355 A CN117198355 A CN 117198355A CN 202210603574 A CN202210603574 A CN 202210603574A CN 117198355 A CN117198355 A CN 117198355A
Authority
CN
China
Prior art keywords
pull
compensation
circuit
transistor
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210603574.2A
Other languages
English (en)
Inventor
刘忠来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210603574.2A priority Critical patent/CN117198355A/zh
Priority to PCT/CN2022/107184 priority patent/WO2023231164A1/zh
Priority to EP22838628.0A priority patent/EP4307305A1/en
Priority to US17/954,336 priority patent/US20230410889A1/en
Publication of CN117198355A publication Critical patent/CN117198355A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Abstract

本公开涉及半导体技术领域，提出一种半导体器件和存储器，半导体器件包括互不交叠的上拉电路集成区、下拉电路集成区、补偿电路集成区，半导体器件还包括输出电路，输出电路包括：上拉电路、下拉电路、补偿电路，上拉电路连接于信号输出线，上拉电路位于上拉电路集成区；下拉电路连接于信号输出线，下拉电路位于下拉电路集成区；补偿电路用于增强信号输出线上输出信号的驱动能力，补偿电路位于补偿电路集成区。该半导体器件可以降低补偿电路所连接控制线与其他结构之间的寄生电容，从而有利于优化补偿电路所连接控制线上信号的时序。

Description

半导体器件和存储器
技术领域
本公开涉及半导体技术领域，尤其涉及一种半导体器件和存储器。
背景技术
相关技术中，存储器中的输出电路包括上拉电路、下拉电路，以及用于提高输出电路输出信号驱动能力的补偿电路。补偿电路一般集成于上拉电路和下拉电路所在的集成区内。
然而，本公开的发明人发现，补偿电路所连接的控制线会与上拉电路或下拉电路之间形成较大的寄生电容，从而不利于补偿电路所连接的控制线上信号的优化。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
根据本公开的一个方面，提供一种半导体器件，其中，所述半导体器件包括互不交叠的上拉电路集成区、下拉电路集成区、补偿电路集成区，所述半导体器件还包括输出电路，所述输出电路包括：上拉电路、下拉电路、补偿电路。上拉电路连接于信号输出线，所述上拉电路位于所述上拉电路集成区；下拉电路连接于所述信号输出线，所述下拉电路位于所述下拉电路集成区；补偿电路用于增强所述信号输出线上输出信号的驱动能力，所述补偿电路位于所述补偿电路集成区。
本公开一种示例性实施例中，所述信号输出线沿第一方向延伸且用于沿所述第一方向传输信号；所述补偿电路集成区的至少部分区域位于所述上拉电路集成区在所述第一方向上的一侧，且所述补偿电路集成区的至少部分区域位于所述下拉电路集成区在所述第一方向上的一侧。
本公开一种示例性实施例中，所述补偿电路包括至少一个第一上拉补偿支路，所述第一上拉补偿支路用于上拉所述输出信号；所述补偿电路集成区包括第一集成区，所述第一上拉补偿支路位于所述第一集成区；所述第一集成区位于所述上拉电路集成区在所述第一方向上的一侧。
本公开一种示例性实施例中，所述补偿电路包括至少一个第一下拉补偿支路，所述第一下拉补偿支路用于下拉所述输出信号；所述补偿电路集成区包括第二集成区，所述第一下拉补偿支路位于所述第二集成区；所述第二集成区位于所述下拉电路集成区在所述第一方向上的一侧。
本公开一种示例性实施例中，所述第一上拉补偿支路连接所述信号输出线、第一控制信号线，所述第一上拉补偿支路用于响应所述第一控制信号线的使能信号以上拉所述输出信号；所述上拉电路包括多个上拉支路，所述上拉支路包括第一晶体管，所述第一晶体管的第一极连接所述信号输出线，所述第一晶体管的第二极连接第一高电平电源端，所述第一晶体管的栅极连接上拉控制信号线。
本公开一种示例性实施例中，所述第一上拉补偿支路包括第二晶体管，所述第二晶体管的第一极连接所述信号输出线，所述第二晶体管的第二极用于接收高电平电源电压，所述第二晶体管的栅极连接所述第一控制信号线；其中，所述第一晶体管的尺寸小于所述第二晶体管的尺寸。
本公开一种示例性实施例中，所述上拉电路中上拉支路的个数大于所述补偿电路中所述第一上拉补偿支路的个数。
本公开一种示例性实施例中，所述第一下拉补偿支路连接所述信号输出线、第二控制信号线，所述第一下拉补偿支路用于响应所述第二控制信号线的使能信号以下拉所述输出信号；所述下拉电路包括多个下拉支路，所述下拉支路包括第三晶体管，所述第三晶体管的第一极连接所述信号输出线，所述第三晶体管的第二极连接第一低电平电源端，所述第三晶体管的栅极连接下拉控制信号线。
本公开一种示例性实施例中，所述第一下拉补偿支路包括第四晶体管，所述第四晶体管的第一极连接所述信号输出线，所述第四晶体管的第二极用于接收低电平电源电压，所述第四晶体管的栅极连接所述第二控制信号线；其中，所述第三晶体管的尺寸小于所述第四晶体管的尺寸。
本公开一种示例性实施例中，所述下拉电路中下拉支路的个数大于所述补偿电路中所述第一下拉补偿支路的个数。
本公开一种示例性实施例中，所述补偿电路包括至少一个第一下拉补偿支路，所述下拉电路包括多个下拉支路；所述第一下拉补偿支路连接所述信号输出线、第二控制信号线，用于响应所述第二控制信号线的使能信号下拉所述输出信号；所述下拉支路连接所述信号输出线、第一低电平电源端、下拉控制信号线，用于响应所述下拉控制信号线的信号将所述第一低电平电源端的信号传输到所述信号输出线；多个所述上拉支路沿所述第一方向分布，多个所述下拉支路沿所述第一方向分布，所述信号输出线所在区域位于所述上拉电路集成区和所述下拉电路集成区之间；所述第一控制信号线、上拉控制信号线、第二控制信号线、下拉控制信号线沿所述第一方向延伸，所述第一控制信号线所在区域位于所述上拉控制信号线所在区域和所述信号输出线所在区域之间，所述第二控制信号线所在区域位于所述下拉控制信号线所在区域和所述信号输出线所在区域之间。
本公开一种示例性实施例中，所述信号输出线沿第一方向延伸且用于沿所述第一方向传输信号；所述补偿电路集成区的至少部分区域位于所述上拉电路集成区在第二方向上的一侧，且所述补偿电路集成区的至少部分区域位于所述下拉电路集成区在所述第二方向上的一侧，所述第二方向和所述第一方向相反。
本公开一种示例性实施例中，所述补偿电路包括至少一个第二上拉补偿支路；所述补偿电路集成区包括第三集成区，所述第二上拉补偿支路位于所述第三集成区；所述第三集成区位于所述上拉电路集成区在所述第二方向上的一侧。
本公开一种示例性实施例中，所述补偿电路包括至少一个第二下拉补偿支路；所述补偿电路集成区包括第四集成区，所述第二下拉补偿支路位于所述第四集成区；所述第四集成区位于所述下拉电路集成区在所述第二方向上的一侧。
本公开一种示例性实施例中，所述上拉电路包括多个上拉支路，所述上拉支路包括第一晶体管，所述第一晶体管的第一极连接所述信号输出线，所述第一晶体管的第二极连接第一高电平电源端，所述第一晶体管的栅极连接上拉控制信号线；所述第二上拉补偿支路连接所述上拉控制信号线，所述第二上拉补偿支路用于同步补偿所述上拉控制信号线上的信号。
本公开一种示例性实施例中，所述下拉电路包括多个下拉支路，所述下拉支路包括第三晶体管，所述第三晶体管的第一极连接所述信号输出线，所述第三晶体管的第二极连接第一低电平电源端，所述第三晶体管的栅极连接下拉控制信号线；所述第二下拉补偿支路连接所述下拉控制信号线，所述第二下拉补偿支路用于同步补偿所述下拉控制信号线上的信号。
本公开一种示例性实施例中，所述第二上拉补偿支路连接所述信号输出线、第三控制信号线，用于响应所述第三控制信号线的使能信号以上拉所述输出信号。
本公开一种示例性实施例中，所述第二下拉补偿支路连接所述信号输出线、第四控制信号线，用于响应所述第四控制信号线的使能信号以下拉所述输出信号。
根据本公开的一个方面，提供一种存储器，所述存储器包括上述的半导体器件。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本示例性实施例中一种输出电路的结构示意图；
图2为图1所示输出电路部分结构的等效电路图；
图3为图1所示输出电路的结构版图；
图4为本公开半导体器件一种示例性实施例中的结构示意图；
图5为图4所示半导体器件的结构版图；
图6为图4所示半导体器件中输出电路部分结构的等效电路图；
图7为本公开半导体器件另一种示例性实施例的结构版图；
图8为图7所示半导体器件中输出电路部分结构的等效电路图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。其他相对性的用语，例如“高”“低”“顶”“底”“左”“右”等也作具有类似含义。当某结构在其它结构“上”时，有可能是指某结构一体位于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成区分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成区分/等之外还可存在另外的要素/组成区分/等。
如图1、2、3所示，图1为本示例性实施例中一种输出电路的结构示意图，图2为图1所示输出电路部分结构的等效电路图，图3为图1所示输出电路的结构版图。该输出电路包括上拉电极，下拉电路、开关电路3、上拉补偿电路、下拉补偿电路。其中，上拉电路包括多个上拉支路11，下拉电路包括多个下拉支路21，开关电路3包括多个开关支路31，上拉补偿电路包括多个上拉补偿支路411，下拉补偿电路包括多个下拉补偿支路421。如图1、2、3所示，上拉支路11可以包括第一晶体管T1，下拉支路21可以包括第三晶体管T3，上拉补偿支路411可以包括第二晶体管T2，下拉补偿电路可以包括第四晶体管T4，开关支路31可以包括第五晶体管T5。如图2所示，一上拉支路11、一下拉支路21、一开关支路31、一上拉补偿支路411、一下拉补偿支路421可以形成一输出单元。在同一输出单元中，第一晶体管T1的第一极连接信号输出线LDQ，第一晶体管T1的第二极连接第五晶体管T5的第二极，第一晶体管T1的栅极连接上拉控制信号线MPU；第五晶体管T5的第一极连接第一高电平电源端VDD1；第三晶体管T3的第一极连接信号输出线LDQ，第三晶体管T3的第二极连接第一低电平电源端VSS1，栅极连接下拉控制信号线MPD；第二晶体管T2的第一极连接信号输出线LDQ，第二晶体管T2的第二极连接第二高电平电源端VDD2，第二晶体管T2的栅极连接上拉补偿控制线BPU；第四晶体管T4的第一极连接信号输出线LDQ，第四晶体管T4的第二极连接第二低电平电源端VSS2，第四晶体管T4的栅极连接下拉补偿控制线BPD。
本示例性实施例中，当开关支路31导通时，上拉控制信号线MPU和下拉控制信号线MPD择一输入有效电平，以择一导通与其连接的晶体管。当上拉控制信号线MPU输入有效电平以导通上拉支路11时，下拉支路21关断，信号输出线LDQ输出高电平；当下拉控制信号线MPD输入有效电平以导通下拉支路21时，上拉支路11关断，信号输出线LDQ输出低电平，从而该输出电路可以可控制的输出高电平或低电平。
此外，上拉补偿控制线BPU可以在上拉控制信号线MPU输入有效电平时输出有效电平以导通上拉补偿支路411，上拉补偿支路411将第二高电平电源端VDD2的高电平传输到信号输出线LDQ，从而可以增强信号输出线LDQ上输入信号的上拉驱动能力。下拉补偿控制线BPD可以在下拉控制信号线MPD输出有效电平时输出有效电平以导通下拉补偿支路421，下拉补偿支路421可以将第二低电平电源端VSS2的低电平传输到信号输出线LDQ，从而增强信号输出线LDQ上输出信号的下拉驱动能力。其中，输出信号的上拉驱动能力越强，输出信号的上升沿越陡峭，输出信号的下拉驱动能力越强，输出信号的下降沿越陡峭，相应的，输出信号的上拉驱动能力和下拉驱动能力越强，输出信号所能达到的最大频率也越高。
其中，第一高电平电源端VDD1和第二高电平电源端VDD2可以共用同一高电平电源端，第一低电平电源端VSS1和第二低电平电源端VSS2可以共用同一低电平电源端。第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5可以为N型晶体管也可以为P型晶体管。有效电平可以理解为目标电路的导通电平，例如，当目标电路为N型晶体管时，有效电平为高电平，当目标电路为P型晶体管时，有效电平为低电平。在一实施例中，T3和T4为Pmos管，T1、T2及T5为Nmos管。
如图3所示，在同一输出电路中，上拉补偿支路411的个数可以与上拉支路11的个数相同，上拉补偿支路411可以分散设置于上拉支路11所在的上拉支路集成区01；下拉补偿支路421的个数可以与下拉支路21的个数相同，下拉补偿支路421可以分散设置于下拉支路21所在的下拉支路集成区02。在同一输出电路中，上拉支路11和下拉支路21的个数可以相同，例如，上拉支路11和下拉支路21的个数均可以为6个。然而，由于上拉补偿支路411分散设置于上拉支路11所在的上拉支路集成区01，从而导致上拉补偿控制线BPU绕线很长，较长的上拉补偿控制线BPU会与其他结构产生较大的寄生电容，从而不利于上拉补偿控制线BPU上信号时序的优化。同理，由于下拉补偿支路421分散设置于下拉支路21所在的下拉支路集成区02，从而导致下拉补偿控制线BPD绕线很长，较长的下拉补偿控制线BPD会与其他结构产生较大的寄生电容，从而不利于下拉补偿控制线BPD上信号时序的优化。
基于此，本示例性实施例提供一种半导体器件，如图4、5所示，图4为本公开半导体器件一种示例性实施例中的结构示意图，图5为图4所示半导体器件的结构版图。其中，所述半导体器件包括互不交叠的上拉电路集成区61、下拉电路集成区62、补偿电路集成区63，所述半导体器件还包括输出电路，所述输出电路可以包括：上拉电路1、下拉电路2、补偿电路4。上拉电路1连接于信号输出线LDQ，所述上拉电路1位于所述上拉电路集成区61；下拉电路2连接于所述信号输出线LDQ，所述下拉电路2位于所述下拉电路集成区62；补偿电路4用于增强所述信号输出线LDQ上输出信号的驱动能力，所述补偿电路4位于所述补偿电路集成区63。
本示例性实施例中，该半导体器件将补偿电路4集中设置在补偿电路集成区63，从而可以降低补偿电路4所连接的补偿控制线与其他结构所形成寄生电容的容量，从而可以有利于降低补偿电路4所连接的补偿控制线上信号时序的优化。
本示例性实施例中，如图5所示，所述信号输出线LDQ沿第一方向X延伸且用于沿所述第一方向X传输信号；所述补偿电路集成区63可以位于所述上拉电路集成区61在所述第一方向X上的一侧，且所述补偿电路集成区63可以位于所述下拉电路集成区62在所述第一方向X上的一侧。如图5所示，该半导体器件还可以包括一输出焊盘集成区64，输出焊盘集成区64可以位于补偿电路集成区63远离上拉电路集成区61的一侧。输出焊盘集成区64中可以设置有输出焊盘DQpad，输出焊盘DQpad可以与信号输出线LDQ连接，输出焊盘Dqpad用于向半导体器件外部输出输出信号。
本示例性实施例中，如图5所示，所述补偿电路4可以包括至少一个第一上拉补偿支路411，所述第一上拉补偿支路411用于上拉所述输出信号；所述补偿电路集成区63可以包括第一集成区631，所述第一上拉补偿支路411可以位于所述第一集成区631；所述第一集成区631可以位于所述上拉电路集成区61在所述第一方向X上的一侧。
本示例性实施例中，如图5所示，所述补偿电路4还可以包括至少一个第一下拉补偿支路421，所述第一下拉补偿支路421用于下拉所述输出信号；所述补偿电路集成区63还可以包括第二集成区632，所述第一下拉补偿支路421可以位于所述第二集成区632；所述第二集成区632位于所述下拉电路集成区62在所述第一方向X上的一侧。
本示例性实施例中，如图6所示，为图4所示半导体器件中输出电路部分结构的等效电路图。所述第一上拉补偿支路411连接所述信号输出线LDQ、第一控制信号线BPU1，所述第一上拉补偿支路411用于响应所述第一控制信号线BPU1的使能信号以上拉所述输出信号；所述上拉电路1可以包括多个上拉支路11，所述上拉支路11包括第一晶体管T1，所述第一晶体管T1的第一极连接所述信号输出线LDQ，第二极连接第一高电平电源端VDD1、栅极连接上拉控制信号线MPU。
本示例性实施例中，如图6所示，所述第一上拉补偿支路411可以包括第二晶体管T2，所述第二晶体管T2的第一极连接所述信号输出线LDQ，第二极可以连接第二高电平电源端VDD2，栅极可以连接所述第一控制信号线BPU1。第一控制信号线BPU1可以在上拉控制信号线MPU输出有效电平时输出有效电平，以导通第一上拉补偿支路411，导通的第一上拉补偿支路411将第二高电平电源端VDD2的高电平信号传输到信号输出线LDQ，以对信号输出线LDQ上的信号进行上拉补偿。第一控制信号线BPU1可以在上拉控制信号线MPU输出有效电平的起始时刻输出有效电平，例如，当第一晶体管T1为P型晶体管时，第一控制信号线BPU1可以在上拉控制信号线MPU上信号的下降沿输出有效电平，以实现对信号输出线LDQ上信号的上拉补偿。
第一控制信号线BPU1通过接触孔与第一上拉补偿支路411连接，该接触孔与其他导电结构或其他接触孔在膜层延伸方向上具有较小的距离，从而使得第一控制信号线BPU1连接的过孔结构容易与其他结构形成较大的寄生电容。本示例性实施例中，在同一输出电路中，所述上拉电路1中上拉支路11的个数可以大于所述补偿电路4中所述第一上拉补偿支路411的个数。例如，本示例性实施例中，上拉电路1中上拉支路11的个数可以为6个，补偿电路4中所述第一上拉补偿支路411的个数可以为2个。本示例性实施例通过减少第一上拉补偿支路411的个数，可以降低第一控制信号线BPU1与第一上拉补偿支路411之间过孔的数量，从而可以有效的降低第一控制信号线BPU1的寄生电容。
其中，第一上拉补偿支路411的排列方向可以垂直于或平行于上拉电路中上拉支路11的排列方向，或者说，第二晶体管T2的排列方向可以垂直于或平行于第一晶体管T1的排列方向。需要说明的是，排列方向的限定并不对栅长方向造成限制，示例性的，当第二晶体管T2的排列方向垂直于第一晶体管T1的排列方向时，第二晶体管T2的栅长方向可以平行于或垂直于第一晶体管T1的栅长方向。
本示例性实施例减少了第一上拉补偿支路411的数量，为了保证第一上拉补偿支路411对输出信号的上拉能力，本示例性实施例可以相应增加第二晶体管T2的尺寸，从而使得单个第一上拉补偿支路411具有更强的驱动能力。由于补偿电路集成区63位于上拉电路集成区61和下拉下路集成区62构成的整体的一侧，增大第二晶体管T2的尺寸对上拉电路1中第一晶体管T1的影响较小，即不会挤占过度某一第一晶体管T1的版图面积，这使得增大第二晶体管T2的尺寸且减少第一上拉补偿支路411的数量这一方案可以实现。本示例性实施例中，所述第二晶体管T2的尺寸可以大于所述第一晶体管T1的尺寸。
本示例性实施例中，如图4、5、6所示，所述第一下拉补偿支路421可以连接所述信号输出线LDQ、第二控制信号线BPD2，所述第一下拉补偿支路421可以用于响应所述第二控制信号线BPD2的使能信号以下拉所述输出信号；所述下拉电路2可以包括多个下拉支路21，所述下拉支路21可以包括第三晶体管T3，所述第三晶体管T3的第一极连接所述信号输出线LDQ，第二极连接第一低电平电源端VSS1，栅极连接下拉控制信号线MPD。
本示例性实施例中，如图4、5、6所示，所述第一下拉补偿支路421可以包括第四晶体管T4，所述第四晶体管T4的第一极连接所述信号输出线LDQ，第二极连接第二低电平电源端VSS2。第二控制信号线BPD2可以在下拉控制信号线MPD输出有效电平的起始时刻输出有效电平，以导通第一下拉补偿支路421，导通的第一下拉补偿支路421可以将第二低电平电源端VSS2的低电平信号传输到信号输出线LDQ，以对信号输出线LDQ上的信号进行下拉。
本示例性实施例中，第二控制信号线BPD2通过接触孔与第一下拉补偿支路421连接，第二控制信号线BPD2连接的接触孔与其他导电结构或其他接触孔在膜层延伸方向上具有较小的距离，从而使得第二控制信号线BPD2连接的过孔结构容易与其他结构形成较大的寄生电容。本示例性实施例中，在同一输出电路中，所述下拉电路2中下拉支路21的个数可以大于所述补偿电路4中所述第一下拉补偿支路421的个数。例如，本示例性实施例中，下拉电路2下拉支路21的个数可以为6个，补偿电路4中所述第一下拉补偿支路421的个数可以为2个。本示例性实施例通过减少第一下拉补偿支路421的个数，可以降低第二控制信号线BPD2与第一下拉补偿支路421之间过孔的数量，从而可以有效的降低第二控制信号线BPD2的寄生电容。
本示例性实施例减少了第一下拉补偿支路421的数量，为了保证第一下拉补偿支路421对输出信号的下拉能力，本示例性实施例可以相应增加第四晶体管T4的尺寸，从而使得单个第一下拉补偿支路421具有更强的驱动能力。例如，本示例性实施例中，所述第四晶体管T4的尺寸可以大于所述第三晶体管T3的尺寸，增大第四晶体管T4的尺寸的可行性原理可参考第二晶体管T2。
如图4、6所示，该输出电路还可以包括开关电路3，开关电路3可以包括多个开关支路31，开关支路31可以包括第五晶体管T5，第五晶体管T5的第一极可以连接第一高电平电源端VDD1，第二极连接第一晶体管T1的第二极。
需要说明的是，本示例性实施例中，第一高电平电源端VDD1和第二高电平电源端VDD2可以共用同一高电平电源端，第一低电平电源端VSS1和第二低电平电源端VSS2可以共用同一低电平电源端。
本示例性实施例中，如图5所示，多个所述上拉支路11可以沿所述第一方向X分布，多个所述下拉支路21可以沿所述第一方向X分布，所述信号输出线LDQ所在区域可以位于所述上拉电路集成区61和所述下拉电路集成区62之间；所述第一控制信号线BPU1、上拉控制信号线MPU、第二控制信号线BPD2、下拉控制信号线MPD可以沿所述第一方向X延伸，所述第一控制信号线BPU1所在区域可以位于所述上拉控制信号线MPU所在区域和所述信号输出线LDQ所在区域之间，所述第二控制信号线BPD2所在区域可以位于所述下拉控制信号线MPD所在区域和所述信号输出线LDQ所在区域之间。第一控制信号线BPU1可以用于屏蔽上拉控制信号线MPU和信号输出线LDQ之间的噪音干扰。第二控制信号线BPD2可以用于屏蔽下拉控制信号线MPD和信号输出线LDQ之间的噪音干扰。
应该理解的是，在其他示例性实施例中，图5中第一上拉补偿支路411的集成区也可以位于上拉电路集成区61在第二方向上的一侧，第二方向和第一方向X相反。该设置可以增加第一控制信号线BPU1与输出焊盘Dqpad之间的距离，从而降低第一控制信号线BPU1与输出焊盘Dqpad之间的寄生电容。同理，第一下拉补偿支路421的集成区也可以位于下拉电路集成区62在第二方向上的一侧。如图7所示，为本公开半导体器件另一种示例性实施例的结构版图。本示例性实施例中，所述信号输出线LDQ沿第一方向X延伸且用于沿所述第一方向X传输信号。所述补偿电路集成区63可以位于所述上拉电路集成区61在第二方向上的一侧，且所述补偿电路集成区63可以位于所述下拉电路集成区62在所述第二方向上的一侧，所述第二方向和所述第一方向X相反。
本示例性实施例中，所述补偿电路4可以包括至少一个第二上拉补偿支路412；所述补偿电路集成区63还可以包括第三集成区633，所述第二上拉补偿支路412可以位于所述第三集成区633；所述第三集成区633可以位于所述上拉电路集成区61在所述第二方向上的一侧。
本示例性实施例中，所述补偿电路4还可以包括至少一个第二下拉补偿支路422；所述补偿电路集成区63还可以包括第四集成区634，所述第二下拉补偿支路422可以位于所述第四集成区634；所述第四集成区634可以位于所述下拉电路集成区62在所述第二方向上的一侧。
需要说明的是，尽管在图7所示结构版图中，第二上拉补偿支路412和第二下拉补偿支路422的排列方向平行于上拉支路11和下拉支路21的排列方向，但这仅仅只是作为一个示例，实际上，第二上拉补偿支路412和第二下拉补偿支路422的排列方向还可以垂直于上拉支路11和下拉支路21的排列方向。
本示例性实施例中，如图8所示，为图7所示半导体器件中输出电路部分结构的等效电路图。所述第二上拉补偿支路412可以连接上拉控制信号线MPU，第二上拉补偿支路412可以用于同步补偿所述上拉控制信号线MPU上的信号。第二上拉补偿支路412可以与上拉控制信号线MPU一一对应设置，第二上拉补偿支路412可以用于同步补偿与其对应的上拉控制信号线MPU上的信号，每一第二上拉补偿支路412中包含的晶体管的数量可以根据实际需要进行设置，图8所示实施例包含两个晶体管，即第六晶体管T6、第七晶体管T7。
本示例性实施例中，所述第二下拉补偿支路422连接下拉控制信号线MPD，第二下拉补偿支路422可以用于同步补偿所述下拉控制信号线MPD上的信号。第二下拉补偿支路422可以与下拉控制信号线MPD一一对应设置，第二下拉补偿支路422可以用于同步补偿与其对应的下拉控制信号线MPD上的信号，每一第二下拉补偿支路422中包含的晶体管的数量可以根据实际需要进行设置。
图8仅示出了一个第二上拉补偿支路412和一个第二下拉补偿支路422。本示例性实施例中，“同步补偿”可以理解为：在被补偿信号的上升沿上拉被补偿信号，在被补偿信号的下降沿下拉被补偿信号，从而使得被补偿信号的上升沿和下降沿更加陡峭。
如图8所示，第二上拉补偿支路412可以包括第六晶体管T6、第七晶体管T7，第六晶体管T6的第一极可以连接上拉控制信号线MPU，第六晶体管T6的第二极可以用于接收高电平电源信号；第七晶体管T7的第一极可以连接上拉控制信号线MPU，第七晶体管T7的第二极可以用于接收低电平电源信号。第六晶体管T6可以在上拉控制信号线MPU上信号的上升沿导通，以通过高电平电源信号对上拉控制信号线MPU上信号进行上拉；第七晶体管T7可以在上拉控制信号线MPU上信号的下降沿导通，以通过低电平电源信号对上拉控制信号线MPU上信号进行下拉。
同理，第二下拉补偿支路422可以包括第八晶体管T8、第九晶体管T9，第八晶体管T8的第一极可以连接下拉控制信号线MPD，第八晶体管T8的第二极可以用于接收高电平电源信号；第九晶体管T9的第一极可以连接下拉控制信号线MPD，第九晶体管T9的第二极可以用于接收低电平电源信号。第八晶体管T8可以在下拉控制信号线MPD上信号的上升沿导通，以通过高电平电源信号对下拉控制信号线MPD上信号进行上拉；第九晶体管T9可以在下拉控制信号线MPD上信号的下降沿导通，以通过低电平电源信号对下拉控制信号线MPD上信号进行下拉。
可以理解的是，本示例性实施例仅示出了第二上拉补偿支路412和第二下拉补偿支路422均包含两个晶体管，且两个晶体管中一个用于上拉一个用于下拉；在其他实施例中，第二上拉补偿支路412和第二下拉补偿支路422可均包含一个晶体管，第二上拉补偿支路412中的晶体管用于上拉，第二下拉补偿支路中的晶体管用于下拉；并列的，第二上拉补偿支路412和第二下拉补偿支路422可均包含多个晶体管(大于等于两个)，第二上拉补偿支路412中的晶体管均用于上拉，第二下拉补偿支路中的晶体管均用于下拉。
如图7所示，上拉控制信号线MPU的部分结构可以位于第三集成区633，上拉控制信号线MPU可以分别通过过孔H连接第六晶体管T6、第七晶体管T7。下拉控制信号线MPD的部分结构可以位于第四集成区634，下拉控制信号线MPD可以分别通过过孔H连接第八晶体管T8、第九晶体管T9。该设置可以提高输出电路的集成度，降低输出电路的版图空间。
应该理解的是，在其他示例性实施例中，上拉控制信号线MPU也可以位于第三集成区633以外，下拉控制信号线MPD也可以位于第四集成区634以外。例如，在垂直于第一方向X的方向上，第三集成区633可以位于上拉电路集成区61和下拉电路集成区62之间，第四集成区634也可以位于上拉电路集成区61和下拉电路集成区62之间。此外，在其他示例性实施例中，该半导体器件即可以设置有第一集成区631、第二集成区632，同时也可以设置有第三集成区633、第四集成区634。
相应的，该输出电路即可以包括位于第一集成区631的第一上拉补偿支路411、位于第二集成区632的第一下拉补偿支路421，同时也可以包括位于第三集成区633的第二上拉补偿支路412、位于第四集成区634的第二下拉补偿支路422。此外，位于第三集成区633的第二上拉补偿支路412、位于第四集成区634的第二下拉补偿支路422也可以直接为输出信号线LDQ进行上拉补偿和下拉补偿，即第二上拉补偿支路412和第二下拉补偿支路422中的晶体管一极直接与输出信号线LDQ连接，另一极连接高电平电源或低电平电源，以实现上拉或下拉。
本示例性实施例还提供一种存储器，所述存储器可以包括上述的半导体器件。例如，该存储器可以为动态随机存取存储器。
本领域技术人员在考虑说明书及实践这里公开的内容后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性远离并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限定。

Claims (19)

1.一种半导体器件，其中，所述半导体器件包括互不交叠的上拉电路集成区、下拉电路集成区、补偿电路集成区，所述半导体器件还包括输出电路，所述输出电路包括：
上拉电路，连接于信号输出线，所述上拉电路位于所述上拉电路集成区；
下拉电路，连接于所述信号输出线，所述下拉电路位于所述下拉电路集成区；
补偿电路，用于增强所述信号输出线上输出信号的驱动能力，所述补偿电路位于所述补偿电路集成区。
2.根据权利要求1所述的半导体器件，其中，所述信号输出线沿第一方向延伸且用于沿所述第一方向传输信号；
所述补偿电路集成区的至少部分区域位于所述上拉电路集成区在所述第一方向上的一侧，且所述补偿电路集成区的至少部分区域位于所述下拉电路集成区在所述第一方向上的一侧。
3.根据权利要求2所述的半导体器件，其中，所述补偿电路包括至少一个第一上拉补偿支路，所述第一上拉补偿支路用于上拉所述输出信号；
所述补偿电路集成区包括第一集成区，所述第一上拉补偿支路位于所述第一集成区；
所述第一集成区位于所述上拉电路集成区在所述第一方向上的一侧。
4.根据权利要求2所述的半导体器件，其中，所述补偿电路包括至少一个第一下拉补偿支路，所述第一下拉补偿支路用于下拉所述输出信号；
所述补偿电路集成区包括第二集成区，所述第一下拉补偿支路位于所述第二集成区；
所述第二集成区位于所述下拉电路集成区在所述第一方向上的一侧。
5.根据权利要求3所述的半导体器件，其中，所述第一上拉补偿支路连接所述信号输出线、第一控制信号线，所述第一上拉补偿支路用于响应所述第一控制信号线的使能信号以上拉所述输出信号；
所述上拉电路包括多个上拉支路，所述上拉支路包括第一晶体管，所述第一晶体管的第一极连接所述信号输出线，所述第一晶体管的第二极连接第一高电平电源端，所述第一晶体管的栅极连接上拉控制信号线。
6.根据权利要求5所述的半导体器件，其中，所述第一上拉补偿支路包括第二晶体管，所述第二晶体管的第一极连接所述信号输出线，所述第二晶体管的第二极用于接收高电平电源电压，所述第二晶体管的栅极连接所述第一控制信号线；
其中，所述第一晶体管的尺寸小于所述第二晶体管的尺寸。
7.根据权利要求5或6所述的半导体器件，其中，所述上拉电路中上拉支路的个数大于所述补偿电路中所述第一上拉补偿支路的个数。
8.根据权利要求4所述的半导体器件，其中，所述第一下拉补偿支路连接所述信号输出线、第二控制信号线，所述第一下拉补偿支路用于响应所述第二控制信号线的使能信号以下拉所述输出信号；
所述下拉电路包括多个下拉支路，所述下拉支路包括第三晶体管，所述第三晶体管的第一极连接所述信号输出线，所述第三晶体管的第二极连接第一低电平电源端，所述第三晶体管的栅极连接下拉控制信号线。
9.根据权利要求8所述的半导体器件，其中，所述第一下拉补偿支路包括第四晶体管，所述第四晶体管的第一极连接所述信号输出线，所述第四晶体管的第二极用于接收低电平电源电压，所述第四晶体管的栅极连接所述第二控制信号线；
其中，所述第三晶体管的尺寸小于所述第四晶体管的尺寸。
10.根据权利要求8或9所述的半导体器件，其中，所述下拉电路中下拉支路的个数大于所述补偿电路中所述第一下拉补偿支路的个数。
11.根据权利要求5所述的半导体器件，其中，所述补偿电路包括至少一个第一下拉补偿支路，所述下拉电路包括多个下拉支路；
所述第一下拉补偿支路连接所述信号输出线、第二控制信号线，用于响应所述第二控制信号线的使能信号下拉所述输出信号；
所述下拉支路连接所述信号输出线、第一低电平电源端、下拉控制信号线，用于响应所述下拉控制信号线的信号将所述第一低电平电源端的信号传输到所述信号输出线；
多个所述上拉支路沿所述第一方向分布，多个所述下拉支路沿所述第一方向分布，所述信号输出线所在区域位于所述上拉电路集成区和所述下拉电路集成区之间；
所述第一控制信号线、上拉控制信号线、第二控制信号线、下拉控制信号线沿所述第一方向延伸，所述第一控制信号线所在区域位于所述上拉控制信号线所在区域和所述信号输出线所在区域之间，所述第二控制信号线所在区域位于所述下拉控制信号线所在区域和所述信号输出线所在区域之间。
12.根据权利要求1所述的半导体器件，其中，所述信号输出线沿第一方向延伸且用于沿所述第一方向传输信号；
所述补偿电路集成区的至少部分区域位于所述上拉电路集成区在第二方向上的一侧，且所述补偿电路集成区的至少部分区域位于所述下拉电路集成区在所述第二方向上的一侧，所述第二方向和所述第一方向相反。
13.根据权利要求12所述的半导体器件，其中，所述补偿电路包括至少一个第二上拉补偿支路；
所述补偿电路集成区包括第三集成区，所述第二上拉补偿支路位于所述第三集成区；
所述第三集成区位于所述上拉电路集成区在所述第二方向上的一侧。
14.根据权利要求12所述的半导体器件，其中，所述补偿电路包括至少一个第二下拉补偿支路；
所述补偿电路集成区包括第四集成区，所述第二下拉补偿支路位于所述第四集成区；
所述第四集成区位于所述下拉电路集成区在所述第二方向上的一侧。
15.根据权利要求13所述的半导体器件，其中，所述上拉电路包括多个上拉支路，所述上拉支路包括第一晶体管，所述第一晶体管的第一极连接所述信号输出线，所述第一晶体管的第二极连接第一高电平电源端，所述第一晶体管的栅极连接上拉控制信号线；
所述第二上拉补偿支路连接所述上拉控制信号线，所述第二上拉补偿支路用于同步补偿所述上拉控制信号线上的信号。
16.根据权利要求14所述的半导体器件，其中，所述下拉电路包括多个下拉支路，所述下拉支路包括第三晶体管，所述第三晶体管的第一极连接所述信号输出线，所述第三晶体管的第二极连接第一低电平电源端，所述第三晶体管的栅极连接下拉控制信号线；
所述第二下拉补偿支路连接所述下拉控制信号线，所述第二下拉补偿支路用于同步补偿所述下拉控制信号线上的信号。
17.根据权利要求13所述的半导体器件，其中，所述第二上拉补偿支路连接所述信号输出线、第三控制信号线，用于响应所述第三控制信号线的使能信号以上拉所述输出信号。
18.根据权利要求14所述的半导体器件，其中，所述第二下拉补偿支路连接所述信号输出线、第四控制信号线，用于响应所述第四控制信号线的使能信号以下拉所述输出信号。
19.一种存储器，所述存储器包括权利要求1-18任一项所述的半导体器件。
CN202210603574.2A 2022-05-30 2022-05-30 半导体器件和存储器 Pending CN117198355A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202210603574.2A CN117198355A (zh) 2022-05-30 2022-05-30 半导体器件和存储器
PCT/CN2022/107184 WO2023231164A1 (zh) 2022-05-30 2022-07-21 半导体器件和存储器
EP22838628.0A EP4307305A1 (en) 2022-05-30 2022-07-21 Semiconductor device and memory
US17/954,336 US20230410889A1 (en) 2022-05-30 2022-09-28 Semiconductor device and memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210603574.2A CN117198355A (zh) 2022-05-30 2022-05-30 半导体器件和存储器

Publications (1)

Publication Number Publication Date
CN117198355A true CN117198355A (zh) 2023-12-08

Family

ID=85800304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210603574.2A Pending CN117198355A (zh) 2022-05-30 2022-05-30 半导体器件和存储器

Country Status (4)

Country Link
US (1) US20230410889A1 (zh)
EP (1) EP4307305A1 (zh)
CN (1) CN117198355A (zh)
WO (1) WO2023231164A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117497020B (zh) * 2023-12-29 2024-04-19 长鑫存储技术(西安)有限公司 输出驱动电路及存储器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679229A (zh) * 2016-04-20 2016-06-15 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN113437962A (zh) * 2020-03-23 2021-09-24 长鑫存储技术(上海)有限公司 输出驱动电路及存储器
US11587598B2 (en) * 2020-09-09 2023-02-21 Samsung Electronics Co., Ltd. Memory device for generating pulse amplitude modulation-based DQ signal and memory system including the same
CN112187214B (zh) * 2020-10-09 2022-09-27 上海安路信息科技股份有限公司 Fpga的io阻抗校准电路及其方法

Also Published As

Publication number Publication date
US20230410889A1 (en) 2023-12-21
EP4307305A1 (en) 2024-01-17
WO2023231164A1 (zh) 2023-12-07

Similar Documents

Publication Publication Date Title
CN111210776B (zh) 栅极驱动电路、显示面板
US7145363B2 (en) Level shifter
JPH0746511B2 (ja) 高い出力利得を得るデータ出力ドライバー
US20190123741A1 (en) Semiconductor integrated circuit device
CN102045057A (zh) 电平移位器及其集成电路
JPS63299513A (ja) 出力回路
CN105811962A (zh) 电压电平移位器
CN117198355A (zh) 半导体器件和存储器
CN111429830A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示面板
CN110634436B (zh) 栅极驱动电路及显示面板
CN111243649B (zh) 移位寄存器单元、显示面板
CN111696483B (zh) 显示面板及其驱动方法、显示装置
US7649387B2 (en) Output driving circuits
US8400184B2 (en) Semiconductor device and level shift circuit using the same
KR19980071674A (ko) 상보형 금속 산화막 반도체 회로
CN113517322B (zh) 显示面板、显示装置
JP2007127992A (ja) 駆動用ｉｃ及び表示装置
CN111179805A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示面板
US20090284287A1 (en) Output buffer circuit and integrated circuit
US5585759A (en) Input buffer of semiconductor integrated circuit
CN111599299A (zh) 电平转换电路、显示面板
US20190326910A1 (en) Stress reduction on stacked transistor circuits
US20040041613A1 (en) Boosted clock generator having an NMOSFET pass gate transistor
JPH02154461A (ja) 半導体集積回路の出力バッファ
US11869576B2 (en) Word line driving circuit and dynamic random access memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination