CN102045057A - 电平移位器及其集成电路 - Google Patents

电平移位器及其集成电路 Download PDF

Info

Publication number
CN102045057A
CN102045057A CN2010105234873A CN201010523487A CN102045057A CN 102045057 A CN102045057 A CN 102045057A CN 2010105234873 A CN2010105234873 A CN 2010105234873A CN 201010523487 A CN201010523487 A CN 201010523487A CN 102045057 A CN102045057 A CN 102045057A
Authority
CN
China
Prior art keywords
transistor
level
voltage level
voltage
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105234873A
Other languages
English (en)
Other versions
CN102045057B (zh
Inventor
陈柏廷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102045057A publication Critical patent/CN102045057A/zh
Application granted granted Critical
Publication of CN102045057B publication Critical patent/CN102045057B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种集成电路，包括电平移位器，该电平移位器被配置为接收在第一电压电平和第二电压电平之间摆动的第一电压信号，输出在第一电压电平和第三电压电平之间摆动的第二电压信号。第三电压电平大于第二电压电平。反相器与电平移位器连接。反相器可接收第二电压，输出在第三电压电平和第四电压电平之间摆动的第三电压信号。第四电压电平小于第三电压电平并大于第一电压电平。

Description

电平移位器及其集成电路
本申请要求于2009年10月23日提交的美国临时专利申请第61/254,436号的优先权，其全部内容结合于此作为参考。
技术领域
本发明总体上涉及半导体电路领域，更具体地，涉及电平移位器及其集成电路。
背景技术
随着半导体技术的发展，集成电路通常包括一些以高电压电平运行的器件以及其他以低电压电平运行的器件。低电压器件可能不能承受高电压信号。当低电压器件以高电压信号运行时，会频繁发生器件故障。为了保护低电压器件免受高电压信号的影响，集成电路通常包括输入/输出(I/O)电路作为低电压器件和高电压器件之间的接口。I/O电路允许低电压器件与高电压器件进行通信，同时保护低电压器件免受高电压信号的干扰。
发明内容
为了解决上述问题，本发明提出了一种集成电路，包括：电平移位器，被配置为用于接收在第一电压电平和第二电压电平之间摆动的第一电压信号，输出在第一电压电平和第三电压电平之间摆动的第二电压信号，其中，第三电压电平大于第二电压电平；以及反相器，与电平移位器连接，反相器被配置为接收第二电压，输出在第三电压电平和第四电压电平之间摆动的第三电压信号，其中，第四电压电平小于第三电压电平且大于第一电压电平。
其中，电平移位器包括连接在第一电源节点和电平移位器的输出节点之间的第一类型的第一晶体管，第一电源节点与第三电压电平连接，并且第一类型的第一晶体管的栅极被配置为接收在第三电压电平和第四电压电平之间摆动的第四电压信号。
其中，第一类型的第一晶体管是第一高电压(HV)器件。
其中，第一类型的第一晶体管的源极和栅极之间的压降不大于第三电压电平和第四电压电平之间的差值。
其中，电平移位器还包括：第一类型的第二晶体管，与电平移位器的输出节点连接；以及第一类型的第三晶体管，与第一类型的第二晶体管连接，其中，第一类型的第三晶体管的栅极与电平移位器的输出节点连接。
其中，电平移位器还包括：至少一个第二类型的第一晶体管，与电平移位器的输出节点连接，并且至少一个第二类型的第一晶体管包括第二高电压(HV)器件。
其中，反相器包括连接在第二电源节点和反相器的输出节点之间的第一类型的第四晶体管，第二电源节点与第三电压电平连接，并且第一类型的第四晶体管的栅极被配置为接收在第三电压电平和第四电压电平之间摆动的第五电压信号。
其中，第一类型的第四晶体管的源极和栅极之间的压降不大于第三电压电平和第四电压电平之间的差值。
其中，反相器还包括：第一类型的第五晶体管，连接在反相器的输入节点和反相器的输出节点之间；以及第一类型的第六晶体管，与第一类型的第五晶体管连接，其中，第一类型的第六晶体管的栅极与电平移位器的输入节点连接。
其中，反相器还包括至少一个第二类型的第二晶体管，与反相器的输出节点连接。
此外，还提出了另一种集成电路，包括：电平移位器，其包括：第一类型的第一晶体管，连接在第一电源节点和电平移位器的第一输出节点之间；至少一个第二类型的第一晶体管，与电平移位器的第一输出节点连接；第一类型的第二晶体管，与电平移位器的第一输出接点连接；以及第一类型的第三晶体管，与第一类型的第二晶体管连接，其中，第一类型的第三晶体管的栅极与电平移位器的第一输出节点连接；以及反相器，与电平移位器连接。
其中，第一类型的第一晶体管是第一HV器件，至少一个第二类型的第一晶体管包括第二HV器件。
其中，反相器包括：第一类型的第四晶体管，连接在第二电源节点和反相器的输出节点之间；第一类型的第五晶体管，连接在反相器的输入节点和第一类型的第四晶体管的栅极之间；第一类型的第六晶体管，与第一类型的第五晶体管连接，其中，第一类型的第六晶体管的栅极与反相器的输入节点连接；以及至少一个第二类型的第二晶体管，与反相器的输出节点连接。
其中，电平移位器还包括：第一类型的第七晶体管，连接在第三电源节点和电平移位器的第二输出节点之间；至少一个第二类型的第三晶体管，与电平移位器的第二输出节点连接；第一类型的第八晶体管，与电平移位器的第二输出节点连接；以及第一类型的第九晶体管，与第一类型的第八晶体管连接，其中，第一类型的第九晶体管的栅极与电平移位器的第二输出节点连接。
此外，还提出了一种电平移位器，包括：至少一个输入节点，被配置为接收在第一电压电平和第二电平电源之间摆动的第一电压信号；至少一个输出节点，被配置为输出对应于第一电压信号的第二电压信号，第二电压信号在第一电压电平和第三电压电平之间摆动，其中，第三电压电平大于第二电压电平；以及至少一个第一类型的第一晶体管，连接在至少一个输入节点和至少一个输出节点之间，其中，至少一个第一类型的第一晶体管的栅极用于接收在第三电压电平和第四电压之间摆动的第三电压信号，第四电压电平大于第一电压电平且小于第三电压电平。
其中，至少一个第一类型的第一晶体管包括第一高电压(HV)器件。
其中，至少一个第一类型的第一晶体管的源极和栅极之间的压降不大于第三电压电平和第四电源电平之间的差值。
该电平移位器还包括：至少一个第二类型的第一晶体管，与电平移位器的至少一个输出节点连接；至少一个第一类型的第二晶体管，与电平移位器的至少一个输出节点连接；以及至少一个第一类型的第三晶体管，与至少一个第一类型的第二晶体管连接，其中，至少一个第一类型的第三晶体管的栅极与电平移位器的至少一个输出节点连接。
其中，至少一个第二类型的第一晶体管包括第二高电压(HV)器件。
附图说明
结合附图并根据以下详细描述能更好地理解本公开。应注意，根据工业的标准实践，各种部件没有按比例绘制并且仅用作解释的目的。实际上，为了讨论的简单，各个部件的数量和尺寸可以任意增加或减小。
图1是示出包括输入/输出(I/O)接口的示例性集成电路的示意图。
图2是示出示例性电平移位器的示意图。
图3是示出示例性反相器的示意图。
图4是示出包括设置在基板上的示例性集成电路的系统的示意图。
具体实施方式
传统的I/O电路具有各种I/O器件，例如，1.8-V I/O器件和3.3-V I/O器件。传统的I/O电路可以将从核心器件输出的在0V和0.9V之间摆动的输入电压信号电平移位(LEVEL-SHIFT)到0V和3.3V之间。通常，核心器件、1.8-V I/O器件和3.3-VI/O器件具有不同的栅极氧化物厚度。为了形成栅极氧化物层的各种厚度，使用多种薄膜工艺、掩模层、光刻工艺和/或蚀刻工艺。用于形成具有三种不同厚度的栅极氧化物层的工艺非常复杂且昂贵。
为了避免复杂而昂贵的制造工艺，已经提出传统工艺用于为1.8-V I/O器件和3.3-V I/O器件形成相同的栅极氧化物厚度。通常，3.3-V I/O器件的栅极氧化物厚度被减小并与1.8-V I/O器件的栅极氧化物厚度对准，从而可以实现I/O电路的期望操作。已经发现，大约3.3V的栅-源压降VGS和大约3.3V的漏-源压降VDS可应用于3.3-V I/O器件。应注意，1.8-V I/O器件具有减小的栅极氧化物厚度。1.8-V I/O器件的栅极氧化物层可以不维持3.3-V栅极-源极压降VGS。1.8-V I/O器件可能具有栅极氧化物集成问题。此外，1.8-V I/O器件的3.3-V漏-源压降VDS会增强热载流子注入。
基于以上所述，我们期望一种集成电路的I/O接口。
应理解，以下公开提供了许多用于实施本发明的不同特征的实施例或实例。下文描述了部件和配置的具体实例以简化本公开。当然，它们仅仅是实例而不用于限制本公开。此外，本公开可以在各个实例中重复参考标号和/或字母。这种重复是为了简化和清晰地目的，而不是其本身指示各个实施例和/所讨论结构之间的关系。此外，本公开中以下的部件形成在另一部件上、连接至和/或耦合至另一部件可以包括直接接触地形成部件的实施例，并且还可以包括可形成附加部件以夹置这些部件使得这些部件没有直接接触的实施例。另外，空间相对术语，例如“下”、“上”、“水平”、“垂直”、“之上”、“之下”、“向上”、“向下”、“顶部”、“底部”及其衍生术语(例如，“水平地”、“向下地”、“向上地”等)用于描述本公开中一个部件与另一部件的关系。空间相对术语用于覆盖包括部件的器件的不同定向。
以下是关于包括I/O接口的示例性集成电路及其操作方法的描述。仅仅为了描述的目的，在0V和0.9V之间摆动的输入电压信号可以被电平移位到0V和3.3V之间。注意，以下结合图1描述的电压电平仅仅是示例性的。本发明的范围不限于此。
图1是示出包括输入/输出(I/O)接口的示例性集成电路的示意图。在图1中，集成电路100可包括解码电路105。解码电路105可以解码从核心器件(未示出)输出的信号，输出电压信号S1和S2。在一些实施例中，电压信号S1和S2可以在第一电压电平(例如，约0V)和第二电压电平(例如，约0.9V)之间摆动。
集成电路100可包括分别与至少一个反相器(例如，反相器120A和120B)连接的至少一个电平移位器(例如，电平移位器110A和110B)。电平移位器110A和110B可以分别接收从解码电路105输出的电压信号S1和S2。例如，电平移位器110A可以连接在电源电压VDD1和地电压VSS之间。在一些实施例中，电源电压VDD1可以为大约3.3V。例如，电平移位器110B可以连接在电源电压VDD2和地电压VSS之间。在一些实施例中，电源电压VDD2可以为大约1.8V。
在一些实施例中，电平移位器110A可以接收来自解码电路105的电压信号S1，输出在第一电压电平(例如，大约0V)和第三电压电平(例如，大约3.3V)之间摆动的电压信号S3。第三电压电平(例如，大约3.3V)大于第二电压电平(例如，0.9V)。
在一些实施例中，电平移位器110B可以接收来自解码电路105的电压信号S2，输出在第一电压电平(例如，大约0V)和第四电压电平(例如，大约1.8V)之间摆动的电压信号S4。
参照图1，反相器120A可以接收从电平移位器110A输出的电压信号S3，输出在第三电压电平(例如，大约3.3V)和第四电压电平(例如，大约1.8V)之间摆动的电压信号S5。第四电压电平(例如，1.8V)大于第一电压电平(例如，0V)且低于第三电压电平(例如，3.3V)。在一些实施例中，第四电压电平大于第二电压电平(例如，0.9V)。
在一些实施例中，反相器120B可以接收从电平移位器110B输出的电压信号S4，输出在第一电压电平(例如，大约0V)和第四电压电平(例如，大约1.8V)之间摆动的电压信号S6。
参照图1，集成电路100可包括与反相器120A和120B连接的输出缓冲器130。例如，输出缓冲器130可以连接在电源电压VDD1和地电压VSS之间。输出缓冲器130可包括第一类型的晶体管131(例如，PMOS晶体管)和第二类型的晶体管135(例如，NMOS晶体管)。晶体管131和135可接收分别从反相器120A和120B输出的电压信号S5和S6。从反相器120A和120B输出的电压信号S5和S6可以控制输出缓冲器130输出可在第一电压电平(例如，0V)和第三电压电平(例如，3.3V)之间摆动的电压信号。从输出缓冲器130输出的电压信号可以连接至焊盘140。应注意，晶体管131和135的类型仅仅是示例性的。本发明的范围不限于此。
在将在0V至0.9V之间摆动的输入电压信号电平移位到0V和3.3V之间的实施例中，可通过1.8-V工艺技术形成晶体管131。晶体管131的源极端可与电源电压VDD1(例如，3.3V)连接。应注意，施加至晶体管131的栅极的电压信号S5可以在电压电平1.8V和3.3V之间摆动。我们发现，晶体管131的栅极和源极之间的压降VGS可以不大于第三电压电平(例如，3.3V)和第四电压电平(例如，1.8V)之间的差值。大约1.8V或更低的压降VGS可以如我们所愿地减少栅极介电层集成问题。
在一些实施例中，晶体管131和/或135可以分别为P型高电压(HV)器件和N型HV器件。HV器件可具有不对称的源极和漏极结构。例如，HV器件的漏极侧可具有轻掺杂的漏极(LDD)，其可以维持HV器件的漏极和源极之间的压降VDS。不对称的HV器件可以如我们所愿地减少热载流子注入问题。
图2是示出示例性电平移位器的示意图。在图2中，电平移位器110A可包括至少一个输入端(例如，输入端201A和201B)和至少一个输出端(例如，输出端205A和205B)。电平移位器110A在输入端201A-201B和输出端205A-205B之间可包括至少一个第一类型的晶体管(例如，P型晶体管P1和P2)。在一些实施例中，晶体管P1和P2可以直接或间接地连接在输入端201A-201B和输出端205A-205B之间。在其他的一些实施例中，晶体管P1和P2可以分别连接在电源节点210A和210B与输出节点205A和205B之间。
参照图2，电平移位器110A可包括至少一个第二类型的晶体管，例如，N型晶体管N1-N6。晶体管N1-N3和N4-N6可分别连接至输出节点205A和205B。在一些实施例中，晶体管N1和N4可以为I/O或HV器件。在一些实施例中，晶体管N2和N5可以为本征器件(NATIVE DEVICE)。在另一些实施例中，晶体管N3和N6可具有与核心器件类似的结构。
电平移位器110A可包括至少一个第一类型的晶体管，例如，P型晶体管P3和P5。晶体管P3和P5可以分别与输出节点205A和205B连接。至少一个第一类型的晶体管(例如，P型晶体管P4和P6)可以分别与晶体管P3和P5连接。晶体管P4和P6的栅极分别与输出节点205A和205B连接。
再次参照图2，电平移位器110A的输入节点201A和201B可与解码电路105(如图1所示)连接。输入节点201A和201B可以接收来自解码电路105的互补(COM PLEM ENTARY)电压信号。互补电压信号可以导通晶体管N2-N3或者晶体管N5-N6。
再次参照图2，晶体管N1和N4的栅极节点207A和207B可以分别接收电源接通控制(POC)信号。在一些实施例中，POC信号可以在电平移位器110A的操作期间导通或截止晶体管N1和N4。
电源节点220A和220B可以分别与晶体管P3和P5的栅极连接。电源节点230A和230B可以分别与晶体管P4和P6的源极连接。电源节点220A-220B以及230A-230B可以与电源电压VDD3连接。在将在0V和0.9V之间摆动的输入电压信号电平移位到0V和3.3V之间的实施例中，电源电压VDD3可以为大约1.8V。
以下是关于电平移位器110A的示例性操作的描述。在一些实施例中，施加在输入节点201A-201B上的互补电压信号和施加在栅极节点207A-207B上的POC信号可以将地电压VSS与输出节点205B连接，并使地电压VSS与输出节点205A隔离。接地的输出接点205B可以导通晶体管P6。导通的晶体管P6可以将电源电压VDD3(例如，1.8V)与晶体管P1的栅极连接，导通晶体管P1。导通的晶体管P1可以将电源电压VDD1(例如，3.3V)连接至输出节点205A。3.3-V输出节点205A可以导致晶体管P3的导通。导通的晶体管P3可以将电源电压VDD1连接至晶体管P2的栅极，使晶体管P2截止。
在其他实施例中，施加在输入节点201A-201B上的互补电压信号和施加在栅极节点207A-207B上的POC信号可以将地电压VSS与输出节点205A连接，并使地电压VSS与输出节点205B隔离。接地的输出接点205A可以导通晶体管P4。导通的晶体管P4可以将电源电压VDD3(例如，1.8V)与晶体管P2的栅极连接，导通晶体管P2。导通的晶体管P2可以将电源电压VDD1(例如，3.3V)连接至输出节点205B。3.3-V输出节点205B可以导致晶体管P5的导通。导通的晶体管P5可以将电源电压VDD1连接至晶体管P1的栅极，使晶体管P1截止。
可以发现，晶体管P1和P2的栅极可以接收可在大约1.8V和3.3V的电压电平之间摆动的互补电压信号。由于电压摆动，晶体管P1-P6中的每一个的栅极和源极之间的压降VGS可以不大于大约1.8V。1.8V或更低的压降VGS可以如我们所愿地减少栅极介电层集成问题。在一些实施例中，晶体管P1、P2、N1和N4中的每一个均可以为高电压(HV)器件。HV器件可具有不对称的源极和漏极结构。例如，HV器件的漏极侧可具有轻掺杂的漏极(LDD)，其可以维持HV器件的漏极和源极之间的压降VDS。不对称的HV器件可以如我们所愿地减少热载流子注入问题。
图3是示出示例性反相器的示意图。在图3中，反相器120A可包括输入节点301和输出节点303。输入节点301可以与电平移位器110A(如图1所示)连接。输出节点303可以与输出缓冲器130(如图1所示)连接。
反相器120A可包括至少一个第一类型的晶体管(例如，P型晶体管P7)，其连接在电源节点320和反相器120A的输出节点303之间。电源节点320可以与电源电压VDD1(例如，3.3V)连接。至少一个第二类型的晶体管(例如，N型晶体管N7)可以连接在反相器120A的输入节点301和反相器120A的输出节点303之间。晶体管N7可以与电源节点330连接，该电源节点330可以与电源电压VDD3(例如，1.8V)连接。
参照图3，反相器120A可包括第一类型的晶体管，例如P型晶体管P8。晶体管P8可以连接在反相器120A的晶体管P7和输入节点301之间。晶体管P8的栅极可以与电源310连接，电源310可以与电源电压VDD3(例如，1.8V)连接。
反相器120A可包括至少一个第一类型的晶体管，例如，P型晶体管P9。晶体管P9可以与晶体管P8连接。晶体管P9的栅极可以与反相器120A的输入节点连接。晶体管P9可以与电源电压VDD3(例如，1.8V)连接。
在输入端301处接收3.3-V电压信号的实施例中，3.3-V电压信号可导致晶体管P8的导通。导通的晶体管P8可以将3.3-V电压信号连接至晶体管P7的栅极，使晶体管P7导通。3.3-V电压信号还可以使晶体管P9截止并使晶体管N7导通。导通的晶体管N7可以将电源电压VDD3与输出节点303连接。输出节点303可输出具有电源电压VDD3的电压信号。
在输入节点301处接收0-V电压信号的其他实施例中，0-V电压信号使晶体管P9导通并使晶体管N7截止。导通的晶体管P9可以将电源电压VDD3与晶体管P7的栅极连接，使晶体管P7导通。导通的晶体管P7可以将电源电压VDD1与输出节点303连接。输出节点303可输出具有电源电压VDD1的电压信号。
可以发现，晶体管P7的栅极可以接收在大约1.8V和大约3.3V之间摆动的电压信号。由于电压摆动，晶体管P7的栅极和源极之间的压降VGS可以不大于大约1.8V。1.8V或更低的压降VGS可以如我们所愿地减少栅极介电层集成问题。在一些实施例中，晶体管N7可以为高电压(HV)器件。HV器件可具有不对称的源极和漏极结构。例如，HV器件的漏极侧可具有轻掺杂的漏极(LDD)，其可以维持HV器件的漏极和源极之间的压降VDS。不对称的HV器件可以如我们所愿地减少热载流子注入问题。
图4是示出包括设置在基板上的示例性集成电路的系统的示意图。在图4中，系统400可包括设置在基板401上的集成电路402。基板401可包括印刷电路板(PCB)、印刷布线板和/或其他能够承载集成电路的载体。相应地，集成电路402可以与上面参照图1描述的集成电路100类似。集成电路402可以电连接至基板401。在一些实施例中，集成电路402可以通过凸点405与基板401电连接。在一些其他实施例中，集成电路402可通过引线结合来与基板401电连接。系统400可以是诸如计算机、无线通信设备、计算机相关外围设备、娱乐设备等的电子系统的一部分。
在一些实施例中，系统400包括集成电路402，其可以在一个I C中提供一个整体系统、所谓的片上系统(SOC)或集成电路上系统(SOIC)器件。例如，这些SOC器件可以提供需要在单个集成电路中实现蜂窝电话、个人数字助理(PDA)、数字VCR、数字摄像机、数码相机、MP3播放器等的所有电路。
前面概述了多个实施例的部件，使得本领域的技术人员可以更好地理解本公开的各个方面。本领域的技术人员应该理解，他们可以容易地使用本公开作为设计或修改用于执行本文所描述实施例的相同目的和/或实现相同优点的其他工艺和结构的基础。本领域的技术人员还应该意识到，这种等效构造不背离本公开的精神和范围，在不背离本公开的精神和范围的情况下可以进行各种改变、替换和修改。

Claims (10)

1.一种集成电路，包括：
电平移位器，被配置为用于接收在第一电压电平和第二电压电平之间摆动的第一电压信号，输出在所述第一电压电平和第三电压电平之间摆动的第二电压信号，其中，所述第三电压电平大于所述第二电压电平；以及
反相器，与所述电平移位器连接，所述反相器被配置为接收所述第二电压，输出在所述第三电压电平和第四电压电平之间摆动的第三电压信号，其中，所述第四电压电平小于所述第三电压电平且大于所述第一电压电平。
2.根据权利要求1所述的集成电路，其中，所述电平移位器包括连接在第一电源节点和所述电平移位器的输出节点之间的第一类型的第一晶体管，所述第一电源节点与所述第三电压电平连接，并且所述第一类型的第一晶体管的栅极被配置为接收在所述第三电压电平和所述第四电压电平之间摆动的第四电压信号。
3.根据权利要求2所述的集成电路，其中，所述第一类型的第一晶体管是第一高电压(HV)器件。
4.根据权利要求2所述的集成电路，其中，所述第一类型的第一晶体管的源极和栅极之间的压降不大于所述第三电压电平和所述第四电压电平之间的差值。
5.根据权利要求2所述的集成电路，其中，所述电平移位器还包括：
第一类型的第二晶体管，与所述电平移位器的所述输出节点连接；以及
第一类型的第三晶体管，与所述第一类型的第二晶体管连接，其中，所述第一类型的第三晶体管的栅极与所述电平移位器的输出节点连接。
6.根据权利要求5所述的集成电路，其中，所述电平移位器还包括：至少一个第二类型的第一晶体管，与所述电平移位器的输出节点连接，并且所述至少一个第二类型的第一晶体管包括第二高电压(HV)器件。
7.根据权利要求1所述的集成电路，其中，所述反相器包括连接在第二电源节点和所述反相器的输出节点之间的所述第一类型的第四晶体管，所述第二电源节点与所述第三电压电平连接，并且所述第一类型的第四晶体管的栅极被配置为接收在所述第三电压电平和所述第四电压电平之间摆动的第五电压信号。
8.根据权利要求7所述的集成电路，其中，所述第一类型的第四晶体管的源极和栅极之间的压降不大于所述第三电压电平和所述第四电压电平之间的差值。
9.一种集成电路，包括：
电平移位器，包括：
第一类型的第一晶体管，连接在第一电源节点和所述电平移位器的第一输出节点之间；
至少一个第二类型的第一晶体管，与所述电平移位器的第一输出节点连接；
所述第一类型的第二晶体管，与所述电平移位器的第一输出接点连接；以及
所述第一类型的第三晶体管，与所述第一类型的第二晶体管连接，其中，所述第一类型的第三晶体管的栅极与所述电平移位器的第一输出节点连接；以及
反相器，与所述电平移位器连接。
10.一种电平移位器，包括：
至少一个输入节点，被配置为接收在第一电压电平和第二电平电源之间摆动的第一电压信号；
至少一个输出节点，被配置为输出对应于所述第一电压信号的第二电压信号，所述第二电压信号在所述第一电压电平和第三电压电平之间摆动，其中，所述第三电压电平大于所述第二电压电平；以及
至少一个第一类型的第一晶体管，连接在所述至少一个输入节点和所述至少一个输出节点之间，其中，所述至少一个第一类型的第一晶体管的栅极用于接收在所述第三电压电平和第四电压之间摆动的第三电压信号，所述第四电压电平大于所述第一电压电平且小于所述第三电压电平。
CN2010105234873A 2009-10-23 2010-10-20 电平移位器及其集成电路 Active CN102045057B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US25443609P 2009-10-23 2009-10-23
US61/254,436 2009-10-23
US12/872,079 US8405442B2 (en) 2009-10-23 2010-08-31 Level shifters and integrated circuits thereof
US12/872,079 2010-08-31

Publications (2)

Publication Number Publication Date
CN102045057A true CN102045057A (zh) 2011-05-04
CN102045057B CN102045057B (zh) 2013-05-01

Family

ID=43897891

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105234873A Active CN102045057B (zh) 2009-10-23 2010-10-20 电平移位器及其集成电路

Country Status (2)

Country Link
US (2) US8405442B2 (zh)
CN (1) CN102045057B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106788386A (zh) * 2016-11-30 2017-05-31 上海华力微电子有限公司 一种降低热载流子劣化的电平转换电路

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9773754B2 (en) 2014-12-05 2017-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Input output for an integrated circuit
US10018660B2 (en) 2014-06-12 2018-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Output resistance testing structure
US9698778B2 (en) 2014-09-30 2017-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. On-die termination/driving circuit and method of using the same
US9819340B2 (en) * 2014-10-30 2017-11-14 The Boeing Company P-channel MOSFET high voltage driver
US9780647B2 (en) 2014-11-26 2017-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Input-output circuits
US9419615B2 (en) 2015-01-20 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Driver circuit
US9450573B2 (en) 2015-02-25 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Input/output circuit
US10110232B2 (en) 2015-06-30 2018-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multiplexer and latch system
US9762216B1 (en) 2016-03-09 2017-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Level shifter circuit using boosting circuit
US9979399B2 (en) 2016-03-18 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Level shifter
US10438922B2 (en) 2016-06-06 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for mounting components in semiconductor fabrication process
US10509071B2 (en) 2016-11-18 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for aligning probe card in semiconductor device testing
US10164758B2 (en) 2016-11-30 2018-12-25 Taiwan Semicondcutor Manufacturing Co., Ltd. Read-write data translation technique of asynchronous clock domains
US11172142B2 (en) 2018-09-25 2021-11-09 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor for sensing LED light with reduced flickering
US11609374B2 (en) 2021-03-22 2023-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Directionally tunable optical reflector

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030179032A1 (en) * 2002-03-25 2003-09-25 Tomohiro Kaneko Level shifter circuit and semiconductor device including the same
KR20050079803A (ko) * 2004-02-06 2005-08-11 주식회사 하이닉스반도체 레벨 쉬프트 회로
TW200539575A (en) * 2004-05-24 2005-12-01 Taiwan Semiconductor Mfg Integrated circuit for level-shifting voltage levels
TW200707907A (en) * 2005-08-03 2007-02-16 Taiwan Semiconductor Mfg Co Ltd Power-on control circuit
CN101207380A (zh) * 2006-12-14 2008-06-25 台湾积体电路制造股份有限公司 单井电压的电压电平转换器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100228529B1 (ko) * 1996-12-20 1999-11-01 윤종용 반도체 메모리 장치용 스케일러블 레벨 시프터
JP4057756B2 (ja) * 2000-03-01 2008-03-05 松下電器産業株式会社 半導体集積回路
US6911845B2 (en) * 2003-04-02 2005-06-28 Stmicroelectronics, Inc. Pulse triggered static flip-flop having scan test
US7268588B2 (en) * 2005-06-29 2007-09-11 Freescale Semiconductor, Inc. Cascadable level shifter cell
TWI395405B (zh) * 2009-08-06 2013-05-01 Etron Technology Inc 具提高反應速度與延長工作壽命功能之緩衝驅動電路、緩衝器與相關方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030179032A1 (en) * 2002-03-25 2003-09-25 Tomohiro Kaneko Level shifter circuit and semiconductor device including the same
KR20050079803A (ko) * 2004-02-06 2005-08-11 주식회사 하이닉스반도체 레벨 쉬프트 회로
TW200539575A (en) * 2004-05-24 2005-12-01 Taiwan Semiconductor Mfg Integrated circuit for level-shifting voltage levels
TW200707907A (en) * 2005-08-03 2007-02-16 Taiwan Semiconductor Mfg Co Ltd Power-on control circuit
CN101207380A (zh) * 2006-12-14 2008-06-25 台湾积体电路制造股份有限公司 单井电压的电压电平转换器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106788386A (zh) * 2016-11-30 2017-05-31 上海华力微电子有限公司 一种降低热载流子劣化的电平转换电路

Also Published As

Publication number Publication date
CN102045057B (zh) 2013-05-01
US20110095805A1 (en) 2011-04-28
US20130181741A1 (en) 2013-07-18
US9634665B2 (en) 2017-04-25
US8405442B2 (en) 2013-03-26

Similar Documents

Publication Publication Date Title
CN102045057B (zh) 电平移位器及其集成电路
KR100475986B1 (ko) 고전압 및 저전압 버스용 출력 버퍼
US8653877B2 (en) Current mirror modified level shifter
US7221183B2 (en) Tie-high and tie-low circuit
CN107257236B (zh) 用于电压电平转换的装置、系统和方法
JPS63299513A (ja) 出力回路
US7046036B2 (en) Output buffer with low-voltage devices to driver high-voltage signals for PCI-X applications
US20170264297A1 (en) Input-output receiver
US8044696B2 (en) Delay circuit having long delay time and semiconductor device comprising the same
CN106257668B (zh) 半导体器件
US9762231B2 (en) Transistors configured for gate overbiasing and circuits therefrom
CN104052454A (zh) 用于高密度集成电路的电平转换器
US20060220706A1 (en) Power-on solution to avoid crowbar current for multiple power supplies' inputs/outputs
US7365569B1 (en) High-speed level shifter
CN109861683B (zh) 接口电路
US6462602B1 (en) Voltage level translator systems and methods
US6803788B2 (en) SSTL voltage translator with dynamic biasing
CN110866372B (zh) n倍驱动两输入与非门标准单元及其版图
US7098693B2 (en) Bi-directional voltage translator
JPH11353066A (ja) 出力バッファ
US7701787B2 (en) Memory controller and output signal driving circuit thereof
TW200934319A (en) Circuit and circuit design method
CN102386764B (zh) 电压移转器与电压移转方法
US7825690B2 (en) Decouple capacitor forming circuit, integrated circuit utilizing the decouple capacitor forming circuit and related method
JPS613430A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant