CN117121194A - 电源模块及其制造方法 - Google Patents
电源模块及其制造方法 Download PDFInfo
- Publication number
- CN117121194A CN117121194A CN202280028439.8A CN202280028439A CN117121194A CN 117121194 A CN117121194 A CN 117121194A CN 202280028439 A CN202280028439 A CN 202280028439A CN 117121194 A CN117121194 A CN 117121194A
- Authority
- CN
- China
- Prior art keywords
- conductive pad
- electrode pattern
- ceramic substrate
- semiconductor chip
- power module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 93
- 239000000919 ceramic Substances 0.000 claims abstract description 83
- 239000004065 semiconductor Substances 0.000 claims abstract description 72
- 238000005219 brazing Methods 0.000 claims description 31
- 239000000945 filler Substances 0.000 claims description 27
- 229910052802 copper Inorganic materials 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 229910052709 silver Inorganic materials 0.000 claims description 16
- 229910000679 solder Inorganic materials 0.000 claims description 15
- 238000005476 soldering Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 13
- 229910045601 alloy Inorganic materials 0.000 claims description 12
- 239000000956 alloy Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 10
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 9
- 239000011888 foil Substances 0.000 claims description 9
- 239000004332 silver Substances 0.000 claims description 9
- 229910017693 AgCuTi Inorganic materials 0.000 claims description 6
- 238000002844 melting Methods 0.000 claims description 4
- 230000008018 melting Effects 0.000 claims description 4
- 238000005245 sintering Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 2
- 239000010949 copper Substances 0.000 description 29
- 238000000465 moulding Methods 0.000 description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 230000017525 heat dissipation Effects 0.000 description 9
- 239000000843 powder Substances 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 239000002105 nanoparticle Substances 0.000 description 4
- 229910016525 CuMo Inorganic materials 0.000 description 3
- 238000005452 bending Methods 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910007116 SnPb Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920006336 epoxy molding compound Polymers 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
- H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/038—Post-treatment of the bonding area
- H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
- H01L2224/27505—Sintering
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明涉及一种电源模块及其制造方法，该电源模块使用导电垫片在没有导线的情况下将半导体芯片的电极和陶瓷衬底的电极图案电连接，从而在消除导线接合期间可能产生的电气风险因素的同时转换额定电压和电流，并且提高大功率使用时的可靠性和效率。
Description
技术领域
本公开涉及一种电源模块及其制造方法，更具体地，涉及一种半导体芯片的电极和陶瓷衬底的电极图案在没有导线的情况下电连接的电源模块及其制造方法。
背景技术
电源模块是通过将半导体芯片模块化到封装上而优化用于功率转换或控制的半导体模块。
电源模块具有将衬底放置在基板上且将半导体芯片放置在衬底上的结构。
现有的电源模块被配置成半导体芯片通过由金(Au)、铜(Cu)和铝(Al)制成的导线接合(接合线)而电连接到衬底，并且衬底也通过导线接合(接合线)连接到PCB。也就是说，现有的电源模块具有这样的结构，在该结构中，用于电信号和功率转换的功率传输线通过导线接合形成。
然而，根据这种导线接合结构，存在由于具有高功率和高电流的电能而发生短路或断开的可能性，并且这可能引起整个车辆的潜在危险因素。
发明内容
[技术问题]
本公开内容旨在解决上述问题，并且本公开内容的目的是提供一种电源模块，其可以在没有导线的情况下通过导电垫片的介质将半导体芯片的电极和陶瓷衬底的电极图案彼此电连接，来排除大功率和大电流的电气风险因素。
[解决问题的方案]
为了实现上述目的，根据本公开的实施方式的电源模块可以包括：陶瓷衬底，在所述陶瓷衬底上，由金属制成的电极图案形成在陶瓷基材的至少一个表面上；导电垫片，其下表面接合到所述陶瓷衬底的所述电极图案上；半导体芯片，在所述半导体芯片上，电极被接合到所述导电垫片的上表面上；和钎焊填料层，其被配置为钎焊所述陶瓷衬底的所述电极图案和所述导电垫片的所述下表面。
所述导电垫片的边缘可以被设置为与所述电极图案的边缘相邻。
导电垫片可包括：第一导电垫片，其呈“L”形，并被设置成与所述电极图案上的“L”形的边缘相邻；以及第二导电垫片，其与所述第一导电垫片间隔地设置，并且所述第二导电垫片的侧表面面向所述第一导电垫片的侧表面。
所述导电垫片可以具有被蚀刻以形成弯曲表面的侧表面，并且所述导电垫片的下表面的面积被形成为大于所述导电垫片的所述上表面的面积。
导电垫片可以由Cu、Mo、CuMo合金和CuW合金中的至少一种形成。
钎焊填料层可以由包括Ag、Cu、AgCu和AgCuTi中的至少一种的材料制成。
半导体芯片的电极可以通过包括焊料或银膏(Ag膏)的接合层而被接合到导电垫片的上表面上。
根据本公开的实施方式的用于制造电源模块的方法可以包括：通过在陶瓷基材的至少一个表面上形成由金属制成的电极图案来制备陶瓷衬底；制备导电垫片；将所述导电垫片的下表面钎焊到所述陶瓷衬底的所述电极图案上；以及将半导体芯片的电极接合到所述导电垫片的上表面上。
在制备所述导电垫片时，可以通过蚀刻所述导电垫片来制备具有形成为弯曲表面的侧表面的所述导电垫片，并且所述导电垫片的所述下表面的面积被形成为大于所述导电垫片的所述上表面的面积。
在制备导电垫片的过程中，导电垫片可以由Cu、Mo、CuMo合金和CuW合金中的至少一种形成。
钎焊可以包括将所述导电垫片的边缘设置成与所述电极图案的边缘相邻。
该钎焊可以包括：通过膏涂敷、箔附接和P填充中的任意一种方法，将厚度等于或大于5μm且等于或小于100μm的钎焊填料层设置在所述电极图案的上表面上；以及通过熔化对所述钎焊填料层进行钎焊。
在设置所述钎焊填料层时，所述钎焊填料层可以由包括Ag、Cu、AgCu和AgCuTi中的至少一种的材料制成。
钎焊可以在等于或高于450℃的温度下进行。
在接合半导体芯片的电极时，可以通过焊接和烧结中的任意一种方法，将所述半导体芯片的所述电极接合到所述导电垫片的所述上表面上。
[发明的有益效果]
根据本公开，由于半导体芯片的电极和陶瓷衬底的电极图案在没有导线的情况下通过导电垫片电连接，所以可以转换额定电压和电流，同时消除在导线接合期间可能出现的电气风险因素，并且可以提高大功率使用时的可靠性和效率。
此外，根据本公开，由于导电垫片设置在陶瓷衬底的电极图案和半导体芯片的电极之间，因此可以在模塑工艺期间，容易地调整陶瓷衬底和半导体芯片之间的高度，以对应于模塑模具的高度。
此外，根据本公开，由于从半导体芯片产生的热量易于通过导电垫片传递到陶瓷衬底，所以可以提高散热效率。
此外，根据本公开，由于导电垫片的下表面通过钎焊填料层被钎焊到陶瓷衬底的电极图案上，并且导电垫片的上表面通过包括焊料或银膏的接合层被钎焊到半导体芯片的电极上，所以接合强度高，并且高温可靠性优异。
附图说明
图1是示出根据本公开的实施方式的电源模块中的陶瓷衬底和导电垫片的平面图。
图2是示出半导体芯片设置在由图1的“A”表示的部分区域中的导电垫片上的状态的立体图。
图3是示出根据本公开的实施方式的电源模块中的第二导电垫片的放大立体图。
图4是示出图3的第二导电垫片的剖视图。
图5是示出根据本公开的实施方式的半导体芯片的电极设置在接合到电源模块中的陶瓷衬底上的导电垫片上的状态的右视图。
图6是示出根据本公开的实施方式的半导体芯片的电极接合到导电垫片上的状态的右视图，导电垫片接合到电源模块中的陶瓷衬底上。
图7是示出根据本公开的实施方式的用于制造电源模块的方法的流程图。
具体实施方式
在下文中，将参照附图详细描述本公开的实施方式。在描述实施方式时，将基于附图来描述用于上/上面或下/下面的标准。
图1是示出根据本公开的实施方式的电源模块中的陶瓷衬底和导电垫片的平面图，并且图2是示出半导体芯片设置在图1的“A”所示的部分区域中的导电垫片上的状态的立体图。
如图1和2所示，根据本公开的实施方式的电源模块1可以设置有陶瓷衬底100，导电垫片200和半导体芯片300，并且可以封装在壳体(未示出)中。根据本公开的电源模块1，与现有技术中使用导线接合的电源模块不同，由于半导体芯片300通过导电垫片200接合到陶瓷衬底100的上部，所以可以省略导线接合，从而可以排除大功率和大电流的电气风险因素，并且可以改善散热性能。
陶瓷衬底100可以是活性金属钎焊(AMB：Active Metal Brazing)衬底、直接键合铜(DBC：Direct Bonded Copper)衬底和厚印刷铜(TPC：Thick Printing Copper)衬底中的任意一种。这里，陶瓷衬底100可以被设置为，在该陶瓷衬底上，金属层的电极图案120形成在陶瓷基材110的至少一个表面上，以提高对半导体芯片300产生的热的散热效率。
作为示例，陶瓷基材110可以是氧化铝(Al2O3)、AIN、SiN和Si3N4中的任一种。金属层可以形成为用于安装半导体芯片的电极图案和用于通过将金属箔钎焊到陶瓷基材110上来安装驱动元件的电极图案。例如，可以在要安装半导体芯片或外围部件的区域中形成作为电极图案的金属层。例如，金属箔是铝箔或铜箔。例如，金属箔在780℃至1100℃烧结在陶瓷基材110上，并钎焊在陶瓷基材110上。这种衬底被称为活性金属钎焊(AMB)衬底。尽管在该实施方式中示例了AMB衬底，但是可以应用直接键合铜(DBC)衬底、厚印刷铜(TPC)衬底或直接钎焊铝(DBA)衬底。这里，AMB衬底最适合耐久性和散热效率。
陶瓷衬底100可以设置有多个电极图案120，这些电极图案120在陶瓷衬底110的相同表面上通过空间彼此分隔。作为示例，多个电极图案120可以包括“L”形的第一电极图案，以及设置成与第一电极图案121一起形成矩形横截面的第二电极图案122。四组第一电极图案121和第二电极图案122可以形成在陶瓷基材110的一个表面上，但是电极图案120的数量和形状可以不限于此，并且可以改变。
可以提供至少一个导电垫片200，并且导电垫片200的下表面可以接合到陶瓷衬底100的电极图案120上。导电垫片200可以被设置以使得其边缘与电极图案120的边缘相邻。作为示例，导电垫片200可以设置有“L”形的第一导电垫片210、以及块型的第二导电垫片220，“L”第一导电垫片210与第一电极图案121的“L”形的边缘相邻地设置。
第二导电垫片220可与第二电极图案122的边缘相邻地设置，可与第一导电垫片210间隔开，且可具有面向第一导电垫片210的侧表面的侧表面。可以形成四组第一导电垫片210和第二导电垫片220，以对应于第一和第二电极图案122的数量，但是其数量不限于此。
可以提供导电垫片200以将陶瓷衬底100和半导体芯片300彼此电连接，并调整陶瓷衬底100和半导体芯片300之间的高度。导电垫片200可以以小块的形式设置，其尺寸等于或大于0.5mm×0.5mm且厚度等于或大于0.3mm。
电源模块1可以用环氧系列模塑树脂(未示出)密封，以便保护半导体芯片300免受外部环境的影响。模塑树脂可以在高温和高压下熔化，以液体形式注入到模塑模具(未示出)中，被固化以保护半导体芯片300等免受外部环境(例如物理冲击，湿气，污染等)的影响，并稳定地保持相应组成元件的接合状态。由于在模塑工艺中使用模塑模具，因此有必要调整陶瓷衬底100与半导体芯片300之间的高度以对应于模塑模具的高度。如果陶瓷衬底100和半导体芯片300之间的高度没有适当地调整到对应于模塑模具的高度，则在将环氧模塑化合物(EMC：Epoxy Molding Compound)填充到模塑模具中时可能会出现问题。在替换例如与陶瓷衬底100和半导体芯片300之间的高度相对应的模塑模具这样的设备的情况下，会产生大量成本，因此这是不利的。
因此，根据本公开的电源模块，由于导电垫片200设置在陶瓷衬底100的电极图案120与半导体芯片300的电极310和电极320之间，因此可以容易地调整陶瓷衬底100与半导体芯片300之间的高度，以对应于模塑模具的高度。作为示例，模塑模具的高度可为3mm到4mm，且导电垫片200的厚度可等于或大于0.3mm。
在通过形成较高的陶瓷衬底100的电极图案120而不设置导电垫片200来调整高度的情况下，需要进一步提高由金属制成的电极图案120的整个高度，并且这可能导致产生大量成本。相反，根据本公开，由于导电垫片200被设置在半导体芯片300的电极310和电极320被接合到陶瓷衬底100的电极图案120上的部分中，因此成本低得多。此外，由于陶瓷衬底100和半导体芯片300之间的高度可以通过导电垫片200容易地且多方面地被调整以对应于模塑模具，因此可以提高生产率。
此外，导电垫片200是导体，且可用于连接电路。也就是说，由于半导体芯片300的电极310和电极320在导电垫片200的下表面钎焊到陶瓷衬底100的电极图案120上的状态下被接合到导电垫片200的上表面上，因此可以在没有导线的情况下将半导体芯片300的电极310和电极320电连接到陶瓷衬底100的电极图案120。
如上所述，根据本公开，由于通过使用导电垫片200直接将半导体芯片300的电极310和电极320与陶瓷衬底100的电极图案120彼此连接，因此可以省略导线接合，所以可以转换额定电压和电流，同时消除导线接合期间可能出现的电气风险因素，并且可以提高大功率使用时的可靠性和效率。
导电垫片200可由Cu、Al、AlSiC、CuMo、CuW、Cu/CuMo/Cu、Cu/Mo/Cu和Cu/W/Cu中的至少一种或其复合材料制成。优选地，导电垫片200可以由具有优异的热膨胀系数和热导率的Cu、Mo、CuMo合金和CuW合金中的至少一种形成。
作为示例，导电垫片200可具有Cu/CuMo/Cu的三层结构。Cu/CuMo/Cu的三层结构可以具有高热导率以有利于散热，具有低热膨胀系数，以便即使在高温下也能够稳定地保持陶瓷衬底100和半导体芯片300之间的间隔，并且可以最小化在钎焊到陶瓷衬底100的电极图案120上期间的弯曲发生。
可以在通过热处理预先去除其热应力和热变形的状态下提供导电垫片200。如果热应力和热变形被预先去除，则在将陶瓷衬底100的电极图案120和导电垫片200相互钎焊到一起的过程中由热膨胀和热收缩产生的热应力可以被减轻，从而可以提高接合强度。此外，由于接合区域没有被损坏，所以传热效果可以是极好的。
可以提供至少一个半导体芯片300，并且可以提供Si芯片、SiC芯片、GaN芯片，金属氧化物半导体场效应晶体管(MOSFET)，绝缘栅双极晶体管(IGBT)，结型场效应晶体管(JFET)和高电迁移率晶体管(HEMT)中的任意一个。
第一电极310和第二电极320可以设置在半导体芯片300的一个表面上。第一电极310可以接合到第一导电垫片210的上表面上，并且第二电极320可以接合到第二导电垫片220的上表面上。第一电极310可以是半导体芯片300的源电极，并且第二电极320可以是半导体芯片300的栅电极。栅电极是用于通过使用较低的电压接通/断开半导体芯片300的电极，而源电极是用于使高电流进入或离开的电极。
图3是示出根据本公开的实施方式的电源模块中的第二导电垫片的放大立体图，并且图4是示出图3的第二导电垫片的剖视图。
如图3和4所示，第二导电垫片220的下表面222的面积可以形成为大于第二导电垫片220的上表面221的面积。第二导电垫片220可通过蚀刻形成，且第二导电垫片220的侧表面223可被蚀刻以形成弯曲表面。在这种情况下，优选地，第二导电垫片220的上表面221形成有与半导体芯片300的第二电极320相对应的面积。如果第二导电垫片220的上表面221的面积变得比第二电极320的面积窄，则接合可能变得困难。作为示例，第二导电垫片220的上表面221可形成为具有0.6mm×0.6mm的尺寸以对应于第二电极320，且其下表面222可形成为具有1.2mm×1.2mm的尺寸。由于随着下表面222的面积变窄，不可能保持足够的电特性，并且存在从陶瓷衬底100的电极图案120剥离的可能性，因此优选地形成具有比上表面221的面积更大的面积的下表面222。
同时，虽然未示出，但是第一导电垫片210可以通过以与第二导电垫片220相同的方式进行蚀刻来形成，并且通过蚀刻，可以蚀刻其侧表面以形成弯曲表面，并且可以形成具有比上表面的面积更大的面积的下表面。
如上所述，可以通过蚀刻以适当的尺寸处理导电垫片200，并且如果需要，可以进一步进行机械加工。
图5是示出根据本公开的实施方式的半导体芯片的电极设置在接合到电源模块中的陶瓷衬底上的导电垫片上的状态的右视图，并且图6是示出根据本公开的实施方式的半导体芯片的电极接合到导电垫片上的状态的右视图，导电垫片接合到电源模块中的陶瓷衬底上。
如图5和6所示，导电垫片200的下表面可以通过钎焊填料层400被钎焊到陶瓷衬底100的电极图案120上，并且其上表面可以通过接合层500被钎焊到半导体芯片300的电极310和电极320上。
钎焊填料层400可以将陶瓷衬底100的电极图案120和导电垫片200的下表面彼此钎焊在一起，并且可以由包括Ag、Cu、AgCu和AgCuTi中的至少一种的材料构成。这里，Ag和Cu具有高热导率，并且因此不仅用于通过促进陶瓷衬底100和导电垫片200之间的热传递来提高接合力，而且还用于提高散热效率。此外，Ti具有良好的润湿性，因此可以促进Ag和Cu附接到陶瓷衬底100的电极图案120上。
钎焊填料层400可以形成为多层结构的薄膜。多层结构的薄膜通过对不良性能的补足来提高接合力。作为示例，钎焊填料层400可以由包括Ag层和形成在Ag层上的Cu层的两层结构组成。此外，钎焊填料层400可以由包括Ti层、形成在Ti层上的Ag层和形成在Ag层上的Cu层的三层结构形成。在钎焊填料层400用于钎焊陶瓷衬底100的电极图案120和导电垫片200之后，多层结构的边界可能变得模糊。钎焊可以在450℃或更高温度下进行。
接合层500用于将半导体芯片300的电极310和电极320与导电垫片200的上表面彼此接合，并且可以包括焊料或银膏(Ag膏)。为了钎焊导电垫片200的所有上表面和下表面，需要进行两次钎焊工艺，因此在陶瓷衬底100上可能发生弯曲。因此，优选地，通过包括焊料或银膏的接合层500将导电垫片200的上表面接合到半导体芯片300的电极310和电极320上。
焊料可以由具有高接合强度和优异的高温可靠性的SnPb系列，SnAg系列，SnAgCu系列和Cu系列的焊膏组成。与焊料相比，银膏具有优异的高温可靠性和高热导率。优选地，银膏包括90-99重量％的Ag粉末和1-10重量％的粘合剂，以提高热导率。优选地，Ag粉末由纳米颗粒组成。纳米颗粒的Ag粉末由于其大的表面积而具有高的接合密度和高的热导率。
如上所述，根据本公开的实施方式的电源模块1，可以在没有导线的情况下通过导电垫片200将半导体芯片300的电极310和电极320电连接到陶瓷衬底100的电极图案120，并且可以容易地和多方面地调整陶瓷衬底100和半导体芯片300之间的高度以对应于模塑模具，从而可以提高生产率。此外，由于从半导体芯片300产生的热量通过导电垫片200传递到陶瓷衬底100，所以可以提高散热效率。此外，由于导电垫片200的下表面通过钎焊填料层400钎焊到陶瓷衬底100的电极图案120上，并且其上表面通过接合层500接合到半导体芯片300的电极310和电极320上，所以接合强度高，并且高温可靠性优异。
图7是说明根据本发明的实施方式的用于制造电源模块的方法的流程图。
如图7所示，根据本公开的实施方式的用于制造电源模块的方法可以包括：通过在陶瓷基材110的至少一个表面上形成由金属制成的电极图案120来制备陶瓷衬底100(步骤10)；制备导电垫片200(步骤20)；将导电垫片200的下表面钎焊到陶瓷衬底100的电极图案120上(步骤30)；以及将半导体芯片300的电极310和电极320接合到导电垫片200的上表面上。
在制备陶瓷衬底100(步骤10)时，陶瓷衬底100可以是活性金属钎焊(AMB)衬底，直接键合铜(DBC)衬底和厚印刷铜(TPC)衬底中的任意一种。这里，在陶瓷衬底100上，可以在陶瓷基材110的至少一个表面上形成金属层的电极图案120，以便提高针对从半导体芯片300产生的热量的散热效率。这里，陶瓷基材110可以是氧化铝(Al2O3)、AIN、SiN和Si3N4中的任一种，并且电极图案120可以形成为用于安装半导体芯片300的电极图案和用于通过将铝箔或铜箔钎焊到陶瓷基材110上来安装驱动元件的电极图案。
制备导电垫片200(步骤20)可以制备具有侧表面的导电垫片200，通过蚀刻导电垫片200，侧表面形成为弯曲表面，且导电垫片200的下表面的面积可形成为大于导电垫片200的上表面的面积。作为蚀刻，可以进行使用光刻胶的湿法蚀刻工艺。湿法刻蚀工艺具有优异的选择比，并且具有通过使用刻蚀溶液的浓度和温度容易地调整刻蚀速度的优点。
在制备导电垫片200(步骤20)时，导电垫片200可以由Cu、Mo、CuMo合金和CuW合金中的至少一种形成。作为示例，导电垫片200可被设置为呈“L”形的第一导电垫片210和块型的第二导电垫片220。
钎焊(步骤30)可以包括将导电垫片200的边缘设置成与陶瓷衬底100的电极图案120的边缘相邻。第一导电垫片210可以设置成与第一电极图案121的“L”形边缘相邻。此外，第二导电垫片220可设置成与第二电极图案122的边缘相邻。在这种情况下，第二导电垫片220可以与第一导电垫片210间隔，并且其侧表面可以面对第一导电垫片210的侧表面。
钎焊(步骤20)可以包括：通过膏涂敷(paste application)、箔附接(foilattachment)和P填充(P-filler)中的任意一种方法，在电极图案120的上表面上设置厚度等于或大于5μm且等于或小于100μm的钎焊填料层400；通过熔化对钎焊填料层400进行钎焊。
在设置钎焊填料层400时，钎焊填料层400可以由包括Ag、Cu、AgCu和AgCuTi中的至少一种的材料制成。
通过熔化对钎焊填料层400进行钎焊可以在等于或高于450℃的温度下进行，并且可以进行顶部加重或加压，使得不会出现空隙。
接合半导体芯片300的电极310和电极320(步骤30)可以通过焊接和烧结中的任意一种方法将半导体芯片300的电极310和电极320接合到导电垫片200的上表面上。为了钎焊导电垫片200的所有上表面和下表面，需要进行两次钎焊工艺，因此在陶瓷衬底100上可能发生弯曲。因此，优选地，半导体芯片300的电极310和电极320通过焊接和烧结中的任意一种方法被接合到导电垫片200的上表面上。
用于焊接的焊料可以由具有高接合强度和优异的高温可靠性的SnPb系列，SnAg系列，SnAgCu系列和Cu系列的焊膏组成。与焊料相比，银膏具有优异的高温可靠性和高热导率。优选地，银膏包括90-99重量％的Ag粉末和1-10重量％的粘合剂，以提高热导率。优选地，Ag粉末由纳米颗粒组成。纳米颗粒的Ag粉末由于其大的表面积而具有高的接合密度和高的热导率。
如上所述，根据本公开的电源模块，可以在没有导线的情况下通过导电垫片200将半导体芯片300的电极310和电极320电连接到陶瓷衬底100的电极图案120，并且可以容易地和多方面地调整陶瓷衬底100和半导体芯片300之间的高度，以对应于模塑模具，从而可以提高生产率。此外，由于从半导体芯片300产生的热量通过导电垫片200传递到陶瓷衬底100，所以可以提高散热效率。此外，由于导电垫片200的下表面通过钎焊填料层400钎焊到陶瓷衬底100的电极图案120上，并且其上表面通过接合层500接合到半导体芯片300的电极310和电极320上，所以接合强度高，并且高温可靠性优异。
尽管已经参照示例性附图描述了本公开，但是本公开不限于所描述的实施方式，并且对于本公开所属技术领域的普通技术人员，在不脱离本公开的精神和范围的情况下，各种校正和修改是可能的。因此，应注意，此类校正或修改示例属于本公开的范围，且本公开的范围应基于所附权利要求来解释。
Claims (15)
1.一种电源模块，其特征在于，包括：
陶瓷衬底，在所述陶瓷衬底上，由金属制成的电极图案形成在陶瓷基材的至少一个表面上；
导电垫片，其下表面接合到所述陶瓷衬底的所述电极图案上；
半导体芯片，在所述半导体芯片上，电极被接合到所述导电垫片的上表面上；以及
钎焊填料层，其被配置为钎焊所述陶瓷衬底的所述电极图案和所述导电垫片的所述下表面。
2.根据权利要求1所述的电源模块，其特征在于，所述导电垫片的边缘被设置为与所述电极图案的边缘相邻。
3.根据权利要求1所述的电源模块，其特征在于，所述导电垫片包括：
第一导电垫片，其呈“L”形，并被设置成与所述电极图案上的“L”形的边缘相邻；以及
第二导电垫片，其与所述第一导电垫片间隔地设置，并且所述第二导电垫片的侧表面面向所述第一导电垫片的侧表面。
4.根据权利要求1所述的电源模块，其特征在于，所述导电垫片具有被蚀刻以形成弯曲表面的侧表面，并且所述导电垫片的所述下表面的面积被形成为大于所述导电垫片的所述上表面的面积。
5.根据权利要求1所述的电源模块，其特征在于，所述导电垫片由Cu、Mo、CuMo合金和CuW合金中的至少一种形成。
6.根据权利要求1所述的电源模块，其特征在于，所述钎焊填料层由包括Ag、Cu、AgCu和AgCuTi中的至少一种的材料制成。
7.根据权利要求1所述的电源模块，其特征在于，所述半导体芯片的所述电极通过包括焊料或银膏的接合层而被接合于所述导电垫片的所述上表面。
8.一种用于制造电源模块的方法，其特征在于，包括：
通过在陶瓷基材的至少一个表面上形成由金属制成的电极图案来制备陶瓷衬底；
制备导电垫片；
将所述导电垫片的下表面钎焊到所述陶瓷衬底的所述电极图案上；以及
将半导体芯片的电极接合到所述导电垫片的上表面上。
9.根据权利要求8所述的方法，其特征在于，在制备所述导电垫片时，通过蚀刻所述导电垫片来制备具有形成为弯曲表面的侧表面的所述导电垫片，并且所述导电垫片的所述下表面的面积被形成为大于所述导电垫片的所述上表面的面积。
10.根据权利要求8所述的方法，其特征在于，在制备所述导电垫片时，所述导电垫片由Cu、Mo、CuMo合金和CuW合金中的至少一种形成。
11.根据权利要求8所述的方法，其特征在于，所述钎焊包括将所述导电垫片的边缘设置成与所述电极图案的边缘相邻。
12.根据权利要求8所述的方法，其特征在于，所述钎焊包括：
通过膏涂敷、箔附接和P填充中的任意一种方法，将厚度等于或大于5μm且等于或小于100μm的钎焊填料层设置在所述电极图案的上表面上；以及
通过熔化对所述钎焊填料层进行钎焊。
13.根据权利要求12所述的方法，其特征在于，在设置所述钎焊填料层时，所述钎焊填料层由包括Ag、Cu、AgCu和AgCuTi中的至少一种的材料制成。
14.根据权利要求12所述的方法，其特征在于，所述钎焊在等于或高于450℃的温度下进行。
15.根据权利要求8所述的方法，其特征在于，在接合所述半导体芯片的所述电极时，通过焊接和烧结中的任意一种方法，将所述半导体芯片的所述电极接合到所述导电垫片的所述上表面上。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2021-0048148 | 2021-04-14 | ||
| KR1020210048148A KR102588851B1 (ko) | 2021-04-14 | 2021-04-14 | 파워모듈 및 그 제조방법 |
| PCT/KR2022/005040 WO2022220488A1 (ko) | 2021-04-14 | 2022-04-07 | 파워모듈 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117121194A true CN117121194A (zh) | 2023-11-24 |
Family
ID=83640432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202280028439.8A Pending CN117121194A (zh) | 2021-04-14 | 2022-04-07 | 电源模块及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| KR (1) | KR102588851B1 (zh) |
| CN (1) | CN117121194A (zh) |
| WO (1) | WO2022220488A1 (zh) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7999369B2 (en) * | 2006-08-29 | 2011-08-16 | Denso Corporation | Power electronic package having two substrates with multiple semiconductor chips and electronic components |
| KR102041645B1 (ko) | 2014-01-28 | 2019-11-07 | 삼성전기주식회사 | 전력반도체 모듈 |
| KR20180038597A (ko) * | 2016-10-06 | 2018-04-17 | 현대자동차주식회사 | 양면냉각형 파워모듈 및 그 제조방법 |
| JP7025181B2 (ja) * | 2016-11-21 | 2022-02-24 | ローム株式会社 | パワーモジュールおよびその製造方法、グラファイトプレート、および電源装置 |
| JP6907546B2 (ja) * | 2017-01-17 | 2021-07-21 | 三菱マテリアル株式会社 | パワーモジュール |
| KR102048478B1 (ko) * | 2018-03-20 | 2019-11-25 | 엘지전자 주식회사 | 양면냉각형 파워 모듈 및 그의 제조 방법 |
| KR102100859B1 (ko) * | 2018-11-26 | 2020-04-14 | 현대오트론 주식회사 | 양면 냉각 파워 모듈 및 이의 제조방법 |
| JP7176397B2 (ja) * | 2018-12-21 | 2022-11-22 | 株式会社デンソー | 半導体装置とその製造方法 |
| CN114365279A (zh) * | 2019-09-13 | 2022-04-15 | 株式会社电装 | 半导体装置 |
-
2021
- 2021-04-14 KR KR1020210048148A patent/KR102588851B1/ko active IP Right Grant
-
2022
- 2022-04-07 CN CN202280028439.8A patent/CN117121194A/zh active Pending
- 2022-04-07 WO PCT/KR2022/005040 patent/WO2022220488A1/ko active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| KR20220141977A (ko) | 2022-10-21 |
| WO2022220488A1 (ko) | 2022-10-20 |
| KR102588851B1 (ko) | 2023-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4569473B2 (ja) | 樹脂封止型パワー半導体モジュール | |
| US5506446A (en) | Electronic package having improved wire bonding capability | |
| JP4635564B2 (ja) | 半導体装置 | |
| JP6755386B2 (ja) | 電力用半導体モジュールおよび電力用半導体モジュールの製造方法 | |
| WO2016152258A1 (ja) | 半導体装置 | |
| JP3390661B2 (ja) | パワーモジュール | |
| EP2889902B1 (en) | Electric power semiconductor device | |
| JP7241163B2 (ja) | 電子モジュールとその製造方法 | |
| KR102418458B1 (ko) | 전력반도체 모듈 | |
| JP5091459B2 (ja) | 高放熱型電子部品収納用パッケージの製造方法 | |
| KR102588854B1 (ko) | 파워모듈 및 그 제조방법 | |
| CN113206048A (zh) | 半导体装置及其制造方法 | |
| CN117121194A (zh) | 电源模块及其制造方法 | |
| KR102661089B1 (ko) | 파워모듈용 세라믹 기판, 그 제조방법 및 이를 구비한 파워모듈 | |
| CN111834307B (zh) | 半导体模块 | |
| CN115732450B (zh) | 一种新型功率模块高密度封装结构及其制造方法 | |
| US20230132056A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP7492375B2 (ja) | 半導体装置 | |
| US20240055392A1 (en) | Method of manufacturing semiconductor device | |
| US20230369276A1 (en) | Semiconductor device and method of manufacturing the same | |
| WO2023136264A1 (ja) | 樹脂封止型半導体装置 | |
| CN117043931A (zh) | 电源模块及其制造方法 | |
| KR20230046470A (ko) | 파워모듈용 세라믹 기판, 그 제조방법 및 이를 구비한 파워모듈 | |
| KR20230103152A (ko) | 세라믹 기판 유닛 및 그 제조방법 | |
| WO2020201005A1 (en) | Semiconductor module and method for manufacturing it |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |