CN117082871A - 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法 - Google Patents

包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法 Download PDF

Info

Publication number
CN117082871A
CN117082871A CN202310293417.0A CN202310293417A CN117082871A CN 117082871 A CN117082871 A CN 117082871A CN 202310293417 A CN202310293417 A CN 202310293417A CN 117082871 A CN117082871 A CN 117082871A
Authority
CN
China
Prior art keywords
conductive
conductor
levels
conductively
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310293417.0A
Other languages
English (en)
Inventor
J·D·霍普金斯
J·D·格林利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN117082871A publication Critical patent/CN117082871A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本申请涉及包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法。一种包括存储器单元串的存储器阵列包括导体层级，其包括导体材料。横向间隔的存储器块个别地包括垂直堆叠，其包括交替绝缘层级及导电层级。存储器单元的沟道材料串延伸穿过所述绝缘层级及所述导电层级。所述导电层级中的最下者的传导材料直接将所述沟道材料串中的个别者的所述沟道材料与所述导体层级的所述导体材料电耦合在一起。所述导体材料的最上部分包括直接抵靠所述传导材料、具有不同于所述传导材料的组成的组成且包括碳、氮、氧、金属及还包括硼的n型导电掺杂的半导电材料中的至少一者的导电掺杂的半导电材料。

Description

包括存储器单元串的存储器阵列及用于形成包括存储器单元 串的存储器阵列的方法
技术领域
本文中公开的实施例涉及包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法。
背景技术
存储器是一种类型的集成电路系统且在计算机系统中用于存储数据。存储器可被制造成个别存储器单元的一或多个阵列。存储器单元可使用数字线(其也可称为位线、数据线或感测线)及存取线(其也可称为字线)写入或读取。感测线可沿着阵列的列使存储器单元导电互连，且存取线可沿着阵列的行使存储器单元导电互连。每一存储器单元可通过感测线与存取线的组合来唯一寻址。
存储器单元可为易失性、半易失性或非易失性的。非易失性存储器单元可在缺少电源的情况下长时间存储数据。非易失性存储器通常特指具有至少约10年保存时间的存储器。易失性存储器耗散且因此经刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更少的保存时间。无论如何，存储器单元经配置以使存储器以至少两种不同可选状态保存或存储。在二进制系统中，状态被视为“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储多于两种电平或状态的信息。
场效应晶体管是可用于存储器单元中的一种类型的电子组件。这些晶体管包括一对导电源极/漏极区域，其间具有半导电沟道区域。导电栅极邻近沟道区域且通过薄栅极绝缘体与沟道区域分离。将合适电压施加于栅极允许电流通过沟道区域从源极/漏极区域中的一者流到另一者。当从栅极移除电压时，在很大程度上防止电流流过沟道区域。场效应晶体管还可包含额外结构，例如作为栅极绝缘体与导电栅极之间的栅极构造的部分的可逆可编程电荷存储区域。
快闪存储器是一种类型的存储器且在现代计算机及装置中具有众多用途。例如，现代个人计算机可具有存储于快闪存储器芯片上的BIOS。作为另一实例，计算机及其它装置在固态驱动器中利用快闪存储器来替换常规硬盘驱动器变得越来越常见。作为又一实例，快闪存储器在无线电子装置中很流行，因为其使制造商能够随着新通信协议变得标准化而支持新通信协议且提供远程升级装置以增强特征的能力。
存储器阵列可经布置成存储器页、存储器块及部分块(例如子块)及存储器平面，例如第2015/0228651号、第2016/0267984号及第2017/0140833号美国专利公开申请案中的任何者中展示及描述。存储器块可至少部分界定垂直堆叠的存储器单元的个别字线层级中的个别字线的纵向轮廓。到这些字线的连接可发生于垂直堆叠的存储器单元的阵列的端部或边缘处的所谓的“阶梯结构”中。阶梯结构包含界定竖向延伸的导电通孔在其上接触以提供对字线的电接入的个别字线的接触区域的个别“梯级”(替代地称为“台阶”或“阶梯”)。
发明内容
本申请案的一方面涉及一种用于形成包括存储器单元串的存储器阵列的方法，其包括：在衬底上形成包括导体材料的导体层级；直接在所述导体层级上方形成个别地包括包含交替导电层级及绝缘层级的垂直堆叠的横向间隔的存储器块区域，沟道材料串延伸穿过所述导电层级及所述绝缘层级，所述导电层级中的最下者的传导材料直接将所述沟道材料串中的个别者的所述沟道材料与所述导体层级的所述导体材料电耦合在一起；及形成(a)及(b)中的至少一者，其中(a)：所述导体材料的最上部分，其包括直接抵靠所述传导材料且包括碳、氮、氧、金属及还包括硼的n型导电掺杂的半导电材料中的至少一者的导电掺杂的半导电材料；及(b)：上覆材料，其直接在所述最下导电层级的所述传导材料上方且具有不同于所述传导材料的组成的组成且包括碳、氮、氧、金属及还包括硼的n型掺杂材料中的至少一者。
本申请案的另一方面涉及一种用于形成包括存储器单元串的存储器阵列的方法，其包括：在衬底上形成包括导体材料的导体层级；直接在所述导体层级上方形成个别地包括包含交替导电层级及绝缘层级的垂直堆叠的横向间隔的存储器块区域，沟道材料串延伸穿过所述导电层级及所述绝缘层级，所述第一层级中的最下者包括牺牲材料；及形成(a)及(b)中的至少一者，其中(a)：所述导体材料的最上部分，其包括包含碳、氮、氧、金属及还包括硼的n型导电掺杂的半导电材料中的至少一者的导电掺杂的半导电材料；及(b)：上覆材料，其直接在所述最下导电层级的所述牺牲材料上方且具有不同于所述牺牲材料的组成的组成且包括碳、氮、氧、金属及还包括硼的n型掺杂材料中的至少一者。
本申请案的另一方面涉及一种用于形成包括存储器单元串的存储器阵列的方法，其包括：在衬底上形成包括导体材料的导体层级；直接在所述导体层级上方形成个别地包括包含交替第一层级及第二层级的垂直堆叠的横向间隔的存储器块区域，沟道材料串延伸穿过所述第一层级及所述第二层级，所述第一层级中的最下者包括牺牲多晶硅；形成(a)及(b)中的至少一者，其中(a)：所述导体材料的最上部分，其包括具有不同于所述牺牲多晶硅的组成的组成且包括碳、氮、氧、金属及还包括硼的n型导电掺杂多晶硅中的至少一者的导电掺杂多晶硅；及(b)：非牺牲多晶硅，其直接在所述牺牲多晶硅上方且具有不同于所述牺牲多晶硅的组成的组成且包括碳、氮、氧、金属及还包括硼的n型导电掺杂的半导电材料中的至少一者；形成穿过所述第一层级及所述第二层级且个别地横向于所述存储器块区域中的紧邻者之间且延伸到所述牺牲多晶硅的水平伸长沟槽；通过所述水平伸长沟槽，用直接将所述沟道材料串中的个别者的所述沟道材料与所述导体层级的所述导体材料电耦合在一起的传导材料替换所述最下第一层级的所述牺牲多晶硅；及通过所述水平伸长沟槽，用导电材料替换所述第一层级中的牺牲材料且由其形成导电栅极线。
本申请案的另一方面涉及一种包括存储器单元串的存储器阵列，其包括：导体层级，其包括导体材料；横向间隔的存储器块，其个别地包括包含交替绝缘层级及导电层级的垂直堆叠，存储器单元的沟道材料串延伸穿过所述绝缘层级及所述导电层级，所述导电层级中的最下者的传导材料直接将所述沟道材料串中的个别者的所述沟道材料与所述导体层级的所述导体材料电耦合在一起；及所述导体材料的最上部分，其包括直接抵靠所述传导材料、具有不同于所述传导材料的组成的组成且包括碳、氮、氧、金属及还包括硼的n型导电掺杂的半导电材料中的至少一者的导电掺杂的半导电材料。
本申请案的另一方面涉及一种包括存储器单元串的存储器阵列，其包括：导体层级，其包括导体材料；横向间隔的存储器块，其个别地包括包含交替绝缘层级及导电层级的垂直堆叠，存储器单元的沟道材料串延伸穿过所述绝缘层级及所述导电层级，所述导电层级中的最下者的传导材料直接将所述沟道材料串中的个别者的所述沟道材料与所述导体层级的所述导体材料电耦合在一起；及上覆材料，其直接在所述最下导电层级的所述传导材料上方、直接抵靠所述传导材料且具有不同于所述传导材料的组成的组成且包括碳、氮、氧、金属及还包括硼的n型掺杂材料中的至少一者。
本申请案的又一方面涉及一种包括存储器单元串的存储器阵列，其包括：导体层级，其包括导体材料；横向间隔的存储器块，其个别地包括包含交替绝缘层级及导电层级的垂直堆叠，存储器单元的沟道材料串延伸穿过所述绝缘层级及所述导电层级，所述导电层级中的最下者的传导材料直接将所述沟道材料串中的个别者的所述沟道材料与所述导体层级的所述导体材料电耦合在一起；所述传导材料，其包括导电掺杂多晶硅；所述导体材料的最上部分，其包括直接抵靠所述传导材料的所述导电掺杂多晶硅且包括碳、氮、氧、金属及还包括硼的n型导电掺杂多晶硅中的至少一者的导电掺杂多晶硅；多晶硅，其直接在所述传导材料的所述导电掺杂多晶硅上方且直接抵靠所述导电掺杂多晶硅且包括碳、氮、氧、金属及还包括硼的n型导电掺杂多晶硅中的至少一者；及所述传导材料的所述导电掺杂多晶硅，其具有比所述导体材料的所述最上部分及直接在所述传导材料的所述导电掺杂多晶硅上方且直接抵靠所述导电掺杂多晶硅的所述多晶硅中的每一者中的所有碳、氮、氧、所述金属及所述n型导电掺杂多晶硅更少的碳、氮、氧、所述金属及还包括硼的所述n型导电掺杂多晶硅，如果有的话。
附图说明
图1到4是根据本发明的实施例的将包括竖向延伸的存储器单元串的阵列的构造的部分的图解横截面图。
图5到15是根据本发明的一些实施例的过程中的图1到4的构造或其部分或替代及/或额外实施例的图解顺序截面图及/或放大图。
具体实施方式
本发明的实施例涵盖用于形成存储器阵列(例如可具有至少一些阵列下外围控制电路系统(例如阵列下CMOS)的NAND或其它存储器单元阵列)的方法。本发明的实施例涵盖所谓的“后栅极”或“替换栅极”处理、所谓的“先栅极”处理及其它处理，无论现存还是未来开发，与何时形成晶体管栅极无关。本发明的实施例还涵盖与制造方法无关的包括包含存储器单元串的存储器阵列的集成电路系统(例如NAND架构)。第一实例方法实施例参考图1到15描述。
图1到4展示具有其中将形成竖向延伸的晶体管及/或存储器单元串的阵列12的实例构造10。此包含基底衬底11，其具有导电/导体/传导、半导电/半导体/半传导或绝缘(insulative)/绝缘体/绝缘(insulating)(即，本文中是电性的)材料中的任何一或多者。已在基底衬底11之上竖向形成各种材料。材料可在图1到4描绘的材料旁边、竖向内或竖向外。举例来说，集成电路系统的其它部分或全部制造组件可提供于基底衬底11上方、周围或内的某一位置。还可制造用于操作竖向延伸的存储器单元串的阵列(例如阵列12)内的组件的控制及/或其它外围电路系统且其可或可不完全或部分在阵列或子阵列内。此外，还可制造多个子阵列且其相对于彼此独立、协力或以其它方式操作。在本档案中，“子阵列”也可被视为阵列。
包括导体材料17的导体层级16已形成于衬底11上方。所展示的导体材料17包括直接在下导体材料44上方且直接电耦合到(例如，直接抵靠)下导体材料44的上导体材料43，下导体材料44具有不同于上导体材料43的组成。在一个实施例中，上导体材料43包括导电掺杂的半导电材料(例如n型掺杂或p型掺杂多晶硅)。在一个实施例中，下导体材料44包括金属材料(例如金属硅化物，例如WSix)。导体层级16可包括用于控制对将形成于阵列12内的晶体管及/或存储器单元的读取及写入存取的控制电路系统(例如外围阵列下电路系统及/或共同源极线或板)的部分。
堆叠18*的下部18L已形成于衬底11及导体层级16上方(*用作后缀以包含可或可不具有其它后缀的所有此类相同数字标示组件)。堆叠18*将包括垂直交替的导电层级22*及绝缘层级20*，其中层级22*的材料具有不同于层级20*的材料的组成。堆叠18*包括横向间隔的存储器块区域58，其将在成品电路系统构造中包括横向间隔的存储器块58。在本档案中，除非另外指示，否则“块”通常包含“子块”。存储器块区域58及所得存储器块58(未展示)可被视为纵向伸长及定向，例如沿着方向55。存储器块区域58在此处理点无法辨别。
导电层级22*(替代地称为第一层级)可不包括传导材料，且绝缘层级20*(替代地称为第二层级)可不包括绝缘材料或在结合是“后栅极”或“替换栅极”的特此最初描述的实例方法实施例的此处理点是绝缘的。在一个实施例中，下部18L包括直接在导体材料17上方(例如，直接抵靠导体材料17)的第二层级20*中的最下层级20z。实例最下第二层级20z绝缘且可牺牲(例如，包括材料62，例如二氧化硅及/或氮化硅)。第二层级20*中的次下第二层级20x直接在最下第二层级20z上方且可牺牲(例如，包括材料63，例如二氧化硅及/或氮化硅)。在一些实施例中，包括牺牲材料77(例如多晶硅或氮化硅)的第一层级22*中的最下层级22z垂直地在最下第二层级20z与次下第二层级20x之间。在一个实施例中，下部18L包括传导材料层级21，其包括直接在次下第二层级20x上方的传导材料47(例如导电掺杂多晶硅)。实例下部18L包括上第二层级20w(例如次次下第二层级)，其包括绝缘材料24(例如二氧化硅)。可存在额外层级。举例来说，一或多个额外层级可在层级20w上方(层级20w由此不是部分18L中的最上层级且未展示)、在层级20w与层级21(未展示)之间及/或在层级22z下方(除了未展示的20z)。在一个实施例中，下部18L至少如初始形成般包括多个第一/导电层级(例如22z及21)层级及多个第二/绝缘层级(例如20z、20x、20w)。
在一个实施例中，方法包含形成(a)及(b)中的至少一者，其中
(a)：导体材料17的最上部分，其包括包含碳、氮、氧、金属(例如Ti、W、Co、Ni、Pt、Ru、Mo、Ga)及还包括硼的n型导电掺杂的半导电材料中的至少一者的导电掺杂的半导电材料(例如材料43)；及
(b)上覆材料(例如47；例如，在一个实施例中，非牺牲多晶硅)，其直接在最下导电层级22z的牺牲材料77上方且具有不同于所述牺牲材料的组成的组成且包括碳、氮、氧、金属(例如Ti、W、Co、Ni、Pt、Ru、Mo、Ga)及还包括硼的n型掺杂材料(绝缘、半导电或导电材料中的n型掺杂剂，无论“n型掺杂材料”是绝缘、半导电还是导电)中的至少一者。
关于上覆材料的不同组成及牺牲材料77的不同组成至少在成品电路系统构造中可仅以碳、氮、氧、金属及还包括硼的n型掺杂材料中的至少一者的存在(或当存在时，其数量)为特征。在一个实施例中，方法包含(a)，在一个实施例中包含(b)，在一个实施例中包含(a)及(b)中的仅一者，及在一个实施例中包含(a)及(b)。在一个实施例中，无论(a)及/或(b)，至少一者包括碳，在一个实施例中包括氮，在一个实施例中包括氧，在一个实施例中包括金属(至少一种)，及在一个实施例中包括还包括硼的n型掺杂材料。在一个实施例中，无论(a)及/或(b)，至少一者包括碳、氮、氧、金属及还包括硼的n型导电掺杂半导电材料中的多于一者。在一个实施例中，无论(a)及/或(b)，所有至少一者以1x 1010到3x 1022个原子/cm3存在，在一个此实施例中以至少1x 1014个原子/cm3存在，及在一个此后来实施例中以5x1019到5x 1021个原子/cm3存在。
堆叠18*的上部18U的垂直交替第一层级22U及第二层级20U已形成于下部18L上方。第一层级22U的材料26是牺牲的(例如氮化硅；在一些实施例中称为牺牲材料)且具有不同于第二层级20U的材料24(例如二氧化硅)的组成。第一层级22U可导电且第二层级20U可为绝缘的(例如，包括二氧化硅24)，在结合是“后栅极”或“替换栅极”的特此最初描述的实例方法实施例的此处理点尚无需如此。实例上部18U被展示为在下部18L上方以第一层级22U开始，但此可替代地以第二层级20U开始(未展示)。此外且举例来说，下部18L可经形成为具有一或多个第一及/或第二层级作为其顶部。无论如何，仅展示少量层级20U及22U，上部18U(及由此堆叠18*)更可能包括数打、一百或更多个及其他数目个层级20*及22*。此外，可或可不为外围及/或控制电路系统的部分的其它电路系统可在导体层级16与堆叠18*之间。仅举例来说，此电路系统的导电材料及绝缘材料的多个垂直交替层级可在导电层级22*中的最下者下方及/或在导电层级22*中的最上者上方。举例来说，一或多个选择栅极层级(未展示)可在导体层级16与最下导电层级22*之间且一或多个选择栅极层级可在导电层级22*中的最上者上方。替代地或另外，所描绘最上及最下导电层级22*中的至少一者可为选择栅极层级。
沟道开口25已形成为(例如，通过蚀刻)穿过上部18U中的第二层级20*及第一层级22*到下部18L(例如，至少到下部18L中的最下第一层级22z)。沟道开口25可径向向内及/或径向向外渐缩(未展示)以更深入移动到堆叠18中。在一些实施例中，沟道开口25可进入导体层级16的导体材料17(如展示)或可在其顶上停止(未展示)。替代地，作为实例，沟道开口25可在最下第二层级20z顶上或内停止。使沟道开口25至少延伸到导体层级16的导体材料17的原因是向在沟道开口25内的材料提供锚定效应。
晶体管沟道材料可经形成于竖向地沿着绝缘层级及导电层级的个别沟道开口中，因此包括与导体层级中的导电材料直接电耦合的个别沟道材料串。所形成的实例存储器阵列的个别存储器单元可包括栅极区域(例如控制栅极区域)及横向地在栅极区域与沟道材料之间的存储器结构。在一个此实施例中，存储器结构经形成为包括电荷阻挡区域、存储材料(例如电荷存储材料)及绝缘电荷传递材料。个别存储器单元的存储材料(例如浮动栅极材料(例如掺杂或未掺杂硅)或电荷俘获材料(例如氮化硅、金属点等))竖向地沿着电荷阻挡区域中的个别者。绝缘电荷传递材料(例如具有夹在两种绝缘体氧化物[例如二氧化硅]之间的含氮材料[例如氮化硅]的带隙设计结构)横向地在沟道材料与存储材料之间。
在一个实施例中且如展示，电荷阻挡材料30、存储材料32及电荷传递材料34已形成于竖向地沿着绝缘层级20及导电层级22的个别沟道开口25中。晶体管材料30、32及34(例如存储器单元材料)可通过例如将其相应薄层沉积于堆叠18*之上及个别开口25内且接着使此平面化以至少回到堆叠18*的顶面来形成。
作为沟道材料串53的沟道材料36也已形成于竖向地沿着绝缘层级20及导电层级22的沟道开口25中。由于标度，材料30、32、34及36在一些图中共同展示为且仅标示为材料37。实例沟道材料36包含适当掺杂的结晶半导体材料，例如一或多个硅、锗及所谓的III/V族半导体材料(例如GaAs、InP、GaP及GaN)。材料30、32、34及36中的每一者的实例厚度是25到100埃。可进行穿孔蚀刻以从沟道开口25(未展示)的基底移除材料30、32及34以暴露导体层级16，使得沟道材料36直接抵靠导体层级16的导体材料17。此穿孔蚀刻可相对于材料30、32及34中的每一者单独发生(如展示)或可相对于仅一些发生(未展示)。替代地且仅举例来说，可不进行穿孔蚀刻且沟道材料36可仅通过单独导电互连件(未展示)直接电耦合到导体层级16的导电材料17。无论如何，牺牲蚀刻停止插塞(未展示)可在形成上部18U之前形成于沟道开口25将在其中的水平位置中的下部18L中。沟道开口25接着可通过蚀刻材料24及26在牺牲插塞材料上或内停止且接着在沟道开口25中形成材料之前挖出此类插塞的剩余材料来形成。径向中心固体电介质材料38(例如旋涂电介质、二氧化硅及/或氮化硅)经展示于沟道开口25中。替代地且仅举例来说，沟道开口25内的径向中心部分可包含空隙空间(未展示)及/或缺少固体材料(未展示)。
水平伸长沟槽40已形成(例如，通过各向异性蚀刻)到堆叠18*中且个别地在横向紧邻的存储器块区域58之间。沟槽40个别地延伸穿过上部18L到最下第一层级22z且暴露其中的牺牲材料77。具有相同于沟槽40的大体水平轮廓的牺牲蚀刻停止线(未展示)可在形成沟槽40之前个别地形成于堆叠18*的下部中。接着，沟槽40可通过蚀刻材料24及26在个别牺牲线的材料上或内停止、接着掘出此类牺牲线的剩余材料来形成。接着，任选薄牺牲衬层81(例如氧化铪、氧化铝、多层相同或其它材料[例如二氧化硅及氮化硅]等)已形成于沟槽40中，接着穿孔蚀刻通过其以暴露材料77。沟槽40可横向向内或横向向外渐缩以更深入移动到堆叠18*(未展示)中。举例来说且仅为了简洁，沟道材料25被展示为布置成每行四个及五个沟道开口25的交错行的群组或列。沟槽40通常将宽于沟道开口25(例如，3到10倍宽)。可使用任何替代现存或未来开发的布置及构造。沟槽40及沟道开口25可以相对于其它者的任何顺序或同时形成。
参考图5及6，牺牲材料77(未展示)已通过沟槽40从最下第一层级22z移除(例如，通过各向同性蚀刻)，从而留下或形成垂直地在最下第二层级20z与次下第二层级20x之间的空隙空间64。此可例如通过各向同性蚀刻来发生，其例如使用液体或蒸汽H3PO4作为主要蚀刻剂(其中材料77是氮化硅)或使用四甲基氢氧化铵[TMAH](其中材料77是多晶硅)来理想地相对于材料62及63选择性进行。
图7及8展示实例后续处理，其中在一个实施例中，材料30(例如二氧化硅)、材料32(例如氮化硅)及材料34(例如二氧化硅或二氧化硅与氮化硅的组合)在层级22z中已被蚀刻以暴露最下第一层级22z中的沟道材料串53的沟道材料36的侧壁41。层级22z中的材料30、32及34中的任何者可被视为其中的牺牲材料。作为实例，考虑其中衬层81(未展示)是一或多种绝缘氧化物(而非仅为二氧化硅)且存储器单元材料30、32及34个别地是二氧化硅及氮化硅层中的一或多者的实施例。在此实例中，所描绘构造可通过将改性或不同化学物用于相对于彼此选择性循序蚀刻二氧化硅及氮化硅来产生。作为实例，100:1(按体积)水与HF的溶液将相对于氮化硅选择性蚀刻二氧化硅，而1000:1(按体积)水与HF的溶液将相对于二氧化硅选择性蚀刻氮化硅。因此且在此实例中，此类蚀刻化学物可以期望实现实例所描绘构造的交替方式使用。在一个实施例中，此蚀刻可相对于衬层81(当存在时，且衬层81未展示)选择性进行。在一个实施例中且如展示，材料62及63(未展示)已被移除。当如此被移除时，此可在移除材料30、32及34被移除时移除，例如如果材料62及63包括二氧化硅及氮化硅中的一或两者。替代地，当如此被移除时，此可被单独移除(例如，通过各向同性蚀刻)。当期望所展示的构造时，技术人员能够选择其它化学物用于蚀刻其它不同材料。如果衬层81(未展示)包括多层二氧化硅及氮化硅，那么此可与材料30、32、34、62及63的移除相称地被移除(例如，通过蚀刻)，其中此共同包括氮化硅及二氧化硅。替代地，衬层81可在此处理点保留(未展示)或被单独或以其它方式移除。
在暴露侧壁41之后，传导材料42(例如导电掺杂多晶硅)已形成于最下第一层级22z中且在一个实施例中直接抵靠沟道材料36的侧壁41。在一个实施例中且如展示，此已直接抵靠传导材料47的底部且直接抵靠导体层级16的导体材料43的顶部形成，借此直接将个别沟道材料串53的沟道材料36与导体层级16的导体材料17电耦合在一起。牺牲衬层81(当存在时且未展示)可在形成传导材料42之前或之后移除。在所展示的一个实施例中，彼此直接抵靠的层级21的传导材料47及层级22z的传导材料42至少在阵列区域12中可被共同视为最下导电层级。
参考图9及10，传导材料42已从沟槽40移除。
图5到10展示通过水平伸长沟槽40用传导材料42替换最下第一层级22z的牺牲材料77的实例，传导材料42直接将个别沟道材料串53的沟槽材料26与导体层级16的导体材料17电耦合在一起。
参考图11到15，已移除阵列区域12中的导电层级22的材料26(未展示)，例如通过透过沟槽40相对于其它暴露材料理想地选择性各向同性蚀除(例如，使用液体或蒸汽H3PO4作为主要蚀刻剂，其中材料26是氮化硅且其它材料包括一或多种氧化物或多晶硅)。在实例实施例中，阵列区域12中的导电层级22中的材料26牺牲且已用传导/导电材料48替换且此后已从沟槽40移除，从而形成个别导电线29(例如字线)及个别晶体管及/或存储器单元56的竖向延伸串49。
薄绝缘衬层(例如Al2O3且未展示)可在形成传导材料48之前形成。一些晶体管及/或一些存储器单元56的大致位置用括号或用虚线框指示，其中晶体管及/或存储器单元56在所描绘实例中基本上呈环状或环形。替代地，晶体管及/或存储器单元56可不相对于个别沟道开口25完全环绕，使得每一沟道开口25可具有两个或更多个竖向延伸串49(例如在个别导电层级中每沟道开口可能具有多个字线的个别导电层级中的个别沟道开口周围的多个晶体管及/或存储器单元且未展示)。传导材料48可被视为具有对应于个别晶体管及/或存储器单元56的控制栅极区域52的终端50。在所描绘实施例中，控制栅极区域52包括个别导电线29的个别部分。材料30、32及34可被视为横向地在控制栅极区域52与沟道材料36之间的存储器结构65。在一个实施例中且如关于实例“后栅极”处理展示，导电层级22的传导材料48在形成开口25及/或沟槽40之后形成。替代地，导电层级的传导材料可在形成沟道开口25及/或沟槽40(未展示)之前形成，例如关于“先栅极”处理。
电荷阻挡区域(例如电荷阻挡材料30)在存储材料32与个别控制栅极区域52之间。电荷阻挡在存储器单元中可具有以下功能：在编程模式中，电荷阻挡可防止电荷载子从存储材料(例如浮动栅极材料、电荷俘获材料等)传向控制栅极；及在擦除模式中，电荷阻挡可防止电荷载子从控制栅极流到存储材料中。因此，电荷阻挡可用于阻止控制栅极区域与个别存储器单元的存储材料之间的电荷迁移。所展示的实例电荷阻挡区域包括绝缘体材料30。举另外实例来说，电荷阻挡区域可包括存储材料(例如材料32)的横向(例如径向)外部，其中此存储材料是绝缘的(例如，在绝缘存储材料32与传导材料48之间缺少任何不同组成材料时)。无论如何，作为额外实例，如果缺少任何单独组成绝缘体材料30，那么控制栅极的存储材料与导电材料的界面可足以用作电荷阻挡区域。此外，传导材料48与材料30(当存在时)的界面与绝缘体材料30的组合可一起用作电荷阻挡区域，且替代地或另外，可用作绝缘存储材料(例如氮化硅材料32)的横向外区域。实例材料30是氧化硅铪及二氧化硅中的一或多者。
中介材料57已形成于沟槽40中且由此横向地在横向紧邻存储器块58之间且纵向地沿着横向紧邻存储器块58。中介材料57可在横向紧邻存储器块之间提供横向电隔离(绝缘)。此可包含绝缘、半导电及传导材料中的一或多者且无论如何，可促进导电层级22免于在成品电路系统构造中相对于彼此短路。实例绝缘材料是SiO2、Si3N4及Al2O3中的一或多者。中介材料57可包含贯穿阵列通路(未展示)。
可使用本文中关于其它实施例展示及/或描述的任何其它属性或方面。
在一个实施例中，用于形成包括存储器单元(例如56)的串(例如49)的存储器阵列(例如12)的方法包括在衬底(例如11)上形成包括导体材料(例如17)的导体层级(例如16)。横向间隔的存储器块区域(例如58)直接在导体层级上方经形成且个别地包括包含交替导电层级(例如22*)及绝缘层级(例如20*)的垂直堆叠(例如18*)。沟道材料串(例如53)延伸穿过导电层级及绝缘层级。导电层级中的最下者的传导材料(例如42)直接将沟道材料串中的个别者的沟道材料(例如36)与导体层级的导体材料耦合在一起。形成(a)及(b)中的至少一者，其中
(a)：导体材料(例如43)的最上部分，其包括直接抵靠传导材料(例如，如图7、8、
10、12及15中的任何者中展示)且包括碳、氮、氧、金属及还包括硼的n型导电掺杂的半导电材料中的至少一者的导电掺杂的半导电材料；及
(b)上覆材料(例如47)，其直接在最下导电层级的传导材料上方且具有不同于所述传导材料的组成的组成且包括碳、氮、氧、金属及还包括硼的n型掺杂材料中的至少一者。
可使用本文中关于其它实施例展示及/或描述的任何其它属性或方面。
如本文中公开般形成(a)及(b)中的至少一者可保护材料47及导体材料17的导电掺杂的半导电材料的最上部分中的至少一者免于在如期蚀刻其它区域中的材料(例如多晶硅、氮化硅及/或二氧化硅)时被蚀刻。
替代实施例构造可由上述方法实施例或其它导致。无论如何，本发明的实施例涵盖与制造方法无关的存储器阵列。尽管如此，此类存储器阵列可具有本文中方法实施例中描述的属性中的任何者。同样地，上述方法实施例可并入、形成及/或具有关于装置实施例描述的属性中的任何者。
在一个实施例中，包括存储器单元(例如56)的串(例如49)的存储器阵列(例如12)包括包含导体材料(例如17)的导体层级(例如16)。横向间隔的存储器块(例如58)个别地包括包含交替绝缘层级(例如20*)及导电层级(例如22*)的垂直堆叠(例如18*)。存储器单元(例如56)的沟道材料串(例如53)延伸穿过绝缘层级及导电层级。导电层级中的最下者(例如22z)的传导材料(例如42)直接将沟道材料串中的个别者的沟道材料(例如36)与导体层级的导体材料电耦合在一起。导体材料(例如43)的最上部分包括直接抵靠传导材料、具有不同于传导材料的组成的组成且包括碳、氮、氧、金属及还包括硼的n型导电掺杂的半导电材料中的至少一者的导电掺杂的半导电材料。可使用本文中关于其它实施例展示及/或描述的任何其它属性或方面。
在一个实施例中，包括存储器单元(例如56)的串(例如49)的存储器阵列(例如12)包括包含导体材料(例如17)的导体层级(例如16)。横向间隔的存储器块(例如58)个别地包括包含交替绝缘层级(例如20*)及导电层级(例如22*)的垂直堆叠(例如18*)。存储器单元(例如56)的沟道材料串(例如53)延伸穿过绝缘层级及导电层级。导电层级中的最下者(例如22z)的传导材料(例如42)直接将沟道材料串中的个别者的沟道材料(例如36)与导体层级的导体材料电耦合在一起。上覆材料(例如47)直接在最下导电层级的传导材料上方、直接抵靠所述传导材料且具有不同于所述传导材料的组成的组成且包括碳、氮、氧、金属及还包括硼的n型掺杂材料中的至少一者。可使用本文中关于其它实施例展示及/或描述的任何其它属性或方面。
在一个实施例中，包括存储器单元(例如56)的串(例如49)的存储器阵列(例如12)包括包含导体材料(例如17)的导体层级(例如16)。横向间隔的存储器块(例如58)个别地包括包含交替绝缘层级(例如20*)及导电层级(例如22*)的垂直堆叠(例如18*)。存储器单元(例如56)的沟道材料串(例如53)延伸穿过绝缘层级及导电层级。导电层级中的最下者(例如22z)的传导材料(例如42)直接将沟道材料串中的个别者的沟道材料(例如36)与导体层级的导体材料电耦合在一起。传导材料包括导电掺杂多晶硅。导体材料(例如43)的最上部分包括直接抵靠传导材料的导电掺杂多晶硅且包括碳、氮、氧、金属及还包括硼的n型导电掺杂多晶硅中的至少一者的导电掺杂多晶硅。多晶硅(例如47)直接在传导材料的导电掺杂多晶硅上方且直接抵靠所述导电掺杂多晶硅且包括碳、氮、氧、金属及还包括硼的n型导电掺杂多晶硅中的至少一者。传导材料的导电掺杂多晶硅具有比导体材料的所述最上部分及直接在传导材料的导电掺杂多晶硅上方且直接抵靠所述导电掺杂多晶硅的所述多晶硅中的每一者中的所有碳、氮、氧、金属及n型导电掺杂多晶硅更少的碳、氮、氧、金属及还包括硼的n型导电掺杂多晶硅，如果有的话。可使用本文中关于其它实施例展示及/或描述的任何其它属性或方面。
上述处理或构造可被视为相对于形成为此类上述组件的单个堆叠或单个阶层或形成于所述单个堆叠或单个阶层内或形成为下伏基底衬底的部分的组件阵列(但单个堆叠/阶层可具有多个层级)。用于操作或存取阵列内的此类组件的控制及/或其它外围电路系统也可形成于任何位置作为成品构造的部分，且在一些实施例中，可在阵列下(例如阵列下CMOS)。无论如何，一或多个额外此(类)堆叠/阶层可经提供或制造于图中展示或上文描述的堆叠/阶层上方及/或下方。此外，组件阵列可在不同堆叠/阶层中相对于彼此相同或不同且不同堆叠/阶层可具有相对于彼此的相同厚度或不同厚度。中介结构可经提供于垂直紧邻堆叠/阶层(例如额外电路系统及/或电介质层)之间。而且，不同堆叠/阶层可相对于彼此电耦合。多个堆叠/阶层可单独且循序制造(例如，彼此上下叠置)，或两个或更多个堆叠/阶层可基本上同时制造。
上文论述的组合件及结构可用于集成电路/电路系统中且可经并入到电子系统中。此类电子系统可用于(例如)存储器模块、装置驱动器、电源模块、通信调制解调器、处理器模块及专用模块中，且可包含多层多芯片模块。电子系统可为各种系统中的任何者，例如(举例来说)相机、无线装置、显示器、芯片集、机顶盒、游戏、照明、交通工具、时钟、电视机、手机、个人计算机、汽车、工业控制系统、飞机等。
在本档案中，除非另外指示，否则“竖向”、“较高”、“上”、“下”、“顶部”、“顶上”、“底部”、“上方”、“下方”、“下面”、“在…之下”、”向上”及“向下”通常参考垂直方向。“水平”指代沿着主衬底表面的大体方向(即，在10度内)且可在制造期间相对于其处理衬底，且垂直是大体上正交于水平的方向。参考“完全水平”是沿着主衬底表面的方向(即，与主衬底表面无度数)且可在制造期间相对于其处理衬底。此外，本文中使用的“垂直”及“水平”是相对于彼此大体上垂直方向且与衬底在三维空间中的定向无关。另外，“竖向延伸”及“竖向地延伸”指代与完全水平成至少45°角的方向。此外，关于场效应晶体管“竖向地延伸”、“竖向延伸”“水平延伸”、“水平地延伸”及类似物是参考在操作中电流沿着其流动于源极/漏极区域之间的晶体管沟道长度的定向。针对双极结晶体管，“竖向地延伸”、“竖向延伸”、“水平地延伸”、“水平延伸”及类似物是参考在操作中电流沿着其流动于发射极与集电极之间的基极长度的定向。在一些实施例中，竖向地延伸的任何组件、特征及/或区域垂直地或在垂直的10°内延伸。
此外，“直接上方”、“直接下方”及“直接下面”需要两个所述区域/材料/组件相对于彼此至少部分横向重叠(即，水平地)。而且，使用前面未加“直接”的“上方”仅需要在另一者上方的所述区域/材料/组件的一些部分在另一者竖向外(即，与两个所述区域/材料/组件是否存在任何横向重叠无关)。类似地，使用前面未加“直接”的“下方”及“下面”仅需要在另一者下方/下面的所述区域/材料/组件的一些部分在另一者竖向内(即，与两个所述区域/材料/组件是否存在任何横向重叠无关)。
本文中描述的材料、区域及结构中的任何者可为同质或非同质的，且无论如何，在此上覆的任何材料之上连续或不连续。当一或多个实例组成经提供用于任何材料时，所述材料可包括此一或多个组成、基本上由此一或多个组成组成或由此一或多个组成组成。此外，除非另外说明，否则每一材料可使用任何合适的现存或未来开发技术形成，例如原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂及离子植入。
另外，“厚度”本身(前面无定向形容词)被界定为从不同组成的紧邻材料或紧邻区域的最靠近表面垂直地通过给定材料或区域的平均直线距离。另外，本文中描述的各种材料或区域可具有基本上恒定厚度或可变厚度。如果具有可变厚度，那么厚度指代平均厚度，除非另外指示，且此材料或区域将由于厚度可变而具有某一最小厚度及某一最大厚度。如本文中使用，“不同组成”仅需要两种所述材料或区域中可彼此直接抵靠的那些部分在化学及/或物理上不同，例如，如果此类材料或区域是非同质的。如果两种所述材料或区域彼此不直接抵靠，那么“不同组成”仅需要两种所述材料或区域中彼此最靠近的那些部分在化学及/或物理上不同，如果此类材料或区域是非同质的。在本档案中，当材料、区域或结构相对于彼此至少部分物理触碰接触时，所述材料、区域或结构彼此“直接抵靠”。相比来说，前面未加“直接”的“在…之上”、“在…上”、“邻近”、“沿着”及“抵靠”涵盖“直接抵靠”以及其中中介材料、区域或结构导致所述材料、区域或结构相对于彼此不物理触碰接触的构造。
在本文中，如果在正常操作中电流能够从一个区域-材料-组件连续流到另一区域-材料-组件且主要通过在产生足够亚原子正及/或负电荷时移动此类亚原子正及/或负电荷来完成此，那么区域-材料-组件相对于彼此“电耦合”。另一电子组件可在区域-材料-组件之间且电耦合到区域-材料-组件。相比来说，当区域-材料-组件称为“直接电耦合”时，直接电耦合的区域-材料-组件之间无中介电子组件(例如无二极管、晶体管、电阻器、换能器、开关、熔丝等)。
在本档案中，“行”及“列”的任何使用是为了便于区分一系列或定向的特征与另一系列或定向的特征，且组件已或可沿着其形成。“行”及“列”关于任何系列的区域、组件及/或特征同义使用，与功能无关。无论如何，行可相对于彼此笔直及/或弯曲及/或平行及/或不平行，列也可如此。此外，行及列可相对于彼此以90°或一或多个其它角度(即，除平角之外)相交。
本文中的导电/导体/传导材料中的任何者的组成可为导电金属材料及/或导电掺杂半导电/半导体/半传导材料。“金属材料”是元素金属、两种或更多种元素金属的任何混合物或合金及任何一或多种金属化合物中的任何一者或组合。
在本文中，关于蚀刻(etch/etching)、移除(removing/removal)、沉积及/或形成(forming/formation)的“选择性”的任何使用是一种所述材料相对于另一(些)所述材料依至少2:1的体积比施加作用的动作。此外，选择性沉积、选择性生长或选择性形成的任何使用是针对至少前75埃的沉积、生长或形成使一种材料依至少2:1的体积比相对于另一或另一些所述材料沉积、生长或形成。
除非另外指示，否则本文中“或”的使用涵盖任一者及两者。
结论
在一些实施例中，一种用于形成包括存储器单元串的存储器阵列的方法包括在衬底上形成包括导体材料的导体层级。直接在所述导体层级上方形成个别地包括包含交替导电层级及绝缘层级的垂直堆叠的横向间隔的存储器块区域。沟道材料串延伸穿过所述导电层级及所述绝缘层级。所述导电层级中的最下者的传导材料直接将所述沟道材料串中的个别者的所述沟道材料与所述导体层级的所述导体材料电耦合在一起。形成(a)及(b)中的至少一者，其中(a)：所述导体材料的最上部分，其包括直接抵靠所述传导材料且包括碳、氮、氧、金属及还包括硼的n型导电掺杂的半导电材料中的至少一者的导电掺杂的半导电材料；及(b)：上覆材料，其直接在所述最下导电层级的所述传导材料上方且具有不同于所述传导材料的组成的组成且包括碳、氮、氧、金属及还包括硼的n型掺杂材料中的至少一者。
在一些实施例中，一种用于形成包括存储器单元串的存储器阵列的方法包括在衬底上形成包括导体材料的导体层级。直接在所述导体层级上方形成个别地包括包含交替导电层级及绝缘层级的垂直堆叠的横向间隔的存储器块区域。沟道材料串延伸穿过所述导电层级及所述绝缘层级。所述第一层级中的最下者包括牺牲材料。形成(a)及(b)中的至少一者，其中(a)：所述导体材料的最上部分，其包括包含碳、氮、氧、金属及还包括硼的n型导电掺杂的半导电材料中的至少一者的导电掺杂的半导电材料；及(b)：上覆材料，其直接在所述最下导电层级的所述牺牲材料上方且具有不同于所述牺牲材料的组成的组成且包括碳、氮、氧、金属及还包括硼的n型掺杂材料中的至少一者。
在一些实施例中，一种用于形成包括存储器单元串的存储器阵列的方法包括在衬底上形成包括导体材料的导体层级。直接在所述导体层级上方形成个别地包括包含交替第一层级及第二层级的垂直堆叠的横向间隔的存储器块区域。沟道材料串延伸穿过所述第一层级及所述第二层级。所述第一层级中的最下者包括牺牲多晶硅。形成(a)及(b)中的至少一者，其中(a)：所述导体材料的最上部分，其包括具有不同于所述牺牲多晶硅的组成的组成且包括碳、氮、氧、金属及还包括硼的n型导电掺杂多晶硅中的至少一者的导电掺杂多晶硅；及(b)：非牺牲多晶硅，其直接在所述牺牲多晶硅上方且具有不同于所述牺牲多晶硅的组成的组成且包括碳、氮、氧、金属及还包括硼的n型导电掺杂的半导电材料中的至少一者。形成穿过所述第一层级及所述第二层级且个别地横向于所述存储器块区域中的紧邻者之间且延伸到所述牺牲多晶硅的水平伸长沟槽。通过所述水平伸长沟槽，用直接将所述沟道材料串中的个别者的所述沟道材料与所述导体层级的所述导体材料电耦合在一起的传导材料替换所述最下第一层级的所述牺牲多晶硅。通过所述水平伸长沟槽，用导电材料替换所述第一层级中的牺牲材料且由其形成导电栅极线。
在一些实施例中，一种包括存储器单元串的存储器阵列包括导体层级，其包括导体材料。横向间隔的存储器块个别地包括垂直堆叠，其包括交替绝缘层级及导电层级。存储器单元的沟道材料串延伸穿过所述绝缘层级及所述导电层级。所述导电层级中的最下者的传导材料直接将所述沟道材料串中的个别者的所述沟道材料与所述导体层级的所述导体材料电耦合在一起。所述导体材料的最上部分包括直接抵靠所述传导材料、具有不同于所述传导材料的组成的组成且包括碳、氮、氧、金属及还包括硼的n型导电掺杂的半导电材料中的至少一者的导电掺杂的半导电材料。
在一些实施例中，一种包括存储器单元串的存储器阵列包括导体层级，其包括导体材料。横向间隔的存储器块个别地包括垂直堆叠，其包括交替绝缘层级及导电层级。存储器单元的沟道材料串延伸穿过所述绝缘层级及所述导电层级。所述导电层级中的最下者的传导材料直接将所述沟道材料串中的个别者的所述沟道材料与所述导体层级的所述导体材料电耦合在一起。上覆材料直接在所述最下导电层级的所述传导材料上方、直接抵靠所述传导材料且具有不同于所述传导材料的组成的组成且包括碳、氮、氧、金属及还包括硼的n型掺杂材料中的至少一者。
在一些实施例中，一种包括存储器单元串的存储器阵列包括导体层级，其包括导体材料。横向间隔的存储器块个别地包括垂直堆叠，其包括交替绝缘层级及导电层级。存储器单元的沟道材料串延伸穿过所述绝缘层级及所述导电层级。所述导电层级中的最下者的传导材料直接将所述沟道材料串中的个别者的所述沟道材料与所述导体层级的所述导体材料电耦合在一起。所述传导材料包括导电掺杂多晶硅。所述导体材料的最上部分包括直接抵靠所述传导材料的所述导电掺杂多晶硅且包括碳、氮、氧、金属及还包括硼的n型导电掺杂多晶硅中的至少一者的导电掺杂多晶硅。多晶硅直接在所述传导材料的所述导电掺杂多晶硅上方且直接抵靠所述导电掺杂多晶硅且包括碳、氮、氧、金属及还包括硼的n型导电掺杂多晶硅中的至少一者。所述传导材料的所述导电掺杂多晶硅具有比所述导体材料的所述最上部分及直接在所述传导材料的所述导电掺杂多晶硅上方且直接抵靠所述导电掺杂多晶硅的所述多晶硅中的每一者中的所有碳、氮、氧、所述金属及所述n型导电掺杂多晶硅更少的碳、氮、氧、所述金属及还包括硼的所述n型导电掺杂多晶硅，如果有的话。
依据法规，已以基本上特定于结构及方法特征的语言描述本文中公开的标的物。然而，应理解，权利要求书不受限于所展示及描述的特定特征，因为本文中公开的构件包括实例实施例。因此，权利要求书应按字面措辞被提供全范围，且应根据等同原则适当解译。

Claims (50)

1.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：
在衬底上形成包括导体材料的导体层级；
直接在所述导体层级上方形成个别地包括包含交替导电层级及绝缘层级的垂直堆叠的横向间隔的存储器块区域，沟道材料串延伸穿过所述导电层级及所述绝缘层级，所述导电层级中的最下者的传导材料直接将所述沟道材料串中的个别者的所述沟道材料与所述导体层级的所述导体材料电耦合在一起；及
形成(a)及(b)中的至少一者，其中
(a)：所述导体材料的最上部分，其包括直接抵靠所述传导材料且包括碳、氮、氧、金属及还包括硼的n型导电掺杂的半导电材料中的至少一者的导电掺杂的半导电材料；及
(b)：上覆材料，其直接在所述最下导电层级的所述传导材料上方且具有不同于所述传导材料的组成的组成且包括碳、氮、氧、金属及还包括硼的n型掺杂材料中的至少一者。
2.根据权利要求1所述的方法，其包括所述(a)。
3.根据权利要求2所述的方法，其中所述至少一者包括硼。
4.根据权利要求2所述的方法，其中所述至少一者包括氮。
5.根据权利要求2所述的方法，其中所述至少一者包括所述金属。
6.根据权利要求2所述的方法，其中所述至少一者包括还包括硼的所述n型导电掺杂的半导电材料。
7.根据权利要求2所述的方法，其中所述至少一者包括碳、氮、氧、所述金属及还包括硼的所述n型导电掺杂的半导电材料中的多于一者。
8.根据权利要求1所述的方法，其中所有所述至少一者以1x 1010到3x 1022个原子/cm3存在。
9.根据权利要求8所述的方法，其中所有所述至少一者以至少1x 1014个原子/cm3存在。
10.根据权利要求9所述的方法，其中所有所述至少一者以5x 1019到5x 1021个原子/cm3存在。
11.根据权利要求1所述的方法，其包括所述(b)。
12.根据权利要求11所述的方法，其中所述至少一者包括硼。
13.根据权利要求11所述的方法，其中所述至少一者包括氮。
14.根据权利要求11所述的方法，其中所述至少一者包括所述金属。
15.根据权利要求11所述的方法，其中所述至少一者包括还包括硼的所述n型导电掺杂的半导电材料。
16.根据权利要求11所述的方法，其中所述上覆材料是导电的。
17.根据权利要求1所述的方法，其包括直接抵靠所述最下导电层级的所述传导材料形成所述上覆材料。
18.根据权利要求1所述的方法，其包括所述(a)及所述(b)中的仅一者。
19.根据权利要求1所述的方法，其包括所述(a)及所述(b)。
20.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：
在衬底上形成包括导体材料的导体层级；
直接在所述导体层级上方形成个别地包括包含交替导电层级及绝缘层级的垂直堆叠的横向间隔的存储器块区域，沟道材料串延伸穿过所述导电层级及所述绝缘层级，所述第一层级中的最下者包括牺牲材料；及
形成(a)及(b)中的至少一者，其中
(a)：所述导体材料的最上部分，其包括包含碳、氮、氧、金属及还包括硼的n型导电掺杂的半导电材料中的至少一者的导电掺杂的半导电材料；及
(b)：上覆材料，其直接在所述最下导电层级的所述牺牲材料上方且具有不同于所述牺牲材料的组成的组成且包括碳、氮、氧、金属及还包括硼的n型掺杂材料中的至少一者。
21.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：
在衬底上形成包括导体材料的导体层级；
直接在所述导体层级上方形成个别地包括包含交替第一层级及第二层级的垂直堆叠的横向间隔的存储器块区域，沟道材料串延伸穿过所述第一层级及所述第二层级，所述第一层级中的最下者包括牺牲多晶硅；
形成(a)及(b)中的至少一者，其中
(a)：所述导体材料的最上部分，其包括具有不同于所述牺牲多晶硅的组成的组成且包括碳、氮、氧、金属及还包括硼的n型导电掺杂多晶硅中的至少一者的导电掺杂多晶硅；及
(b)：非牺牲多晶硅，其直接在所述牺牲多晶硅上方且具有不同于所述牺牲多晶硅的组成的组成且包括碳、氮、氧、金属及还包括硼的n型导电掺杂的半导电材料中的至少一者；
形成穿过所述第一层级及所述第二层级且个别地横向于所述存储器块区域中的紧邻者之间且延伸到所述牺牲多晶硅的水平伸长沟槽；
通过所述水平伸长沟槽，用直接将所述沟道材料串中的个别者的所述沟道材料与所述导体层级的所述导体材料电耦合在一起的传导材料替换所述最下第一层级的所述牺牲多晶硅；及
通过所述水平伸长沟槽，用导电材料替换所述第一层级中的牺牲材料且由其形成导电栅极线。
22.根据权利要求21所述的方法，其包括所述(a)。
23.根据权利要求21所述的方法，其包括所述(b)。
24.根据权利要求23所述的方法，其中所述非牺牲多晶硅是导电掺杂的。
25.根据权利要求21所述的方法，其包括所述(a)及所述(b)中的仅一者。
26.根据权利要求21所述的方法，其包括所述(a)及所述(b)。
27.根据权利要求26所述的方法，其中所述非牺牲多晶硅直接抵靠所述传导材料的顶部。
28.根据权利要求27所述的方法，其中所述非牺牲多晶硅是导电掺杂的。
29.一种包括存储器单元串的存储器阵列，其包括：
导体层级，其包括导体材料；
横向间隔的存储器块，其个别地包括包含交替绝缘层级及导电层级的垂直堆叠，存储器单元的沟道材料串延伸穿过所述绝缘层级及所述导电层级，所述导电层级中的最下者的传导材料直接将所述沟道材料串中的个别者的所述沟道材料与所述导体层级的所述导体材料电耦合在一起；及
所述导体材料的最上部分，其包括直接抵靠所述传导材料、具有不同于所述传导材料的组成的组成且包括碳、氮、氧、金属及还包括硼的n型导电掺杂的半导电材料中的至少一者的导电掺杂的半导电材料。
30.根据权利要求29所述的存储器阵列，其中所述至少一者包括硼。
31.根据权利要求29所述的存储器阵列，其中所述至少一者包括氮。
32.根据权利要求29所述的存储器阵列，其中所述至少一者包括所述金属。
33.根据权利要求29所述的存储器阵列，其中所述至少一者包括还包括硼的所述n型导电掺杂的半导电材料。
34.根据权利要求29所述的存储器阵列，其中所述至少一者包括碳、氮、氧、所述金属及还包括硼的所述n型导电掺杂的半导电材料中的多于一者。
35.根据权利要求29所述的存储器阵列，其包括上覆材料，所述上覆材料直接在所述传导材料上方、直接抵靠所述传导材料且具有不同于所述传导材料的组成的组成且包括碳、氮、氧、金属及还包括硼的n型掺杂材料中的至少一者。
36.根据权利要求35所述的存储器阵列，其中所述上覆材料包括导电掺杂的半导电材料。
37.根据权利要求29所述的存储器阵列，其中所有所述至少一者以1x 1010到3x 1022个原子/cm3存在。
38.根据权利要求37所述的存储器阵列，其中所有所述至少一者以至少1x 1014个原子/cm3存在。
39.根据权利要求38所述的存储器阵列，其中所有所述至少一者以5x 1019到5x 1021个原子/cm3存在。
40.一种包括存储器单元串的存储器阵列，其包括：
导体层级，其包括导体材料；
横向间隔的存储器块，其个别地包括包含交替绝缘层级及导电层级的垂直堆叠，存储器单元的沟道材料串延伸穿过所述绝缘层级及所述导电层级，所述导电层级中的最下者的传导材料直接将所述沟道材料串中的个别者的所述沟道材料与所述导体层级的所述导体材料电耦合在一起；及
上覆材料，其直接在所述最下导电层级的所述传导材料上方、直接抵靠所述传导材料且具有不同于所述传导材料的组成的组成且包括碳、氮、氧、金属及还包括硼的n型掺杂材料中的至少一者。
41.根据权利要求40所述的存储器阵列，其中所述至少一者包括硼。
42.根据权利要求40所述的存储器阵列，其中所述至少一者包括氮。
43.根据权利要求40所述的存储器阵列，其中所述至少一者包括所述金属。
44.根据权利要求40所述的存储器阵列，其中所述至少一者包括还包括硼的所述n型导电掺杂的半导电材料。
45.根据权利要求40所述的存储器阵列，其中所述至少一者包括碳、氮、氧、所述金属及还包括硼的n型导电掺杂的半导电材料中的多于一者。
46.根据权利要求40所述的存储器阵列，其中所述上覆材料包括导电掺杂的半导电材料。
47.根据权利要求40所述的存储器阵列，其中所有所述至少一者以1x 1010到3x 1022个原子/cm3存在。
48.根据权利要求47所述的存储器阵列，其中所有所述至少一者以至少1x 1014个原子/cm3存在。
49.根据权利要求48所述的存储器阵列，其中所有所述至少一者以5x 1019到5x 1021个原子/cm3存在。
50.一种包括存储器单元串的存储器阵列，其包括：
导体层级，其包括导体材料；
横向间隔的存储器块，其个别地包括包含交替绝缘层级及导电层级的垂直堆叠，存储器单元的沟道材料串延伸穿过所述绝缘层级及所述导电层级，所述导电层级中的最下者的传导材料直接将所述沟道材料串中的个别者的所述沟道材料与所述导体层级的所述导体材料电耦合在一起；及
所述传导材料，其包括导电掺杂多晶硅；
所述导体材料的最上部分，其包括直接抵靠所述传导材料的所述导电掺杂多晶硅且包括碳、氮、氧、金属及还包括硼的n型导电掺杂多晶硅中的至少一者的导电掺杂多晶硅；
多晶硅，其直接在所述传导材料的所述导电掺杂多晶硅上方且直接抵靠所述导电掺杂多晶硅且包括碳、氮、氧、金属及还包括硼的n型导电掺杂多晶硅中的至少一者；及
所述传导材料的所述导电掺杂多晶硅，其具有比所述导体材料的所述最上部分及直接在所述传导材料的所述导电掺杂多晶硅上方且直接抵靠所述导电掺杂多晶硅的所述多晶硅中的每一者中的所有碳、氮、氧、所述金属及所述n型导电掺杂多晶硅更少的碳、氮、氧、所述金属及还包括硼的所述n型导电掺杂多晶硅，如果有的话。
CN202310293417.0A 2022-05-17 2023-03-23 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法 Pending CN117082871A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/746,404 2022-05-17
US17/746,404 US20230377652A1 (en) 2022-05-17 2022-05-17 Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells

Publications (1)

Publication Number Publication Date
CN117082871A true CN117082871A (zh) 2023-11-17

Family

ID=88704903

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310293417.0A Pending CN117082871A (zh) 2022-05-17 2023-03-23 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法

Country Status (2)

Country Link
US (1) US20230377652A1 (zh)
CN (1) CN117082871A (zh)

Also Published As

Publication number Publication date
US20230377652A1 (en) 2023-11-23

Similar Documents

Publication Publication Date Title
CN112652627B (zh) 存储器阵列及形成包括存储器单元串的存储器阵列的方法
CN113675203B (zh) 用于形成包括存储器单元串的存储器阵列的方法
CN112909006B (zh) 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
WO2022046415A1 (en) Integrated circuitry comprising a memory array comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
CN116058096A (zh) 集成电路系统和用于形成包括存储器单元串的存储器阵列的方法
JP2023527517A (ja) メモリセルのストリングを含むメモリアレイ及びメモリセルのストリングを含むメモリアレイを形成することに使用される方法
CN113711354A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN115623782A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN115206981A (zh) 集成电路系统、存储器阵列及用于形成存储器阵列的方法
CN116326236A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN116803230A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN116391453A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN117082871A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN113345908B (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
US20230054920A1 (en) Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
US20230164985A1 (en) Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
US20240074179A1 (en) Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
US20220068945A1 (en) Integrated Circuitry Comprising A Memory Array Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
CN117529108A (zh) 存储器电路系统及用于形成存储器电路系统的方法
CN117119801A (zh) 包括存储器单元串的存储器阵列和形成包括存储器单元串的存储器阵列的方法
CN116583114A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN116530230A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN116963503A (zh) 包括存储器单元串的存储器阵列和形成包括存储器单元串的存储器阵列的方法
CN116896894A (zh) 包括存储器单元串的存储器阵列和其形成方法
CN116896895A (zh) 包括存储器单元串的存储器阵列和形成包括存储器单元串的存储器阵列的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication