CN1169205C - 制造铁电体电容器装置的方法 - Google Patents
制造铁电体电容器装置的方法 Download PDFInfo
- Publication number
- CN1169205C CN1169205C CNB01104943XA CN01104943A CN1169205C CN 1169205 C CN1169205 C CN 1169205C CN B01104943X A CNB01104943X A CN B01104943XA CN 01104943 A CN01104943 A CN 01104943A CN 1169205 C CN1169205 C CN 1169205C
- Authority
- CN
- China
- Prior art keywords
- electrode structure
- layer
- ferroelectric
- ferroelectric material
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title description 3
- 239000000463 material Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims description 19
- 230000004888 barrier function Effects 0.000 claims description 14
- 238000000576 coating method Methods 0.000 claims description 5
- 238000005260 corrosion Methods 0.000 claims description 3
- 230000007797 corrosion Effects 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 abstract 1
- 230000004048 modification Effects 0.000 description 13
- 238000012986 modification Methods 0.000 description 13
- 230000005611 electricity Effects 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
在制造具有至少两个不同矫顽磁力电压的铁电体电容器方法中在基层上首先产生由至少两个高度等级构成的表面的第一个电极结构(11)。借助于离心式涂层将改变厚度(13A，13B)的铁电体物质层(13)涂在这个表面上面。然后在铁电体物质层(13)上构成第二个电极结构(12)。
Description
本发明涉及到制造具有至少两个不同矫顽磁力电压的铁电体电容器装置的方法。
半导体技术目前规定的目标是开发用铁电体物质作为电容器材料的非易失的存储器，所谓的FeRaM(铁电体的随机存取存储器)。铁电体物质有一个磁滞，有可能当没有加电压时对应于出现的两个极化状态连续地存储信息。
为了将极化和因此也将信息从一种状态转换为另一种状态，必须将某个最小电压，所谓的矫顽磁力电压Vc加在电容器上。
在后面的代表现有技术的德国专利申请DE 198 30 569 A1中已知一种FeRAM装置，在其中将多个具有不同矫顽磁力电压的电容器连接在选择晶体管上。这个FeRAM装置由于电容器的不同矫顽磁力电压有能力存储多个比特。为了实现对应于铁电体薄层的不同矫顽磁力电压建议改变材料厚度或者层厚度。
缺点是，必须将这样的具有不同矫顽磁力电压的铁电体薄层在不同工序中用各个不同的工作参数涂上。
本发明的任务是在于，给出用很少费用可实施的制造具有两个或多个不同矫顽磁力电压的铁电体电容器的方法。
此任务是通过按照权利要求1特征的方法解决的。
因此本发明的基本思路在于，安排了具有至少两个不同高度等级的第一个电极结构的拓扑，以便造成铁电体物质层的厚度变化。在其中利用了，为了使铁电体物质层沉积使用的离心式涂层方法显示了平整作用，也就是说在第一个电极结构的突起区域比第一个电极结构的凹下区域产生比较小的层厚。
通过按照本发明的方法将具有改变层厚的铁电体物质层便宜地在唯一的工序中沉积上。
可以用不同的方式和方法制造第一个电极结构的不同高度等级。
第一个有利的方法变型的特征是，用直接的途径通过在第一个电极结构上腐蚀出一个台阶产生两个高度等级。在这种处理方法中第一个电极结构必须有足够的层厚。
在第二个有利的方法变型中当产生第一个电极结构之前将一个台阶构成在阻挡层内。在沉积电极结构时将阻挡层台阶转移到电极结构上。
第三个有利的方法变型的特征是，在产生第一个电极结构之前在安排在基层上面的辅助层上或者在基层本身为了造成两个不同的高度等级形成一个台阶。
电容器装置可以由唯一的电容器具有不同矫顽磁力电压的铁电体物质层的一部分实现。于是这样的电容器有多个接通点(也就是说多于两个存储状态)。另外的可能性是在电容器装置中构成两个或者多个电容器。这是这样发生的，将第一个电极结构或者第二个电极结构或者也可以将两个电极结构在适当的处理时间点上进行分割。
下面借助于三个实施变型在附图基础上详细叙述本发明。在附图上表示了：
附图1具有开关晶体管的FeRAM存储器单元的和由一个电容器构成的铁电体电容器装置的截面简图用于叙述按照本发明的第一个实施变型；
附图2电容器装置的层系列截面简图用于叙述第二个实施变型；
附图3电容器装置的层系列截面简图用于叙述第三个实施变型；
在示范性的p掺杂的Si半导体基层(晶片)1上借助于普通的平面化技术(层沉积，使用平板印刷术和用腐蚀技术的层结构化，层掺杂)建立MOS晶体管的N通道。n+掺杂的排流区2是与n+掺杂的资源区3经过位于中间通道4的基层材料分开的。门电路氧化层5位于通道4的上面。在门电路氧化层5上安排了门电路电极6，将这个构成为存储器单元的字导线。
在MOS晶体管2、3、4、5、6上沉积了覆盖氧化层7。在覆盖氧化层7中引进一个接触孔8。接触孔8是由电的连接结构9(所谓的“插头”)构成的例如由掺杂的聚合硅或者由一种金属填充的。
代替这里表示的MOS晶体管2、3、4、5、6也可以配备另外的整体半导体功能元件。
在覆盖氧化层7的上边用按照本发明的方法构成一个铁电体的电容器装置10。
电容器装置10有一个下边的电极结构11(底部电极)，一个上边的电极结构12(顶部电极)和位于其间的铁电体电容器材料13。如果要求时，阻挡层是位于下边的电极结构11和连接结构9之间，其任务是避免使穿过电极结构11扩散的氧在连接结构9上建立高欧姆的阻挡层。
两个电极结构是由一种惰性材料例如Pt、Ir或者Ru构成的。在铁电物质13中例如可以涉及到SrBi2Ta2O9[SBT]、SrBi2Ta2-xNbxO9[SBTN]或者也可以涉及到其他的铁电物质如Pb(Zr，Ti)O[PZT]、BiTiO[BTO]，PLZT、BZTO等。阻挡层14可以例如由IrO2构成。
铁电物质13有至少具有不同层厚的两部分13A、13B。不同层厚的作用是，电容器装置10有不同的矫顽磁力电压Vc1、Vc2。在具有比较小层厚的一部分13A上的矫顽磁力电压Vc1小于具有比较大层厚的一部分13B上的矫顽磁力电压Vc2，也就是说在一部分13A上比一部分13B上“比较早”地发生两个极性状态的转换。
在附图1上表示的电容器装置10可以理解为将具有不同矫顽磁力电压的两个电容器并联在一起。但是电容器装置也可以(没有表示)由具有不同矫顽磁力电压的两个单独可控制的电容器构成。在这种情况下下边的电极结构11和/或上边的电极结构12在比较小层厚的13A和比较大层厚的13B的过渡台阶11’上是电分开的。
制造铁电体电容器装置10可以按照以下步骤进行。
在已经叙述过制造晶体管2、3、4、5、6和电的连接结构9之后将一个凹槽腐蚀到电连接结构中。将凹槽用阻挡层14充满。然后可以进行平面化步骤。
在下个步骤中将下边的电极结构11沉积在覆盖氧化层7和阻挡层14上。为此可以使用溅射方法。被沉积的电极结构11的层厚度为D1。
在后面的步骤中将下面的电极结构11部分地腐蚀掉直到层厚度为D2。其作用是构成在下边的电极结构11上的台阶11’(台阶高度＝D1-D2)。此时台阶高度D1-D2必须大于两个部分13A和13B之间所希望的厚度差。
在另外的可选择的步骤中将电容器装置10下面的电极结构11例如在台阶11’的根部电分开。在这种情况下将电容器装置实现为由(至少)两个电容器装置构成的，其中在层的一部分13B的下面产生的电容器电极但是通过适当的措施(例如另外的电连接结构)同样必须是可电接触的。
选择借助于离心式涂层方法(“旋转”方法)将铁电物质涂在下边的电极结构11上。其中将在一种溶剂中溶解的铁电物质滴在基层1上然后用转盘装置将基层处于回转状态(典型的是2000转每分钟)。通过离心力将具有铁电物质的溶剂径向向外抛出直到一个薄层。在下边的电极结构11的突起的部分上出现一个液体膜，这个液体膜比下边的电极结构11的凹下的部分上的液体膜薄。在旋转期间部分地遗留下的铁电体物质层的溶剂已经汽化。
在多个后面的温度处理步骤中将溶剂达到完全汽化和其作用是所希望的铁电体连接的晶体化。其后果是使上述的层的厚度减小非常大和结果是完成附图1表示的铁电体物质层13。
一般来说通过上述离心式涂层方法的作用是，在突起的表面部分上比在凹下的表面部分上形成比较薄的铁电体物质层。通过高度差D1-D2则可以调整铁电体物质层13厚度变化的程度。当然这个原理也可以扩展到多于两个高度台阶和因此扩展到铁电体物质层13多于两个层厚。
当高度差为D1-D2＝220nm时铁电体物质层(SBT)13的一部分13A的层厚大约为35nm和铁电体物质层13的一部分13B的层厚大约为60nm。
为了完成电容器装置10将上边的电极结构12沉积在铁电体物质层的上面和，如果希望的话，同样被分开。
被涂上的层11、12、13(外部的)的结构为了在基层上实现单个的电容器装置然后可以将所有三层11、12、13通过共同的腐蚀进行。
借助于附图2和3叙述其他的实施变型用于产生下边的电极结构11的适合的表面拓扑。相互对应的零件采用同样的参考符号。
在第一个实施变型中(见附图2)在制造晶体管2、3、4、5、6和电的连接结构9之后将阻挡层14沉积在覆盖氧化层7上。
然后将阻挡层14区域性地去除，其中将阻挡层台阶14’保留。
在下一个步骤中将下边的电极结构11沉积上。其中将阻挡层台阶14’转移到下边的电极结构11的表面轮廓上。
将下边的电极结构11有选择的内部结构化(分割)之后使用已经叙述过的离心式涂层方法产生铁电体物质层13。最后涂上上边的电极结构12和同样适当地分割开。
按照第三个实施变型(附图3)在制造晶体管2、3、4、5、6和电的连接结构9之后如同在第一个实施变型中一样首先在电的连接结构9中腐蚀出一个凹槽。
然后通过将阻挡层材料和其他的适当的措施(例如平面化)将凹槽用阻挡层14填充。
在随后的步骤中将台阶7’腐蚀在覆盖氧化层7上。
一旦将下边的电极结构11沉积在具有台阶7’的覆盖氧化层7上时，其中如同在第二个处理变型一样将台阶7’转移到下边的电极结构11的表面拓扑上。
随后的处理步骤(用变化的层厚产生铁电体物质层13，产生上边的电极结构12)于是可以如同第一个或者第二个处理步骤一样进行。
所有的处理变型在功能上是可比的和在具有多个不同高度等级的基体上在一个工序内连续地产生铁电体物质层13的厚度变化成为可能。
Claims (6)
1.制造具有至少两个不同矫顽磁力电压(Vc1，Vc2)的铁电体电容器装置(10)的方法，具有以下步骤：
-产生第一个电极结构(11)，使得第一个电极结构(11)的表面至少构成为两个不同的高度等级；
-借助于离心式涂层方法在第一个电极结构(11)上产生铁电体物质层(13)；
其特征为：
其中由于第一电极结构(11)的两个不同的表面高度等级构成了具有不同厚度的铁电体物质层(13)；和
-在所述铁电体物质层(13)上产生第二电极结构(12)。
2.按照权利要求1的方法，其特征为，
-通过腐蚀一个台阶(11′)在第一个电极结构(11)产生两个高度等级。
3.按照权利要求1的方法，其特征为，
-在产生第一个电极结构(11)之前为了造成两个高度等级在阻挡层(14)内构成一个台阶(14′)。
4.按照权利要求1的方法，其特征为，
-在产生第一个电极结构(11)之前为了形成两个高度等级将一个台阶(7′)安排在基层(1)上面的辅助层(7)或者在基层(1)本身。
5.按照上述权利要求之一的方法，其特征为，
-为了构成至少两个电容器将第一个电极结构(11)进行分割。
6.按照上述权利要求1-4之一的方法，其特征为，
-为了构成至少两个电容器将第二个电极结构(12)进行分割。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10010288A DE10010288C1 (de) | 2000-02-25 | 2000-02-25 | Verfahren zur Herstellung einer ferroelektrischen Kondensatoranordnung |
| DE10010288.3 | 2000-02-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1310470A CN1310470A (zh) | 2001-08-29 |
| CN1169205C true CN1169205C (zh) | 2004-09-29 |
Family
ID=7633319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB01104943XA Expired - Fee Related CN1169205C (zh) | 2000-02-25 | 2001-02-23 | 制造铁电体电容器装置的方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6852240B2 (zh) |
| EP (1) | EP1128418B1 (zh) |
| JP (1) | JP2001244425A (zh) |
| KR (1) | KR100386715B1 (zh) |
| CN (1) | CN1169205C (zh) |
| DE (2) | DE10010288C1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005008392B4 (de) * | 2005-02-24 | 2008-07-31 | Infineon Technologies Ag | FeRAM-Speicherzelle, FeRAM-Speicherschaltung und Verfahren zum Speichern eines Datumwertes in einer FeRAM-Speicherzelle |
| KR100611005B1 (ko) * | 2005-06-27 | 2006-08-10 | 동부일렉트로닉스 주식회사 | 반도체 소자의 캐패시터 및 그 제조방법 |
| IT1392793B1 (it) * | 2008-12-30 | 2012-03-23 | St Microelectronics Srl | Condensatore integrato con piatto a spessore non-uniforme |
| US10475738B2 (en) * | 2016-12-27 | 2019-11-12 | United Microelectronics Corp. | Multi-threshold voltage semiconductor device |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3602887A1 (de) * | 1986-01-31 | 1987-08-06 | Bayer Ag | Nichtfluechtiger elektronischer speicher |
| JP2689031B2 (ja) * | 1991-04-01 | 1997-12-10 | 三菱電機株式会社 | 半導体記憶装置およびその製造方法 |
| JPH07122661A (ja) * | 1993-10-27 | 1995-05-12 | Olympus Optical Co Ltd | 強誘電体メモリ装置 |
| JPH1139860A (ja) * | 1994-09-19 | 1999-02-12 | Olympus Optical Co Ltd | 強誘電体メモリ装置 |
| CA2178091A1 (en) * | 1994-10-04 | 1996-04-11 | Robertus Adrianus Maria Wolters | Semiconductor device comprising a ferroelectric memory element with a lower electrode provided with an oxygen barrier |
| JPH08180673A (ja) * | 1994-12-27 | 1996-07-12 | Nec Corp | 強誘電体メモリセル及びそのアクセス装置 |
| US5874364A (en) * | 1995-03-27 | 1999-02-23 | Fujitsu Limited | Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same |
| US5997642A (en) * | 1996-05-21 | 1999-12-07 | Symetrix Corporation | Method and apparatus for misted deposition of integrated circuit quality thin films |
| US6051858A (en) * | 1996-07-26 | 2000-04-18 | Symetrix Corporation | Ferroelectric/high dielectric constant integrated circuit and method of fabricating same |
| KR100219519B1 (ko) * | 1997-01-10 | 1999-09-01 | 윤종용 | 페로일렉트릭 플로팅 게이트 램을 구비하는 반도체 메모리 디바이스 및 그 제조방법 |
| KR100243298B1 (ko) * | 1997-09-08 | 2000-02-01 | 윤종용 | 반도체장치의 커패시터 형성방법 |
| JPH11220105A (ja) | 1998-02-02 | 1999-08-10 | Oki Electric Ind Co Ltd | 強誘電体メモリ装置およびその製造方法 |
| DE19830569C1 (de) * | 1998-07-08 | 1999-11-18 | Siemens Ag | FeRAM-Anordnung |
-
2000
- 2000-02-25 DE DE10010288A patent/DE10010288C1/de not_active Expired - Fee Related
-
2001
- 2001-02-22 DE DE50112387T patent/DE50112387D1/de not_active Expired - Lifetime
- 2001-02-22 EP EP01104255A patent/EP1128418B1/de not_active Expired - Lifetime
- 2001-02-23 CN CNB01104943XA patent/CN1169205C/zh not_active Expired - Fee Related
- 2001-02-24 KR KR10-2001-0009484A patent/KR100386715B1/ko not_active IP Right Cessation
- 2001-02-26 US US09/793,350 patent/US6852240B2/en not_active Expired - Fee Related
- 2001-02-26 JP JP2001051142A patent/JP2001244425A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE10010288C1 (de) | 2001-09-20 |
| EP1128418B1 (de) | 2007-04-25 |
| JP2001244425A (ja) | 2001-09-07 |
| KR100386715B1 (ko) | 2003-06-09 |
| EP1128418A2 (de) | 2001-08-29 |
| US6852240B2 (en) | 2005-02-08 |
| DE50112387D1 (de) | 2007-06-06 |
| CN1310470A (zh) | 2001-08-29 |
| US20010022292A1 (en) | 2001-09-20 |
| KR20010085574A (ko) | 2001-09-07 |
| EP1128418A3 (de) | 2004-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10600468B2 (en) | Methods for operating ferroelectric memory cells each having multiple capacitors | |
| US6649957B2 (en) | Thin film polycrystalline memory structure | |
| US20080108203A1 (en) | Multi-Layer Electrode and Method of Forming the Same | |
| CN1662994A (zh) | 用于在铁电存储器件中制造铁电存储单元的方法,以及铁电存储器件 | |
| US9147689B1 (en) | Methods of forming ferroelectric capacitors | |
| CN1741250A (zh) | 三维电容器及其制造方法 | |
| US20050242343A1 (en) | Organic electronic circuit with functional interlayer, and method for making the same | |
| CN1169205C (zh) | 制造铁电体电容器装置的方法 | |
| US6511856B2 (en) | Confinement of E-fields in high density ferroelectric memory device structures | |
| CN1156905C (zh) | 结构化的含金属氧化物层的制法 | |
| US7078309B2 (en) | Methods for producing a structured metal layer | |
| CN1156897C (zh) | 微电子结构的制法 | |
| CN1211067A (zh) | 用于制造具有大的高宽比结构的方法 | |
| US6441415B1 (en) | Ferroelectric and paraelectric thin film devices using dopants which eliminate ferroelectricity | |
| CN1251322C (zh) | 使用于低驱动电压的铁电电容制造方法 | |
| CN1276497C (zh) | 在微电子结构上的层内对准局部的开孔方法 | |
| RU210435U1 (ru) | САМОСОВМЕЩЕННЫЙ СЕГНЕТОЭЛЕКТРИЧЕСКИЙ КОНДЕНСАТОР С ЭЛЕКТРОДАМИ ИЗ LaNiO3 | |
| US20010023951A1 (en) | Method of manufacturing a ferroelectric capacitor | |
| US7300805B2 (en) | Method of manufacturing a ferroelectric capacitor | |
| CN1231768A (zh) | 用于制作没有阻挡层的半导体存储器装置的方法 | |
| KR19980079121A (ko) | 반도체장치의 커패시터 제조방법 | |
| KR20010092661A (ko) | 강유전성 캐패시터의 제조방법 | |
| JP2002141484A (ja) | 強誘電体キャパシタを有する半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040929 |