CN116827356A - 用于ldpc码的速率匹配方法 - Google Patents

用于ldpc码的速率匹配方法 Download PDF

Info

Publication number
CN116827356A
CN116827356A CN202310598398.2A CN202310598398A CN116827356A CN 116827356 A CN116827356 A CN 116827356A CN 202310598398 A CN202310598398 A CN 202310598398A CN 116827356 A CN116827356 A CN 116827356A
Authority
CN
China
Prior art keywords
bits
circular buffer
node
information
vector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310598398.2A
Other languages
English (en)
Inventor
M.安德森
Y.布兰肯希普
S.桑德伯格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN116827356A publication Critical patent/CN116827356A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6393—Rate compatible low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1168—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices wherein the sub-matrices have column and row weights greater than one, e.g. multi-diagonal sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation

Abstract

本公开的发明名称是“用于LDPC码的速率匹配方法”。一种从信息位的集合产生经编码的位的集合以便在无线通信系统(100)中的第一节点(110、115)与第二节点(110、115)之间传送的方法，方法包括通过使用低密度奇偶校验码编码信息位的集合来生成(904)码字向量，其中码字向量由系统位和奇偶位组成。方法包括对所生成的码字向量执行(908)基于循环缓冲器的速率匹配以产生经编码的位以便传送，其中基于循环缓冲器的速率匹配包括将第一多个系统位穿孔。

Description

用于LDPC码的速率匹配方法
技术领域
本公开整体上涉及无线通信，并且更具体地说，涉及用于低密度奇偶校验(LDPC)码的速率匹配方法。
背景技术
LDPC码容易通过奇偶校验矩阵(PCM)被描述，其中行和列分别对应于校验节点和变量节点。PCM中的每个“1”对应于校验节点与变量节点之间的边。
图1图示了示例PCM5和对应二分图10。PCM5能够被映射到二分图10，该二分图10由校验节点15和变量节点20组成，其中PCM 5的行和列分别对应于校验节点15和变量节点20。PCM中的每个条目h(i,j)＝1对应于校验节点15与变量节点20之间的边。
PCM 5的码率(R)被定义为信息位的数量k除以经编码的位的数量n，R＝k/n，其中n是PCM5中列的数量，并且k等于PCM5的列的数量减去行的数量。
LDPC码中的重要的类别是准循环(QC)LDPC码。QC-LDPC码的PCM H具有m×n的大小，并且能够由大小为mb＝m/Z和nb＝n/Z的基本矩阵H_base和提升因子Z表示。H_base的每个条目包含数字-1或包含0与Z-1之间的一个或多个数字。例如，假设i和j分别是0与(m/Z-1)之间和0与(n/Z-1)之间的整数。则由H_base的行i和列j中的条目通过以下方式来确定从行Z*i到Z*(i+1)-1和列Z*j到Z*(j+1)-1中的条目所形成的子矩阵(假设行和列的索引编排从0开始)。
如果H_base(i,j)＝-1，则扩展二进制矩阵H中的子矩阵等于Z乘Z零矩阵。用于表示零子矩阵的数字-1只要不是0与Z-1之间的数字，就能够被任意选择。
如果H_base(i,j)包含0与Z-1之间的一个或多个整数k1、k2、…kd，则在扩展二进制矩阵H中的子矩阵等于移位的单位矩阵之和P_k1+P_k2+…+P_kd，其中通过将列向右循环移位k次，从Z乘Z单位矩阵获得每个Z×Z子矩阵P_k。
可以对于任何块长度和/或任何码率优化LDPC码。然而，在实际通信系统中，对于块长度和速率的每个备选使用不同PCM不是高效的。相反，通过缩短、穿孔和/或重复来实现速率匹配。作为示例，通过12个母码(3个不同块长度和4个不同速率)来规定用于802.11n的LDPC码。通过应用到12个母码之一的速率匹配机制(包括缩短、穿孔和/或重复)，规定用于所需要的所有其他块长度和码率的PCM。
缩短是通过在编码时将一些信息位的值固定到一些已知值(例如，“0”)来从专用LDPC码获得更短长度和更低速率的码的技术。被固定的位的位置被假设成可被编码器和解码器两者得到。对于系统码，随后在传送前从码字将缩短的位穿孔。在解码过程中，被固定的位被赋予无限可靠性。缩短将信息块的大小从k降低到ktx。
另一方面，穿孔是一些经编码的位未被传送的技术。这增大了专用LDPC母码的码率并且减小了码块大小。
通过重复，一些经编码的位被重复并且被传送不止一次。与穿孔相反，重复增大了码块大小。
穿孔、缩短和重复一起将经编码的位的数量从n更改成ntx。在应用速率匹配后，由PCM定义的原生码大小(k,n)被修改成实际码大小(ktx,ntx)。因此，对于ktx个信息位的集合，产生ntx个经编码的位以便传送。对应地，基于Rtx＝ktx/ntx，计算实际码率。
给定码大小(k,n)的专用LDPC码，简单且有效的速率匹配方法对于具体传送所需要的实际码大小(Ktx,Ntx)是必需的。一些LDPC码根据设计将一些系统位穿孔以改进码性能，与速率匹配无关。然而，在此情况下不清楚如何执行如802.11n中所定义的速率匹配。
发明内容
为解决采用现有方式的前面的问题，公开了从信息位的集合产生经编码的位的集合以便在无线通信系统中的第一节点与第二节点之间传送的方法。方法包括通过使用低密度奇偶校验码编码信息位的集合来生成码字向量，其中码字向量由系统位和奇偶位组成。方法包括对所生成的码字向量执行基于循环缓冲器的速率匹配以产生经编码的位以便传送，其中基于循环缓冲器的速率匹配包括将第一多个系统位穿孔。
在某些实施例中，可通过奇偶校验矩阵规定低密度奇偶校验码。在码字向量中，被穿孔的第一多个系统位可位于未被穿孔的第二多个系统位之前。
在某些实施例中，可在循环缓冲器之上定义多个冗余版本，使得根据为重传定义的对应冗余版本从循环缓冲器读取用于重传的经编码的位。方法可包括对所生成的码字向量执行基于循环缓冲器的速率匹配以产生用于重传的经编码的位，其中用于重传的基于循环缓冲器的速率匹配包括将第一多个系统位穿孔。为重传穿孔的第一多个系统位可包含Z个系统位的偶数倍，其中Z是奇偶校验矩阵的提升因子。
在某些实施例中，将第一多个系统位穿孔可包括省去将第一多个系统位写入循环缓冲器中。在某些实施例中，将第一多个系统位穿孔可包括在从循环缓冲器读取经编码的位时跳过第一多个系统位。在某些实施例中，第一多个被穿孔的系统位可包含Z个系统位的偶数倍，其中Z是奇偶校验矩阵的提升因子。
在某些实施例中，对所生成的码字向量执行基于循环缓冲器的速率匹配可包括将系统位和奇偶位读出循环缓冲器以产生传送向量以便通过无线信道进行传送。将系统位和奇偶位读出循环缓冲器以产生传送向量以便通过无线信道进行传送可包括：如果传送向量的位的数量大于循环缓冲器中的位的总数量，则通过回绕来重复循环缓冲器中的一个或多个位。
在某些实施例中，通过编码信息位的集合来生成码字向量可包括：附连虚位(dummy bits)到信息位的集合以产生信息向量，虚位包括已知值的位；以及编码信息向量。所附连的虚位可包括与被穿孔的第一多个系统位分开的第二多个系统位。在某些实施例中，方法可包括将所附连的虚位穿孔。在某些实施例中，将所附连的虚位穿孔可包括省去将所附连的虚位写入循环缓冲器中。在某些实施例中，将所附连的虚位穿孔可包括在从循环缓冲器读取经编码的位时跳过所附连的虚位。
在某些实施例中，可省去将系统位的子集写入循环缓冲器中。在某些实施例中，可省去将奇偶位的子集写入循环缓冲器中。
在某些实施例中，方法可包括在通过无线信道的第一传送中将写入循环缓冲器中的系统位的子集穿孔。方法可包括在通过无线信道的重传中包含被穿孔的系统位的子集。
在某些实施例中，方法可包括逐列将位穿孔，使得位从多行的每行被均匀穿孔并且奇偶校验矩阵的权重分布在循环缓冲器中被保持。被穿孔的位可以是第一多个系统位之外的系统位。系统位和奇偶位可被读出，以便信道交织器被实现为对所生成的码字向量执行基于循环缓冲器的速率匹配的一部分。在某些实施例中，被穿孔的位可比未被穿孔的位具有更高的列权重。在某些实施例中，系统位和奇偶位可被读出，使得不实现信道交织效果。
在某些实施例中，对所生成的码字向量执行基于循环缓冲器的速率匹配可包括将如奇偶校验矩阵所定义的系统位和奇偶位的至少一部分写入矩形循环缓冲器中，矩形循环缓冲器包括一个或多个行和一个或多个列。
在某些实施例中，无线通信系统可包括新无线电系统。
也公开了第一节点，该第一节点用于从信息位的集合产生经编码的位的集合以便传送到无线通信系统中的第二节点。第一节点包括处理电路。处理电路配置成通过使用低密度奇偶校验码编码信息位的集合来生成码字向量，其中码字向量由系统位和奇偶位组成。处理电路配置成对所生成的码字向量执行基于循环缓冲器的速率匹配以产生经编码的位以便传送，其中基于循环缓冲器的速率匹配包括将第一多个系统位穿孔。
本公开的某些实施例可提供一个或多个技术优点。例如，在某些实施例中，基于循环缓冲器的速率匹配方法可被设计，使得能够使用单个过程来提供任意(Ktx,Ntx)。作为另一示例，在某些实施例中，可无需定义用于缩短、穿孔和重复中的每个的单独过程。本领域技术人员可容易明白其他优点。某些实施例可具有一些或所有所述优点，或者没有所述优点。
附图说明
为更完整地理解所公开的实施例及其特征和优点，现在将结合附图，参照以下描述，附图中：
图1图示了示例PCM和对应二分图；
图2是根据某些实施例的、图示了网络的实施例的框图；
图3图示了根据某些实施例的、逐列读出系统位和奇偶位的示例；
图4图示了根据某些实施例的、逐行读出系统位和奇偶位的示例；
图5图示了根据某些实施例的、在到达循环缓冲器的末尾时，它回绕到在第一传送中被跳过的系统位的示例；
图6图示了根据某些实施例的、循环缓冲器利用如PCM所定义的经编码的位的子集、以便用于实际传送的码率高于PCM的码率R的示例；
图7图示了根据某些实施例的、缩短也被实现为速率匹配过程的一部分的示例；
图8图示了根据某些实施例的、首先将缩短应用到被跳过的那些系统位，并且如果缩短的位的数量大于被跳过的位的数量，则再将缩短应用到未被跳过的位的示例；
图9是根据某些实施例的、第一节点中的方法的流程图；
图10是根据某些实施例的、示范无线装置的示意框图；
图11是根据某些实施例的、示范网络节点的示意框图；
图12是根据某些实施例的、示范无线电网络控制器或核心网络节点的示意框图；
图13是根据某些实施例的、示范无线装置的示意框图；以及
图14是根据某些实施例的、示范网络节点的示意框图。
具体实施方式
如以上所描述的，给定码大小(k,n)的专用LDPC码，简单且有效的速率匹配方法对于具体传送所需要的实际码大小(Ktx,Ntx)是必需的。一些LDPC码根据设计将一些系统位穿孔以改进码性能，与速率匹配无关。然而，在此情况下不清楚如何执行例如如802.11n中所定义的速率匹配。本公开考虑了可提供用于LDPC码的简单且有效的速率匹配方法的各种实施例，其中应用了缩短、穿孔和/或重复。
在某些实施例中，可采用尽可能高的码率，将通过缩短和穿孔的速率匹配应用到母码。如果母码规定的奇偶位的数量与想要的码所需要的奇偶位的数量大致相同，则速率匹配可主要通过缩短而不是穿孔来实现，结果是性能损失更少。
根据一个示例实施例，公开了从信息位的集合产生经编码的位的集合以便在无线通信系统中的第一节点与第二节点之间传送的方法。第一节点通过使用LDPC码编码信息位的集合来生成码字向量，其中码字向量由系统位和奇偶位组成。第一节点对所生成的码字向量执行基于循环缓冲器的速率匹配以产生经编码的位以便传送，其中基于循环缓冲器的速率匹配包括将第一多个系统位穿孔。在某些实施例中，可通过PCM规定LDPC码。在码字向量中，被穿孔的第一多个系统位可位于未被穿孔的第二多个系统位之前。
在某些实施例中，可在循环缓冲器之上定义多个冗余版本，使得根据为重传定义的对应冗余版本从循环缓冲器读取用于重传的经编码的位。第一节点可对所生成的码字向量执行基于循环缓冲器的速率匹配以产生经编码的位以便重传，其中用于重传的基于循环缓冲器的速率匹配包括将第一多个系统位穿孔。为重传穿孔的第一多个系统位可包含Z个系统位的偶数倍，其中Z是奇偶校验矩阵的提升因子。
在某些实施例中，第一节点可通过省去将第一多个系统位写入循环缓冲器中来将第一多个系统位穿孔。在某些实施例中，第一节点可通过在从循环缓冲器读取经编码的位时跳过第一多个系统位来将第一多个系统位穿孔。
本公开的某些实施例可提供一个或多个技术优点。例如，在某些实施例中，基于循环缓冲器的速率匹配方法可被设计，使得能够使用单个过程来提供任意(Ktx,Ntx)。作为另一示例，在某些实施例中，可无需定义用于缩短、穿孔和重复中的每个的单独过程。本领域技术人员可容易明白其他优点。某些实施例可具有一些或所有所述优点，或者没有所述优点。
图2是根据某些实施例的、图示了网络100的实施例的框图。网络100包括一个或多个UE 110(其可以可互换地被称为无线装置110)以及一个或多个网络节点115。UE 110可通过无线接口与网络节点115进行通信。例如，UE 110可传送无线信号到网络节点115中的一个或多个和/或接收来自网络节点115中的一个或多个的无线信号。无线信号可包含话音业务、数据业务、控制信号和/或任何其他适合的信息。在一些实施例中，与网络节点115关联的无线信号覆盖的区域可被称为小区。在一些实施例中，UE 110可具有装置到装置(D2D)能力。因此，UE 110可以能够接收来自另一UE的信号和/或直接传送信号到另一UE。
在某些实施例中，网络节点115可与无线电网络控制器接口连接。无线电网络控制器可控制网络节点115，并且可提供某些无线电资源管理功能、移动性管理功能和/或其他适合的功能。在某些实施例中，无线电网络控制器的功能可被包括在网络节点115中。无线电网络控制器可与核心网络节点接口连接。在某些实施例中，无线电网络控制器可经由互连网络与核心网络节点接口连接。互连网络可指具有传送音频、视频、信号、数据、消息或以上的任何组合的能力的任何互连系统。互连网络可包括如下网络中的全部或部分：公共交换电话网络(PSTN)、公共或私有数据网络、局域网(LAN)、城域网(MAN)、广域网(WAN)、诸如英特网、有线或无线网络、企业内联网等本地、地区或全球通信或计算机网络、或任何其他适合的通信链路，包括其组合。
在一些实施例中，核心网络节点可管理通信会话的建立和用于UE 110的各种其他功能性。UE 110可使用非接入层(NAS)层面与核心网络节点交换某些信号。在NAS信令中，可通过无线电接入网络(RAN)在UE 110与核心网络节点之间透明地传递信号。在某些实施例中，网络节点115可通过诸如例如X2接口等节点间接口与一个或多个网络节点接口连接。
如以上所描述的，网络100的示例实施例可包括一个或多个无线装置110和能够与无线装置110(直接或间接)通信的一个或多个不同类型的网络节点。
在一些实施例中，使用了非限制性术语UE。本文中描述的UE 110能够是能够通过无线电信号与网络节点115或另一UE进行通信的任何类型的无线装置。UE 110也可以是无线电通信装置、目标装置、D2D UE、机器类型通信UE或能进行机器到机器(M2M)通信的UE、低成本和/或低复杂性UE、配有UE的传感器、平板计算机、移动终端、智能电话、嵌入了膝上型计算机的设备(LEE)、安装了膝上型计算机的设备(LME)、USB软件狗、用户驻地设备(CPE)等。UE 110可在相对于其服务小区的普通覆盖或增强覆盖下操作。增强覆盖可以可互换地被称为扩展覆盖。UE 110也可在多个覆盖级别(例如，普通覆盖、增强覆盖级别1、增强覆盖级别2、增强覆盖级别3等)中操作。在一些情况下，UE 110也可在覆盖外情形中操作。
此外，在一些实施例中，使用了总称术语“网络节点”。它能够是任何种类的网络节点，其可包括基站(BS)、无线电基站、节点B、基站(BS)、诸如多标准无线电(MSR)BS等MSR无线电节点、演进型节点B(eNB)、gNB、网络控制器、无线电网络控制器(RNC)、基站控制器(BSC)、中继节点、控制中继的中继施主节点、基站收发信台(BTS)、接入点(AP)、无线电接入点、传送点、传送节点、远程无线电单元(RRU)、远程无线电头端(RRH)、分布式天线系统(DAS)中的节点、多小区/多播协调实体(MCE)、核心网络节点(例如，移动交换中心(MSC)、移动性管理实体(MME)等)、操作和管理(O&M)、操作支持系统(OSS)、自组织网络(SON)、定位节点(例如，演进型服务移动位置中心(E-SMLC))、最小化路测(MDT)或任何其他适合的网络节点。
在一些实施例中，使用了总称术语“节点”。它能够是任何种类的UE或网络节点，诸如上述UE 110或网络节点115。
诸如网络节点和UE等术语应视为是非限制性的，并且未特别暗示两者之间的某种分层关系。通常，“网络节点”能够被视为装置1(或第一节点)，并且“UE”被视为装置2(或第二节点)，并且这两个装置通过某一无线电信道彼此进行通信。
下面相对于图10-图14，更详细地描述UE 110、网络节点115和其他网络节点(诸如无线电网络控制器或核心网络节点)的示例实施例。
虽然图2图示了网络100的具体安排，但本公开考虑了本文中描述的各种实施例可应用到具有任何适合配置的多种网络。例如，网络100可包括任何适合数量的UE 110和网络节点115，以及适合支持UE之间或UE与另一通信装置(诸如陆地线电话)之间的通信的任何另外的元件。此外，虽然某些实施例可被描述为在新无线电(NR)网络中被实现，但实施例可在支持任何适合的通信标准(包括5G标准)并且使用任何适合的组件的任何适当类型的电信系统中被实现，并且适用于UE在其中接收和/或传送信号(例如，数据)的任何无线电接入技术(RAT)或多RAT系统。例如，本文中描述的各种实施例可适用于NR、长期演进(LTE)、高级LTE(LTE-Advanced)、5G、UMTS、HSPA、GSM、cdma2000、WCDMA、WiMax、UMB、WiFi、802.11n、另一适合的无线电接入技术或者一个或多个无线电接入技术的任何适合组合。虽然某些实施例可在下行链路(DL)中的无线传送的上下文中被描述，但本公开考虑了各种实施例在上行链路(UL)中同样适用。
如以上所描述的，给定码大小(k,n)的专用LDPC码，简单且有效的速率匹配方法对于具体传送(例如，在诸如NR系统等无线通信系统中的第一节点与第二节点之间)所需要的实际码大小(Ktx,Ntx)是必需的。在某些实施例中，公开了用于LDPC码的有效速率匹配方法，其中应用了缩短、穿孔和/或重复。
在某些实施例中，第一节点(例如，上述网络节点115之一)从信息位的集合产生经编码的位的集合以便传送到无线通信系统中的第二节点(例如，上述UE 110之一)。在某些实施例中，无线通信系统可以是NR系统。信息位的集合可与无线通信系统中第一节点与第二节点之间的传送关联。注意，尽管可使用网络节点115之一作为第一节点并使用UE 110之一作为第二节点来描述某些实施例，但这只是出于示例的目的，并且本文中描述的各种实施例不限于此类示例。相反，本公开考虑了第一节点和第二节点可以是任何适合的网络实体。
在某些实施例中，第一节点从信息位的集合生成信息向量。为进行说明，考虑以下示例。假设对于ktx个信息位的集合，可使用以下过程来执行LDPC码的编码，其中准循环奇偶校验矩阵H由(n-k)行和n列组成，mb＝m/Z和nb＝n/Z。在某些实施例中，从信息位的集合生成信息向量可包括附连(k-ktx)个虚位到ktx个信息位的集合以形成k个位的信息向量U。虚位通常被指派有已知值“0”。虚位到信息位的附连也可被称为码的缩短。在某些实施例中，附连虚位到信息位的集合可包括将信息位的集合复制到长度为“信息位+虚位”的更长向量中。在某些实施例中，第一节点可将所附连的虚位穿孔(例如，通过不将所附连的虚位写入循环缓冲器中或者通过不从循环缓冲器读取所附连的虚位)。
第一节点通过使用LDPC码编码信息位的集合来生成码字向量。码字向量可由系统位和奇偶位组成。在这里考虑的LDPC码是准循环的基于原形图的LDPC码。准循环PCM被分区成大小Z×Z的方形子块(子矩阵)。这些子矩阵是单位矩阵的循环置换或空子矩阵。通过将列向右循环移位i个元素来从Z×Z单位矩阵获得循环转换矩阵Pi。矩阵P0是Z×Z单位矩阵。可通过PCM规定LDPC码。准循环LDPC码通过基本矩阵被方便地描述，该基本矩阵是每个整数i表示循环置换矩阵Pi的矩阵。通过选择提升因子Z并且将基本矩阵中的每个条目替换成对应Z×Z矩阵来从基本矩阵获得PCM。
继续上面的示例，在某些实施例中，第一节点使用PCM H编码信息向量U。编码生成n位的码字向量C。通常，使用系统编码以便码字向量C由位的两个集合组成：[系统位；奇偶位]。在此示例中，系统位的长度k向量等于信息向量U。长度k，k＝kb*Z，系统位是Z个位的kb个群组，[u0u1,…uz-1,|uz,uz+1,…u2z-1,|…,u_(kb-1)*Z,u_(kb-1)*Z+1,…u_(kb*Z-1)]。长度(n-k)，m＝n-k＝mb*Z，奇偶位是Z个位的mb个群组，[p0,p1,…pz-1,|pz,pz+1,…p2z-1,|…,p_(mb-1)*Z,p_ (mb-1)*Z+1,…p_(mb*Z-1)]。LDPC码的属性指示码字向量C乘以PCM H的转置必须产生零向量(即，H*CT＝0)。
第一节点对所生成的码字向量执行基于循环缓冲器的速率匹配以产生经编码的位以便传送。基于循环缓冲器的速率匹配可包括将第一多个系统位穿孔(例如，在从码字向量产生传送向量时)。继续上面的示例，在某些实施例中，第一节点对码字向量C执行速率匹配，去除(k-ktx)个虚位，并且产生长度为ntx的向量以便通过无线信道进行传送。
在图3-图8的下面描述中，假设如PCM所定义的[系统位，奇偶位]的至少一部分被写入循环缓冲器中。在图3-图8的示例中，用于速率匹配的“循环缓冲器”以矩形格式呈现。然而，应理解的是，在到达矩形的末尾时的回绕意味着缓冲器是循环的。此外，要注意矩形格式的循环缓冲器的呈现仅是为了示例的目的，并且本文中描述的各种实施例不限于此类示例。
在图3-图8的示例中，将如PCM所定义的被写入矩形循环缓冲器中的那些[系统位，奇偶位]从左上角开始在右下角结束地逐行写入。作为一个示例，在将位写入矩形中后，该矩形能够用于生成任意块长度为ntx的码字。在这种情形中，从矩形中读出ntx个位。作为另一示例，在将位写入矩形中后，该矩形能够用于生成要在增量冗余中使用/用于增量冗余的重传。在这种情形中，对于第一传送，读出一些位。在第二传送的情形中，读出另外数量的位。尽管每个重传的读出可开始于矩形循环缓冲器的任意处，但优选的是读出开始于靠近前一传送的读出结束之处。这能够被推广到不止一次重传。
下面的图3-图8图示了如何将[系统位，奇偶位]读出矩形循环缓冲器以产生ntx位以便传送(例如，传送到第二节点)的各种示例实施例。在某些实施例中，第一节点可对来自矩形的ntx位计数并且传送它们。在某些实施例中，一个或多个预定义的规则可影响如何将位读出矩形循环缓冲器以产生ntx位以便传送。作为一个示例，如果ntx小于循环缓冲器中的位的总数量，则矩形中留下的位被穿孔(即，不传送)。作为另一示例，如果ntx位大于循环缓冲器中的位的总数量，则读出过程回绕，并且循环缓冲器中的一些位被重复，引起速率匹配的重复效果。作为还有的另一示例，如果在通过PCM编码将前ktx个实际信息位与已知值的(k-ktx)位附连，则实现了缩短。在一些情况下，(k-ktx)个缩短位能够被前置添加在ktx个实际信息位之前。在一些情况下，(k-ktx)个缩短位能够被附连在ktx个实际信息位的结尾。缩短的位是已知的并且不携带信息，因此，在传送前应将它们去除。
作为仍有的另一示例，在一些信息位根据设计被穿孔的PCM的情况下，这些信息位能够被矩形循环缓冲器忽视。在下面的图3-图8中，这些信息位被称为跳过的位。作为另一示例，在一些信息位根据设计被穿孔的PCM的情况下，与缩短组合，穿孔的位能够是缩短的位的一部分，或者不是缩短的位的一部分。
图3图示了根据某些实施例的、逐列读出系统位和奇偶位，以便信道交织器也被实现为速率匹配过程的一部分的示例。图3图示了具有Z列305和nb行310的矩形循环缓冲器300。在矩形循环缓冲器300内，有多个系统位315和多个奇偶位320。多个系统位315包括未被跳过的系统位325和被跳过(即，被穿孔)的多个系统位330。在图3的示例中，从起点335开始将位读出矩形循环缓冲器300。箭头340图示了在到达矩形循环缓冲器300的末尾时发生的回绕。
如图3的示例中所示出的，由于在H中有Z*nb列(或码字位)，因此，一种方式是形成(nb行乘以Z列)矩形300，并且逐列将位穿孔。效果是从大小为Z行的每行均匀地将位穿孔，并且保持与原H大致相同的权重分布。这具有先将来自nb个集合的每个的一个位穿孔的效果，其中每个集合具有Z个位。在某些实施例中，被跳过(即，被穿孔)的多个系统位330包括Z个系统位的偶数倍，其中Z是PCM的提升因子。
如图3中所图示的，一些系统位315能够被穿孔(即，被跳过的系统位330)以实现比将奇偶位320穿孔更佳的性能。在第一传送中或对于更高速率的码被穿孔的系统位通常被映射到高的列权重。起始位置335(x，y)能够经选择，使得系统位的适当群组被跳过(即，被穿孔)，同时保持解码性能尽可能好。
虽然图3图示了如在矩形循环缓冲器300中包括的跳过的系统位330，但这只是一个非限制性示例。例如，在某些实施例中，可以不将被跳过的系统位330写入循环缓冲器300。由于在具有第一系统位将被穿孔的知识的情况下来设计码，因此，在一些情况下，在循环缓冲器300中根本不应包括这些位。与传送设计成被穿孔的第一系统位相比，重复任何已经传送的位可更有利。这是被穿孔的系统位330的极高变量节点度的结果，其暗示这些节点/位与图的剩余部分具有高连通性，并且其值经常能够从其他位的值被推断出。
图4图示了根据某些实施例的、逐行读出系统位和奇偶位的示例。图4图示了具有Z列405和nb行410的矩形循环缓冲器400。在矩形循环缓冲器400内，有多个系统位415和多个奇偶位420。多个系统位415包括未被跳过的系统位425和被跳过的多个系统位430。在图4的示例中，从起点435开始将位读出矩形循环缓冲器400。箭头440图示了在到达矩形循环缓冲器400的末尾时发生的回绕。
如上所述，在图4中所示出的示例中，逐行读出系统位425和奇偶位420。因此，不实现信道交织效果(与上述图3的示例相反)。
另外，由于穿孔高权重的列对性能具有更低影响，因此，穿孔图案能够经布置，以便与低的列权重的位相比，高的列权重的更多位被穿孔。搜索穿孔哪些奇偶位420产生对阈值的最小影响将是可能的。随后，能够重新排序原型图中的对应于nb行的节点，以便从矩形循环缓冲器400的末端的穿孔是最佳的。
图5图示了根据某些实施例的、在到达循环缓冲器的末尾时，它回绕到第一传送中被跳过的系统位的示例。图5图示了具有Z列505和nb行510的矩形循环缓冲器500。在矩形循环缓冲器500内，有多个系统位515和多个奇偶位520。多个系统位515包括第一传送中未被跳过的系统位525和第一传送中被跳过的多个系统位530。在图5的示例中，从起点535开始将位读出矩形循环缓冲器500。箭头540图示了在到达矩形循环缓冲器500的末尾时发生的回绕。
如以上所描述的，图5图示了在到达循环缓冲器500的末尾时，它回绕到第一传送中被跳过的系统位530(如箭头540所示)的示例。在图5的示例实施例中，在第一传送中被跳过的或者用于更高速率的码字的生成的系统位530被包括在重传中，或者在生成低速率码字时被包括。
在某些实施例中，可从起点535开始水平地(即，逐行方式)从矩形循环缓冲器500中读取位。
图6图示了根据某些实施例的、循环缓冲器利用如PCM所定义的经编码的位的子集，以便用于实际传送的码率高于PCM的码率R的示例。图6图示了具有Z列605、nb行610和nb,1行615的矩形循环缓冲器600。如图6中所示出的，有多个系统位620和多个奇偶位625。多个系统位620包括未被跳过的系统位630和被跳过的多个系统位635。多个奇偶位625包括被从母码穿孔的奇偶位640和未被从母码穿孔的奇偶位645。在图6的示例中，从起点650开始，将位读出矩形循环缓冲器600。箭头655图示了在到达矩形循环缓冲器600的末尾时发生的回绕。
在图6中示出的示例实施例中，未在矩形中放置和传送从PCM生成的一些奇偶位625(即，被从母码穿孔的奇偶位640)，但通过再次从矩形的顶部左边(即，在起点650)读取来生成重传和更低码率。例如，如果更低复杂性解码是优选的，则这能够是有用的，因为在此情况下解码传送只要求PCM的子矩阵。
在某些实施例中，可从起点650开始垂直地(即，逐列方式)从矩形循环缓冲器600读取位。
图7图示了根据某些实施例的、将缩短也实现为速率匹配过程的一部分的示例。图7图示了具有Z列705和nb行710的矩形循环缓冲器700。在矩形循环缓冲器700内，有多个系统位715和多个奇偶位720。多个系统位715包括被跳过的多个系统位725、未被跳过的多个系统位730和多个被缩短的位735。在图7的示例中，从起点740开始，将位读出矩形循环缓冲器700。箭头745图示了在到达矩形循环缓冲器700的末尾时发生的回绕。
如以上所描述的，在图7的示例实施例中，将缩短也实现为速率匹配过程的一部分。在图7的示例中，先在未被跳过的系统位730中选择被缩短的位735。在一些情况下，如果被缩短的位的数量大于未被跳过的系统位730的数量，则一些被跳过的系统位725也将被缩短。被缩短的位被设置成已知值，并且在读出要被传送的码字时被跳过(因为它们在接收器处是已知的)。接收器(例如，第二节点)插入用于被缩短的位的无限可靠性值，并且使用类似的矩形计算用于剩余位的可靠性。根据示例备选实施例，可以以垂直方式读取位，再次跳过被缩短的位735和设计成要被跳过的位725。
图8图示了根据某些实施例的、先将缩短应用到被跳过的那些系统位，并且仅在被缩短的位的数量大于被跳过的位的数量时才将缩短应用到未被跳过的位的示例。图8图示了具有Z列805和nb行810的矩形循环缓冲器800。在矩形循环缓冲器800内，有多个系统位815和多个奇偶位820。多个系统位815包括多个被缩短的位825、被跳过的多个系统位830和未被跳过的多个系统位835。在图8的示例中，从起点840开始将位读出矩形循环缓冲器800。箭头845图示了在到达矩形循环缓冲器800的末尾时发生的回绕。
在图8的示例实施例中，先从被跳过的系统位830选择被缩短的信息位825，并且仅在比被跳过的位的数量更多的位需要被缩短时，才缩短其他系统位835。在某些实施例中，可以以垂直方式读取位。
在某些实施例中，上面相对于图3-图8描述的各实施例能够被进一步组合。本公开考虑了上述各示例实施例可以以任何适合的方式组合。例如，关于图7和图8的上述示例实施例能够与图5的示例实施例组合，以便当初被跳过的系统位能够被包括在更低速率的码中或被包括在重传中。然而，要注意由于缩短的位对接收器是已知的，因此，它们未被包括在传送中。
图9是根据某些实施例的、第一节点中的方法900的流程图。更具体地说，方法900是从信息位的集合产生经编码的位的集合以便在无线通信系统中的第一节点与第二节点之间传送的方法。方法900开始于步骤904，其中第一节点通过使用低密度奇偶校验码编码信息位的集合来生成码字向量，其中码字向量由系统位和奇偶位组成。在某些实施例中，可通过PCM规定LDPC码。无线通信系统可包括NR系统。
在某些实施例中，通过编码信息位的集合来生成码字向量可包括：附连虚位到信息位的集合以产生信息向量，虚位包括已知值的位；以及编码信息向量。所附连的虚位可包括与被穿孔的第一多个系统位分开的第二多个系统位。在某些实施例中，方法可包括将所附连的虚位穿孔。将所附连的虚位穿孔可包括省去将所附连的虚位写入循环缓冲器中。将所附连的虚位穿孔可包括在从循环缓冲器读取经编码的位时跳过所附连的虚位。
在步骤908，第一节点对所生成的码字向量执行基于循环缓冲器的速率匹配以产生经编码的位以便传送，其中基于循环缓冲器的速率匹配包括将第一多个系统位穿孔。在某些实施例中，在码字向量中，被穿孔的第一多个系统位可位于未被穿孔的第二多个系统位之前。
在某些实施例中，可在循环缓冲器之上定义多个冗余版本，使得根据为重传定义的对应冗余版本从循环缓冲器读取用于重传的经编码的位。方法900可包括对所生成的码字向量执行基于循环缓冲器的速率匹配以产生经编码的位以便重传，其中用于重传的基于循环缓冲器的速率匹配包括将第一多个系统位穿孔。为重传穿孔的第一多个系统位可包含Z个系统位的偶数倍，其中Z是奇偶校验矩阵的提升因子。
在某些实施例中，将第一多个系统位穿孔可包括省去将第一多个系统位写入循环缓冲器中。在某些实施例中，将第一多个系统位穿孔可包括在从循环缓冲器读取经编码的位时跳过第一多个系统位。在某些实施例中，第一多个被穿孔的系统位可包含Z个系统位的偶数倍，其中Z是奇偶校验矩阵的提升因子。
在某些实施例中，对所生成的码字向量执行基于循环缓冲器的速率匹配可包括将系统位和奇偶位读出循环缓冲器以产生传送向量以便通过无线信道进行传送。将系统位和奇偶位读出循环缓冲器以产生传送向量以便通过无线信道进行传送可包括：如果传送向量的位的数量大于循环缓冲器中的位的总数量，则通过回绕来重复循环缓冲器中的一个或多个位。
在某些实施例中，可省去将系统位的子集写入循环缓冲器中。在某些实施例中，可省去将奇偶位的子集写入循环缓冲器中。
在某些实施例中，方法可包括在通过无线信道的第一传送中将写入循环缓冲器中的系统位的子集穿孔。方法可包括在通过无线信道的重传中包含被穿孔的系统位的子集。
在某些实施例中，方法可包括逐列将位穿孔，使得位从多行的每行被均匀穿孔并且在循环缓冲器中保持奇偶校验矩阵的权重分布。被穿孔的位可以是第一多个系统位以外的系统位。可读出系统位和奇偶位以便信道交织器被实现为对所生成的码字向量执行基于循环缓冲器的速率匹配的一部分。在某些实施例中，被穿孔的位可比未被穿孔的位具有更高的列权重。在某些实施例中，可读出系统位和奇偶位，使得不实现信道交织效果。
在某些实施例中，对生成的码字执行基于循环缓冲器的速率匹配可包括：将如PCM所定义的系统位和奇偶位的至少一部分写入矩形循环缓冲器中，该矩形循环缓冲器包括一个或多个行和一个或多个列。
图10是根据某些实施例的、示范无线装置110的示意框图。无线装置110可以指与蜂窝或移动通信系统中的节点和/或与另一无线装置通信的任何类型的无线装置。无线装置110的示例包括移动电话、智能电话、PDA(个人数字助理)、便携式计算机(例如，膝上型计算机、平板计算机)、传感器、致动器、调制解调器、机器类型通信(MTC)装置/机器到机器(M2M)装置、嵌入了膝上型计算机的设备(LEE)、安装了膝上型计算机的设备(LME)、USB软件狗、具备D2D能力的装置或能够提供无线通信的另一装置。在一些实施例中，无线装置110也可被称为UE、站(STA)、装置或终端。无线装置110包含收发器1010、处理电路1020和存储器1030。在一些实施例中，收发器1010促进传送无线信号到网络节点115和接收来自网络节点115的无线信号(例如，经由天线1040)，处理电路1020执行指令以提供上面描述为由无线装置110提供的一些或所有功能性，以及存储器1030存储由处理电路1020执行的指令。
处理电路1020可包括在一个或多个模块中实现的硬件和软件的任何适合组合，用来执行指令和操纵数据以执行UE 110的一些或所有描述的功能，诸如关于图1-图9的上述无线装置110的功能。在一些实施例中，处理电路1020可包括例如一个或多个计算机、一个或多个中央处理单元(CPU)、一个或多个微处理器、一个或多个应用、一个或多个专用集成电路(ASIC)、一个或多个现场可编程门阵列(FPGA)和/或其他逻辑。
存储器1030通常可操作以存储指令，诸如计算机程序、软件、包括逻辑、规则、算法、代码、表等中的一项或多项的应用、和/或能够由处理电路1020执行的其他指令。存储器1030的示例包括计算机存储器(例如，随机存取存储器(RAM)或只读存储器(ROM))、大容量存储介质(例如，硬盘)、可移除存储介质(例如，紧致盘(CD)或数字视频盘(DVD))和/或存储可由处理电路1020使用的信息、数据和/或指令的任何其他易失性或非易失性、非暂态计算机可读和/或计算机可执行存储器装置。
无线装置110的其他实施例可包括在图10中示出的那些组件以外的另外的组件，这些组件可负责提供无线装置的功能性的某些方面，包括任何上述功能性和/或任何另外的功能性(包括支持上述解决方案所必需的任何功能性)。仅作为一个示例，无线装置110可包括输入装置和电路、输出装置以及一个或多个同步单元或电路，其可以是处理电路1020的一部分。输入装置包含用于将数据输入到无线装置110的机构。例如，输入装置可包含诸如麦克风、输入元件、显示器等输入机构。输出装置可包含用于输出音频、视频和/或硬拷贝格式中的数据的机构。例如，输出装置可包含扬声器、显示器等。
图11是根据某些实施例的、示范网络节点115的示意框图。网络节点115可以是与UE和/或与另一网络节点通信的任何类型的无线电网络节点或任何网络节点。网络节点115的示例包括eNodeB、gNB、节点B、基站、无线接入点(例如，Wi-Fi接入点)、低功率节点、基站收发信台(BTS)、中继设备、控制中继设备的施主节点、传送点、传送节点、远程RF单元(RRU)、远程无线电头端(RRH)、诸如多标准无线电(MSR)BS的MSR无线电节点、分布式天线系统(DAS)中的节点、O&M、OSS、SON、定位节点(例如，E-SMLC)、MDT或任何其他适合的网络节点。网络节点115可在整个网络100内被部署为同构部署、异构部署或混合部署。同构部署通常可描述由相同(或类似)类型的网络节点115和/或类似覆盖和小区大小以及站点间距离组成的部署。异构部署通常可描述使用具有不同小区大小、传送功率、容量和站点间距离的多种类型的网络节点115的部署。例如，异构部署可包括在整个宏小区布局内放置的多个低功率节点。混合部署可包含同构部分和异构部分的混合。
网络节点115可包括收发器1110、处理电路1120、存储器1130和网络接口1140中的一项或多项。在一些实施例中，收发器1110促进传送无线信号到无线装置110和接收来自无线装置110的无线信号(例如，经由天线1150)，处理电路1120执行指令以提供在上面被描述为由网络节点115提供的一些或所有功能性，存储器1130存储由处理电路1120执行的指令，以及网络接口1140将信号传递到后端网络组件，诸如网关、交换机、路由器、英特网、公共交换电话网络(PSTN)、核心网络节点或无线电网络控制器130等。
处理电路1120可包括在一个或多个模块中实现的硬件和软件的任何适合组合，用来执行指令和操纵数据以执行网络节点115的一些或所有描述的功能，诸如关于图1-图9的那些上述功能。在一些实施例中，处理电路1120可包括例如一个或多个计算机、一个或多个中央处理单元(CPU)、一个或多个微处理器、一个或多个应用和/或其他逻辑。
存储器1130通常可操作以存储指令，诸如计算机程序、软件、包括逻辑、规则、算法、代码、表等中的一项或多项的应用、和/或能够由处理电路1120执行的其他指令。存储器1130的示例包括计算机存储器(例如，随机存取存储器(RAM)或只读存储器(ROM))、大容量存储介质(例如，硬盘)、可移除存储介质(例如，紧致盘(CD)或数字视频盘(DVD))和/或存储信息的任何其他易失性或非易失性、非暂态计算机可读和/或计算机可执行存储器装置。
在一些实施例中，网络接口1140以通信方式耦合到处理电路1120，并且可以指可操作以接收用于网络节点115的输入、发送来自网络节点115的输出、执行对输入或输出或两者的适合处理、向其他装置进行通信或前面所述的任何组合的任何适合装置。网络接口1140可包含适当的硬件(例如，端口、调制解调器、网络接口卡等)和软件以通过网络进行通信，所述硬件和软件包含协议转换和数据处理能力。
网络节点115的其他实施例可包含在图11中示出的那些组件以外的另外组件，这些组件可负责提供无线电网络节点的功能性的某些方面，包含任何上述功能性和/或任何另外的功能性(包含支持上述解决方案所必需的任何功能性)。各种不同类型的网络节点可包括具有相同物理硬件但配置(例如，经由编程)成支持不同无线电接入技术的组件，或者可表示部分或完全不同的物理组件。
图12是根据某些实施例的、示范无线电网络控制器或核心网络节点130的示意框图。网络节点的示例能够包括移动交换中心(MSC)、服务GPRS支持节点(SGSN)、移动性管理实体(MME)、无线电网络控制器(RNC)、基站控制器(BSC)等。无线电网络控制器或核心网络节点130包括处理电路1220、存储器1230和网络接口1240。在一些实施例中，处理电路1220执行指令以提供上述由网络节点提供的一些或所有功能性，存储器1230存储由处理电路1220执行的指令，以及网络接口1240将信号传递到任何适合节点，如网关、交换机、路由器、英特网、公共交换电话网(PSTN)、网络节点115、无线电网络控制器或核心网络节点130等。
处理电路1220可包括在一个或多个模块中实现的硬件和软件的任何适合组合，用来执行指令和操纵数据以执行无线电网络控制器或核心网络节点130的一些或所有描述的功能。在一些实施例中，处理电路1220可包括例如一个或多个计算机、一个或多个中央处理单元(CPU)、一个或多个微处理器、一个或多个应用和/或其他逻辑。
存储器1230通常可操作以存储指令，诸如计算机程序、软件、包括逻辑、规则、算法、代码、表等中的一项或多项的应用、和/或能够由处理电路1220执行的其他指令。存储器1230的示例包括计算机存储器(例如，随机存取存储器(RAM)或只读存储器(ROM))、大容量存储介质(例如，硬盘)、可移除存储介质(例如，紧致盘(CD)或数字视频盘(DVD))和/或存储信息的任何其他易失性或非易失性、非暂态计算机可读和/或计算机可执行存储器装置。
在一些实施例中，网络接口1240以通信方式耦合到处理电路1220，并且可以指可操作以接收用于网络节点的输入、从网络节点发送输出、执行输入或输出或两者的适合处理、向其他装置进行通信或前面所述的任何组合的任何适合装置。网络接口1240可包含适当的硬件(例如，端口、调制解调器、网络接口卡等)和软件以通过网络进行通信，硬件和软件包含协议转换和数据处理能力。
网络节点的其他实施例可包括图12中示出的那些组件以外的另外组件，这些组件可负责提供网络节点的功能性的某些方面，包括任何上述功能性和/或任何另外的功能性(包括支持上述解决方案所必需的任何功能性)。
图13是根据某些实施例的、示范无线装置的示意框图。无线装置110可包含一个或多个模块。例如，无线装置110可包括确定模块1310、通信模块1320、接收模块1330、输入模块1340、显示模块1350和任何其他适合的模块。在一些实施例中，确定模块1310、通信模块1320、接收模块1330、输入模块1340、显示模块1350或任何其他适合的模块中的一个或多个模块可使用一个或多个处理器来实现，诸如关于图10的上述处理电路1020。在某些实施例中，各种模块中的两个或更多模块的功能可组合到单个模块中。无线装置110可执行关于图1-图9的上述用于LDPC码的速率匹配方法。
确定模块1310可执行无线装置110的处理功能。在某些实施例中，无线装置110可执行第一节点的关于图1-图9的上述功能。在此类情形中，确定模块1310可通过使用低密度奇偶校验码编码信息位的集合来生成码字向量，其中码字向量由系统位和奇偶位组成。作为通过编码信息位的集合来生成码字向量的一部分，确定模块1310可附连虚位到信息位的集合以产生信息向量，虚位包括已知值的位；以及编码信息向量。在某些实施例中，确定模块1310可将所附连的虚位穿孔。作为将所附连的虚位穿孔的一部分，确定模块1310可省去将所附连的虚位写入循环缓冲器中。作为将所附连的虚位穿孔的一部分，确定模块1310可在从循环缓冲器读取经编码的位时跳过所附连的虚位。
作为另一示例，确定模块1310可对所生成的码字向量执行基于循环缓冲器的速率匹配以产生经编码的位以便传送，其中基于循环缓冲器的速率匹配包括将第一多个系统位穿孔。作为另一示例，确定模块1310可对所生成的码字向量执行基于循环缓冲器的速率匹配以产生经编码的位以便重传，其中用于重传的基于循环缓冲器的速率匹配包括将第一多个系统位穿孔。
作为另一示例，确定模块1310可通过省去将第一多个系统位写入循环缓冲器中来将第一多个系统位穿孔。作为另一示例，确定模块1310可通过在从循环缓冲器读取经编码的位时跳过第一多个系统位来将第一多个系统位穿孔。
作为另一示例，确定模块1310可通过将系统位和奇偶位读出循环缓冲器以产生传送向量以便通过无线信道进行传送来对所生成的码字向量执行基于循环缓冲器的速率匹配。在将系统位和奇偶位读出循环缓冲器以产生传送向量以便通过无线信道进行传送中，如果传送向量的位的数量大于循环缓冲器中的位的总数量，则确定模块1310可通过回绕来重复循环缓冲器中的一个或多个位。
作为另一示例，确定模块1310可在通过无线信道的第一传送中将写入循环缓冲器中的系统位的子集穿孔，并且在通过无线信道的重传中包括被穿孔的系统位的子集。确定模块1310可逐列将位穿孔，使得位从多行的每行被均匀穿孔并且奇偶校验矩阵的权重分布在循环缓冲器中被保持。
作为另一示例，确定模块1310可读出系统位和奇偶位以便信道交织器被实现为对所生成的码字向量执行基于循环缓冲器的速率匹配的一部分。作为另一示例，确定模块1310可读出系统位和奇偶位，使得不实现信道交织效果。
作为另一示例，确定模块1310可通过将如奇偶校验矩阵所定义的系统位和奇偶位的至少一部分写入矩形循环缓冲器中来对所生成的码字向量执行基于循环缓冲器的速率匹配，矩形循环缓冲器包括一个或多个行和一个或多个列。
确定模块1310可包括一个或多个处理器，或者被包括在一个或多个处理器中，诸如关于图10的上述处理电路1020。确定模块1310可包括配置成执行上述确定模块1310和/或处理电路1020的任何功能的模拟和/或数字电路。在某些实施例中，上述确定模块1310的功能可以在一个或多个不同模块中被执行。
通信模块1320可执行无线装置110的传送功能。通信模块1320可包括传送器和/或收发器，诸如关于图10的上述收发器1010。通信模块1320可包括配置成以无线方式传送消息和/或信号的电路。在具体实施例中，通信模块1320可接收来自确定模块1310的消息和/或信号以便传送。在某些实施例中，上述通信模块1320的功能可以在一个或多个不同模块中被执行。
接收模块1330可执行无线装置110的接收功能。接收模块1330可包括接收器和/或收发器。接收模块1330可包括接收器和/或收发器，诸如关于图10的上述收发器1010。接收模块1330可包括配置成以无线方式接收消息和/或信号的电路。在具体实施例中，接收模块1330可将所接收的消息和/或信号传递到确定模块1310。在某些实施例中，上述接收模块1330的功能可以在一个或多个不同模块中被执行。
输入模块1340可接收预期用于无线装置110的用户输入。例如，输入模块可接收按键按压、按钮按压、触摸、滑动、音频信号、视频信号和/或任何其他适当的信号。输入模块可包括一个或多个按键、按钮、杆、开关、触摸屏、麦克风和/或相机。输入模块可将所接收的信号传递到确定模块1310。在某些实施例中，上述输入模块1340的功能可以在一个或多个不同模块中被执行。
显示模块1350可以在无线装置110的显示器上呈现信号。显示模块1350可包括显示器和/或配置成在显示器上呈现信号的任何适当电路和硬件。显示模块1350可接收来自确定模块1310的信号以便在显示器上呈现。在某些实施例中，上述显示模块1350的功能可以在一个或多个不同模块中被执行。
确定模块1310、通信模块1320、接收模块1330、输入模块1340和显示模块1350可包括硬件和/或软件的任何适合配置。无线装置110可包括在图13中示出的那些模块以外的另外模块，这些模块可负责提供任何适合的功能性，包括任何上述功能性和/或任何另外的功能性(包括支持本文中描述的各种解决方案所必需的任何功能性)。
图14是根据某些实施例的示范网络节点115的示意框图。网络节点115可包括一个或多个模块。例如，网络节点115可包括确定模块1410、通信模块1420、接收模块1430和任何其他适合的模块。在一些实施例中，确定模块1410、通信模块1420、接收模块1430或其他适合的模块中的一个或多个模块可使用一个或多个处理器来实现，诸如关于图11的上述处理电路1120。在某些实施例中，各种模块的两个或更多模块的功能可组合到单个模块中。网络节点115可执行关于图1-图9的上述用于LDPC码的速率匹配方法。
确定模块1410可执行网络节点115的处理功能。在某些实施例中，网络节点115可执行关于图1-图9的上述第一节点的功能。在此类情形中，确定模块1410可通过使用低密度奇偶校验码编码信息位的集合来生成码字向量，其中码字向量由系统位和奇偶位组成。作为通过编码信息位的集合来生成码字向量的一部分，确定模块1410可附连虚位到信息位的集合以产生信息向量，虚位包括已知值的位；以及编码信息向量。在某些实施例中，确定模块1410可将所附连的虚位穿孔。作为将所附连的虚位穿孔的一部分，确定模块1410可省去将所附连的虚位写入循环缓冲器中。作为将所附连的虚位穿孔的一部分，确定模块1410可在从循环缓冲器读取经编码的位时跳过所附连的虚位。
作为另一示例，确定模块1410可对所生成的码字向量执行基于循环缓冲器的速率匹配以产生经编码的位以便传送，其中基于循环缓冲器的速率匹配包括将第一多个系统位穿孔。作为另一示例，确定模块1410可对所生成的码字向量执行基于循环缓冲器的速率匹配以产生经编码的位以便重传，其中用于重传的基于循环缓冲器的速率匹配包括将第一多个系统位穿孔。
作为另一示例，确定模块1410可通过省去将第一多个系统位写入循环缓冲器中来将第一多个系统位穿孔。作为另一示例，确定模块1410可通过在从循环缓冲器读取经编码的位时跳过第一多个系统位来将第一多个系统位穿孔。
作为另一示例，确定模块1410可通过将系统位和奇偶位读出循环缓冲器以产生传送向量以便通过无线信道进行传送来对所生成的码字向量执行基于循环缓冲器的速率匹配。在将系统位和奇偶位读出循环缓冲器以产生传送向量以便通过无线信道进行传送，如果传送向量的位的数量大于循环缓冲器中的位的总数量，则确定模块1410可通过回绕来重复循环缓冲器中的一个或多个位。
作为另一示例，确定模块1410可在通过无线信道的第一传送中将写入循环缓冲器中的系统位的子集穿孔，并且在通过无线信道的重传中包括被穿孔的系统位的子集。确定模块1410可逐列将位穿孔，使得位从多行的每行被均匀穿孔并且奇偶校验矩阵的权重分布在循环缓冲器中被保持。
作为另一示例，确定模块1410可读出系统位和奇偶位以便信道交织器被实现为对所生成的码字向量执行基于循环缓冲器的速率匹配的一部分。作为另一示例，确定模块1410可读出系统位和奇偶位，使得不实现信道交织效果。
作为另一示例，确定模块1410可通过将如奇偶校验矩阵所定义的系统位和奇偶位的至少一部分写入矩形循环缓冲器中来对所生成的码字向量执行基于循环缓冲器的速率匹配，矩形循环缓冲器包括一个或多个行和一个或多个列。
确定模块1410可包括一个或多个处理器，或者被包括在一个或多个处理器中，诸如关于图11的上述处理电路1120。确定模块1410可包括配置成执行上述确定模块1410和/或处理电路1120的任何功能的模拟和/或数字电路。在某些实施例中，确定模块1410的功能可以在一个或多个不同模块中被执行。
通信模块1420可执行网络节点115的传送功能。通信模块1420可将消息传送到无线装置110中的一个或多个。通信模块1420可包括传送器和/或收发器，诸如关于图11的上述收发器1110。通信模块1420可包括配置成以无线方式传送消息和/或信号的电路。在具体实施例中，通信模块1420可接收来自确定模块1410或任何其他模块的消息和/或信号以便进行传送。在某些实施例中，通信模块1420的功能可以在一个或多个不同模块中被执行。
接收模块1430可执行网络节点115的接收功能。接收模块1430可接收来自无线装置的任何适合的信息。接收模块1430可包括接收器和/或收发器，诸如关于图11的上述收发器1110。接收模块1430可包括配置成以无线方式接收消息和/或信号的电路。在具体实施例中，接收模块1430可将所接收的消息和/或信号传递到确定模块1410或任何其他适合的模块。在某些实施例中，接收模块1430的功能可以在一个或多个不同模块中被执行。
确定模块1410、通信模块1420和接收模块1430可包括硬件和/或软件的任何适合配置。网络节点115可包括在图14中示出的那些模块以外的另外模块，这些模块可负责提供任何适合的功能性，包括任何上述功能性和/或任何另外的功能性(包括支持本文中描述的各种解决方案所必需的任何功能性)。
在不脱离本公开的范围的情况下，可对本文中描述的系统和设备进行修改、添加或省去。系统和设备的组件可以是集成的或者是分开的。另外，系统和设备的操作可由更多、更少或其他组件执行。另外，可使用包括软件、硬件和/或其他逻辑的任何适合的逻辑来执行系统和设备的操作。在本文档中使用时，“每个”指集合的每个成员或集合的子集的每个成员。
在不脱离本公开的范围的情况下，可对本文中描述的方法进行修改、添加或省去。方法可包含更多、更少或其他步骤。另外，步骤可以以任何适合的顺序执行。
虽然已根据某些实施例描述了本公开，但本领域技术人员将明白实施例的变化和置换。相应地，实施例的以上描述不约束本公开。在不脱离如以下权利要求所定义的本公开的精神和范围的情况下，其他更改、替代和变化是可能的。
前面描述中使用的缩略词包括：
AP接入点
BS基站
BSC基站控制器
BTS基站收发信台
CPE客户驻地设备
D2D装置到装置
DAS分布式天线系统
DL下行链路
eNB演进型节点B
FDD频分双工
LAN局域网
LEE嵌入了膝上型计算机的设备
LME安装了膝上型计算机的设备
LDPC低密度奇偶校验
LTE长期演进
M2M机器到机器
MAN城域网
MCE多小区/多播协调实体
NAS非接入层
OFDM正交频分复用
PCM奇偶校验矩阵
PDCCH物理下行链路控制信道
PDSCH物理下行链路共享信道
PRB物理资源块
PSTN公共交换电话网络
PUSCH物理上行链路共享信道
PUCCH物理上行链路控制信道
QC准循环
RB资源块
RNC无线电网络控制器
RRC无线电资源控制
RRH远程无线电头端
RRU远程无线电单元
TBS传输块大小
TDD时分双工
TFRE时间频率资源元素
UE用户设备
UL上行链路
WAN广域网。

Claims (30)

1.一种从信息位的集合产生经编码的位的集合以便在无线通信系统(100)中的第一节点(110、115)与第二节点(110、115)之间传送的方法，所述方法包括：
通过使用低密度奇偶校验码编码信息位的所述集合来生成(904)码字向量；以及
执行(908)基于循环缓冲器的速率匹配以产生所述经编码的位以便传送，其中所述基于循环缓冲器的速率匹配包括将第一多个所述信息位穿孔以及将第二多个所述信息位写入循环缓冲器中，
其中将所述第一多个系统位穿孔包括省去将所述第一多个系统位写入所述循环缓冲器中，以及
其中所穿孔的位相比未穿孔的位具有更高的列权重。
2.如权利要求1所述的方法，其中通过奇偶校验矩阵规定所述低密度奇偶校验码。
3.如权利要求1所述的方法，其中在包含所述信息位的信息向量中，被穿孔的所述第一多个信息位位于未被穿孔的所述第二多个信息位之前。
4.如权利要求2所述的方法，其中在所述循环缓冲器之上定义多个冗余版本，使得根据为重传定义的对应冗余版本从所述循环缓冲器读取用于所述重传的经编码的位。
5.如权利要求4所述的方法，进一步包括执行基于循环缓冲器的速率匹配以产生用于所述重传的经编码的位，其中用于所述重传的所述基于循环缓冲器的速率匹配包括将所述第一多个信息位穿孔。
6.如权利要求5所述的方法，其中为所述重传穿孔的所述第一多个信息位包含Z个信息位的倍数，其中Z是所述奇偶校验矩阵的提升因子。
7.如权利要求2所述的方法，其中所述第一多个被穿孔的信息位包含Z个信息位的倍数，其中Z是所述奇偶校验矩阵的提升因子。
8.如权利要求1-7中的任一项所述的方法，其中对所生成的码字向量执行基于循环缓冲器的速率匹配包括：
将所述码字向量读出循环缓冲器以产生传送向量以便通过无线信道进行传送。
9.如权利要求8所述的方法，其中将所述码字向量读出所述循环缓冲器以产生所述传送向量以便通过所述无线信道进行传送包括：
如果所述传送向量的位的数量大于所述循环缓冲器中的位的总数量，则通过回绕来重复所述循环缓冲器中的一个或多个位。
10.如权利要求1-7中的任一项所述的方法，其中通过编码信息位的所述集合来生成所述码字向量包括：
附连虚位到信息位的所述集合以产生信息向量，所述虚位包括已知值的位；以及
编码所述信息向量。
11.如权利要求10所述的方法，包括将所附连的虚位穿孔。
12.如权利要求11所述的方法，其中将所附连的虚位穿孔包括省去将所附连的虚位写入所述循环缓冲器中。
13.如权利要求11所述的方法，其中将所附连的虚位穿孔包括在从所述循环缓冲器读取所述经编码的位时跳过所附连的虚位。
14.如权利要求2和4-7中的任一项所述的方法，包括：
逐列将位穿孔，使得位从多行的每行被均匀穿孔并且所述奇偶校验矩阵的权重分布在所述循环缓冲器中被保持。
15.如权利要求1-7中的任一项所述的方法，其中将所生成的码字向量读出以便信道交织器被实现为对所生成的码字向量执行基于循环缓冲器的速率匹配的一部分。
16.一种第一节点(110、115)，用于从信息位的集合产生经编码的位的集合以便传送到无线通信系统(100)中的第二节点(110、115)，所述第一节点包括：
处理电路(1020、1120)，所述处理电路配置成：
通过使用低密度奇偶校验码编码信息位的所述集合来生成(904)码字向量；以及
执行(908)基于循环缓冲器的速率匹配以产生所述经编码的位以便传送，其中所述基于循环缓冲器的速率匹配包括将第一多个所述信息位穿孔以及将第二多个所述信息位写入循环缓冲器中，
其中将所述第一多个系统位穿孔包括省去将所述第一多个系统位写入所述循环缓冲器中，以及
其中所穿孔的位相比未穿孔的位具有更高的列权重。
17.如权利要求16所述的第一节点，其中通过奇偶校验矩阵规定所述低密度奇偶校验码。
18.如权利要求16所述的第一节点，其中在包含所述信息位的信息向量中，被穿孔的所述第一多个信息位位于未被穿孔的所述第二多个信息位之前。
19.如权利要求17所述的第一节点，其中在所述循环缓冲器之上定义多个冗余版本，使得根据为重传定义的对应冗余版本从所述循环缓冲器读取用于所述重传的经编码的位。
20.如权利要求19所述的第一节点，其中所述处理电路进一步配置成执行基于循环缓冲器的速率匹配以产生用于所述重传的经编码的位，其中用于所述重传的所述基于循环缓冲器的速率匹配包括将所述第一多个信息位穿孔。
21.如权利要求20所述的第一节点，其中为所述重传穿孔的所述第一多个信息位包含Z个信息位的倍数，其中Z是所述奇偶校验矩阵的提升因子。
22.如权利要求17所述的第一节点，其中所述第一多个被穿孔的信息位包含Z个信息位的倍数，其中Z是所述奇偶校验矩阵的提升因子。
23.如权利要求16-22中的任一项所述的第一节点，其中配置成对所生成的码字向量执行基于循环缓冲器的速率匹配的所述处理电路包括配置成执行以下操作的处理电路：
将所述码字向量读出循环缓冲器以产生传送向量以便通过无线信道进行传送。
24.如权利要求23所述的第一节点，其中配置成将所述码字向量读出所述循环缓冲器以产生所述传送向量以便通过所述无线信道进行传送的所述处理电路包括配置成执行以下操作的处理电路：
如果所述传送向量的位的数量大于所述循环缓冲器中的位的总数量，则通过回绕来重复所述循环缓冲器中的一个或多个位。
25.如权利要求16-22中的任一项所述的第一节点，其中配置成通过编码信息位的所述集合来生成所述码字向量的所述处理电路包括配置成执行以下操作的处理电路：
附连虚位到信息位的所述集合以产生信息向量，所述虚位包括已知值的位；以及
编码所述信息向量。
26.如权利要求25所述的第一节点，其中所述处理电路进一步配置成将所附连的虚位穿孔。
27.如权利要求26所述的第一节点，其中配置成将所附连的虚位穿孔的所述处理电路包括配置成省去将所附连的虚位写入所述循环缓冲器中的处理电路。
28.如权利要求26所述的第一节点，其中配置成将所附连的虚位穿孔的所述处理电路包括配置成在从所述循环缓冲器读取所述经编码的位时跳过所附连的虚位的处理电路。
29.如权利要求17和19-22中的任一项所述的第一节点，其中所述处理电路进一步配置成：逐列将位穿孔，使得位从多行的每行被均匀穿孔并且所述奇偶校验矩阵的权重分布在所述循环缓冲器中被保持。
30.如权利要求16-22中的任一项所述的第一节点，其中所述处理电路配置成读出所生成的码字向量以便将信道交织器实现为对所生成的码字向量执行基于循环缓冲器的速率匹配的一部分。
CN202310598398.2A 2016-08-12 2017-08-10 用于ldpc码的速率匹配方法 Pending CN116827356A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662374688P 2016-08-12 2016-08-12
US62/374688 2016-08-12
PCT/IB2017/054889 WO2018029633A1 (en) 2016-08-12 2017-08-10 Rate matching methods for ldpc codes
CN201780049527.5A CN110326220B (zh) 2016-08-12 2017-08-10 用于ldpc码的速率匹配方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201780049527.5A Division CN110326220B (zh) 2016-08-12 2017-08-10 用于ldpc码的速率匹配方法

Publications (1)

Publication Number Publication Date
CN116827356A true CN116827356A (zh) 2023-09-29

Family

ID=59859415

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310598398.2A Pending CN116827356A (zh) 2016-08-12 2017-08-10 用于ldpc码的速率匹配方法
CN201780049527.5A Active CN110326220B (zh) 2016-08-12 2017-08-10 用于ldpc码的速率匹配方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201780049527.5A Active CN110326220B (zh) 2016-08-12 2017-08-10 用于ldpc码的速率匹配方法

Country Status (16)

Country Link
US (5) US10516419B2 (zh)
EP (2) EP3308469B1 (zh)
JP (1) JP6810790B2 (zh)
KR (1) KR102126404B1 (zh)
CN (2) CN116827356A (zh)
BR (1) BR112019002500A2 (zh)
CA (1) CA3031610C (zh)
CO (1) CO2019001225A2 (zh)
DK (1) DK3308469T3 (zh)
ES (2) ES2931850T3 (zh)
FI (1) FI3681041T3 (zh)
HU (1) HUE060810T2 (zh)
PL (1) PL3308469T3 (zh)
PT (1) PT3308469T (zh)
RU (1) RU2730434C1 (zh)
WO (1) WO2018029633A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10784901B2 (en) 2015-11-12 2020-09-22 Qualcomm Incorporated Puncturing for structured low density parity check (LDPC) codes
US11043966B2 (en) 2016-05-11 2021-06-22 Qualcomm Incorporated Methods and apparatus for efficiently generating multiple lifted low-density parity-check (LDPC) codes
US10454499B2 (en) 2016-05-12 2019-10-22 Qualcomm Incorporated Enhanced puncturing and low-density parity-check (LDPC) code structure
US10291354B2 (en) 2016-06-14 2019-05-14 Qualcomm Incorporated High performance, flexible, and compact low-density parity-check (LDPC) code
CN108400832B (zh) 2017-02-06 2022-09-09 华为技术有限公司 数据处理方法和通信设备
CN111066252B (zh) 2017-09-11 2023-01-06 中兴通讯股份有限公司 处理ldpc编码数据的方法和装置
US10972219B2 (en) * 2018-09-24 2021-04-06 Qualcomm Incorporated LDPC interleaver design for improved error floor performance
EP3905561A4 (en) * 2018-12-25 2022-08-17 Beijing Xiaomi Mobile Software Co., Ltd. DATA TRANSMISSION METHOD AND DEVICE
US10826529B2 (en) 2019-01-31 2020-11-03 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Parallel LDPC decoder
US10877729B2 (en) 2019-01-31 2020-12-29 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Reconfigurable segmented scalable shifter
CN109952729B (zh) * 2019-01-31 2021-12-03 香港应用科技研究院有限公司 并行ldpc解码器
WO2020155146A1 (en) * 2019-01-31 2020-08-06 Hong Kong Applied Science and Technology Research Institute Company Limited Parallel ldpc decoder
US11575390B2 (en) 2021-07-02 2023-02-07 Hong Kong Applied Science and Technology Research Insitute Co., Ltd. Low-latency segmented quasi-cyclic low-density parity-check (QC-LDPC) decoder
US11943051B2 (en) * 2021-09-22 2024-03-26 Qualcomm Incorporated Rate matching and channel interleaving for probabilistic shaping

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7831883B2 (en) * 2004-04-02 2010-11-09 Nortel Networks Limited LDPC encoders, decoders, systems and methods
KR100739510B1 (ko) * 2004-06-16 2007-07-13 포항공과대학교 산학협력단 반구조적 블록 저밀도 패리티 검사 부호 부호화/복호 장치및 방법
US7346832B2 (en) * 2004-07-21 2008-03-18 Qualcomm Incorporated LDPC encoding methods and apparatus
KR100984289B1 (ko) * 2005-12-07 2010-09-30 포항공과대학교 산학협력단 통신 시스템에서 가변 부호화율을 지원하는 신호 송수신장치 및 방법
KR100981501B1 (ko) * 2006-11-06 2010-09-10 연세대학교 산학협력단 통신 시스템에서 신호 송신 장치 및 방법
MX2009007274A (es) * 2007-01-05 2009-07-10 Lg Electronics Inc Metodo para mapeo de estrato y metodo de transmision de datos para sistema de entrada multiple salida multiple.
US8433984B2 (en) 2007-01-24 2013-04-30 Qualcomm Incorporated LDPC encoding and decoding of packets of variable sizes
KR100996030B1 (ko) * 2007-03-06 2010-11-22 삼성전자주식회사 통신 시스템에서 신호 송수신 장치 및 방법
UA94655C2 (ru) * 2007-03-27 2011-05-25 Квелкомм Инкорпорейтед Выравнивание скорости передачи на основе циклического буфера
US7890834B2 (en) * 2007-06-20 2011-02-15 Motorola Mobility, Inc. Apparatus comprising a circular buffer and method for assigning redundancy versions to a circular buffer
US8189559B2 (en) * 2007-07-23 2012-05-29 Samsung Electronics Co., Ltd. Rate matching for hybrid ARQ operations
US8145970B2 (en) * 2007-09-06 2012-03-27 Broadcom Corporation Data puncturing ensuring orthogonality within communication systems
CN101188428B (zh) * 2007-12-10 2012-09-05 中兴通讯股份有限公司 一种ldpc码的有限长度循环缓存的速率匹配方法
US7924763B2 (en) * 2007-12-11 2011-04-12 Motorola Mobility, Inc. Method and appratus for rate matching within a communication system
WO2009094805A1 (en) * 2008-01-25 2009-08-06 Panasonic Corporation Radio communication apparatus and interleaving method
CN101630989B (zh) * 2008-07-14 2012-10-03 上海华为技术有限公司 一种数据发送方法、装置及通信系统
WO2012169739A2 (ko) * 2011-06-08 2012-12-13 엘지전자 주식회사 무선통신 시스템에서의 정보의 전송 방법 및 장치
US9100052B2 (en) * 2013-02-01 2015-08-04 Samsung Electronics Co., Ltd. QC-LDPC convolutional codes enabling low power trellis-based decoders
RU2679723C1 (ru) * 2014-03-21 2019-02-12 Хуавэй Текнолоджиз Ко., Лтд. Способ и устройство согласования скорости полярного кода
US10784901B2 (en) 2015-11-12 2020-09-22 Qualcomm Incorporated Puncturing for structured low density parity check (LDPC) codes
WO2017091018A1 (en) 2015-11-24 2017-06-01 Samsung Electronics Co., Ltd. Method and apparatus for channel encoding/decoding in a communication or broadcasting system
WO2017131813A1 (en) * 2016-01-29 2017-08-03 Intel IP Corporation Rate matching using low-density parity-check codes
US10523386B2 (en) * 2016-06-24 2019-12-31 Lg Electronics Inc. Method of processing data block in wireless communication system and apparatus therefor
US10362565B2 (en) * 2016-06-29 2019-07-23 Lg Electronics Inc. Method and user equipment for transmitting uplink signal, and method and base station for receiving uplink signal
US10097314B2 (en) * 2016-07-17 2018-10-09 Intel Corporation Apparatus, system and method of communicating a transmission encoded according to a low-density parity-check (LDPC) code
US10425189B2 (en) * 2016-07-29 2019-09-24 Lg Electronics Inc. Method for processing data block in LDPC encoder
US9942886B1 (en) * 2016-10-07 2018-04-10 Qualcomm Incorporated Variable physical uplink control channel (PUCCH) signaling and transmission
US10432227B2 (en) 2017-01-24 2019-10-01 Mediatek Inc. Location of interleaver with LDPC code
US11838129B2 (en) 2018-04-03 2023-12-05 Interdigital Patent Holdings, Inc. Hybrid automatic repeat request (HARQ) techniques for non-terrestrial networks
MX2020010379A (es) 2018-04-03 2020-12-10 Monolith Mat Inc Sistemas y metodos de procesamiento.

Also Published As

Publication number Publication date
US11031960B2 (en) 2021-06-08
BR112019002500A2 (pt) 2019-05-14
US20190052290A1 (en) 2019-02-14
CO2019001225A2 (es) 2019-02-19
JP2019534588A (ja) 2019-11-28
RU2730434C1 (ru) 2020-08-21
KR20190030213A (ko) 2019-03-21
US10516419B2 (en) 2019-12-24
US20200083913A1 (en) 2020-03-12
DK3308469T3 (da) 2020-06-02
WO2018029633A1 (en) 2018-02-15
FI3681041T3 (fi) 2022-12-15
US11870464B2 (en) 2024-01-09
EP3681041A1 (en) 2020-07-15
CN110326220B (zh) 2023-06-02
JP6810790B2 (ja) 2021-01-06
ES2931850T3 (es) 2023-01-03
CN110326220A (zh) 2019-10-11
HUE060810T2 (hu) 2023-04-28
CA3031610A1 (en) 2018-02-15
EP3681041B1 (en) 2022-10-26
KR102126404B1 (ko) 2020-06-24
EP3308469A1 (en) 2018-04-18
PT3308469T (pt) 2020-06-02
ES2787907T3 (es) 2020-10-19
US20240120950A1 (en) 2024-04-11
US20230179230A1 (en) 2023-06-08
CA3031610C (en) 2021-05-18
US20210266017A1 (en) 2021-08-26
US11588504B2 (en) 2023-02-21
PL3308469T3 (pl) 2020-08-24
EP3308469B1 (en) 2020-03-11

Similar Documents

Publication Publication Date Title
CN110326220B (zh) 用于ldpc码的速率匹配方法
EP3520223B1 (en) Spatially coupled polar codes
KR102652057B1 (ko) 저밀도 패리티 체크 (ldpc) 원형 버퍼 레이트 매칭
US11025275B2 (en) LDPC code block segmentation
JP7449979B2 (ja) Ｐｏｌａｒ符号性能を向上させるためのＮＲ ＰＢＣＨペイロードのビット順序
KR102613326B1 (ko) 3gpp nr에 대한 crc 코드 길이의 적응
JP2020517149A (ja) ポーラーコードのための効率的インターリーバ設計
CN110637417A (zh) 用于对极化码打孔的方法和装置
US11381344B2 (en) Reordering of code blocks for HARQ retransmission in new radio
JP2020522934A (ja) チェックマトリックスを決定するための方法および装置、ならびにコンピュータ記憶媒体
KR102181784B1 (ko) 준-순환적 ldpc 코드에 대한 쉬프트 값의 설계
US20190181882A1 (en) Determining elements of base matrices for quasi-cyclic ldpc codes having variable code lengths
CN110431751B (zh) 用于针对低密度奇偶校验（ldpc）码进行快速分层解码的系统和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination