JP2020522934A

JP2020522934A - チェックマトリックスを決定するための方法および装置、ならびにコンピュータ記憶媒体

Info

Publication number: JP2020522934A
Application number: JP2019566583A
Authority: JP
Inventors: 加▲慶▼ 王; 荻 ▲張▼; 韶▲輝▼ ▲孫▼
Original assignee: チャイナアカデミーオブテレコミュニケーションズテクノロジー
Priority date: 2017-05-31
Filing date: 2018-04-20
Publication date: 2020-07-30
Also published as: CN108988869B; CN108988869A; TW201904221A; WO2018219064A1; TWI675566B; KR102277656B1; KR20200011491A; US20200186168A1; EP3633858A1; EP3633858A4

Abstract

本発明は、チェックマトリックスを決定するための方法および装置、ならびにコンピュータ記憶媒体を開示し、５Ｇシステムに適した高スループット、低遅延ＬＤＰＣのチェックマトリックスの構成の解決策を提供する。本発明の実施形態に係るチェックマトリックスを決定するための方法は、低密度パリティチェックコード（ＬＤＰＣ）マトリックスの基本グラフ（ｂａｓｅｇｒａｐｈ）を決定するステップと、前記ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈに従って、ＬＤＰＣのチェックマトリックスを決定するステップとを備える。

Description

関連出願の相互参照
本出願は、２０１７年５月３１日に中国特許局に提出し、出願番号が２０１７１０４０１６３１.８であり、発明名称が「チェックマトリックスを決定するための方法および装置、ならびにコンピュータ記憶媒体」との中国特許出願を基礎とする優先権を主張し、その開示の総てをここに取り込む。

本発明は通信技術分野に関し、特に、チェックマトリックスを決定するための方法および装置、ならびにコンピュータ記憶媒体に関する。

現在、第３世代パートナーシッププロジェクト（Ｔｈｅ３^ｒｄＧｅｎｅｒａｔｉｏｎＰａｒｔｎｅｒｓｈｉｐＰｒｏｊｅｃｔ, ３ＧＰＰ）は、低密度パリティチェックコード（ＬｏｗＤｅｎｓｉｔｙＰａｒｉｔｙＣｈｅｃｋＣｏｄｅ，ＬＤＰＣ）のチャネルコーディング設計が５Ｇエンハンストモバイルブロードバンド（ＥｎｈａｎｃｅＭｏｂｉｌｅＢｒｏａｄｂａｎｄ, ｅＭＢＢ）シナリオのために与えられるべきであることを提案している。

ＬＤＰＣは、チェックマトリックスにより定義される一種の線形コードである。デコードを実行可能にするには、コード長が長い場合にチェックマトリックスがスパース性を満たす必要がある。つまり、チェックマトリックスの１の密度が低い、すなわち、チェックマトリックスの１の数が０の数よりはるかに少ないことを意味する。コード長が長いほど、密度は低くなる。

５Ｇシステムに適したＬＤＰＣのチェックマトリックスの構成の解決策は、従来技術ではまだ案出されていない。

本発明の実施形態は、５Ｇシステムに適した高スループット、低遅延ＬＤＰＣのチェックマトリックスの構成の解決策を提供するため、チェックマトリックスを決定するための方法および装置、ならびにコンピュータ記憶媒体を提供する。

本発明の実施形態に係るチェックマトリックスを決定するための方法は、
低密度パリティチェックコード（ＬＤＰＣ）マトリックスの基本グラフ（ｂａｓｅｇｒａｐｈ）を決定するステップと、
前記ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈに従って、ＬＤＰＣのチェックマトリックスを決定するステップと、を備える。
本発明の実施形態に係るチェックマトリックスを決定するための方法では、低密度パリティチェックコード（ＬＤＰＣ）マトリックスの基本グラフ（ｂａｓｅｇｒａｐｈ）を決定し、前記ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈに従って、ＬＤＰＣのチェックマトリックスを決定することにより、５Ｇシステムに適した高スループット、低遅延ＬＤＰＣのチェックマトリックスの構成の解決策を提供する。

オプションとして、前記ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈに従って、ＬＤＰＣのチェックマトリックスを決定する場合、
前記ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈに従って、サブ循環マトリックスの循環係数を決定し、
前記サブ循環マトリックスの循環係数を使用してｐｒｏｔｏＭａｔｒｉｘに対し分散演算を実行し、ＬＤＰＣのチェックマトリックスを取得する。

オプションとして、前記ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈを決定する場合、
所定の行の数および列の数に従って、ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈを決定する。

オプションとして、前記ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈは、複数のコードレートを有するｂａｓｅｇｒａｐｈを含み、異なるコードレートを有するｂａｓｅｇｒａｐｈは異なる構造を有する。

オプションとして、前記所定の行の数および列の数に従って、ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈを決定する場合、

第１のコードレートに従って、所定の行重みの非行直交構造のｂａｓｅｇｒａｐｈを生成し、
前記非行直交構造のｂａｓｅｇｒａｐｈに基づき、第２のコードレートに従って拡張し、準行直交構造のｂａｓｅｇｒａｐｈを生成し、
前記準行直交構造のｂａｓｅｇｒａｐｈに基づき、第３のコードレートに従って拡張し、行直交構造のｂａｓｅｇｒａｐｈを生成し、
前記非行直交構造のｂａｓｅｇｒａｐｈ、準行直交構造のｂａｓｅｇｒａｐｈおよび行直交構造のｂａｓｅｇｒａｐｈに従って、所定の行の数および列の数の事前設定要件を満たすＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈを構成し、
ここで、第１のコードレートは第２のコードレーより大きく、第２のコードレートは第３のコードレートより大きい。

オプションとして、前記ｂａｓｅｇｒａｐｈにおいて、双対角マトリックスに対応するｂａｓｅｇｒａｐｈ内のすべての行の行重みは、所定値以上である。

本発明の実施形態に係るチェックマトリックスを決定するための装置は、
低密度パリティチェックコード（ＬＤＰＣ）マトリックスの基本グラフ（ｂａｓｅｇｒａｐｈ）を決定するための、第１のユニットと、
前記ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈに従って、ＬＤＰＣのチェックマトリックスを決定するための、第２のユニットと、を備える。

オプションとして、前記第２のユニットは具体的に、
前記ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈに従って、サブ循環マトリックスの循環係数を決定し、
前記サブ循環マトリックスの循環係数を使用してｐｒｏｔｏＭａｔｒｉｘに対し分散演算を実行し、ＬＤＰＣのチェックマトリックスを取得する。

オプションとして、前記第１のユニットは具体的に、
所定の行の数および列の数に従って、ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈを決定する。

オプションとして、前記第１のユニットは具体的に、
第１のコードレートに従って、所定の行重みの非行直交構造のｂａｓｅｇｒａｐｈを生成し、
前記非行直交構造のｂａｓｅｇｒａｐｈに基づき、第２のコードレートに従って拡張し、準行直交構造のｂａｓｅｇｒａｐｈを生成し、
前記準行直交構造のｂａｓｅｇｒａｐｈに基づき、第３のコードレートに従って拡張し、行直交構造のｂａｓｅｇｒａｐｈを生成し、
前記非行直交構造のｂａｓｅｇｒａｐｈ、準行直交構造のｂａｓｅｇｒａｐｈおよび行直交構造のｂａｓｅｇｒａｐｈに従って、所定の行の数および列の数の事前設定要件を満たすＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈを構成し、
ここで、第１のコードレートは第２のコードレーより大きく、第２のコードレートは第３のコードレートより大きい。

他の態様によれば、本発明の実施形態に係るエンコード方法は、
低密度パリティチェックコード（ＬＤＰＣ）のチェックマトリックスに従ってエンコードし、ここで、前記ＬＤＰＣのチェックマトリックスは、本発明の実施形態の上記チェックマトリックスを決定するための方法で決定される。

他の態様によれば、本発明の実施形態に係るエンコード装置は、低密度パリティチェックコード（ＬＤＰＣ）のチェックマトリックスに従ってエンコードするための、エンコードユニットを備え、ここで、前記ＬＤＰＣのチェックマトリックスは、本発明の実施形態の上記チェックマトリックスを決定するための方法で決定される。

本発明の実施形態に係る他のチェックマトリックスを決定するための装置は、メモリと、プロセッサとを備え、ここで、前記メモリプログラム命令を格納し、前記プロセッサは、前記メモリに格納されたプログラム命令を読み取り、取得されたプログラムで上記のいずれか１つの方法を実行する。

本発明の実施形態に係る上述のいずれか１項に記載の方法をコンピュータが実行できるようにするコンピュータ実行可能命令を記憶するコンピュータ記憶媒体を提供する。

本発明に係る実施例や従来の技術方案をより明確に説明するために、以下に実施例を説明するために必要な図面について簡単に紹介する。無論、以下の説明における図面は本発明に係る実施例の一部であり、当業者は、創造性作業を行わないことを前提として、これらの図面に基づいて他の図面を得ることができる。
本発明の実施形態に係る基本マトリックス（Ｂａｓｅｍａｔｒｉｘ）の構造概略図である。本発明の実施形態に係るマトリックスPの構造概略図である。本発明の実施形態に係る、z＝８の場合の循環置換マトリックスの構造概略図である。本発明の実施形態に係る増分冗長性をサポートするＬＤＰＣチェックマトリックスの構造概略図である。本発明の実施形態に係る（２２, ３２）のｂａｓｅｇｒａｐｈの構造概略図である。本発明の実施形態に係るチェックマトリックスを決定するための方法のフローチャートである。本発明の実施形態に係るチェックマトリックスを決定するための装置の構造概略図である。本発明の実施形態に係る他のチェックマトリックスを決定するための装置の構造概略図である。

本発明の実施形態に係るエンコード方法および装置、ならびにコンピュータ記憶媒体は、ＬＤＰＣエンコード性能を向上することにより、５Ｇシステムに適用できるようにする。

本発明の実施形態で提供される技術的解決策は、元のロングタームエボリューション（ＬｏｎｇＴｅｒｍＥｖｏｌｕｔｉｏｎ，ＬＴＥ）システムのｔｕｒｂｏエンコードを置換るために、ｅＭＭＢシナリオのデータチャネルのＬＤＰＣエンコードを提供し、すなわち、５Ｇシステムに適したＬＤＰＣエンコード技術案を提供する。

５Ｇ用に設計されたＬＤＰＣは、採用されるべき準循環ＬＤＰＣを必要とし、チェックマトリックスＨは、以下のように表現され得る：

ここで、Ａ_i,jはｚ×ｚ循環置換マトリックスである。

準循環ＬＤＰＣを構成するために、多くの方法がある。たとえば、まず、サイズがρ×ｃである基本マトリックス（Ｂａｓｅｍａｔｒｉｘ）を構成する。図１に示すように、当該マトリックスの要素は０または１である。次に、当該基本マトリックスＢの各要素１はｚ×ｚ循環置換マトリックス(ＣｉｒｃｕｌａｒＰｅｒｍｕｔａｔｉｏｎＭａｔｒｉｘ，ＣＰＭ)に拡張され、基本マトリックスの要素０はｚ×ｚのすべて０のマトリックスに拡張される。ＢａｓｅｍａｔｒｉｘＢは、後のプロトタイプベースのＬＤＰＣ構成で基本グラフ（ｂａｓｅｇｒａｐｈ）と呼ばれる。Pⁱで各ｚ×ｚ循環置換マトリックスを表す。ここで、マトリックスPは、図２に示すように、単位マトリックスが１桁右に循環シフトして得られたマトリックスである。iは循環シフトラベル、すなわち、サブマトリックスの循環係数である。図３に、循環置換マトリックスPⁱ（サブグループサイズは８×８であり、すなわち、z＝８である）例を示す。

したがって、各循環置換マトリックスPⁱは、実際には、単位マトリックスIの右への循環シフトのi回を表し、循環置換マトリックス循環シフトラベルiは

を満たす。さまざまなコード長を取得するために、循環置換マトリックスのサイズzは、それぞれ１９４４、１２９６、および６４８の３つのコード長に対応する２７、５４、および８１とする。

上述の準循環ＬＤＰＣに対応するサブ循環置換マトリックス(ＣＭ)は、１より大きい列重みを有してもよく、例えば、列重みは２または２より大きい値であり、この際、サブ循環置換マトリックスはＣＰＭではなくなる。

５ＧのＬＤＰＣ用に設計されたＬＤＰＣは、ＩＲ(Ｉｎｃｒｅｍｅｎｔａｌｒｅｄｕｎｄａｎｃｙ)〜ＨＡＲQ（ＨｙｂｒｉｄＡｕｔｏｍａｔｉｃＲｅｐｅａｔＲｅｑｕｅｓｔ）をサポートしなければならない。したがって、５ＧシナリオのＬＤＰＣは、増分冗長で構成され得る。つまり、最初に高コードレートのＬＤＰＣが構成され、次に増分冗長性が採用されてより多くのチェックビットが生成され、さらに低コードレートのＬＤＰＣが得られ。増分冗長性に基づいて構成されたＬＤＰＣには、優れたパフォーマンス、広いコード長とコードレートカバレッジ、高い再利用性、ハードウェアによる簡単な実施、チェックマトリックスによって直接エンコードされる機能など、多くの利点がある。特定の構造の例を図４に示す。ここで、Ｂは双対角または準双対角マトリックスであり、Ｃは０マトリックス、Ｅは下三角拡張マトリックスである。ＬＤＰＣチェックマトリックスの設計は、主にＡ、Ｄ、Ｅ１の設計に依存する。

ＬＤＰＣの性能は、２つの最も重要な要因に依存し、１つは、ｂａｓｅｍａｔｒｉｘの設計であり、もう１つは、ｂａｓｅｍａｔｒｉｘの各非ゼロ要素をどのようにｚ×ｚ循環置換マトリックスに拡張するかである。これら２つの要因は、ＬＤＰＣのパフォーマンスに決定的な役割を果たす。

まとめると、５Ｇ通信システムは、ＬＴＥと比較して、ｅＭＢＢシナリオにおけるデータレートを大幅に改善するという重要な必要性を有している。ダウンリンクは２０Ｇｂｐｓのスループットが必要ですが、アップリンクには１０Ｇｂｐｓのスループットが必要である。スループット要件を効果的にサポートするために、ｅＭＢＢデータチャネルで採用されるＬＤＰＣパラメーターは次のように定義される。最大コードレートは８/９以上、最大コード長は８４８８、ＬＤＰＣデコード並列性を決定するための循環サブマトリックスの最大次元数はＺmax＝３８４である。８/９コードレートのＬＤＰＣの現在の設計パラメーターは２０Ｇｂｐｓをサポートするのに問題はないが、実際のアプリケーションには次のような問題があり。コードレートの低下により、５ＧＬＤＰＣデコーダのスループットは、少なくともＬＴＥｔｕｒｂｏコードと同等の性能を達成できるはずでる。たとえば、ｔｕｒｂｏの最大ダウンリンクスループットが８/９コードレートで１Ｇｂｐｓ、２/３コードレートで７５０Ｍbps、５Ｇダウンリンク用に設計されたＬＤＰＣスループットが２/３コードレートで少なくとも１５Ｇｂｐｓであると仮定する。同時に、Ｒ＝８/９コードレートＬＤＰＣは、それぞれアップリンク/ダウンリンクの１０/２０Ｇｂｐｓスループットをサポートする。最大コードレートはエントリ条件であり、再送信を考慮する必要がある。増分冗長性を備えたＬＤＰＣの再送信コードレートは、初期送信コードレートよりも低くする必要があるが、コードレートを下げると、ＬＤＰＣのチェックマトリックスは速やかに大きくなる。たとえば、ＬＤＰＣのｂａｓｅｇｒａｐｈの次元が８/９コードレートは１０行と９０列で、１/２コードレートのＬＤＰＣのｂａｓｅｇｒａｐｈは４５行と９０列に変更される。ＬＤＰＣチェックマトリックス行の数の上昇に伴い、辺の数、すなわちマトリックスの１の数も大幅に増加する。ただし、辺の数は各コードブロックデコードの遅延（ｌａｔｅｎｃｙ）に比例するため、８/９のコードレートのみが２０Ｇｂｐｓスループットをサポートする場合、再送信された低コードレートにはより大きなｌａｔｅｎｃｙが必要であり、現時点ではデコードを完了できない。それが起こると、端末は、パケット損失処理することで基地局の否定応答（ＮｅｇａｔｉｖｅＡｃｋｎｏｗｌｅｄｇｅｍｅｎｔ, ＮＡＣＫ）シグナリングに応答する。これにより、スループットが大幅に低下される。したがって、５Ｇ用に設計されたＬＤＰＣは、最大のコードレートに加えて、より低いコードレートで２０Ｇｂｐｓスループットをサポートする方法を検討する必要がある。

５Ｇ超高信頼性低遅延通信（Ｕｌｔｒａ〜ＲｅｌｉａｂｌｅａｎｄＬｏｗＬａｔｅｎｃｙＣｏｍｍｕｎｉｃａｔｉｏｎ, ＵＲＬＬＣ）シナリオは、低遅延および高信頼性を強調するため、設計されるＬＤＰＣは超低遅延を持たなければならず、したがって、低コードレートのＬＤＰＣは超低ｌａｔｅｎｃｙを有することが期待される。

したがって、低ｌａｔｅｎｃｙおよび高スループットをサポートする５ＧＬＤＰＣのチェックマトリックスの設計構造は、検討する価値がある。

ＬＤＰＣの並列性は、サブ循環マトリックスの次元Ｚに比例する。スループットを改善するために、ＬＤＰＣのすべての行は直交している。たとえば、次は４行８列のｂａｓｅｇｒａｐｈである（各１はｚ×ｚのサブ循環マトリックスを表す）：

同時に並列処理するために４つの行は互いに直交しており、ｌａｔｅｎｃｙは単一の行処理と比べ４倍短縮され、スループットが大幅に向上する。

並列性はハードウェア用語である。デコーダは、シリアルデコードとパラレルデコードに分かれている。たとえば、広帯域符号分割多元接続（ＷｉｄｅｂａｎｄＣｏｄｅＤｉｖｉｓｉｏｎＭｕｌｔｉｐｌｅＡｃｃｅｓｓ, ＷＣＤＭＡ（登録商標））のｔｕｒｂｏコードはシリアルでしかデコードできない。つまり、１つのビットがデコードされた後、他のビットは非常に遅い速度でデコードされる。ＱＰＰ（ＱｕａｄｒａｔｉｃＰｅｒｍｕｔａｔｉｏｎＰｏｌｙｎｏｍｉａｌｓ, ＱＰＰ）インターリーバーがＬＴＥ〜ｔｕｒｂｏコードに導入されると、ｔｕｒｂｏはいくつかのセグメントで同時にデコード、つまり並列デコードできる。ＱＰＰインターリーバーの構造により、ｔｕｒｂｏの同期デコードチャネルが制限されている。同時並列デコードの数は、並列処理と呼ばれる。ＬＴＥ〜ｔｕｒｂｏの並列性は低く、ＬＤＰＣの並列性はＺに依存します。たとえば、Ｚ＝２５６の場合、２５６の並列デコードチャネルがあり、２５６が並列性である。

しかしながら、低ＳＮＲ(ＳＩＧＮＡＬ〜ＮＯＩＳＥＲＡＴＩＯ)の性能を改善するために、５Ｇによって採用されたＬＤＰＣは、最初の２つの列が組み込みパンチ列である構造、すなわち、ｂａｓｅｇｒａｐｈの第１の列および第２の列に対応する情報ビットはチャネルに送信されないが、デコードに参加する。最初の２列で送信された信号は実際には送信されないため、ｂａｓｅｇｒａｐｈの第１の列および第２の列を正常にデコードし、第１の列および第２の列の重みを大きくする必要がある。つまり、ｂａｓｅｇｒａｐｈの第１の列および第２の列の要素はほとんど１とする。高い列の重みは、チャネルに送信されない情報ビットを高度に保護し、対応する情報ビットがチャネルに送信されなくても正しくデコードできるようにする。スループットを改善するために、行の直交性が設計されている場合、チャネルに送信されないｂａｓｅｇｒａｐｈの最初の２列のデコードは成功せず、ＬＤＰＣの性能は大幅に失われる。

したがって、本発明の実施形態に係る低ｌａｔｅｎｃｙおよび高スループットをサポートする５ＧＬＤＰＣチェックマトリックスは、以下のステップを含む。

ステップ１：所定の基本グラフ（ｂａｓｅｇｒａｐｈ）の行の数および列の数に従って、ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈ全体を決定する。

本発明の実施形態に係るｂａｓｅｇｒａｐｈ実際にはマトリックスであり、ｂａｓｅｍａｔｒｉｘとも呼ばれ得る。マトリックスとして、ｂａｓｅｇｒａｐｈには行と列がある。ｂａｓｅｇｒａｐｈの要素は０または１であるため、本発明の実施形態に係るいずれかの行の行重みは、その行の１の数として定義され、同様に、列の列重みはその列の１の数として定義される。

特定のステップは以下の通りである。
a) 高コードレートを有するｂａｓｅｇｒａｐｈは、高い行重みを有する非行直交構造を採用し、具体的に図４の双対角マトリックスに対応するｂａｓｅｇｒａｐｈ内のすべての行は、所定値より大きい行重みを採用する。当該所定値のサイズは高コードレートに対応するｂａｓｅｇｒａｐｈサイズと関連する。たとえば、各行の１の数を、高コードレートのｂａｓｅｇｒａｐｈの行の数で割った値は、所定値よりも大きく、好ましくは、当該所定値は０.５である。この設計により、ＬＤＰＣの高コードレート性能を確保できる。もちろん、高コードレートに対応するｂａｓｅｇｒａｐｈの１の数は大きすぎるため、行の直交構造はない。最大コードレートに対応するｂａｓｅｇｒａｐｈは、非行直交構造である必要がある。最大コードレートの下方に拡張される高コードレート部分は、非行直交構造を採用する場合があるが、行の重みは双対角部分の重みよりも小さくなる。

本発明の実施形態に係る高コードレートおよび低コードレートは、相対的な概念である。たとえば、１/２より高コードレートは、高コードレートと呼ばれる場合がある。同様に、１/２より低コードレートは低コードレートと呼ばれる場合があり、中程度のコードレートは一般に１/２程度であるが、絶対的ではない。５ＧＬＤＰＣには２つのｂａｓｅｇｒａｐｈがあり、大きなｂａｓｅｇｒａｐｈはＲ＝８/９〜１/３をサポートし、小さなｂａｓｅｇｒａｐｈはｂａｓｅｇｒａｐｈはＲ＝２/３〜１/５をサポートする。大きなｂａｓｅｇｒａｐｈの場合、コードレートは８/９または２/３でさえある。小さなｂａｓｅｇｒａｐｈの場合、Ｒ＝２/３のコードレートは高く、１/２よりも高コードレートも高いと見なされる。少なくとも双対角構造に対応する行のコードレートは高く、双対角構造には下向きの拡張はあまりない。Ｒ＝１/２以上は、高コードレートと見なされる。いわゆる低コードレートは、一般的にまたは好ましくは１/２未満であることが必要である。

本発明の実施形態に係る高コードレートを有するｂａｓｅｇｒａｐｈは、実際には、高コードレートに対応するｂａｓｅｇｒａｐｈを指す。例として、４２行５２列のｂａｓｅｇｒａｐｈ、つまり、最低コード率が１/５のｂａｓｅｇｒａｐｈ（コードレート１/５については後で説明する）を例に取る。まず、ＬＤＰＣのチェックマトリックス(チェックマトリックスはｂａｓｅｇｒａｐｈではなく、ｂａｓｅｇｒａｐｈによって循環置換マトリックスを拡張することによって取得される)の列の数Ｎ（ＮはＬＤＰＣコード長に対応する）から行の数Ｍ（Ｍはチェックの数に対応する）を引いて情報ビットの数Ｋ＝Ｎ〜Ｍを得る。Ｋの単位はビットで、コードレートは情報ビットの数をコード長で除算した値、すなわちＲ＝ｋ/Ｎである。ｂａｓｅｇｒａｐｈとチェックマトリックスのサイズの差は、サブ循環マトリックスサイズの倍数Ｚに等しいため、ｂａｓｅｇｒａｐｈは、情報ビットとコードレートを直接解決するように構成できる。ｂａｓｅｇｒａｐｈの列の数をＮｂ、行の数をＭbとすると、情報ビットに対応する列の数はＫｂ＝Ｎｂ〜Ｍｂである。ここでは、ＫではなくＫｂを使用していることに注意されたい。Ｋの単位はビットで、Ｋｂの単位はｂａｓｅｇｒａｐｈの列の数である。ビットの観点から２つの間にＺ倍の違いがある。ｂａｓｅｇｒａｐｈパラメーターによると、コードレートはＲ＝Ｋｂ/Ｎｂで決定できる。さらに、５Ｇのｂａｓｅｇｒａｐｈは、ｂａｓｅｇｒａｐｈの最初の２列に対応する２つの組み込みパンチング列を使用するため（もちろん、当該２列のｂａｓｅｇｒａｐｈ情報ビットの対応列の任意の位置にそれらのいずれかを配置することが可能である）、これら２つの列の対応する情報ビットは、エンコード後にチャネルに送信されないため、実際にチャネルに送信される情報ビットの長さはＮｂではなくＮｂ〜２であるため、５ＧＬＤＰＣの場合、情報ビットＫｂ＝５２〜４２＝１０, Ｒ＝１０/(５２〜２)＝１/５である、これは１/５コードレートの計算方法である。

次に、高コードレートに対応するｂａｓｅｇｒａｐｈについて、高コードレートは相対的である。２２行３２列の高コードレートのｂａｓｅｇｒａｐｈが構成された場合：同様に、kb＝３２〜２２＝１０, Ｒ＝１０/（３２〜２）＝１/３である。Ｒ＝１/３の２２行３２列のｂａｓｅｇｒａｐｈについて、さらに２０行２０列下方に伸び、４２行５２列の、低コードレートＲ＝１/５を有するｂａｓｅｇｒａｐｈを得る。これは、高コードレートのｂａｓｅｇｒａｐｈから、低コードレートを有するｂａｓｅｇｒａｐｈを構成するソースである。

例えば、列の重みが高い場合、行の数に対する１の数の比率は０.５よりも大きく、これは実際のニーズに応じて決定することができ、１が多い列ほど列の重みが大きくなる。

b) 中および高コードレート拡張ｂａｓｅｇｒａｐｈは、準行直交構造を採用する。具体的には、ｂａｓｅｇｒａｐｈの非行直交構造の高コードレート部分の下方の拡張された中低コードレートに対応するｂａｓｅｇｒａｐｈでは、全体またはグルーピングされた準行直交構造が採用される。対応するｂａｓｅｇｒａｐｈ。ただし、最初の２列は非直交構造を維持し、他の列は全体またはグルーピングされた行の直交構造を維持する。

c) 低コードレート拡張ｂａｓｅｇｒａｐｈは、行直交構造を採用する。具体的には、ｂａｓｅｇｒａｐｈの準行直交構造の中および高コードレート部分の下方の拡張された低コードレートに対応するｂａｓｅｇｒａｐｈでは、全体またはグルーピングされた行直交構造、つまり対応するｂａｓｅｇｒａｐｈでは、すべての行が全体またはグルーピングされた非直交構造を維持する。つまり、これらの行は、最初の２列でも、ｂａｓｅｇｒａｐｈに拡張するときに行の直交構造を維持する。

所定の行および列の数を満たすｂａｓｅｇｒａｐｈは、上記の非行直交構造のｂａｓｅｇｒａｐｈ、準行直交構造のｂａｓｅｇｒａｐｈ、および行直交構造のｂａｓｅｇｒａｐｈによって構成される。

本発明の実施形態に係る行直交性：行直交性を有する行間の内積は０であり、すなわち、重複する１はない。

本発明の実施形態に係る準行直交性：特に５ＧＬＤＰＣの場合、各行が列１と列２を除く内積の直交条件を満たすすべての列を持つことを意味する。

本発明の実施形態に係る非行直交性：行直交性も準行直交性も満たされないことを意味し、直交性は最悪である。

実施形態１：ｂａｓｅｇｒａｐｈのサイズは、図５に示されるように、２２行３２列である。最初の２つの列は、高い列の重みを有する組み込みパンチ列である。２つの対応する情報ビットは、少なくとも最初の送信ではチャネルで送信されず、対応する情報ビットはｋｂ＝３２〜２２＝１０列であり、最低のコードレートはＲｍｉｎ＝１０/(３２〜２)＝１/３である、最大コードレートは最初の５行１５列に対応するチェックマトリックスに属し、対応する情報ビットはｋｂ＝１５〜５＝１０，Ｒｍａｘ＝１０/(１５〜２)＝０.７７である。最初の５行と最初の１５列が最大のコードレートを構成する：Ｒ＝(１５〜５)/(１５〜２)＝１０/１３、これは非行の直交構造で、双対角マトリックス部分は４行１４列である。双対角マトリックスに対応するｂａｓｅｇｒａｐｈの各行の行の重みは、図５に示すように、上部の対角部分に対応する列の数の半分に設定できる所定値以上である。最小の行の重みは８であり、列の数の半分である７より大きい。Ｒ＝１０/１３のｂａｓｅｇｒａｐｈは、２行２列下に拡張されて７行１７列になり、コードレートＲ＝(１７〜７)/(１７〜２)＝２/３のｂａｓｅｇｒａｐｈを構成する。拡張された２行は依然として非行直交構造であるため、Ｒ＝２/３までのコードレートに対応するｂａｓｅｇｒａｐｈは依然として非行直交構造である。Ｒ＝２/３のｂａｓｅｇｒａｐｈは５行５列下に拡張されて１２行２２列になり、コードレートＲ＝(２２〜１２)/(２２〜２)＝１/２のｂａｓｅｇｒａｐｈが得られる。拡張された５行５列において、拡張された最初の３行は準行の直交関係を満たし、拡張された最後の２行も準行の直交関係を満たすが、最初の３行と最後の２行は行の直交関係を満たさない。コードレート１/２に対応するｂａｓｅｇｒａｐｈは、Ｒ＝(３２〜２２)/(３２〜２)＝１/３のｂａｓｅｇｒａｐｈを取得するため、ｂａｓｅｇｒａｐｈにおいて、１０行１０列下方に拡張されている。拡張された１０行では、行１３〜１４、１４〜１５、１５〜１６、１７〜１８、１９〜２０、および２１〜２２は直交関係を満たしている。

ステップ２：ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈ全体に従って、サブ循環マトリックスの循環係数を決定する。

サブ循環マトリックスの循環係数を決定ために、サブ循環マトリックスのサイズＺの決定が最初に必要である。さまざまなＺは、さまざまなチェックマトリックスとさまざまな情報ビットに対応する。５ＧＬＤＰＣは、多くのＺに対応するために、情報ビットの長さ４０〜８４４８に適応する必要がある。たとえば、情報ビットＫ＝４０〜８４４８である。

Ｋに従ってＺを決定する方法に関しては、Ｋ＝１２８０のｂａｓｅｇｒａｐｈがＫｂ＝１０を有し、Ｚ＝１２８０/１０＝１２８である。Ｋ＝１２９０の場合、Ｚ＝２５６０/１０＝２５６であると仮定する。従って、Ｚ＝２５６が４０から８４４８８４４８までのＫは必然的に多くのＺを必要とし、各Ｚはチェックマトリックスに対応する。

循環係数の貯蔵容量を減少させるために、複数のＺに対して同じ循環係数またはある循環係数の関数を採用する必要がある。したがって、循環係数の設計目標は、循環分布を尺度として複数のＺに適したものにし、異なるＺの下で良好なリング分布と最小距離特性を持つことである。ここで、最小距離は２つのコードワード間の最小の差である。最小距離が大きいほど、受信機が混乱する可能性は低くなる。最小距離が非常に小さく、すべてがＨＷ＝０に準拠している場合、チェックは正しいかもしれませんが、コードワードは実に正しくない可能性がある。

前記サブ循環マトリックスは次のように説明される。まず。準循環ＬＤＰＣのチェックマトリックスはバイナリマトリックスであり、各要素は０または１のいずれかである。Ｍ行およびＮ列のチェックマトリックスはＭｂ行Ｎｂ列サブ循環マトリックスで構成される。各サブ循環マトリックス次元はＺ×Ｚである。したがって、Ｍｂ行とＮｂ列はｂａｓｅｇｒａｐｈとも呼ばれる。そのため、ｂａｓｅｇｒａｐｈを取得した後、各１を循環置換マトリックスに拡張し、各０をＺ×Ｚの０マトリックスに拡張する必要がある。チェックマトリックス全体から見ると、これは循環置換マトリックスではないが、各サブマトリックスからみると循環であり、これは、サブ循環マトリックスの定義のソースである。

サブ循環マトリックスの循環係数は、次のように導入される。ｂａｓｅｇｒａｐｈの各１は循環置換マトリックスに拡張する必要があるため、循環置換マトリックスは実際には第１の行に依存する。第１の行内の１の位置は循環置換マトリックスの循環係数である。この明細書における定義によれば、単位マトリックス循環係数は、第１の行内の位置の数１を指す。これは、注目すべきは０から始まるインデックスである。

前記チェックマトリックスは以下のように導入される：最初に、線形ブロックコードは、チェックマトリックスと呼ばれるバイナリマトリックスＨを必要とする。このマトリックスを使用することにより、情報ビットは、チェックビットまたは冗長ビットと呼ばれる多くの情報ビットの関連ビットに線形に変換できる。これらのチェックビットは、デコード中にｆａｄｉｎｇｃｈａｎｎｅｌによってフラッディングされる情報ビットを回復するように構成される。情報ビットがｘであると仮定すると、これは送信側で既知であり、受信側では不明であり、情報ビットの送信とは別に、送信側はチェックビットｐも導入する。具体的な関係は、チェックマトリックスＨにＷ＝[ｘｐ] カスケードを乗算したベクトルが０であり、ＨＷ＝０で方程式を解くことにより、送信端がｐを得る。Ｈマトリックスが５Ｇで採用されている下三角形式で設計されている場合、方程式はチェック関係ＨＷ＝０を使用して簡単に解くことができ、これがチェックマトリックスのソースである。マトリックスＨは必要な要素であるため、ｂａｓｅｇｒａｐｈをマトリックスＨに拡張するという前提でのみエンコードを行うことができる。

循環係数の関数は次のように導入される：異なるＺは同じ循環係数を使用し、それはそれ自体循環係数の特別な一定の関数である。たとえば、Ｚ＝２５６に従って設計された循環係数はｓｈｉｆｔ＿ｃｏｅｆｆｉｃｉｅｎｔである。Ｚ＝１２８の場合、循環係数はmod(ｓｈｉｆｔ＿ｃｏｅｆｆｉｃｉｅｎｔ, １２８) になり、循環係数がＺの制限を超えないようにする。

ＬＤＰＣマトリックスの全体ｂａｓｅｇｒａｐｈのすべての１を対応するサブ循環マトリックスの循環係数で置き換えることにより得られるマトリックスは、ｐｒｏｔｏＭａｔｒｉｘ（ｐｒｏｔｏＭａｔｒｉｘ）として定義される。

ステップ３：循環因子Ｚを使用してＬＤＰＣのチェックマトリックスＨを取得するために、ｐｒｏｔｏＭａｔｒｉｘに対して分散演算（Ｄｉｓｐｅｒｓｉｏｎ）が実行される。

ここで、ｐｒｏｔｏＭａｔｒｉｘの循環係数は、サブ循環マトリックスの循環係数である。

ステップ４：ステップ３で決定されたＬＤＰＣのチェックマトリックスＨに従ってエンコードが実行される。

要約すると、図６を参照すると、本発明の実施形態に係るチェックマトリックスを決定するための方法は以下を含む。

Ｓ１０１において、低密度パリティチェックコード（ＬＤＰＣ）マトリックスの基本グラフ（ｂａｓｅｇｒａｐｈ）を決定する。

Ｓ１０２、ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈに従ってＬＤＰＣのチェックマトリックスを決定する。

オプションとして、ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈに従ってＬＤＰＣのチェックマトリックスを決定することは、具体的に、ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈに従ってサブ循環マトリックスの循環係数を決定する（すなわち、上記のステップ２）。

サブ循環マトリックスの循環係数を使用してｐｒｏｔｏＭａｔｒｉｘに対し分散演算を実行し、ＬＤＰＣのチェックマトリックスを取得する（つまり、上記のステップ３）。

オプションとして、ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈを決定することは、具体的に、所定の行の数および列の数に従って、ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈを決定する（つまり、上記のステップ１）。

オプションとして、ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈは、複数のコードレート（たとえば、上記の高コードレート、中高コードレート、低コードレートなど）のｂａｓｅｇｒａｐｈを含む。また、異なるコードレートを有するｂａｓｅｇｒａｐｈ構造（たとえば、非行直交性構造準行直交性構造行直交性構造）は異なる。

オプションとして、所定の行の数および列の数に従って、ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈを決定することは、具体的に、第１のコードレート（たとえば、上記の高コードレート）に従って、所定の行重み（たとえば、前記高い行重み）を有する非行直交構造のｂａｓｅｇｒａｐｈを生成する。

非行直交構造のｂａｓｅｇｒａｐｈに基づき、第２のコードレート（たとえば、上記の中高コードレート）に従って拡張して、準行直交構造のｂａｓｅｇｒａｐｈを生成し、
準行直交構造のｂａｓｅｇｒａｐｈに基づき、第３のコードレート（たとえば、上記の低コードレート）に従って拡張して、行直交構造のｂａｓｅｇｒａｐｈを生成し、
非行直交構造のｂａｓｅｇｒａｐｈ、準行直交構造のｂａｓｅｇｒａｐｈおよび行直交構造のｂａｓｅｇｒａｐｈから、所定の行の数および列の数の事前設定要件を満たすＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈを構成し、
ここで、第１のコードレートは第２のコードレーより大きく、第２のコードレートは第３のコードレートより大きい。

本発明の実施形態に係るすべての前記所定値、所定のコードレート、所定の行重みなどのすべての特定の値は、実際の必要性に従って決定されることができ、本発明の実施形態でそれは限定されないことに留意されたい。

図７を参照して、上記の方法に対応して、本発明の実施形態に係るチェックマトリックスを決定するための装置は、
低密度パリティチェックコード（ＬＤＰＣ）マトリックスの基本グラフ（ｂａｓｅｇｒａｐｈ）を決定するための、第１のユニット１１と、
ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈに従ってＬＤＰＣのチェックマトリックスを決定するための、第２のユニット１２と、を備える。

オプションとして、第２のユニット１２は、具体的に、ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈに従ってサブ循環マトリックスの循環係数を決定し、サブ循環マトリックスの循環係数を使用して、ｐｒｏｔｏＭａｔｒｉｘに対し分散演算を実行し、ＬＤＰＣのチェックマトリックスを取得する。

オプションとして、第１のユニット１１は、具体的に、所定の行の数および列の数に従って、ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈを決定する。

オプションとして、ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈは、複数のコードレートを有するｂａｓｅｇｒａｐｈを含み、異なるコードレートを有するｂａｓｅｇｒａｐｈは異なる構造を有する。

オプションとして、第１のユニット１１は、具体的に、第１のコードレートに従って、所定の行重みの非行直交構造のｂａｓｅｇｒａｐｈを生成し、
非行直交構造のｂａｓｅｇｒａｐｈに基づき、第２のコードレートに従って拡張し、準行直交構造のｂａｓｅｇｒａｐｈを生成し、
準行直交構造のｂａｓｅｇｒａｐｈに基づき、第３のコードレートに従って拡張し、行直交構造のｂａｓｅｇｒａｐｈを生成し、
非行直交構造のｂａｓｅｇｒａｐｈ、準行直交構造のｂａｓｅｇｒａｐｈおよび行直交構造のｂａｓｅｇｒａｐｈから、所定の行の数および列の数の事前設定要件を満たすＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈを構成し、
ここで、第１のコードレートは第２のコードレーより大きく、第２のコードレートは第３のコードレートより大きい。

本発明の実施形態において、上述第１のユニット１１および第２のユニット１２の両方は、プロセッサなどの物理デバイスによって実施され得る。

本発明の実施形態に係る他のエンコード装置は、メモリと、プロセッサとを備える。ここで、メモリはプログラム命令を格納し、プロセッサは、メモリに格納されたプログラム命令を読み取り、取得したプログラムで上述のいずれかの方法を実行する。

たとえば、図８を参照すると、本発明の実施形態に係る他のエンコード装置は、メモリ５２０と、プロセッサ５００の制御でデータを送受信する送受信機５１０と、メモリ５２０に格納されたプログラムを読み出してプログラムで動作するプロセッサ５００とを備える。

前記プロセッサ５００は、低密度パリティチェックコード（ＬＤＰＣ）マトリックスの基本グラフ（ｂａｓｅｇｒａｐｈ）を決定し、
ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈに従ってＬＤＰＣのチェックマトリックスを決定する。

オプションとして、プロセッサ５００がＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈに従ってＬＤＰＣのチェックマトリックスを決定することは、具体的に、
プロセッサ５００は、ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈに従ってサブ循環マトリックスの循環係数を決定する。

プロセッサ５００は、サブ循環マトリックスの循環係数を使用して、ｐｒｏｔｏＭａｔｒｉｘに対し分散演算を実行し、ＬＤＰＣのチェックマトリックスを取得する。

オプションとして、プロセッサ５００は、ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈを決定することは、具体的に、プロセッサ５００は、所定の行の数および列の数に従って、ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈを決定する。

オプションとして、プロセッサ５００は、所定の行の数および列の数に従って、ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈを決定することは、具体的に、
プロセッサ５００は、第１のコードレートに従って、所定の行重みの非行直交構造のｂａｓｅｇｒａｐｈを生成し、
プロセッサ５００は、非行直交構造のｂａｓｅｇｒａｐｈに基づき、第２のコードレートに従って拡張し、準行直交構造のｂａｓｅｇｒａｐｈを生成し、
プロセッサ５００準行直交構造のｂａｓｅｇｒａｐｈに基づき、第３のコードレートに従って拡張し、行直交構造のｂａｓｅｇｒａｐｈを生成し、
非行直交構造のｂａｓｅｇｒａｐｈ、準行直交構造のｂａｓｅｇｒａｐｈおよび行直交構造のｂａｓｅｇｒａｐｈから、所定の行の数および列の数の事前設定要件を満たすＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈを構成し、
ここで、第１のコードレートは第２のコードレーより大きく、第２のコードレートは第３のコードレートより大きい。

ここで、図８において、バスアーキテクチャは、いずれ数の相互接続するバス及びブリッジを備える。具体的に、プロセッサ５００が代表となる１つまたは複数のプロセッサ及びメモリ５２０が代表となるメモリの多様な回路により接続される。バスアーキテクチャは、外部設備、電圧レギュレーター及び電力管理回路等の他の回路を接続することもできる。これらは、当該分野の周知技術であるため、本発明において、詳細に説明しない。バスインターフェースはインターフェースを提供する。送受信機５１０は、複数の部品であることができ、即ち、送信機及び受信機を備え、伝送媒体を介して他の装置と通信するユニットを提供する。プロセッサ５００は、バスアーキテクチャ及び通常の処理を管理し、メモリ５２０が動作する際に利用するデータを記憶することができる。

プロセッサ５００は、中央処理装置（ＣｅｎｔｅｒＰｒｏｃｅｓｓｉｎｇＵｎｉｔ, ＣＰＵ）、特定用途向け集積回路（ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ, ＡＳIＣ）、フィールドプログラマブルゲートアレイ（Ｆｉｅｌｄ−ＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ, ＦＰＧＡ）または複合プログラマブルロジックデバイス（ＣｏｍｐｌｅｘＰｒｏｇｒａｍｍａｂｌｅＬｏｇｉｃＤｅｖｉｃｅ, ＣＰＬＤ）であってもよい。

本発明の実施形態に係るチェックマトリックスを決定するための装置は、具体的にはデスクトップコンピュータ、ポータブルコンピュータ、スマートフォン、タブレットコンピュータ、携帯情報端末（ＰｅｒｓｏｎａｌＤｉｇｉｔａｌＡｓｓｉｓｔａｎｔ, ＰＤＡ）などであり得る。当該コンピューティングデバイスは、中央処理装置（ＣｅｎｔｅｒＰｒｏｃｅｓｓｉｎｇＵｎｉｔ, ＣＰＵ）、メモリ、入力／出力デバイスなどを含むことができ、入力デバイスは、キーボード、マウス、タッチスクリーンなどを含むことができ、出力デバイスは、液晶ディスプレイ（ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙ, ＬＣＤ）ブラウン管（ＣａｔｈｏｄｅＲａｙＴｕｂｅ, ＣＲＴ）などの表示デバイスが含まれる。

メモリは、読み出し専用メモリ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ, ＲＯＭ）およびランダムアクセスメモリ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ, ＲＡＭ）を含むことができ、メモリに格納されたプログラム命令およびデータをプロセッサに提供することができる。本出願の実施形態では、メモリは、エンコード方法のプログラムを格納することができる。

メモリに格納されたプログラム命令を読み取ることにより、プロセッサは、取得したプログラム命令に従って上記のエンコード方法を実行するように構成される。

本発明の実施形態に係るチェックマトリックスを決定するための方法は、端末装置またはネットワーク装置に適用されてもよい。

ここで、ＵＥは、ＭＳ（ＭｏｂｉｌｅＳｔａｔｉｏｎ）、移動端末（ＭｏｂｉｌｅＴｅｒｍｉｎａｌ）、ＭＴ（ＭｏｂｉｌｅＴｅｌｅｐｈｏｎｅ）などを含むが、それに限られない。当該ユーザー設備は、ＲＡＮ（ＲａｄｉｏＡｃｃｅｓｓＮｅｔｗｏｒｋ，ＲＡＮ）を介して１つまたは複数のコアネットワークと通信することができる。例えば、ユーザー設備は、ＭＴ（Ｃｅｌｌｕｌａｒｐｈｏｎｅとも呼ばれる）、無線通信機能を有するコンピュータなどを含むこともできる。ユーザー設備は、携帯式、ポケット式、手持ち式、コンピュータに内蔵されるかまたは、車載の移動装置であることもできる。

ネットワーク装置は、基地局（例えば、接続点）であることができ、ＡＮ（ＡｃｃｅｓｓＮｅｔｗｏｒｋ）で無線インターフェースにおいて、１つまたは複数のセクターを介して無線端末と通信する設備であることができる。基地局は、受信した無線フレームとＩＰ組み分けを相互に転換して、無線端末とＡＮの他の部分間のルーターとすることができる。ここで、ＡＮの他の部分は、ＩＰネットワークを含むことができる。基地局は、無線インターフェースに対する属性管理を協調することができる。例えば、基地局は、ＧＳＭ（登録商標）またはＣＤＭＡの基地局（ＢａｓｅＴｒａｎｓｃｅｉｖｅｒＳｔａｔｉｏｎ，ＢＴＳ）であってもよいし、ＷＣＤＭＡ（登録商標）の基地局（ＮｏｄｅＢ）であってもよく、ＬＴＥの進化型基地局（ＮｏｄｅＢまたはｅＮＢまたはｅ-ＮｏｄｅＢ，ｅｖｏｌｕｔｉｏｎａｌＮｏｄｅＢ）であってもよいが、本発明をそれに限定しない。

本発明の実施形態に係るコンピュータ記憶媒体は、上述のエンコード方法を実行するためのプログラムを含む、上述のコンピューティングデバイス用のコンピュータプログラム命令を記憶するように構成される。

前記コンピュータ記憶媒体、磁気メモリ（フロッピーディスク、ハードディスク、磁気テープ、光磁気ディスク（ＭＯ）など）、光学メモリ（ＣＤ、ＤＶＤ、ＢＤ、ＨＶＤなど）、半導体メモリ（ＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、不揮発性メモリ（ＮＡＮＤＦＬＡＳＨ）、ソリッドステートハードディスク（ＳＳＤ）など）を含むがこれらに限定されない、コンピュータがアクセスできる任意の利用可能な媒体またはデータ記憶装置であり得る。

まとめると、本発明の実施形態に係る技術的解決策では、高コードレート部分での高い行重みが維持され、非行直交性により高いコードレート性能が保証されると同時に、高コードレート複雑さが低いため、高スループットを達成できる。高コードレート拡張中コードレートパーツは準行直交構造を採用し、準行直交性により、チェックマトリックスの最初の２列の非ゼロ要素の密度が保証され、性能の優先順位が保証される。同時に、行の間に組み込みパンチ列以外の行の他の要素が行の直交性を維持することは、高いスループットにつながる。実行可能な方法では、組み込みパンチ列の位置で以前の反復尤度比を採用し、行の直交性の実施に従って準行の直交行を処理できる。低コードレートで完全な行直交設計を採用すると、低コードレート部分の組み込みパンチ列への依存が軽減される。行直交性設計を使用しても、システム性能が大幅に低下することはないが、低コードレートデコードを高速化し、ｌａｔｅｎｃｙを削減する。したがって、本発明の実施形態に係る技術案は、非行直交性、準行直交性および行直交設計ソリューションを統合し、高スループットと低ｌａｔｅｎｃｙを必要とする５ＧｅＭＢＢおよびＵＲＬＬＣシナリオに非常に適している。

本分野の技術者として、本発明の実施形態が、方法、システム或いはコンピュータプログラム製品を提供できるため、本発明は完全なハードウェア実施形態、完全なソフトウェア実施形態、またはソフトウェアとハードウェアの両方を結合した実施形態を採用できることがかわるはずである。さらに、本発明は、一つ或いは複数のコンピュータプログラム製品の形式を採用できる。また、当該製品はコンピュータ使用可能なプログラムコードを含むコンピュータ使用可能な記憶媒体（ディスク記憶装置と光学記憶装置等を含むがそれとは限らない）において実施する。

以上は本発明の実施形態の方法、装置（システム）、およびコンピュータプログラム製品のフロー図および／またはブロック図によって、本発明を記述した。理解すべきことは、コンピュータプログラム指令によって、フロー図および／またはブロック図における各フローおよび／またはブロックと、フロー図および／またはブロック図におけるフローおよび／またはブロックの結合を実現できる。プロセッサはこれらのコンピュータプログラム指令を、汎用コンピュータ、専用コンピュータ、組込み式処理装置、或いは他のプログラム可能なデータ処理装置設備の処理装置器に提供でき、コンピュータ或いは他のプログラム可能なデータ処理装置のプロセッサは、これらのコンピュータプログラム指令を実行し、フロー図における一つ或いは複数のフローおよび／またはブロック図における一つ或いは複数のブロックに指定する機能を実現する。

これらのコンピュータプログラム指令は又、コンピュータ或いは他のプログラム可能なデータ処理装置を特定方式で動作させるコンピュータ読取記憶装置に記憶できる。これによって、指令を含む装置は当該コンピュータ読取記憶装置内の指令を実行でき、フロー図における一つ或いは複数のフローおよび／またはブロック図における一つ或いは複数のブロックに指定する機能を実現する。

これらコンピュータプログラム指令はさらに、コンピュータ或いは他のプログラム可能なデータ処理装置設備に実装もできる。コンピュータプログラム指令が実装されたコンピュータ或いは他のプログラム可能設備は、一連の操作ステップを実行することによって、関連の処理を実現し、コンピュータ或いは他のプログラム可能な設備において実行される指令によって、フロー図における一つ或いは複数のフローおよび／またはブロック図における一つ或いは複数のブロックに指定する機能を実現する。

上述した実施形態に記述された技術的な解決手段を改造し、或いはその中の一部の技術要素を置換することもできる。そのような、改造と置換は本発明の各実施形態の技術の範囲から逸脱するとは見なされない。

11 第１のユニット
12 第２のユニット
500 プロセッサ
510 送受信機
520 メモリ

Claims

低密度パリティチェックコード（ＬＤＰＣ）マトリックスの基本グラフ（ｂａｓｅｇｒａｐｈ）を決定するステップと、
前記ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈに従って、ＬＤＰＣのチェックマトリックスを決定するステップと、を備えることを特徴とするチェックマトリックスを決定するための方法。
前記ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈに従って、ＬＤＰＣのチェックマトリックスを決定する場合、
前記ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈに従って、サブ循環マトリックスの循環係数を決定し、
前記サブ循環マトリックスの循環係数を使用してｐｒｏｔｏＭａｔｒｉｘに対し分散演算を実行し、ＬＤＰＣのチェックマトリックスを取得することを特徴とする請求項１に記載のチェックマトリックスを決定するための方法。
前記ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈを決定する場合、
所定の行の数および列の数に従って、ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈを決定することを特徴とする請求項１に記載のチェックマトリックスを決定するための方法。
前記ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈは、複数のコードレートを有するｂａｓｅｇｒａｐｈを含み、異なるコードレートを有するｂａｓｅｇｒａｐｈは異なる構造を有することを特徴とする請求項３に記載のチェックマトリックスを決定するための方法。
前記所定の行の数および列の数に従って、ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈを決定する場合、
第１のコードレートに従って、所定の行重みの非行直交構造のｂａｓｅｇｒａｐｈを生成し、
前記非行直交構造のｂａｓｅｇｒａｐｈに基づき、第２のコードレートに従って拡張し、準行直交構造のｂａｓｅｇｒａｐｈを生成し、
前記準行直交構造のｂａｓｅｇｒａｐｈに基づき、第３のコードレートに従って拡張し、行直交構造のｂａｓｅｇｒａｐｈを生成し、
前記非行直交構造のｂａｓｅｇｒａｐｈ、準行直交構造のｂａｓｅｇｒａｐｈおよび行直交構造のｂａｓｅｇｒａｐｈに従って、所定の行の数および列の数の事前設定要件を満たすＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈを構成し、
ここで、第１のコードレートは第２のコードレーより大きく、第２のコードレートは第３のコードレートより大きいことを特徴とする請求項４に記載のチェックマトリックスを決定するための方法。
前記ｂａｓｅｇｒａｐｈにおいて、双対角マトリックスに対応するｂａｓｅｇｒａｐｈ内のすべての行の行重みは、所定値以上であることを特徴とする請求項５に記載のチェックマトリックスを決定するための方法。
低密度パリティチェックコード（ＬＤＰＣ）マトリックスの基本グラフ（ｂａｓｅｇｒａｐｈ）を決定するための、第１のユニットと、
前記ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈに従って、ＬＤＰＣのチェックマトリックスを決定するための、第２のユニットと、を備えることを特徴とするチェックマトリックスを決定するための装置。
前記第２のユニットは、
前記ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈに従って、サブ循環マトリックスの循環係数を決定し、
前記サブ循環マトリックスの循環係数を使用してｐｒｏｔｏＭａｔｒｉｘに対し分散演算を実行し、ＬＤＰＣのチェックマトリックスを取得することを特徴とする請求項７に記載のチェックマトリックスを決定するための装置。
前記第１のユニットは、
所定の行の数および列の数に従って、ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈを決定することを特徴とする請求項７に記載のチェックマトリックスを決定するための装置。
前記ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈは、複数のコードレートを有するｂａｓｅｇｒａｐｈを含み、異なるコードレートを有するｂａｓｅｇｒａｐｈは異なる構造を有することを特徴とする請求項９に記載のチェックマトリックスを決定するための装置。
前記第１のユニットは、
第１のコードレートに従って、所定の行重みの非行直交構造のｂａｓｅｇｒａｐｈを生成し、
前記非行直交構造のｂａｓｅｇｒａｐｈに基づき、第２のコードレートに従って拡張し、準行直交構造のｂａｓｅｇｒａｐｈを生成し、
前記準行直交構造のｂａｓｅｇｒａｐｈに基づき、第３のコードレートに従って拡張し、行直交構造のｂａｓｅｇｒａｐｈを生成し、
前記非行直交構造のｂａｓｅｇｒａｐｈ、準行直交構造のｂａｓｅｇｒａｐｈおよび行直交構造のｂａｓｅｇｒａｐｈに従って、所定の行の数および列の数の事前設定要件を満たすＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈを構成し、
ここで、第１のコードレートは第２のコードレーより大きく、第２のコードレートは第３のコードレートより大きいことを特徴とする請求項１０に記載のチェックマトリックスを決定するための装置。
前記ｂａｓｅｇｒａｐｈにおいて、双対角マトリックスに対応するｂａｓｅｇｒａｐｈ内のすべての行の行重みは、所定値以上であることを特徴とする請求項１１に記載のチェックマトリックスを決定するための装置。
プログラム命令を格納するためのメモリと、
前記メモリに格納されたプログラム命令を読み取り、取得されたプログラムで動作するためのプロセッサと、を備え、
前記プロセッサは、低密度パリティチェックコード（ＬＤＰＣ）マトリックスの基本グラフ（ｂａｓｅｇｒａｐｈ）を決定し、前記ＬＤＰＣマトリックスのｂａｓｅｇｒａｐｈに従って、ＬＤＰＣのチェックマトリックスを決定することを特徴とするチェックマトリックスを決定するための装置。
低密度パリティチェックコード（ＬＤＰＣ）のチェックマトリックスに従ってエンコードし、
前記ＬＤＰＣのチェックマトリックスは、請求項１〜６のいずれか１項に記載のチェックマトリックスを決定するための方法によって決定されることを特徴とするエンコード方法。
低密度パリティチェックコード（ＬＤＰＣ）のチェックマトリックスに従ってエンコードするための、エンコードユニットを備え、
前記ＬＤＰＣのチェックマトリックスは、請求項１〜６のいずれか１項に記載のチェックマトリックスを決定するための方法によって決定されることを特徴とするエンコード装置。
請求項１〜６、および請求項１４のいずれか１項に記載の方法をコンピュータが実行できるようにするコンピュータ実行可能命令を記憶するコンピュータ記憶媒体。