KR102126404B1 - Ldpc 코드들에 대한 레이트 매칭 방법들 - Google Patents

Ldpc 코드들에 대한 레이트 매칭 방법들 Download PDF

Info

Publication number
KR102126404B1
KR102126404B1 KR1020197003677A KR20197003677A KR102126404B1 KR 102126404 B1 KR102126404 B1 KR 102126404B1 KR 1020197003677 A KR1020197003677 A KR 1020197003677A KR 20197003677 A KR20197003677 A KR 20197003677A KR 102126404 B1 KR102126404 B1 KR 102126404B1
Authority
KR
South Korea
Prior art keywords
bits
circular buffer
node
systemic
parity
Prior art date
Application number
KR1020197003677A
Other languages
English (en)
Other versions
KR20190030213A (ko
Inventor
마티아스 안데르슨
유페이 블란켄쉽
사라 산트베르그
Original Assignee
텔레호낙티에볼라게트 엘엠 에릭슨(피유비엘)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텔레호낙티에볼라게트 엘엠 에릭슨(피유비엘) filed Critical 텔레호낙티에볼라게트 엘엠 에릭슨(피유비엘)
Publication of KR20190030213A publication Critical patent/KR20190030213A/ko
Application granted granted Critical
Publication of KR102126404B1 publication Critical patent/KR102126404B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/005—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1168—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices wherein the sub-matrices have column and row weights greater than one, e.g. multi-diagonal sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6393—Rate compatible low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Optical Communication System (AREA)

Abstract

무선 통신 시스템(100)에서 제1 노드(110, 115)와 제2 노드(110, 115) 사이의 송신을 위해 정보 비트들의 세트로부터 코딩된 비트들의 세트를 생성하는 방법으로서, 방법은 정보 비트들의 세트를 저밀도 패리티-체크 코드로 인코딩함으로써 코드워드 벡터를 생성하는 단계(904) - 코드워드 벡터는 시스테매틱 비트들 및 패리티 비트들로 구성됨 - 를 포함한다. 방법은 송신을 위한 코딩된 비트들을 생성하기 위해 생성된 코드워드 벡터에 대해 원형 버퍼-기반 레이트 매칭을 수행하는 단계(908) - 원형 버퍼-기반 레이트 매칭은 제1 복수의 시스테매틱 비트들을 펑처링하는 것을 포함함 - 를 포함한다.

Description

LDPC 코드들에 대한 레이트 매칭 방법들
본 개시내용은 일반적으로 무선 통신에 관한 것으로, 특히, 저밀도 패리티-체크(low-density parity-check)(LDPC) 코드들에 대한 레이트 매칭 방법들에 관한 것이다.
LDPC 코드들은 패리티-체크 행렬(parity-check matrix)(PCM)을 통해 쉽게 기술되는데, 여기서 행들 및 열들은 각각 체크 노드들 및 변수 노드들에 대응한다. PCM의 각각의 "1"은 체크 노드와 변수 노드 사이의 에지에 대응한다.
도 1은 예시적인 PCM(5) 및 대응하는 이분 그래프(bipartite graph)(10)를 예시한다. PCM(5)은 체크 노드들(15) 및 변수 노드들(20)로 구성되는 이분 그래프(10)에 매핑될 수 있으며, 여기서 PCM(5)의 행들 및 열들은 각각 체크 노드들(15) 및 변수 노드들(20)에 대응한다. PCM(5)의 각각의 엔트리 h(i,j) = 1은 체크 노드(15)와 변수 노드(20) 사이의 에지에 대응한다.
PCM(5)의 코드 레이트(R)는 정보 비트들의 수 k를 코딩된 비트들의 수 n으로 나눈 값 R = k/n으로서 정의되며, 여기서 n은 PCM(5)의 열들의 수이고, k는 PCM(5)의 열들의 수 마이너스 행들의 수와 같다.
LDPC 코드들의 중요한 클래스는 준순환(quasi-cyclic)(QC) LDPC 코드들이다. QC-LDPC 코드의 PCM H는 사이즈가 m x n이며, 사이즈가 mb = m/Z이고 nb = n/Z인 베이스 행렬 H_base와 리프팅 팩터 Z로 표현될 수 있다. H_base의 각각의 엔트리는 숫자 -1 또는 0과 Z-1 사이의 하나 이상의 수 중 어느 것을 포함한다. 예를 들어, i와 j를 각각 0과 (m/Z-1) 사이의 정수, 및 0과 (n/Z-1) 사이의 정수라고 한다. 그러면, Z*i 내지 Z*(i+1)-1의 행들과 Z*j 내지 Z*(j+1)-1 열들의 엔트리들로 형성된 부분 행렬(행들과 열들의 인덱스는 0에서 시작하는 것으로 가정)은 다음과 같은 방식으로 H_base의 행 i와 열 j의 엔트리에 의해 결정된다.
H_base(i,j) = -1인 경우, 확장 이진 행렬 H의 부분 행렬은 ZxZ 제로 행렬과 같다. 제로 부분 행렬들을 나타내는 데 사용되는 숫자 -1은 이것이 0과 Z-1 사이의 숫자가 아닌 한 임의로 선택될 수 있다.
H_base(i,j)가 0과 Z-1 사이의 하나 이상의 정수 k1, k2, ... kd를 포함하는 경우, 확장 이진 행렬 H의 부분 행렬은 시프트된 항등 행렬들의 합 P_k1 + P_k2 +... + P_kd와 같으며, 여기서 각각의 ZxZ 부분 행렬 P_k는 ZxZ 항등 행렬로부터 열들을 우측으로 k번 주기적으로 시프팅시킴으로써 획득된다.
LDPC 코드들은 임의의 블록 길이 및/또는 임의의 코드 레이트에 대해 최적화될 수 있다. 그러나, 실제 통신 시스템들에서는, 블록 길이들과 레이트들의 각각의 대안에 대해 상이한 PCM들을 사용하는 것이 효율적이지 않다. 그 대신, 쇼트닝(shortening), 펑처링(puncturing) 및/또는 반복(repetition)을 통해 레이트 매칭이 구현된다. 예를 들어, 802.11n에 대한 LDPC 코드들은 12개의 마더 코드(mother code)(3개의 상이한 블록 길이와 4개의 상이한 레이트)로 특정된다. 필요한 모든 다른 블록 길이들 및 코드 레이트들에 대한 PCM들은 12개의 마더 코드 중 하나에 적용되는 레이트 매칭 메커니즘들(쇼트닝, 펑처링 및/또는 반복 포함)을 통해 특정된다.
쇼트닝은, 인코딩할 때, 일부 정보 비트들의 값을 일부 알려진 값들(예를 들어, "0")로 고정시킴으로써 전용 LDPC 코드로부터 더 짧은 길이 및 더 낮은 레이트의 코드들을 획득하는 기술이다. 고정된 비트들의 포지션들은 인코더와 디코더 모두에 사용 가능한 것으로 가정된다. 시스테매틱 코드의 경우, 쇼트닝된 비트들은 송신 전에 코드워드로부터 펑처링된다. 디코딩 프로세스에서, 고정된 비트들은 무한한 신뢰성을 부여받는다. 쇼트닝은 정보 블록의 사이즈를 k에서 ktx로 단축시킨다.
한편, 펑처링은 일부 코딩된 비트들이 송신되지 않는 기술이다. 이것은 전용 LDPC 마더 코드의 코드 레이트를 증가시키고, 코드 블록 사이즈를 감소시킨다.
반복에 의해, 코딩된 비트들 중 일부가 반복되어, 2회 이상 송신된다. 펑처링과 반대로, 반복은 코드 블록 사이즈를 증가시킨다.
이와 함께, 펑처링, 쇼트닝 및 반복은 코딩된 비트들의 수를 n에서 ntx로 변경시킨다. 레이트 매칭이 적용된 후, PCM에 의해 정의된 바와 같은 네이티브 코드 사이즈 (k, n)은 실제 코드 사이즈 (ktx, ntx)로 수정된다. 따라서, ktx개의 정보 비트들의 세트에 대해, ntx개의 코딩된 비트가 송신을 위해 생성된다. 이에 따라, 실제 코드 레이트는 Rtx = ktx/ntx에 기초하여 계산된다.
코드 사이즈 (k, n)의 전용 LDPC 코드가 주어지면, 특정 송신에 필요한 실제 코드 사이즈 (Ktx, Ntx)에 대해 간단하고 효과적인 레이트 매칭 방법이 필요하다. 일부 LDPC 코드들은 레이트 매칭과 무관하게 코드 성능을 향상시키기 위해 의도적으로 일부 시스테매틱 비트들을 펑처링한다. 그러나, 이 경우, 802.11n에서 정의된 바와 같은 레이트 매칭을 수행하는 방법이 명확하지 않다.
기존의 접근법들에서의 상기 문제점들을 해결하기 위해, 무선 통신 시스템에서 제1 노드와 제2 노드 사이의 송신을 위해 정보 비트들의 세트로부터 코딩된 비트들의 세트를 생성하는 방법이 개시된다. 방법은 정보 비트들의 세트를 저밀도 패리티-체크 코드로 인코딩함으로써 코드워드 벡터를 생성하는 단계 - 코드워드 벡터는 시스테매틱 비트들(systematic bits) 및 패리티 비트들로 구성됨 - 를 포함한다. 방법은 송신을 위한 코딩된 비트들을 생성하기 위해 생성된 코드워드 벡터에 대해 원형 버퍼-기반 레이트 매칭을 수행하는 단계 - 원형 버퍼-기반 레이트 매칭은 제1 복수의 시스테매틱 비트들을 펑처링하는 것을 포함함 - 를 포함한다.
특정 실시예들에서, 저밀도 패리티-체크 코드는 패리티 체크 행렬을 통해 특정될 수 있다. 펑처링되는 제1 복수의 시스테매틱 비트들은, 코드워드 벡터에서, 펑처링되지 않는 제2 복수의 시스테매틱 비트들보다 선행할 수 있다.
특정 실시예들에서는, 원형 버퍼를 통해 복수의 리던던시 버전들이 정의되어, 재송신을 위해 코딩된 비트들이 재송신을 위해 정의된 대응하는 리던던시 버전에 따라 원형 버퍼로부터 판독될 수 있다. 방법은 재송신을 위한 코딩된 비트들을 생성하기 위해 생성된 코드워드 벡터에 대해 원형 버퍼-기반 레이트 매칭을 수행하는 단계를 추가로 포함할 수 있고, 재송신을 위한 원형 버퍼-기반 레이트 매칭은 제1 복수의 시스테매틱 비트들을 펑처링하는 것을 포함한다. 재송신을 위해 펑처링되는 제1 복수의 시스테매틱 비트들은 Z개의 시스테매틱 비트의 짝수 배를 포함하며, 여기서 Z는 패리티 체크 행렬의 리프팅 팩터이다.
특정 실시예들에서, 제1 복수의 시스테매틱 비트들을 펑처링하는 것은 제1 복수의 시스테매틱 비트들을 원형 버퍼에 기입하는 것을 생략하는 것을 포함할 수 있다. 특정 실시예들에서, 제1 복수의 시스테매틱 비트들을 펑처링하는 것은, 코딩된 비트들을 원형 버퍼로부터 판독할 때, 제1 복수의 시스테매틱 비트들을 스킵하는 것을 포함할 수 있다. 특정 실시예들에서, 제1 복수의 펑처링되는 시스테매틱 비트들은 Z개의 시스테매틱 비트의 짝수 배를 포함하며, 여기서 Z는 패리티 체크 행렬의 리프팅 팩터이다.
특정 실시예들에서, 생성된 코드워드 벡터에 대해 원형 버퍼-기반 레이트 매칭을 수행하는 단계는 무선 채널을 통한 송신을 위한 송신 벡터를 생성하기 위해 시스테매틱 비트들 및 패리티 비트들을 원형 버퍼로부터 판독하는 단계를 포함할 수 있다. 무선 채널을 통한 송신을 위한 송신 벡터를 생성하기 위해 시스테매틱 비트들 및 패리티 비트들을 원형 버퍼로부터 판독하는 단계는, 송신 벡터의 비트 수가 원형 버퍼의 총 비트 수보다 큰 경우, 랩 어라운드(wrapping around)에 의해 원형 버퍼 내의 하나 이상의 비트를 반복하는 단계를 포함할 수 있다.
특정 실시예들에서, 정보 비트들의 세트를 인코딩함으로써 코드워드 벡터를 생성하는 단계는 정보 벡터를 생성하기 위해 정보 비트들의 세트에 더미 비트들을 부가하는 단계 - 더미 비트들은 알려진 값의 비트들을 포함함 -, 및 정보 벡터를 인코딩하는 단계를 포함할 수 있다. 부가된 더미 비트들은 펑처링되는 제1 복수의 시스테매틱 비트들과 별개인 제2 복수의 시스테매틱 비트들을 포함할 수 있다. 특정 실시예들에서, 방법은 부가된 더미 비트들을 펑처링하는 단계를 포함할 수 있다. 특정 실시예들에서, 부가된 더미 비트들을 펑처링하는 단계는 부가된 더미 비트들을 원형 버퍼에 기입하는 것을 생략하는 단계를 포함할 수 있다. 특정 실시예들에서, 부가된 더미 비트들을 펑처링하는 단계는, 코딩된 비트들을 원형 버퍼로부터 판독할 때, 부가된 더미 비트들을 스킵하는 단계를 포함할 수 있다.
특정 실시예들에서, 시스테매틱 비트들의 서브세트는 원형 버퍼에 기입되는 것이 생략될 수 있다. 특정 실시예들에서, 패리티 비트들의 서브세트는 원형 버퍼에 기입되는 것이 생략될 수 있다.
특정 실시예들에서, 방법은 무선 채널을 통한 제1 송신 시에 원형 버퍼에 기입된 시스테매틱 비트들의 서브세트를 펑처링하는 단계를 포함할 수 있다. 방법은 무선 채널을 통한 재송신 시에 펑처링된 시스테매틱 비트들의 서브세트를 포함하는 단계를 포함할 수 있다.
특정 실시예들에서, 방법은 비트들이 복수의 행들 각각으로부터 균등하게 펑처링되고 패리티 체크 행렬의 가중치 분포가 원형 버퍼 내에서 유지되도록, 비트들을 열 방향(column-wise)으로 펑처링하는 단계를 포함할 수 있다. 펑처링되는 비트들은 제1 복수의 시스테매틱 비트들 이외의 시스테매틱 비트들일 수 있다. 시스테매틱 비트들 및 패리티 비트들은 생성된 코드워드 벡터에 대해 원형 버퍼-기반 레이트 매칭을 수행하는 단계의 일부로서 채널 인터리버가 구현되도록 판독될 수 있다. 특정 실시예들에서, 펑처링되는 비트들은 펑처링되지 않는 비트들보다 높은 열 가중치를 가질 수 있다. 특정 실시예들에서, 시스테매틱 비트들 및 패리티 비트들은 채널 인터리빙 효과가 구현되지 않도록 판독될 수 있다.
특정 실시예들에서, 생성된 코드워드 벡터에 대해 원형 버퍼-기반 레이트 매칭을 수행하는 단계는 패리티 체크 행렬에 의해 정의된 바와 같은 시스테매틱 비트들 및 패리티 비트들 중 적어도 일부를 직사각형 원형 버퍼에 기입하는 단계 - 직사각형 원형 버퍼는 하나 이상의 행 및 하나 이상의 열을 포함함 - 를 포함할 수 있다.
특정 실시예들에서, 무선 통신 시스템은 뉴 라디오 시스템(new radio system)을 포함할 수 있다.
또한, 무선 통신 시스템에서 제2 노드로의 송신을 위해 정보 비트들의 세트로부터 코딩된 비트들의 세트를 생성하기 위한 제1 노드가 개시된다. 제1 노드는 프로세싱 회로를 포함한다. 프로세싱 회로는 정보 비트들의 세트를 저밀도 패리티-체크 코드로 인코딩함으로써 코드워드 벡터를 생성하도록 구성되며, 코드워드 벡터는 시스테매틱 비트들 및 패리티 비트들로 구성된다. 프로세싱 회로는 송신을 위한 코딩된 비트들을 생성하기 위해 생성된 코드워드 벡터에 대해 원형 버퍼-기반 레이트 매칭을 수행하도록 구성되며, 원형 버퍼-기반 레이트 매칭은 제1 복수의 시스테매틱 비트들을 펑처링하는 것을 포함한다.
본 개시내용의 특정 실시예들은 하나 이상의 기술적 이점을 제공할 수 있다. 예를 들어, 특정 실시예들에서, 원형 버퍼-기반 레이트 매칭 방법들은 임의의 (Ktx, Ntx)가 단일 절차를 사용하여 제공될 수 있도록 설계될 수 있다. 다른 예로서, 특정 실시예들에서는, 쇼트닝, 펑처링 및 반복 각각에 대해 개별적인 절차를 정의할 필요가 없을 수 있다. 다른 이점들이 본 기술분야의 통상의 기술자에게 쉽게 명백할 수 있다. 특정 실시예들은 기재된 이점들 중 어느 것도 갖지 않을 수도 있고, 또는 기재된 이점들 중 일부 또는 전부를 가질 수도 있다.
개시된 실시예들 및 그들의 특징들 및 이점들에 대한 보다 완전한 이해를 위해, 이제 첨부 도면들과 관련하여 취해진 다음의 설명을 참조하도록 한다.
도 1은 예시적인 PCM 및 대응하는 이분 그래프를 예시한다.
도 2는, 특정 실시예들에 따라, 네트워크의 실시예를 예시하는 블록도이다.
도 3은, 특정 실시예들에 따라, 시스테매틱 비트들 및 패리티 비트들이 열 방향으로 판독되는 예를 예시한다.
도 4는, 특정 실시예들에 따라, 시스테매틱 비트들 및 패리티 비트들이 행 방향(row-wise)으로 판독되는 예를 예시한다.
도 5는, 특정 실시예들에 따라, 원형 버퍼의 끝에 도달될 때, 제1 송신 시에 스킵된 시스테매틱 비트들로 랩 어라운드하는 예를 예시한다.
도 6은, 특정 실시예들에 따라, 원형 버퍼가 PCM에 의해 정의된 바와 같은 코딩된 비트들의 서브세트를 활용하여, 실제 송신에 사용되는 코드 레이트가 PCM의 코드 레이트 R보다 높은 예를 예시한다.
도 7은, 특정 실시예들에 따라, 레이트 매칭 절차의 일부로서 쇼트닝이 또한 구현되는 예를 예시한다.
도 8은, 특정 실시예들에 따라, 쇼트닝이 스킵되는 해당 시스테매틱 비트들에 먼저 적용되고, 쇼트닝되는 비트들의 수가 스킵되는 비트들의 수보다 큰 경우, 스킵되지 않는 비트들에 적용되는 예를 예시한다.
도 9는 특정 실시예들에 따른 제1 노드에서의 방법의 흐름도이다.
도 10은 특정 실시예들에 따른 예시적인 무선 디바이스의 블록도이다.
도 11은 특정 실시예들에 따른 예시적인 네트워크 노드의 블록도이다.
도 12는 특정 실시예들에 따른 예시적인 라디오 네트워크 제어기 또는 코어 네트워크 노드의 블록도이다.
도 13은 특정 실시예들에 따른 예시적인 무선 디바이스의 블록도이다.
도 14는 특정 실시예들에 따른 예시적인 네트워크 노드의 블록도이다.
위에서 설명된 바와 같이, 코드 사이즈 (k, n)의 전용 LDPC 코드가 주어지면, 특정 송신에 필요한 실제 코드 사이즈 (Ktx, Ntx)에 대해 간단하고 효과적인 레이트 매칭 방법이 필요하다. 일부 LDPC 코드들은 레이트 매칭과 무관하게 코드 성능을 향상시키기 위해 의도적으로 일부 시스테매틱 비트들을 펑처링한다. 그러나, 이 경우, 예를 들어, 802.11n에서 정의된 바와 같은 레이트 매칭을 수행하는 방법이 명확하지 않다. 본 개시내용은 쇼트닝, 펑처링 및/또는 반복이 적용되는 LDPC 코드들에 대한 간단하고 효과적인 레이트 매칭 방법을 제공할 수 있는 다양한 실시예들을 고려한다.
특정 실시예들에서, 쇼트닝 및 펑처링을 통한 레이트 매칭은 가능하면 높은 코드 레이트를 갖는 마더 코드에 적용될 수 있다. 마더 코드에 의해 특정된 패리티 비트들의 수가 원하는 코드에 필요한 패리티 비트들의 수와 거의 동일한 경우, 레이트 매칭은 펑처링 대신에 쇼트닝에 의해 주로 달성될 수 있고, 결과적으로 성능 손실을 줄일 수 있다.
하나의 예시적인 실시예에 따르면, 무선 통신 시스템에서 제1 노드와 제2 노드 사이의 송신을 위해 정보 비트들의 세트로부터 코딩된 비트들의 세트를 생성하는 방법이 개시된다. 제1 노드는 정보 비트들의 세트를 LDPC 코드로 인코딩함으로써 코드워드 벡터를 생성하며, 코드워드 벡터는 시스테매틱 비트들 및 패리티 비트들로 구성된다. 제1 노드는 송신을 위한 코딩된 비트들을 생성하기 위해 생성된 코드워드 벡터에 대해 원형 버퍼-기반 레이트 매칭을 수행하며, 원형 버퍼-기반 레이트 매칭은 제1 복수의 시스테매틱 비트들을 펑처링하는 것을 포함한다. 특정 실시예들에서, LDPC 코드는 PCM을 통해 특정될 수 있다. 펑처링되는 제1 복수의 시스테매틱 비트들은, 코드워드 벡터에서, 펑처링되지 않는 제2 복수의 시스테매틱 비트들보다 선행할 수 있다.
특정 실시예들에서는, 원형 버퍼를 통해 복수의 리던던시 버전들이 정의되어, 재송신을 위해 코딩된 비트들이 재송신을 위해 정의된 대응하는 리던던시 버전에 따라 원형 버퍼로부터 판독될 수 있다. 제1 노드는 재송신을 위한 코딩된 비트들을 생성하기 위해 생성된 코드워드 벡터에 대해 원형 버퍼-기반 레이트 매칭을 수행할 수 있으며, 재송신을 위한 원형 버퍼-기반 레이트 매칭은 제1 복수의 시스테매틱 비트들을 펑처링하는 것을 포함한다. 재송신을 위해 펑처링되는 제1 복수의 시스테매틱 비트들은 Z개의 시스테매틱 비트의 짝수 배를 포함하며, 여기서 Z는 패리티 체크 행렬의 리프팅 팩터이다.
특정 실시예들에서, 제1 노드는 제1 복수의 시스테매틱 비트들을 원형 버퍼에 기입하는 것을 생략함으로써 제1 복수의 시스테매틱 비트들을 펑처링할 수 있다. 특정 실시예들에서, 제1 노드는, 코딩된 비트들을 원형 버퍼로부터 판독할 때, 제1 복수의 시스테매틱 비트들을 스킵함으로써, 제1 복수의 시스테매틱 비트들을 펑처링할 수 있다.
본 개시내용의 특정 실시예들은 하나 이상의 기술적 이점을 제공할 수 있다. 예를 들어, 특정 실시예들에서, 원형 버퍼-기반 레이트 매칭 방법들은 임의의 (Ktx, Ntx)가 단일 절차를 사용하여 제공될 수 있도록 설계될 수 있다. 다른 예로서, 특정 실시예들에서는, 쇼트닝, 펑처링 및 반복 각각에 대해 개별적인 절차를 정의할 필요가 없을 수 있다. 다른 이점들이 본 기술분야의 통상의 기술자에게 쉽게 명백할 수 있다. 특정 실시예들은 기재된 이점들 중 어느 것도 갖지 않을 수도 있고, 또는 기재된 이점들 중 일부 또는 전부를 가질 수도 있다.
도 2는, 특정 실시예들에 따라, 네트워크(100)의 실시예를 예시하는 블록도이다. 네트워크(100)는 하나 이상의 UE(들)(110)(무선 디바이스들(110)로도 교환 가능하게 지칭될 수 있음) 및 하나 이상의 네트워크 노드(들)(115)를 포함한다. UE들(110)은 무선 인터페이스를 통해 네트워크 노드들(115)과 통신할 수 있다. 예를 들어, UE(110)는 네트워크 노드들(115) 중 하나 이상에 무선 신호들을 송신할 수 있고/있거나, 네트워크 노드들(115) 중 하나 이상으로부터 무선 신호들을 수신할 수 있다. 무선 신호들은 음성 트래픽, 데이터 트래픽, 제어 신호들 및/또는 임의의 다른 적절한 정보를 포함할 수 있다. 일부 실시예들에서, 네트워크 노드(115)와 연관된 무선 신호 커버리지의 영역을 셀이라고 지칭할 수 있다. 일부 실시예들에서, UE들(110)은 디바이스 대 디바이스(device-to-device)(D2D) 능력을 가질 수 있다. 따라서, UE들(110)은 다른 UE로부터 신호들을 수신할 수 있고/있거나, 다른 UE에 직접 신호들을 송신할 수 있다.
특정 실시예들에서, 네트워크 노드들(115)은 라디오 네트워크 제어기와 인터페이스할 수 있다. 라디오 네트워크 제어기는 네트워크 노드들(115)을 제어할 수 있고, 특정 라디오 자원 관리 기능들, 이동성 관리 기능들, 및/또는 다른 적절한 기능들을 제공할 수 있다. 특정 실시예들에서, 라디오 네트워크 제어기의 기능들은 네트워크 노드(115)에 포함될 수 있다. 라디오 네트워크 제어기는 코어 네트워크 노드와 인터페이스할 수 있다. 특정 실시예들에서, 라디오 네트워크 제어기는 상호 연결 네트워크를 통해 코어 네트워크 노드와 인터페이스할 수 있다. 상호 연결 네트워크는 오디오, 비디오, 신호들, 데이터, 메시지들 또는 이들의 임의의 조합을 송신할 수 있는 임의의 상호 연결 시스템을 지칭할 수 있다. 상호 연결 네트워크는 공중 교환 전화망(public switched telephone network)(PSTN), 공중 또는 사설 데이터 네트워크, 근거리 통신망(local area network)(LAN), 도시 지역 통신망(metropolitan area network)(MAN), 광역 통신망(wide area network)(WAN), 인터넷, 유선 또는 무선 네트워크, 기업 인트라넷 또는 이들의 조합을 포함한 임의의 다른 적절한 통신 링크와 같은 로컬, 지역 또는 글로벌 통신 또는 컴퓨터 네트워크 중 전부 또는 일부를 포함할 수 있다.
일부 실시예들에서, 코어 네트워크 노드는 UE들(110)에 대한 통신 세션들 및 다양한 다른 기능들의 구축을 관리할 수 있다. UE들(110)은 비-액세스 스트라텀(non-access stratum)(NAS) 계층을 사용하여 코어 네트워크 노드와 특정 신호들을 교환할 수 있다. NAS 시그널링에서, UE들(110)과 코어 네트워크 노드 사이의 신호들은 투명하게 라디오 액세스 네트워크(radio access network)(RAN)를 통과할 수 있다. 특정 실시예들에서, 네트워크 노드들(115)은, 예를 들어, X2 인터페이스와 같은 인터노드 인터페이스를 통해 하나 이상의 네트워크 노드와 인터페이스할 수 있다.
위에서 설명된 바와 같이, 네트워크(100)의 예시적인 실시예들은 하나 이상의 무선 디바이스(110), 및 무선 디바이스들(110)과 (직접적으로 또는 간접적으로) 통신할 수 있는 하나 이상의 상이한 타입의 네트워크 노드들을 포함할 수 있다.
일부 실시예들에서는, 비제한적인 용어 UE가 사용된다. 본 명세서에 설명된 UE들(110)은 네트워크 노드들(115) 또는 다른 UE와 라디오 신호들을 통해 통신할 수 있는 임의의 타입의 무선 디바이스일 수 있다. UE(110)는 또한 라디오 통신 디바이스, 타겟 디바이스, D2D UE, 머신 타입 통신 UE 또는 머신 대 머신 통신(machine to machine communication)(M2M)이 가능한 UE, 저비용 및/또는 저복잡성 UE, UE 장착형 센서, 태블릿, 모바일 단말기들, 스마트폰, 랩탑 임베드형 장비(laptop embedded equipped)(LEE), 랩탑 마운트형 장비(laptop mounted equipment)(LME), USB 동글들, 고객 댁내 장치(Customer Premises Equipment)(CPE) 등일 수 있다. UE(110)는 통상적인 커버리지 또는 그 서빙 셀에 대한 강화된 커버리지 하에서 동작할 수 있다. 강화된 커버리지는 확장된 커버리지로 상호 교환적으로 지칭될 수 있다. UE(110)는 또한 복수의 커버리지 레벨들(예를 들어, 통상적인 커버리지, 향상된 커버리지 레벨 1, 향상된 커버리지 레벨 2, 향상된 커버리지 레벨 3 등)에서 동작할 수 있다. 일부 경우들에서, UE(110)는 또한 아웃-오브-커버리지(out-of-coverage) 시나리오들에서 동작할 수 있다.
또한, 일부 실시예들에서는, 일반적인 용어인 "네트워크 노드"가 사용된다. 이것은 임의의 종류의 네트워크 노드일 수 있으며, 이는 기지국(base station)(BS), 라디오 기지국, 노드 B, 기지국(BS), 다중-표준 라디오(multi-standard radio)(MSR) 라디오 노드(MSR BS 등), 이볼브드 노드 B(evolved Node B)(eNB), gNB, 네트워크 제어기, 라디오 네트워크 제어기(radio network controller)(RNC), 기지국 제어기(base station controller)(BSC), 중계 노드, 중계 도너 노드 제어 중계기(relay donor node controlling relay), 베이스 송수신기 스테이션(base transceiver station)(BTS), 액세스 포인트(access point)(AP), 라디오 액세스 포인트, 송신 포인트들, 송신 노드들, 원격 라디오 유닛(Remote Radio Unit)(RRU), 원격 라디오 헤드(Remote Radio Head)(RRH), 분산형 안테나 시스템(distributed antenna system)(DAS)의 노드들, 다중-셀/멀티캐스트 조정 엔티티(Multi-cell/multicast Coordination Entity)(MCE), 코어 네트워크 노드(예를 들어, 모바일 스위칭 센터(Mobile Switching Center)(MSC), 이동성 관리 엔티티(Mobility Management Entity)(MME) 등), 운영 및 관리(Operations and Management)(O&M), 운영 지원 시스템(Operations Support System)(OSS), 자기 조직화 네트워크(Self-Organizing Network)(SON), 위치결정 노드(예를 들어, 이볼브드 서빙 모바일 위치 센터(Evolved Serving Mobile Location Center)(E-SMLC)), 드라이브 테스트 최소화(Minimization of Drive Test)(MDT), 또는 임의의 다른 적절한 네트워크 노드를 포함할 수 있다.
특정 실시예들에서는, 일반적인 용어 "노드"가 사용된다. 이것은 위에서 설명된 UE(110) 또는 네트워크 노드(115)와 같은 임의의 종류의 UE 또는 네트워크 노드일 수 있다.
네트워크 노드 및 UE와 같은 용어는 비제한적인 것으로 간주되어야 하며, 특히 이들 사이의 특정 계층 관계를 암시하지는 않는다. 일반적으로, "네트워크 노드"는 디바이스 1(또는 제1 노드) 및 "UE" 디바이스 2(또는 제2 노드)로 간주될 수 있으며, 이들 두 디바이스는 일부 라디오 채널을 통해 서로 통신한다.
UE(110), 네트워크 노드들(115) 및 다른 네트워크 노드들(라디오 네트워크 제어기 또는 코어 네트워크 노드 등)의 예시적인 실시예들은 도 10 내지 도 14와 관련하여 이하에서 보다 상세하게 설명된다.
도 2는 네트워크(100)의 특정 구성을 예시하지만, 본 개시내용은 본 명세서에 설명된 다양한 실시예들이 임의의 적절한 구성을 갖는 다양한 네트워크들에 적용될 수 있음을 고려한다. 예를 들어, 네트워크(100)는 임의의 적절한 개수의 UE들(110) 및 네트워크 노드들(115)뿐만 아니라, UE들 사이의 또는 UE와 다른 통신 디바이스(유선 전화 등) 사이의 통신을 지원하기에 적절한 임의의 추가 엘리먼트들을 포함할 수 있다. 또한, 특정 실시예들이 뉴 라디오(New Radio)(NR) 네트워크에서 구현되는 것으로 설명될 수 있지만, 실시예들은 임의의 적절한 통신 표준들(5G 표준들 포함)을 지원하고 임의의 적절한 컴포넌트들을 사용하는 임의의 적절한 타입의 전기 통신 시스템에서 구현될 수 있으며, UE가 신호들(예를 들어, 데이터)을 수신 및/또는 송신하는 임의의 라디오 액세스 기술(radio access technology)(RAT) 또는 다중-RAT 시스템들에 적용될 수 있다. 예를 들어, 본 명세서에 설명된 다양한 실시예들은 NR, 롱 텀 에볼루션(Long Term Evolution)(LTE), LTE-어드밴스드, 5G, UMTS, HSPA, GSM, cdma2000, WCDMA, WiMax, UMB, WiFi, 802.11n, 다른 적절한 라디오 액세스 기술, 또는 하나 이상의 라디오 액세스 기술의 임의의 적절한 조합에 적용될 수 있다. 특정 실시예들이 다운링크(DL)에서의 무선 송신들과 관련하여 설명될 수 있지만, 본 개시내용은 다양한 실시예들이 업링크(UL)에서 동일하게 적용 가능함을 고려한다.
위에서 설명된 바와 같이, 코드 사이즈 (k, n)의 전용 LDPC 코드가 주어지면, (예를 들어, NR 시스템과 같은 무선 통신 시스템에서 제1 노드와 제2 노드 사이의) 특정 송신에 필요한 실제 코드 사이즈 (Ktx, Ntx)에 대해 간단하고 효과적인 레이트 매칭 방법이 필요하다. 특정 실시예들에서는, 쇼트닝, 펑처링 및/또는 반복이 적용되는 LDPC 코드들에 대한 유효한 레이트 매칭 방법이 개시된다.
특정 실시예들에서, 제1 노드(예를 들어, 위에서 설명된 네트워크 노드들(115) 중 하나)는 무선 통신 시스템에서 제2 노드(예를 들어, 위에서 설명된 UE들(110) 중 하나)로의 송신을 위해 정보 비트들의 세트로부터 코딩된 비트들의 세트를 생성한다. 특정 실시예들에서, 무선 통신 시스템은 NR 시스템일 수 있다. 정보 비트들의 세트는 무선 통신 시스템에서 제1 노드와 제2 노드 사이의 송신과 연관될 수 있다. 특정 실시예들이 제1 노드로서 네트워크 노드들(115) 중 하나를 사용하고 제2 노드로서 UE들(110) 중 하나를 사용하여 설명될 수 있지만, 이것은 단지 예시의 목적을 위한 것이며, 본 명세서에 설명된 다양한 실시예들은 이러한 예에 제한되지 않는다는 것에 유의하도록 한다. 오히려, 본 개시내용은 제1 노드 및 제2 노드가 임의의 적절한 네트워크 엔티티들일 수 있음을 고려한다.
특정 실시예들에서, 제1 노드는 정보 비트들의 세트로부터 정보 벡터를 생성한다. 예시를 위해, 다음의 예를 고려하도록 한다. ktx개의 정보 비트들의 세트에 대해, LDPC 코드의 인코딩이 다음의 절차를 사용하여 수행될 수 있다고 가정하며, 여기서 준순환 패리티 체크 행렬 H는 (n-k)개의 행 및 n개의 열로 구성되고, mb = m/Z, nb = n/Z이다. 특정 실시예들에서, 정보 비트들의 세트로부터 정보 벡터를 생성하는 것은 ktx개의 정보 비트들의 세트에 (k-ktx)개의 더미 비트를 부가하여 k 비트의 정보 벡터 U를 생성하는 것을 포함할 수 있다. 더미 비트들은 대개 "0"의 알려진 값이 할당된다. 정보 비트들에 더미 비트들을 부가하는 것은 또한 코드의 쇼트닝으로 지칭될 수 있다. 특정 실시예들에서, 정보 비트들의 세트에 더미 비트들을 부가하는 것은 정보 비트들의 세트를 길이 "정보 비트들 + 더미 비트들"의 더 긴 벡터로 복사하는 것을 포함할 수 있다. 특정 실시예들에서, 제1 노드는 (예를 들어, 부가된 더미 비트들을 원형 버퍼에 기입하지 않음으로써 또는 부가된 더미 비트들을 원형 버퍼로부터 판독하지 않음으로써) 부가된 더미 비트들을 펑처링할 수 있다.
제1 노드는 정보 비트들의 세트를 LDPC 코드로 인코딩함으로써 코드워드 벡터를 생성한다. 코드워드 벡터는 시스테매틱 비트들 및 패리티 비트들로 구성될 수 있다. 여기에서 고려된 LDPC 코드들은 준순환 프로토그래프-기반 LDPC 코드들이다. 준순환 PCM들은 사이즈 ZxZ의 정사각형 하위 블록들(부분 행렬들)로 파티셔닝된다. 이 부분 행렬들은 항등 행렬의 순환 순열들 또는 널 부분 행렬들이다. 순환-순열 행렬 Pi는 ZxZ 항등 행렬로부터 열들을 i개의 엘리먼트만큼 우측으로 순환 시프트시킴으로써 획득된다. 행렬 P0는 ZxZ 항등 행렬이다. LDPC 코드는 PCM을 통해 특정될 수 있다. 준순환 LDPC 코드들은 기저 행렬을 통해 편리하게 설명되며, 여기서 베이스 행렬(base matrix)이란 각각의 정수 i가 순환-순열 행렬 Pi를 나타내는 행렬이다. PCM은 베이스 행렬로부터 리프팅 사이즈 Z를 선택하고 베이스 행렬의 각각의 엔트리를 대응하는 ZxZ 행렬로 대체함으로써 획득된다.
상기 예를 계속하면, 특정 실시예들에서, 제1 노드는 정보 벡터 U를 PCM H로 인코딩한다. 인코딩은 n 비트의 코드워드 벡터 C를 생성한다. 통상적으로, 시스테매틱 인코딩은 코드워드 벡터 C가 [시스테매틱 비트들; 패리티 비트들]의 두 세트의 비트로 구성되도록 사용된다. 이 예에서, 길이-k의 시스테매틱 비트들의 벡터는 정보 벡터 U와 동일하다. 길이-k, k = kb*Z의 시스테매틱 비트들은 kb개의 Z비트 그룹들
Figure 112019012888450-pct00001
Figure 112019012888450-pct00002
이다. 길이-(n-k), m = n-k = mb*Z의 패리티 비트들은 mb개의 Z 비트 그룹들
Figure 112019012888450-pct00003
Figure 112019012888450-pct00004
이다. LDPC 코드의 특성은 코드워드 벡터 C에 PCM H의 전치를 곱하면 0의 벡터를 생성해야 한다는 것을 지시한다(즉, H*CT = 0).
제1 노드는 송신을 위한 코딩된 비트들을 생성하기 위해 생성된 코드워드 벡터에 대해 원형 버퍼-기반 레이트 매칭을 수행한다. (예를 들어, 코드워드 벡터로부터 송신 벡터를 생성할 때) 원형 버퍼-기반 레이트 매칭은 제1 복수의 시스테매틱 비트들을 펑처링하는 것을 포함할 수 있다. 상기 예를 계속하면, 특정 실시예들에서, 제1 노드는 코드워드 벡터 C에 대해 레이트-매칭을 수행하고, (k-ktx)개의 더미 비트를 제거하고, 무선 채널을 통한 송신을 위해 길이 ntx의 벡터를 생성한다.
다음의 도 3 내지 도 8의 설명에서는, PCM에 의해 정의된 바와 같은 [시스테매틱 비트들, 패리티 비트들] 중 적어도 일부가 원형 버퍼에 기입되는 것으로 가정된다. 도 3 내지 도 8의 예들에서, 레이트 매칭을 위해 사용되는 "원형 버퍼"는 직사각형 포맷으로 제시된다. 그러나, 직사각형의 끝에 도달할 때 랩 어라운드하는 것은 버퍼가 원형임을 의미한다는 것이 이해되어야 한다. 또한, 직사각형 포맷의 원형 버퍼의 제시는 단지 예시의 목적을 위한 것이며, 본 명세서에 설명된 다양한 실시예들은 이러한 예에 제한되지 않는다는 것에 유의하도록 한다.
도 3 내지 도 8의 예들에서, 직사각형의 원형 버퍼에 기입되는 PCM에 의해 정의된 바와 같은 해당 [시스테매틱 비트들, 패리티 비트들]은 행 방향으로 좌측 상단 코너에서 시작하여 우측 하단 코너에서 종료된다. 일례로서, 직사각형에 비트들을 기입한 후, 이것은 임의의 블록 길이 ntx의 코드워드를 생성하는 데 사용될 수 있다. 이러한 시나리오에서는, ntx 비트가 직사각형으로부터 판독된다. 다른 예로서, 비트들을 직사각형에 기입한 후, 이것은 증분 리던던시에/를 위해 사용되는 재송신들을 생성하는 데 사용될 수 있다. 이러한 시나리오에서는, 제1 송신을 위해, 일부 비트들이 판독된다. 제2 송신의 경우, 추가적인 수의 비트들이 판독된다. 각각의 재송신으로부터의 판독은 직사각형-형상의 원형 버퍼 내의 임의의 위치에서 시작될 수 있지만, 바람직하게는 판독은 이전 송신에 대한 판독이 종료된 곳 가까이에서 시작된다. 이것은 2개 이상의 재송신에 일반화될 수 있다.
아래의 도 3 내지 도 8은 (예를 들어, 제2 노드로의) 송신을 위한 ntx 비트를 생성하기 위해 [시스테매틱 비트들, 패리티 비트들]이 직사각형 원형 버퍼로부터 어떻게 판독되는지에 대한 다양한 예시적인 실시예들을 예시한다. 특정 실시예들에서, 제1 노드는 직사각형으로부터 ntx 비트를 카운트하여, 이들을 송신할 수 있다. 특정 실시예들에서, 하나 이상의 미리 정의된 규칙은 송신을 위한 ntx 비트를 생성하기 위해 비트들이 직사각형 원형 버퍼로부터 비트가 어떻게 판독되는지에 영향을 줄 수 있다. 일례로서, ntx가 원형 버퍼의 총 비트 수보다 작은 경우, 직사각형 내에 남겨진 비트들은 펑처링된다(즉, 송신되지 않는다). 다른 예로서, ntx가 원형 버퍼 내의 총 비트 수보다 큰 경우, 판독 절차가 랩 어라운드하고, 원형 버퍼 내의 일부 비트들이 반복되어, 레이트 매칭의 반복 효과로 이어진다. 또 다른 예로서, ktx개의 실제 정보 비트가 PCM으로 인코딩되기 전에 (k-ktx) 비트의 알려진 값이 부가되는 경우, 쇼트닝이 달성된다. 일부 경우들에서, (k-ktx)개의 쇼트닝 비트는 ktx개의 실제 정보 비트 앞에 덧붙여진다. 일부 경우들에서, (k-ktx)개의 쇼트닝 비트는 ktx개의 실제 정보 비트의 끝에 부가될 수 있다. 쇼트닝된 비트들은 알려져 있고 정보를 전달하지 않으므로, 송신 전에 제거되어야 한다.
또 다른 예로서, 정보 비트들 중 일부가 의도적으로 펑처링되는 PCM의 경우들에서, 이들 정보 비트들은 직사각형 원형 버퍼 밖으로 빠질 수 있다. 아래의 도 3 내지 도 8에서, 이들 정보 비트들은 스킵되는 비트들로 지칭된다. 다른 예로서, 정보 비트들 중 일부가 쇼트닝과 결합하여 의도적으로 펑처링되는 PCM의 경우, 펑처링된 비트들은 쇼트닝된 비트들 중 일부일 수도 있고, 쇼트닝된 비트들 중 일부가 아닐 수도 있다.
도 3은, 특정 실시예들에 따라, 시스테매틱 비트들 및 패리티 비트들이 열 방향으로 판독되어, 레이트 매칭 절차의 일부로서 채널 인터리버가 또한 구현되는 예를 예시한다. 도 3은 Z개의 열(305) 및 nb개의 행(310)을 갖는 직사각형의 원형 버퍼(300)를 예시한다. 직사각형의 원형 버퍼(300) 내에는, 복수의 시스테매틱 비트들(315) 및 복수의 패리티 비트들(320)이 있다. 복수의 시스테매틱 비트들(315)은 스킵되지 않는 시스테매틱 비트들(325) 및 스킵되는(즉, 펑처링되는) 복수의 시스테매틱 비트들(330)을 포함한다. 도 3의 예에서, 비트들은 시작점(335)에서 시작하여 직사각형 원형 버퍼(300)로부터 판독된다. 화살표(340)는 직사각형 원형 버퍼(300)의 끝에 도달될 때 발생하는 랩 어라운드를 예시한다.
도 3의 예에 도시된 바와 같이, H에는 Z*nb개의 열(또는 코드워드 비트)이 있기 때문에, 한 가지 방법은 (nb개의 행*Z개의 열)의 직사각형(300)을 형성하고, 열 방향으로 비트들을 펑처링하는 것이다. 그 효과는 사이즈-Z의 행들 각각으로부터 비트들을 균등하게 펑처링하고, 원본 H와 대략 동일한 가중치 분포를 유지하는 것이다. 이것은 먼저 nb개의 세트 각각으로부터 하나의 비트를 펑처링하는 효과가 있으며, 여기서 각각의 세트는 Z 비트를 갖는다. 특정 실시예들에서, 스킵되는(즉, 펑처링되는) 복수의 시스테매틱 비트들(330)은 Z개의 시스테매틱 비트의 짝수 배를 포함하며, 여기서 Z는 PCM의 리프팅 팩터이다.
도 3에 예시된 바와 같이, 시스테매틱 비트들(315) 중 일부가 펑처링되는 패리티 비트들(320)보다 우수한 성능을 달성하도록 펑처링될 수 있다(즉, 스킵되는 시스테매틱 비트들(330)). 제1 송신 시에 또는 더 높은 레이트의 코드를 위해 펑처링되는 시스테매틱 비트들은 대개 높은 열 가중치에 매핑된다. 시작 위치(335)(x,y)는, 디코딩 성능을 가능한 양호하게 유지하면서 시스테매틱 비트들의 적절한 그룹이 스킵되도록(즉, 펑처링되도록) 선택될 수 있다.
도 3은 직사각형 원형 버퍼(300)에 포함된 스킵되는 시스테매틱 비트들(330)을 예시하지만, 이는 단지 하나의 비제한적인 예일 뿐이다. 특정 실시예들에서, 예를 들어, 스킵되는 시스테매틱 비트들(330)은 원형 버퍼(300)에 기입되지 않을 수 있다. 코드는 제1 시스테매틱 비트들이 펑처링될 것이라는 지식을 갖고 설계되기 때문에, 일부 경우들에서는, 이들 비트들이 원형 버퍼(300)에 전혀 포함되지 않아야 한다. 펑처링되도록 설계된 제1 시스테매틱 비트들을 송신하는 것보다 이미 송신된 비트들 중 임의의 것을 반복하는 것이 더 유리할 수 있다. 이는 펑처링되는 시스테매틱 비트들(330)의 매우 높은 가변 노드 자유도(variable node degree)의 결과로서, 이는 이들 노드들/비트들이 나머지 그래프와 높은 연결성을 갖고 그들의 값이 종종 다른 비트들의 값으로부터 추론될 수 있음을 암시한다.
도 4는, 특정 실시예들에 따라, 시스테매틱 비트들 및 패리티 비트들이 행 방향으로 판독되는 예를 예시한다. 도 4는 Z개의 열(405) 및 nb개의 행(410)을 갖는 직사각형의 원형 버퍼(400)를 예시한다. 직사각형의 원형 버퍼(400) 내에는, 복수의 시스테매틱 비트들(415) 및 복수의 패리티 비트들(420)이 있다. 복수의 시스테매틱 비트들(415)은 스킵되지 않는 시스테매틱 비트들(425) 및 스킵되는 복수의 시스테매틱 비트들(430)을 포함한다. 도 4의 예에서, 비트들은 시작점(435)에서 시작하여 직사각형 원형 버퍼(400)로부터 판독된다. 화살표(440)는 직사각형 원형 버퍼(400)의 끝에 도달될 때 발생하는 랩 어라운드를 예시한다.
위에서 언급된 바와 같이, 도 4에 도시된 예에서는, 시스테매틱 비트들(425) 및 패리티 비트들(420)이 행 방향으로 판독된다. 따라서, (위에서 설명된 도 3의 예와 대조적으로) 채널 인터리빙 효과가 구현되지 않는다.
또한, 높은 가중치의 열들을 펑처링하는 것이 성능에 영향을 덜 미치므로, 낮은 열 가중치의 비트들보다 높은 열 가중치의 비트들이 더 많이 펑처링되도록 펑처링 패턴이 구성될 수 있다. 임계치에 대한 영향이 가장 적은 펑처링할 패리티 비트들(420)을 검색하는 것이 가능할 것이다. 그러면, 직사각형 원형 버퍼(400)의 끝으로부터의 펑처링이 최적이 되도록 nb개의 행에 대응하는 프로토그래프 내의 노드들은 재정렬될 수 있다.
도 5는, 특정 실시예들에 따라, 원형 버퍼의 끝에 도달될 때, 제1 송신 시에 스킵된 시스테매틱 비트들로 랩 어라운드하는 예를 예시한다. 도 5는 Z개의 열(505) 및 nb개의 행(510)을 갖는 직사각형의 원형 버퍼(500)를 예시한다. 직사각형의 원형 버퍼(500) 내에는, 복수의 시스테매틱 비트들(515) 및 복수의 패리티 비트들(520)이 있다. 복수의 시스테매틱 비트들(515)은 제1 송신 시에 스킵되지 않는 시스테매틱 비트들(525) 및 제1 송신 시에 스킵되는 복수의 시스테매틱 비트들(530)을 포함한다. 도 5의 예에서, 비트들은 시작점(535)에서 시작하여 직사각형 원형 버퍼(500)로부터 판독된다. 화살표(540)는 직사각형 원형 버퍼(500)의 끝에 도달될 때 발생하는 랩 어라운드를 예시한다.
위에서 설명된 같이, 도 5는 원형 버퍼(500)의 끝에 도달할 때, (화살표(540)에 의해 도시된 바와 같이) 제1 송신 시에 스킵된 시스테매틱 비트들(530)로 랩 어라운드하는 예를 예시한다. 도 5의 예시적인 실시예에서, 제1 송신 시에 또는 더 높은 레이트의 코드워드를 생성하기 위해 스킵된 시스테매틱 비트들(530)은 재송신 시에 또는 낮은 레이트의 코드워드를 생성할 때 포함된다.
특정 실시예들에서, 비트들은 시작점(535)에서 시작하여 수평 방향으로(즉, 행 방향 방식으로) 직사각형 원형 버퍼(500)로부터 판독될 수 있다.
도 6은, 특정 실시예들에 따라, 원형 버퍼가 PCM에 의해 정의된 바와 같은 코딩된 비트들의 서브세트를 활용하여, 실제 송신에 사용되는 코드 레이트가 PCM의 코드 레이트 R보다 높은 예를 예시한다. 도 6은 Z개의 열(605), nb개의 행(610) 및 nb,1개의 행(615)을 갖는 직사각형의 원형 버퍼(600)를 예시한다. 도 6에 도시된 바와 같이, 복수의 시스테매틱 비트들(620) 및 복수의 패리티 비트들(625)이 있다. 복수의 시스테매틱 비트들(620)은 스킵되지 않는 시스테매틱 비트들(630) 및 스킵되는 복수의 시스테매틱 비트들(635)을 포함한다. 복수의 패리티 비트들(625)은 마더 코드로부터 펑처링되는 패리티 비트들(640) 및 마더 코드로부터 펑처링되지 않는 패리티 비트들(645)을 포함한다. 도 6의 예에서, 비트들은 시작점(650)에서 시작하여 직사각형 원형 버퍼(600)로부터 판독된다. 화살표(655)는 직사각형 원형 버퍼(600)의 끝에 도달될 때 발생하는 랩 어라운드를 예시한다.
도 6에 도시된 예시적인 실시예에서, PCM으로부터 생성된 패리티 비트들(625) 중 일부는 직사각형 내에 놓여 송신되지 않고(즉, 마더 코드로부터 펑처링되는 패리티 비트들(640)), 직사각형의 좌측 상단으로부터 다시 (즉, 시작점(650)에서) 판독함으로써 재송신들 및 더 낮은 코드 레이트들이 생성된다. 이것은, 예를 들어, 더 낮은 복잡도의 디코딩이 선호되는 경우에 유용할 수 있는데, 왜냐하면 이 경우에는 PCM의 부분 행렬만이 송신을 디코딩하는 데 필요하기 때문이다.
특정 실시예들에서, 비트들은 시작점(650)에서 시작하여 수직 방향으로(즉, 열 방향 방식으로) 직사각형 원형 버퍼(600)로부터 판독될 수 있다.
도 7은, 특정 실시예들에 따라, 레이트 매칭 절차의 일부로서 쇼트닝이 또한 구현되는 예를 예시한다. 도 7은 Z개의 열(705) 및 nb개의 행(710)을 갖는 직사각형의 원형 버퍼(700)를 예시한다. 직사각형의 원형 버퍼(700) 내에는, 복수의 시스테매틱 비트들(715) 및 복수의 패리티 비트들(720)이 있다. 복수의 시스테매틱 비트들(715)은 스킵되는 시스테매틱 비트들(725), 스킵되지 않는 복수의 시스테매틱 비트들(730) 및 복수의 쇼트닝되는 비트들(735)을 포함한다. 도 7의 예에서, 비트들은 시작점(740)에서 시작하여 직사각형 원형 버퍼(700)로부터 판독된다. 화살표(745)는 직사각형 원형 버퍼(700)의 끝에 도달될 때 발생하는 랩 어라운드를 예시한다.
위에서 설명된 바와 같이, 도 7의 예시적인 실시예에서는, 레이트 매칭 절차의 일부로서 쇼트닝이 또한 구현된다. 도 7의 예에서, 쇼트닝되는 비트들(735)은 스킵되지 않는 시스테매틱 비트들(730) 중에서 먼저 선택된다. 일부 경우에서, 쇼트닝되는 비트들의 수가 스킵되지 않는 시스테매틱 비트들(730)의 수보다 큰 경우, 스킵되는 시스테매틱 비트들(725) 중 일부가 또한 쇼트닝될 것이다. 쇼트닝되는 비트들은 알려진 값으로 설정되며, (수신기에서 알려진 바와 같이) 송신될 코드워드를 판독할 때, 스킵된다. 수신기(예를 들어, 제2 노드)는 쇼트닝된 비트들에 대해 무한 신뢰도의 값들을 삽입하고, 유사한 직사각형을 사용하여 나머지 비트들에 대한 신뢰도를 계산한다. 예시적인 대안적인 실시예에 따르면, 비트들은 쇼트닝되는 비트들(735) 및 스킵되도록 설계되는 비트들(725)을 다시 스킵함으로써 수직 방식으로 판독될 수 있다.
도 8은, 특정 실시예들에 따라, 쇼트닝이 스킵되는 해당 시스테매틱 비트들에 먼저 적용되고, 쇼트닝되는 비트들의 수가 스킵되는 비트들의 수보다 큰 경우에만, 스킵되지 않는 비트들에 적용되는 예를 예시한다. 도 8은 Z개의 열(805) 및 nb개의 행(810)을 갖는 직사각형의 원형 버퍼(800)를 예시한다. 직사각형의 원형 버퍼(800) 내에는, 복수의 시스테매틱 비트들(815) 및 복수의 패리티 비트들(820)이 있다. 복수의 시스테매틱 비트들(815)은 복수의 쇼트닝되는 비트들(825), 스킵되는 시스테매틱 비트들(830), 및 스킵되지 않는 복수의 시스테매틱 비트들(835)을 포함한다. 도 8의 예에서, 비트들은 시작점(840)에서 시작하여 직사각형 원형 버퍼(800)로부터 판독된다. 화살표(845)는 직사각형 원형 버퍼(800)의 끝에 도달될 때 발생하는 랩 어라운드를 예시한다.
도 8의 예시적인 실시예에서, 쇼트닝되는 정보 비트들(825)은 스킵되는 시스테매틱 비트들(830)로부터 먼저 선택되고, 스킵되는 비트들의 수보다 더 많은 비트들이 쇼트닝될 필요가 있는 경우에만, 다른 시스테매틱 비트들(835)이 쇼트닝된다. 특정 실시예들에서, 비트들은 수직 방식으로 판독될 수 있다.
특정 실시예들에서는, 도 3 내지 도 8과 관련하여 위에서 설명된 다양한 실시예들이 추가로 조합될 수 있다. 본 개시내용은 위에서 설명된 다양한 예시적인 실시예들이 임의의 적절한 방식으로 조합될 수 있음을 고려한다. 예를 들어, 도 7 및 도 8과 관련하여 위에서 설명된 예시적인 실시예들은 도 5의 예시적인 실시예와 조합되어, 처음에 스킵되는 시스테매틱 비트들이 더 낮은 레이트의 코드들에 또는 재송신 시에 포함될 수 있다. 그러나, 쇼트닝되는 비트들은 수신기에 알려진 바와 같이 송신 시에 포함되지 않는다는 것에 유의하도록 한다.
도 9는 특정 실시예들에 따른 제1 노드에서의 방법(900)의 흐름도이다. 특히, 방법(900)은 무선 통신 시스템에서 제1 노드와 제2 노드 사이의 송신을 위해 정보 비트들의 세트로부터 코딩된 비트들의 세트를 생성하는 방법이다. 방법(900)은 제1 노드가 정보 비트들의 세트를 저밀도 패리티-체크 코드로 인코딩함으로써 코드워드 벡터를 생성하는 단계(904) - 코드워드 벡터는 시스테매틱 비트들 및 패리티 비트들로 구성됨 - 에서 시작한다. 특정 실시예들에서, LDPC 코드는 PCM을 통해 특정될 수 있다. 무선 통신 시스템은 NR 시스템을 포함할 수 있다.
특정 실시예들에서, 정보 비트들의 세트를 인코딩함으로써 코드워드 벡터를 생성하는 단계는 정보 벡터를 생성하기 위해 정보 비트들의 세트에 더미 비트들을 부가하는 단계 - 더미 비트들은 알려진 값의 비트들을 포함함 -, 및 정보 벡터를 인코딩하는 단계를 포함할 수 있다. 부가된 더미 비트들은 펑처링되는 제1 복수의 시스테매틱 비트들과 별개인 제2 복수의 시스테매틱 비트들을 포함할 수 있다. 특정 실시예들에서, 방법은 부가된 더미 비트들을 펑처링하는 단계를 포함할 수 있다. 부가된 더미 비트들을 펑처링하는 단계는 부가된 더미 비트들을 원형 버퍼에 기입하는 것을 생략하는 단계를 포함할 수 있다. 부가된 더미 비트들을 펑처링하는 단계는, 코딩된 비트들을 원형 버퍼로부터 판독할 때, 부가된 더미 비트들을 스킵하는 단계를 포함할 수 있다.
단계(908)에서, 제1 노드는 송신을 위한 코딩된 비트들을 생성하기 위해 생성된 코드워드 벡터에 대해 원형 버퍼-기반 레이트 매칭을 수행하며, 여기서 원형 버퍼-기반 레이트 매칭은 제1 복수의 시스테매틱 비트들을 펑처링하는 것을 포함한다. 특정 실시예들에서, 펑처링되는 제1 복수의 시스테매틱 비트들은, 코드워드 벡터에서, 펑처링되지 않는 제2 복수의 시스테매틱 비트들보다 선행할 수 있다.
특정 실시예들에서는, 원형 버퍼를 통해 복수의 리던던시 버전들이 정의되어, 재송신을 위해 코딩된 비트들이 재송신을 위해 정의된 대응하는 리던던시 버전에 따라 원형 버퍼로부터 판독될 수 있다. 방법(900)은 재송신을 위한 코딩된 비트들을 생성하기 위해 생성된 코드워드 벡터에 대해 원형 버퍼-기반 레이트 매칭을 수행하는 단계를 포함할 수 있으며, 여기서 재송신을 위한 원형 버퍼-기반 레이트 매칭은 제1 복수의 시스테매틱 비트들을 펑처링하는 것을 포함할 수 있다. 재송신을 위해 펑처링되는 제1 복수의 시스테매틱 비트들은 Z개의 시스테매틱 비트의 짝수 배를 포함할 수 있으며, 여기서 Z는 패리티 체크 행렬의 리프팅 팩터이다.
특정 실시예들에서, 제1 복수의 시스테매틱 비트들을 펑처링하는 것은 제1 복수의 시스테매틱 비트들을 원형 버퍼에 기입하는 것을 생략하는 것을 포함할 수 있다. 특정 실시예들에서, 제1 복수의 시스테매틱 비트들을 펑처링하는 것은, 코딩된 비트들을 원형 버퍼로부터 판독할 때, 제1 복수의 시스테매틱 비트들을 스킵하는 것을 포함할 수 있다. 특정 실시예들에서, 제1 복수의 펑처링되는 시스테매틱 비트들은 Z개의 시스테매틱 비트의 짝수 배를 포함할 수 있으며, 여기서 Z는 패리티 체크 행렬의 리프팅 팩터이다.
특정 실시예들에서, 생성된 코드워드 벡터에 대해 원형 버퍼-기반 레이트 매칭을 수행하는 단계는 무선 채널을 통한 송신을 위한 송신 벡터를 생성하기 위해 시스테매틱 비트들 및 패리티 비트들을 원형 버퍼로부터 판독하는 단계를 포함할 수 있다. 무선 채널을 통한 송신을 위한 송신 벡터를 생성하기 위해 시스테매틱 비트들 및 패리티 비트들을 원형 버퍼로부터 판독하는 단계는, 송신 벡터의 비트 수가 원형 버퍼의 총 비트 수보다 큰 경우, 랩 어라운드에 의해 원형 버퍼 내의 하나 이상의 비트를 반복하는 단계를 포함할 수 있다.
특정 실시예들에서, 시스테매틱 비트들의 서브세트는 원형 버퍼에 기입되는 것이 생략될 수 있다. 특정 실시예들에서, 패리티 비트들의 서브세트는 원형 버퍼에 기입되는 것이 생략될 수 있다.
특정 실시예들에서, 방법은 무선 채널을 통한 제1 송신 시에 원형 버퍼에 기입된 시스테매틱 비트들의 서브세트를 펑처링하는 단계를 포함할 수 있다. 방법은 무선 채널을 통한 재송신 시에 펑처링된 시스테매틱 비트들의 서브세트를 포함하는 단계를 포함할 수 있다.
특정 실시예들에서, 방법은 비트들이 복수의 행들 각각으로부터 균등하게 펑처링되고 패리티 체크 행렬의 가중치 분포가 원형 버퍼 내에서 유지되도록, 비트들을 열 방향으로 펑처링하는 단계를 포함할 수 있다. 펑처링되는 비트들은 제1 복수의 시스테매틱 비트들 이외의 시스테매틱 비트들일 수 있다. 시스테매틱 비트들 및 패리티 비트들은 생성된 코드워드 벡터에 대해 원형 버퍼-기반 레이트 매칭을 수행하는 단계의 일부로서 채널 인터리버가 구현되도록 판독될 수 있다. 특정 실시예들에서, 펑처링되는 비트들은 펑처링되지 않는 비트들보다 높은 열 가중치를 가질 수 있다. 특정 실시예들에서, 시스테매틱 비트들 및 패리티 비트들은 채널 인터리빙 효과가 구현되지 않도록 판독될 수 있다.
특정 실시예들에서, 생성된 코드워드 벡터에 대해 원형 버퍼-기반 레이트 매칭을 수행하는 단계는 PCM에 의해 정의된 바와 같은 시스테매틱 비트들 및 패리티 비트들 중 적어도 일부를 직사각형 원형 버퍼에 기입하는 단계 - 직사각형 원형 버퍼는 하나 이상의 행 및 하나 이상의 열을 포함함 - 를 포함할 수 있다.
도 10은 특정 실시예들에 따른 예시적인 무선 디바이스(110)의 블록도이다. 무선 디바이스(110)는 셀룰러 또는 이동 통신 시스템에서 노드 및/또는 다른 무선 디바이스와 통신하는 임의의 타입의 무선 디바이스를 지칭할 수 있다. 무선 디바이스(110)의 예들은 모바일폰, 스마트폰, PDA(Personal Digital Assistant), 휴대용 컴퓨터(예를 들어, 랩탑, 태블릿), 센서, 액추에이터, 모뎀, 머신 타입 통신(MTC) 디바이스/머신 대 머신(M2M) 디바이스, 랩탑 임베드형 장비(LEE), 랩탑 마운트형 장비(LME), USB 동글들, D2D 가능 디바이스 또는 무선 통신을 제공할 수 있는 다른 디바이스를 포함한다. 무선 디바이스(110)는 또한 일부 실시예들에서 UE, 스테이션(STA), 디바이스, 또는 단말기로 지칭될 수 있다. 무선 디바이스(110)는 송수신기(1010), 프로세싱 회로(1020) 및 메모리(1030)를 포함한다. 일부 실시예들에서, 송수신기(1010)는 (예를 들어, 안테나(1040)를 통해) 네트워크 노드(115)로 무선 신호들을 송신하고 이로부터 무선 신호들을 수신하는 것을 용이하게 하고, 프로세싱 회로(1020)는 무선 디바이스(110)에 의해 제공되는 것으로 위에서 설명된 기능 중 일부 또는 전부를 제공하기 위한 명령어들을 실행하고, 메모리(1030)는 프로세싱 회로(1020)에 의해 실행되는 명령어들을 저장한다.
프로세싱 회로(1020)는 하나 이상의 모듈에 구현된 하드웨어와 소프트웨어의 임의의 적절한 조합을 포함하여, 명령어들을 실행하고, 데이터를 조작하여, 도 1 내지 도 9와 관련하여 위에서 설명된 무선 디바이스(110)의 기능들과 같은 UE(110)의 상술된 기능들 중 일부 또는 전부를 수행한다. 일부 실시예들에서, 프로세싱 회로(1020)는, 예를 들어, 하나 이상의 컴퓨터, 하나 이상의 중앙 처리 장치(central processing unit)(CPU), 하나 이상의 마이크로프로세서, 하나 이상의 애플리케이션, 하나 이상의 주문형 집적 회로(application specific integrated circuit)(ASIC), 하나 이상의 필드 프로그래머블 게이트 어레이(field programmable gate array)(FPGA) 및/또는 다른 로직을 포함할 수 있다.
메모리(1030)는 일반적으로 컴퓨터 프로그램, 소프트웨어, 로직, 규칙들, 알고리즘들, 코드, 테이블들 등 중 하나 이상을 포함하는 애플리케이션, 및/또는 프로세싱 회로(1020)에 의해 실행될 수 있는 다른 명령어들과 같은 명령어들을 저장하도록 동작 가능하다. 메모리(1030)의 예들은 컴퓨터 메모리(예를 들어, 랜덤 액세스 메모리(Random Access Memory)(RAM) 또는 판독 전용 메모리(Read Only Memory)(ROM)), 대용량 저장 매체(예를 들어, 하드 디스크), 이동식 저장 매체(예를 들어, 콤팩트 디스크(Compact Disk)(CD) 또는 디지털 비디오 디스크(Digital Video Disk)(DVD)), 및/또는 프로세싱 회로(1020)에 의해 사용될 수 있는 정보, 데이터 및/또는 명령어들을 저장하는 임의의 다른 휘발성 또는 비휘발성, 비일시적 컴퓨터 판독 가능 및/또는 컴퓨터 실행 가능 메모리 디바이스들을 포함한다.
무선 디바이스(110)의 다른 실시예들은, 위에서 설명된 기능 및/또는 임의의 추가적인 기능(위에서 설명된 솔루션을 지원하는 데 필요한 임의의 기능 포함) 중 임의의 것을 포함하여, 무선 디바이스의 기능의 특정 양태들을 제공하는 것을 담당할 수 있는 도 10에 도시된 것들 이상의 추가적인 컴포넌트들을 포함할 수 있다. 단지 하나의 예로서, 무선 디바이스(110)는 입력 디바이스들 및 회로들, 출력 디바이스들, 및 프로세싱 회로(1020)의 일부일 수 있는 하나 이상의 동기화 유닛 또는 회로를 포함할 수 있다. 입력 디바이스들은 무선 디바이스(110)로의 데이터 입력을 위한 메커니즘들을 포함한다. 예를 들어, 입력 디바이스들은 마이크로폰, 입력 엘리먼트들, 디스플레이 등과 같은 입력 메커니즘들을 포함할 수 있다. 출력 디바이스들은 오디오, 비디오 및/또는 하드 카피 포맷으로 데이터를 출력하기 위한 메커니즘들을 포함할 수 있다. 예를 들어, 출력 디바이스들은 스피커, 디스플레이 등을 포함할 수 있다.
도 11은 특정 실시예들에 따른 예시적인 네트워크 노드(115)의 블록도이다. 네트워크 노드(115)는 임의의 타입의 라디오 네트워크 노드 또는 UE 및/또는 다른 네트워크 노드와 통신하는 임의의 네트워크 노드일 수 있다. 네트워크 노드(115)의 예들은 eNodeB, gNB, 노드 B, 기지국, 무선 액세스 포인트(예를 들어, Wi-Fi 액세스 포인트), 저전력 노드, 베이스 송수신기 스테이션(BTS), 중계기, 도너 노드 제어 중계기, 송신 포인트들, 송신 노드들, 원격 RF 유닛(RRU), 원격 라디오 헤드(RRH), 다중-표준 라디오(MSR) 라디오 노드(MSR BS 등), 분산형 안테나 시스템(DAS)의 노드들, O&M, OSS, SON, 위치결정 노드(예를 들어, E-SMLC), MDT 또는 임의의 다른 적절한 네트워크 노드를 포함한다. 네트워크 노드들(115)은 동종 배치, 이종 배치 또는 혼합형 배치로서 네트워크(100)를 통해 배치될 수 있다. 동종 배치는 일반적으로 동일한(또는 유사한) 타입의 네트워크 노드들(115) 및/또는 유사한 커버리지 및 셀 사이즈들 및 사이트 간 거리들로 구성된 배치를 설명할 수 있다. 이종 배치는 일반적으로 상이한 셀 사이즈들, 송신 전력들, 용량들 및 사이트 간 거리들을 갖는 다양한 타입들의 네트워크 노드들(115)을 사용하여 배치들을 설명할 수 있다. 예를 들어, 이종 배치는 매크로-셀 레이아웃 전반에 걸쳐 배치된 복수의 저전력 노드들을 포함할 수 있다. 혼합형 배치는 동종 부분들과 이종 부분들의 혼합을 포함할 수 있다.
네트워크 노드(115)는 송수신기(1110), 프로세싱 회로(1120), 메모리(1130), 및 네트워크 인터페이스(1140) 중 하나 이상을 포함할 수 있다. 일부 실시예들에서, 송수신기(1110)는 (예를 들어, 안테나(1150)를 통해) 무선 디바이스(110)로 무선 신호들을 송신하고 이로부터 무선 신호들을 수신하는 것을 용이하게 하고, 프로세싱 회로(1120)는 네트워크 노드(115)에 의해 제공되는 것으로 위에서 설명된 기능 중 일부 또는 전부를 제공하기 위한 명령어들을 실행하고, 메모리(1130)는 프로세싱 회로(1120)에 의해 실행되는 명령어들을 저장하고, 네트워크 인터페이스(1140)는 게이트웨이, 스위치, 라우터, 인터넷, 공중 교환 전화망(PSTN), 코어 네트워크 노드들 또는 라디오 네트워크 제어기들(130) 등과 같은 백엔드 네트워크 컴포넌트들에 신호들을 전달한다.
프로세싱 회로(1120)는 하나 이상의 모듈에 구현된 하드웨어와 소프트웨어의 임의의 적절한 조합을 포함하여, 명령어들을 실행하고, 데이터를 조작하여, 도 1 내지 도 9와 관련하여 위에서 설명된 것들과 같은 네트워크 노드(115)의 상술된 기능들 중 일부 또는 전부를 수행한다. 일부 실시예들에서, 프로세싱 회로(1120)는, 예를 들어, 하나 이상의 컴퓨터, 하나 이상의 중앙 처리 장치(CPU), 하나 이상의 마이크로프로세서, 하나 이상의 애플리케이션 및/또는 다른 로직을 포함할 수 있다.
메모리(1130)는 일반적으로 컴퓨터 프로그램, 소프트웨어, 로직, 규칙들, 알고리즘들, 코드, 테이블들 등 중 하나 이상을 포함하는 애플리케이션, 및/또는 프로세싱 회로(1120)에 의해 실행될 수 있는 다른 명령어들과 같은 명령어들을 저장하도록 동작 가능하다. 메모리(1130)의 예들은 컴퓨터 메모리(예를 들어, 랜덤 액세스 메모리(RAM) 또는 판독 전용 메모리(ROM)), 대용량 저장 매체(예를 들어, 하드 디스크), 이동식 저장 매체(예를 들어, 콤팩트 디스크(CD) 또는 디지털 비디오 디스크(DVD)), 및/또는 정보를 저장하는 임의의 다른 휘발성 또는 비휘발성, 비일시적 컴퓨터 판독 가능 및/또는 컴퓨터 실행 가능 메모리 디바이스들을 포함한다.
일부 실시예들에서, 네트워크 인터페이스(1140)는 프로세싱 회로(1120)에 통신 가능하게 커플링되며, 네트워크 노드(115)에 대한 입력을 수신하고, 네트워크 노드(115)로부터의 출력을 전송하고, 입력 또는 출력 또는 둘 다의 적절한 프로세싱을 수행하고, 다른 디바이스들에 대해 통신하고, 또는 이들의 임의의 조합을 수행하도록 동작 가능한 임의의 적절한 디바이스를 지칭할 수 있다. 네트워크 인터페이스(1140)는 네트워크를 통해 통신하기 위해 프로토콜 변환 및 데이터 프로세싱 능력들을 포함하여 적절한 하드웨어(예를 들어, 포트, 모뎀, 네트워크 인터페이스, 카드 등) 및 소프트웨어를 포함할 수 있다.
네트워크 노드(115)의 다른 실시예들은, 위에서 설명된 기능 및/또는 임의의 추가적인 기능(위에서 설명된 솔루션을 지원하는 데 필요한 임의의 기능 포함) 중 임의의 것을 포함하여, 라디오 네트워크 노드의 기능의 특정 양태들을 제공하는 것을 담당할 수 있는 도 11에 도시된 것들 이상의 추가적인 컴포넌트들을 포함할 수 있다. 다양한 상이한 타입들의 네트워크 노드들은 동일한 물리적 하드웨어를 갖지만 상이한 라디오 액세스 기술들을 지원하도록 (예를 들어, 프로그래밍을 통해) 구성된 컴포넌트들을 포함할 수도 있고, 또는 부분적으로 또는 전체적으로 상이한 물리적 컴포넌트들을 나타낼 수 있다.
도 12는 특정 실시예들에 따른 예시적인 라디오 네트워크 제어기 또는 코어 네트워크 노드(130)의 블록도이다. 네트워크 노드들의 예들은 모바일 스위칭 센터(MSC), 서빙 GPRS 지원 노드(SGSN), 이동성 관리 엔티티(MME), 라디오 네트워크 제어기(RNC), 기지국 제어기(BSC) 등을 포함할 수 있다. 라디오 네트워크 제어기 또는 코어 네트워크 노드(130)는 프로세싱 회로(1220), 메모리(1230) 및 네트워크 인터페이스(1240)를 포함한다. 일부 실시예들에서, 프로세싱 회로(1220)는 네트워크 노드에 의해 제공되는 것으로 위에서 설명된 기능 중 일부 또는 전부를 제공하기 위한 명령어들을 실행하고, 메모리(1230)는 프로세싱 회로(1220)에 의해 실행되는 명령어들을 저장하고, 네트워크 인터페이스(1240)는 게이트웨이, 스위치, 라우터, 인터넷, 공중 교환 전화망(PSTN), 네트워크 노드들(115), 라디오 네트워크 제어기들 또는 코어 네트워크 노드들(130) 등과 같은 임의의 적절한 노드에 신호들을 전달한다.
프로세싱 회로(1220)는 하나 이상의 모듈에 구현된 하드웨어와 소프트웨어의 임의의 적절한 조합을 포함하여, 명령어들을 실행하고, 데이터를 조작하여, 라디오 네트워크 제어기 또는 코어 네트워크 노드(130)의 상술된 기능들 중 일부 또는 전부를 수행한다. 일부 실시예들에서, 프로세싱 회로(1220)는, 예를 들어, 하나 이상의 컴퓨터, 하나 이상의 중앙 처리 장치(CPU), 하나 이상의 마이크로프로세서, 하나 이상의 애플리케이션 및/또는 다른 로직을 포함할 수 있다.
메모리(1230)는 일반적으로 컴퓨터 프로그램, 소프트웨어, 로직, 규칙들, 알고리즘들, 코드, 테이블들 등 중 하나 이상을 포함하는 애플리케이션, 및/또는 프로세싱 회로(1220)에 의해 실행될 수 있는 다른 명령어들과 같은 명령어들을 저장하도록 동작 가능하다. 메모리(1230)의 예들은 컴퓨터 메모리(예를 들어, 랜덤 액세스 메모리(RAM) 또는 판독 전용 메모리(ROM)), 대용량 저장 매체(예를 들어, 하드 디스크), 이동식 저장 매체(예를 들어, 콤팩트 디스크(CD) 또는 디지털 비디오 디스크(DVD)), 및/또는 정보를 저장하는 임의의 다른 휘발성 또는 비휘발성, 비일시적 컴퓨터 판독 가능 및/또는 컴퓨터 실행 가능 메모리 디바이스들을 포함한다.
일부 실시예들에서, 네트워크 인터페이스(1240)는 프로세싱 회로(1220)에 통신 가능하게 커플링되며, 네트워크 노드에 대한 입력을 수신하고, 네트워크 노드로부터의 출력을 전송하고, 입력 또는 출력 또는 둘 다의 적절한 프로세싱을 수행하고, 다른 디바이스들에 대해 통신하고, 또는 이들의 임의의 조합을 수행하도록 동작 가능한 임의의 적절한 디바이스를 지칭할 수 있다. 네트워크 인터페이스(1240)는 네트워크를 통해 통신하기 위해 프로토콜 변환 및 데이터 프로세싱 능력들을 포함하여 적절한 하드웨어(예를 들어, 포트, 모뎀, 네트워크 인터페이스, 카드 등) 및 소프트웨어를 포함할 수 있다.
네트워크 노드의 다른 실시예들은, 위에서 설명된 기능 및/또는 임의의 추가적인 기능(위에서 설명된 솔루션을 지원하는 데 필요한 임의의 기능 포함) 중 임의의 것을 포함하여, 네트워크 노드의 기능의 특정 양태들을 제공하는 것을 담당할 수 있는 도 12에 도시된 것들 이상의 추가적인 컴포넌트들을 포함할 수 있다.
도 13은 특정 실시예들에 따른 예시적인 무선 디바이스의 개략적인 블록도이다. 무선 디바이스(110)는 하나 이상의 모듈을 포함할 수 있다. 예를 들어, 무선 디바이스(110)는 결정 모듈(1310), 통신 모듈(1320), 수신 모듈(1330), 입력 모듈(1340), 디스플레이 모듈(1350) 및 임의의 다른 적절한 모듈을 포함할 수 있다. 일부 실시예들에서, 결정 모듈(1310), 통신 모듈(1320), 수신 모듈(1330), 입력 모듈(1340), 디스플레이 모듈(1350) 또는 임의의 다른 적절한 모듈 중 하나 이상은 도 10과 관련하여 위에서 설명된 프로세싱 회로(1020)와 같은 하나 이상의 프로세서를 사용하여 구현될 수 있다. 특정 실시예들에서, 다양한 모듈들 중 2개 이상의 것의 기능들은 단일 모듈로 결합될 수 있다. 무선 디바이스(110)는 도 1 내지 도 9와 관련하여 위에서 설명된 LDPC 코드들에 대한 레이트 매칭 방법들을 수행할 수 있다.
결정 모듈(1310)은 무선 디바이스(110)의 프로세싱 기능들을 수행할 수 있다. 특정 실시예들에서, 무선 디바이스(110)는 도 1 내지 도 9와 관련하여 위에서 설명된 제1 노드의 기능을 수행할 수 있다. 이러한 시나리오에서, 결정 모듈(1310)은 정보 비트들의 세트를 저밀도 패리티-체크 코드로 인코딩함으로써 코드워드 벡터를 생성할 수 있으며, 코드워드 벡터는 시스테매틱 비트들 및 패리티 비트들로 구성된다. 정보 비트들의 세트를 인코딩함으로써 코드워드 벡터를 생성하는 것의 일부로서, 결정 모듈(1310)은 정보 벡터를 생성하기 위해 정보 비트들의 세트에 더미 비트들을 부가하고 - 더미 비트들은 알려진 값의 비트들을 포함함 -, 정보 벡터를 인코딩할 수 있다. 특정 실시예들에서, 결정 모듈(1310)은 부가된 더미 비트들을 펑처링할 수 있다. 부가된 더미 비트들을 펑처링하는 것의 일부로서, 결정 모듈(1310)은 부가된 더미 비트들을 원형 버퍼에 기입하는 것을 생략할 수 있다. 부가된 더미 비트들을 펑처링하는 것의 일부로서, 결정 모듈(1310)은, 코딩된 비트들을 원형 버퍼로부터 판독할 때, 부가된 더미 비트들을 스킵할 수 있다.
다른 예로서, 결정 모듈(1310)은 송신을 위한 코딩된 비트들을 생성하기 위해 생성된 코드워드 벡터에 대해 원형 버퍼-기반 레이트 매칭을 수행할 수 있으며, 원형 버퍼-기반 레이트 매칭은 제1 복수의 시스테매틱 비트들을 펑처링하는 것을 포함한다. 다른 예로서, 결정 모듈(1310)은 재송신을 위한 코딩된 비트들을 생성하기 위해 생성된 코드워드 벡터에 대해 원형 버퍼-기반 레이트 매칭을 수행할 수 있으며, 재송신을 위한 원형 버퍼-기반 레이트 매칭은 제1 복수의 시스테매틱 비트들을 펑처링하는 것을 포함한다.
다른 예로서, 결정 모듈(1310)은 제1 복수의 시스테매틱 비트들을 원형 버퍼에 기입하는 것을 생략함으로써 제1 복수의 시스테매틱 비트들을 펑처링할 수 있다. 다른 예로서, 결정 모듈(1310)은, 코딩된 비트들을 원형 버퍼로부터 판독할 때, 제1 복수의 시스테매틱 비트들을 스킵함으로써, 제1 복수의 시스테매틱 비트들을 펑처링할 수 있다.
다른 예로서, 결정 모듈(1310)은 무선 채널을 통한 송신을 위한 송신 벡터를 생성하기 위해 시스테매틱 비트들 및 패리티 비트들을 원형 버퍼로부터 판독함으로써 생성된 코드워드 벡터에 대해 원형 버퍼-기반 레이트 매칭을 수행할 수 있다. 무선 채널을 통한 송신을 위한 송신 벡터를 생성하기 위해 시스테매틱 비트들 및 패리티 비트들을 원형 버퍼로부터 판독함에 있어서, 결정 모듈(1310)은, 송신 벡터의 비트 수가 원형 버퍼의 총 비트 수보다 큰 경우, 랩 어라운드에 의해 원형 버퍼 내의 하나 이상의 비트를 반복할 수 있다.
다른 예로서, 결정 모듈(1310)은 무선 채널을 통한 제1 송신 시에 원형 버퍼에 기입된 시스테매틱 비트들의 서브세트를 펑처링하고, 무선 채널을 통한 재송신 시에 펑처링된 시스테매틱 비트들의 서브세트를 포함할 수 있다. 결정 모듈(1310)은, 비트들이 복수의 행들 각각으로부터 균등하게 펑처링되고 패리티 체크 행렬의 가중치 분포가 원형 버퍼 내에서 유지되도록, 비트들을 열 방향으로 펑처링할 수 있다.
다른 예로서, 결정 모듈(1310)은 생성된 코드워드 벡터에 대해 원형 버퍼-기반 레이트 매칭을 수행하는 것의 일부로서 채널 인터리버가 구현되도록 시스테매틱 비트들 및 패리티 비트들을 판독할 수 있다. 다른 예로서, 결정 모듈(1310)은 채널 인터리빙 효과가 구현되지 않도록 시스테매틱 비트들 및 패리티 비트들을 판독할 수 있다.
다른 예로서, 결정 모듈(1310)은 패리티 체크 행렬에 의해 정의된 바와 같은 시스테매틱 비트들 및 패리티 비트들 중 적어도 일부를 직사각형 원형 버퍼에 기입함으로써 생성된 코드워드 벡터에 대해 원형 버퍼-기반 레이트 매칭을 수행할 수 있으며, 직사각형 원형 버퍼는 하나 이상의 행 및 하나 이상의 열을 포함한다.
결정 모듈(1310)은 도 10과 관련하여 위에서 설명된 프로세싱 회로(1020)와 같은 하나 이상의 프로세서를 포함하거나 이에 포함될 수 있다. 결정 모듈(1310)은 위에서 설명된 결정 모듈(1310) 및/또는 프로세싱 회로(1020)의 기능들 중 임의의 것을 수행하도록 구성된 아날로그 및/또는 디지털 회로를 포함할 수 있다. 특정 실시예들에서, 위에서 설명된 결정 모듈(1310)의 기능들은 하나 이상의 별개의 모듈로 수행될 수 있다.
통신 모듈(1320)은 무선 디바이스(110)의 송신 기능들을 수행할 수 있다. 통신 모듈(1320)은 도 10과 관련하여 위에서 설명된 송수신기(1010)와 같은 송신기 및/또는 송수신기를 포함할 수 있다. 통신 모듈(1320)은 메시지들 및/또는 신호들을 무선으로 송신하도록 구성된 회로를 포함할 수 있다. 특정 실시예들에서, 통신 모듈(1320)은 결정 모듈(1310)로부터 송신을 위한 메시지들 및/또는 신호들을 수신할 수 있다. 특정 실시예들에서, 위에서 설명된 통신 모듈(1320)의 기능들은 하나 이상의 별개의 모듈로 수행될 수 있다.
수신 모듈(1330)은 무선 디바이스(110)의 수신 기능들을 수행할 수 있다. 수신 모듈(1330)은 수신기 및/또는 송수신기를 포함할 수 있다. 수신 모듈(1330)은 도 10과 관련하여 위에서 설명된 송수신기(1010)와 같은 수신기 및/또는 송수신기를 포함할 수 있다. 수신 모듈(1330)은 메시지들 및/또는 신호들을 무선으로 수신하도록 구성된 회로를 포함할 수 있다. 특정 실시예들에서, 수신 모듈(1330)은 수신된 메시지들 및/또는 신호들을 결정 모듈(1310)에 전달할 수 있다. 특정 실시예들에서, 위에서 설명된 수신 모듈(1330)의 기능들은 하나 이상의 개별 모듈로 수행될 수 있다.
입력 모듈(1340)은 무선 디바이스(110)를 위해 의도된 사용자 입력을 수신할 수 있다. 예를 들어, 입력 모듈은 키 누름들, 버튼 누름들, 터치들, 스와이프들, 오디오 신호들, 비디오 신호들 및/또는 임의의 다른 적절한 신호들을 수신할 수 있다. 입력 모듈은 하나 이상의 키, 버튼, 레버, 스위치, 터치 스크린, 마이크로폰 및/또는 카메라를 포함할 수 있다. 입력 모듈은 수신된 신호들을 결정 모듈(1310)에 전달할 수 있다. 특정 실시예들에서, 위에서 설명된 입력 모듈(1340)의 기능들은 하나 이상의 개별 모듈로 수행될 수 있다.
디스플레이 모듈(1350)은 무선 디바이스(110)의 디스플레이 상에 신호들을 제시할 수 있다. 디스플레이 모듈(1350)은 디스플레이 및/또는 디스플레이 상에 신호들을 제시하도록 구성된 임의의 적절한 회로 및 하드웨어를 포함할 수 있다. 디스플레이 모듈(1350)은 결정 모듈(1310)로부터 디스플레이 상에 제시할 신호들을 수신할 수 있다. 특정 실시예들에서, 위에서 설명된 디스플레이 모듈(1350)의 기능들은 하나 이상의 개별 모듈로 수행될 수 있다.
결정 모듈(1310), 통신 모듈(1320), 수신 모듈(1330), 입력 모듈(1340) 및 디스플레이 모듈(1350)은 하드웨어 및/또는 소프트웨어의 임의의 적절한 구성을 포함할 수 있다. 무선 디바이스(110)는 위에서 설명된 기능 및/또는 임의의 추가적인 기능(위에서 설명된 다양한 솔루션들을 지원하는 데 필요한 임의의 기능 포함) 중 임의의 것을 포함하여, 임의의 적절한 기능을 제공하는 것을 담당할 수 있는 도 13에 도시된 것들 이상의 추가적인 모듈들을 포함할 수 있다.
도 14는 특정 실시예들에 따른 예시적인 네트워크 노드(115)의 개략적인 블록도이다. 네트워크 노드(115)는 하나 이상의 모듈을 포함할 수 있다. 예를 들어, 네트워크 노드(115)는 결정 모듈(1410), 통신 모듈(1420), 수신 모듈(1430) 및 임의의 다른 적절한 모듈들을 포함할 수 있다. 일부 실시예들에서, 결정 모듈(1410), 통신 모듈(1420), 수신 모듈(1430) 또는 임의의 다른 적절한 모듈 중 하나 이상은 도 11과 관련하여 위에서 설명된 프로세싱 회로(1120)와 같은 하나 이상의 프로세서를 사용하여 구현될 수 있다. 특정 실시예들에서, 다양한 모듈들 중 2개 이상의 것의 기능들은 단일 모듈로 결합될 수 있다. 네트워크 노드(115)는 도 1 내지 도 9와 관련하여 위에서 설명된 LDPC 코드들에 대한 레이트 매칭 방법들을 수행할 수 있다.
결정 모듈(1410)은 네트워크 노드(115)의 프로세싱 기능들을 수행할 수 있다. 특정 실시예들에서, 네트워크 노드(115)는 도 1 내지 도 9와 관련하여 위에서 설명된 제1 노드의 기능을 수행할 수 있다. 이러한 시나리오에서, 결정 모듈(1410)은 정보 비트들의 세트를 저밀도 패리티-체크 코드로 인코딩함으로써 코드워드 벡터를 생성할 수 있으며, 코드워드 벡터는 시스테매틱 비트들 및 패리티 비트들로 구성된다. 정보 비트들의 세트를 인코딩함으로써 코드워드 벡터를 생성하는 것의 일부로서, 결정 모듈(1410)은 정보 벡터를 생성하기 위해 정보 비트들의 세트에 더미 비트들을 부가하고 - 더미 비트들은 알려진 값의 비트들을 포함함 -, 정보 벡터를 인코딩할 수 있다. 특정 실시예들에서, 결정 모듈(1410)은 부가된 더미 비트들을 펑처링할 수 있다. 부가된 더미 비트들을 펑처링하는 것의 일부로서, 결정 모듈(1410)은 부가된 더미 비트들을 원형 버퍼에 기입하는 것을 생략할 수 있다. 부가된 더미 비트들을 펑처링하는 것의 일부로서, 결정 모듈(1410)은, 코딩된 비트들을 원형 버퍼로부터 판독할 때, 부가된 더미 비트들을 스킵할 수 있다.
다른 예로서, 결정 모듈(1410)은 송신을 위한 코딩된 비트들을 생성하기 위해 생성된 코드워드 벡터에 대해 원형 버퍼-기반 레이트 매칭을 수행할 수 있으며, 원형 버퍼-기반 레이트 매칭은 제1 복수의 시스테매틱 비트들을 펑처링하는 것을 포함한다. 다른 예로서, 결정 모듈(1410)은 재송신을 위한 코딩된 비트들을 생성하기 위해 생성된 코드워드 벡터에 대해 원형 버퍼-기반 레이트 매칭을 수행할 수 있으며, 재송신을 위한 원형 버퍼-기반 레이트 매칭은 제1 복수의 시스테매틱 비트들을 펑처링하는 것을 포함한다.
다른 예로서, 결정 모듈(1410)은 제1 복수의 시스테매틱 비트들을 원형 버퍼에 기입하는 것을 생략함으로써 제1 복수의 시스테매틱 비트들을 펑처링할 수 있다. 다른 예로서, 결정 모듈(1410)은, 코딩된 비트들을 원형 버퍼로부터 판독할 때, 제1 복수의 시스테매틱 비트들을 스킵함으로써, 제1 복수의 시스테매틱 비트들을 펑처링할 수 있다.
다른 예로서, 결정 모듈(1410)은 무선 채널을 통한 송신을 위한 송신 벡터를 생성하기 위해 시스테매틱 비트들 및 패리티 비트들을 원형 버퍼로부터 판독함으로써 생성된 코드워드 벡터에 대해 원형 버퍼-기반 레이트 매칭을 수행할 수 있다. 무선 채널을 통한 송신을 위한 송신 벡터를 생성하기 위해 시스테매틱 비트들 및 패리티 비트들을 원형 버퍼로부터 판독함에 있어서, 결정 모듈(1410)은, 송신 벡터의 비트 수가 원형 버퍼의 총 비트 수보다 큰 경우, 랩 어라운드에 의해 원형 버퍼 내의 하나 이상의 비트를 반복할 수 있다.
다른 예로서, 결정 모듈(1410)은 무선 채널을 통한 제1 송신 시에 원형 버퍼에 기입된 시스테매틱 비트들의 서브세트를 펑처링하고, 무선 채널을 통한 재송신 시에 펑처링된 시스테매틱 비트들의 서브세트를 포함할 수 있다. 결정 모듈(1410)은, 비트들이 복수의 행들 각각으로부터 균등하게 펑처링되고 패리티 체크 행렬의 가중치 분포가 원형 버퍼 내에서 유지되도록, 비트들을 열 방향으로 펑처링할 수 있다.
다른 예로서, 결정 모듈(1410)은 생성된 코드워드 벡터에 대해 원형 버퍼-기반 레이트 매칭을 수행하는 것의 일부로서 채널 인터리버가 구현되도록 시스테매틱 비트들 및 패리티 비트들을 판독할 수 있다. 다른 예로서, 결정 모듈(1410)은 채널 인터리빙 효과가 구현되지 않도록 시스테매틱 비트들 및 패리티 비트들을 판독할 수 있다.
다른 예로서, 결정 모듈(1410)은 패리티 체크 행렬에 의해 정의된 바와 같은 시스테매틱 비트들 및 패리티 비트들 중 적어도 일부를 직사각형 원형 버퍼에 기입함으로써 생성된 코드워드 벡터에 대해 원형 버퍼-기반 레이트 매칭을 수행할 수 있으며, 직사각형 원형 버퍼는 하나 이상의 행 및 하나 이상의 열을 포함한다.
결정 모듈(1410)은 도 11과 관련하여 위에서 설명된 프로세싱 회로(1120)와 같은 하나 이상의 프로세서를 포함하거나 이에 포함될 수 있다. 결정 모듈(1410)은 위에서 설명된 결정 모듈(1410) 및/또는 프로세싱 회로(1120)의 기능들 중 임의의 것을 수행하도록 구성된 아날로그 및/또는 디지털 회로를 포함할 수 있다. 특정 실시예들에서, 결정 모듈(1410)의 기능들은 하나 이상의 별개의 모듈로 수행될 수 있다.
통신 모듈(1420)은 네트워크 노드(115)의 송신 기능들을 수행할 수 있다. 통신 모듈(1420)은 무선 디바이스들(110) 중 하나 이상에 메시지들을 송신할 수 있다. 통신 모듈(1420)은 도 11과 관련하여 위에서 설명된 송수신기(1110)와 같은 송신기 및/또는 송수신기를 포함할 수 있다. 통신 모듈(1420)은 메시지들 및/또는 신호들을 무선으로 송신하도록 구성된 회로를 포함할 수 있다. 특정 실시예들에서, 통신 모듈(1420)은 결정 모듈(1410) 또는 임의의 다른 모듈로부터 송신을 위한 메시지들 및/또는 신호들을 수신할 수 있다. 특정 실시예들에서, 통신 모듈(1420)의 기능들은 하나 이상의 별개의 모듈로 수행될 수 있다.
수신 모듈(1430)은 네트워크 노드(115)의 수신 기능들을 수행할 수 있다. 수신 모듈(1430)은 무선 디바이스로부터 임의의 적절한 정보를 수신할 수 있다. 수신 모듈(1430)은 도 11과 관련하여 위에서 설명된 송수신기(1110)와 같은 수신기 및/또는 송수신기를 포함할 수 있다. 수신 모듈(1430)은 메시지들 및/또는 신호들을 무선으로 수신하도록 구성된 회로를 포함할 수 있다. 특정 실시예들에서, 수신 모듈(1430)은 수신된 메시지들 및/또는 신호들을 결정 모듈(1410) 또는 임의의 다른 적절한 모듈에 전달할 수 있다. 특정 실시예들에서, 수신 모듈(1430)의 기능들은 하나 이상의 개별 모듈로 수행될 수 있다.
결정 모듈(1410), 통신 모듈(1420), 및 수신 모듈(1430)은 하드웨어 및/또는 소프트웨어의 임의의 적절한 구성을 포함할 수 있다. 네트워크 노드(115)는 위에서 설명된 기능 및/또는 임의의 추가적인 기능(위에서 설명된 다양한 솔루션들을 지원하는 데 필요한 임의의 기능 포함) 중 임의의 것을 포함하여, 임의의 적절한 기능을 제공하는 것을 담당할 수 있는 도 14에 도시된 것들 이상의 추가적인 모듈들을 포함할 수 있다.
본 개시내용의 범주를 벗어나지 않고 본 명세서에 설명된 시스템들 및 장치들에 대해 수정들, 추가들 또는 생략들이 이루어질 수 있다. 시스템들 및 장치들의 컴포넌트들은 통합될 수도 있고 또는 분리될 수도 있다. 또한, 시스템들 및 장치들의 동작들은 더 많거나, 더 적거나, 또는 다른 컴포넌트들에 의해 수행될 수 있다. 또한, 시스템들 및 장치들의 동작들은 소프트웨어, 하드웨어 및/또는 다른 로직을 포함하는 임의의 적절한 로직을 사용하여 수행될 수 있다. 본 문헌에서 사용됨에 있어서, "각각의"는 세트의 각각의 구성 요소 또는 세트의 서브세트의 각각의 구성 요소를 지칭한다.
본 개시내용의 범주를 벗어나지 않고 본 명세서에 설명된 방법들에 대해 수정들, 추가들 또는 생략들이 이루어질 수 있다. 방법들은 더 많거나, 더 적거나, 또는 다른 단계들을 포함할 수 있다. 추가적으로, 단계들은 임의의 적절한 순서로 수행될 수 있다.
본 개시내용은 특정 실시예들의 측면에서 설명되었지만, 실시예들의 변형들 및 치환들은 본 기술분야의 통상의 기술자에게 명백할 것이다. 따라서, 실시예에 대한 상기 설명은 본 개시내용을 제한하지 않는다. 다음의 청구범위에 의해 정의되는 바와 같이, 본 개시내용의 사상 및 범주로부터 벗어나지 않고, 다른 변경들, 대체들 및 변형들이 가능하다.
상기 설명에서 사용된 약어들을 다음을 포함한다.
AP 액세스 포인트(Access Point)
BS 기지국(Base Station)
BSC 기지국 제어기(Base Station Controller)
BTS 베이스 송수신기 스테이션(Base Transceiver Station)
CPE 고객 댁내 장치(Customer Premises Equipment)
D2D 디바이스 대 디바이스(Device-to-device)
DAS 분산형 안테나 시스템(Distributed Antenna System)
DL 다운링크(Downlink)
eNB 이볼브드 노드 B(evolved Node B)
FDD 주파수 분할 듀플렉스(Frequency Division Duplex)
LAN 근거리 통신망(Local Area Network)
LEE 랩탑 임베드형 장비(Laptop Embedded Equipment)
LME 랩탑 마운트형 장비(Laptop Mounted Equipment)
LDPC 저밀도 패리티-체크(Low-density parity-check)
LTE 롱 텀 에볼루션(Long Term Evolution)
M2M 머신 대 머신(Machine-to-Machine)
MAN 도시 지역 통신망(Metropolitan Area Network)
MCE 다중-셀/멀티캐스트 조정 엔티티(Multi-cell/multicast Coordination Entity)
NAS 비-액세스 스트라텀(Non-Access Stratum)
OFDM 직교 주파수 분할 멀티플렉싱(Orthogonal Frequency Division Multiplexing)
PCM 패리티-체크 행렬(Parity-Check Matrix)
PDCCH 물리 다운링크 제어 채널(Physical Downlink Control Channel)
PDSCH 물리 다운링크 공유 채널(Physical Downlink Shared Channel)
PRB 물리 자원 블록(Physical Resource Block)
PSTN 공중 교환 전화망(Public Switched Telephone Network)
PUSCH 물리 업링크 공유 채널(Physical Uplink Shared Channel)
PUCCH 물리 업링크 제어 채널(Physical Uplink Control Channel)
QC 준순환(Quasi-Cyclic)
RB 자원 블록(Resource Block)
RNC 라디오 네트워크 제어기(Radio Network Controller)
RRC 라디오 자원 제어(Radio Resource Control)
RRH 원격 라디오 헤드(Remote Radio Head)
RRU 원격 라디오 유닛(Remote Radio Unit)
TBS 송신 블록 사이즈(Transport block size)
TDD 시분할 듀플렉스(Time Division Duplex)
TFRE 시간 주파수 자원 엘리먼트(Time Frequency Resource Element)
UE 사용자 장비(User Equipment)
UL 업링크(Uplink)
WAN 광역 통신망(Wide Area Network)

Claims (52)

  1. 무선 통신 시스템(100)에서 제1 노드(110, 115)와 제2 노드(110, 115) 사이의 송신을 위해 정보 비트들의 세트로부터 코딩된 비트들의 세트를 생성하는 방법으로서,
    상기 정보 비트들의 세트를 저밀도 패리티-체크 코드로 인코딩함으로써 코드워드 벡터를 생성하는 단계(904) - 상기 코드워드 벡터는 시스테매틱 비트들(systematic bits) 및 패리티 비트들로 구성됨 -; 및
    송신을 위한 상기 코딩된 비트들을 생성하기 위해 상기 생성된 코드워드 벡터에 대해 원형 버퍼-기반 레이트 매칭을 수행하는 단계(908) - 상기 원형 버퍼-기반 레이트 매칭은 제1 복수의 시스테매틱 비트들을 펑처링하고 제2 복수의 시스테매틱 비트들 및 상기 패리티 비트들을 원형 버퍼에 기입하는 것을 포함하고, 상기 제1 복수의 시스테매틱 비트들을 펑처링하는 것은 상기 제1 복수의 시스테매틱 비트들을 상기 원형 버퍼에 기입하는 것을 생략하는 것을 포함함 -
    를 포함하고,
    상기 펑처링되는 비트들은 펑처링되지 않는 비트들보다 높은 열 가중치를 갖는, 방법.
  2. 제1항에 있어서, 상기 저밀도 패리티-체크 코드는 패리티 체크 행렬을 통해 특정되는 방법.
  3. 제1항에 있어서, 펑처링되는 제1 복수의 시스테매틱 비트들은, 상기 정보 비트들을 포함하는 정보 벡터에서, 펑처링되지 않는 제2 복수의 시스테매틱 비트들보다 선행하는 방법.
  4. 제1항에 있어서, 상기 원형 버퍼를 통해 복수의 리던던시 버전들이 정의되어, 재송신을 위한 코딩된 비트들이 상기 재송신을 위한 상기 정의된 복수의 리던던시 버전들 중 대응하는 리던던시 버전에 따라 상기 원형 버퍼로부터 판독되는 방법.
  5. 제4항에 있어서, 상기 재송신을 위한 코딩된 비트들을 생성하기 위해 상기 생성된 코드워드 벡터에 대해 원형 버퍼-기반 레이트 매칭을 수행하는 단계를 추가로 포함하고, 상기 재송신을 위한 상기 원형 버퍼-기반 레이트 매칭은 상기 제1 복수의 시스테매틱 비트들을 펑처링하는 것을 포함하는 방법.
  6. 제2항에 있어서, 재송신을 위해 펑처링되는 상기 제1 복수의 시스테매틱 비트들은 Z개의 시스테매틱 비트의 짝수 배를 포함하며, Z는 상기 패리티 체크 행렬의 리프팅 팩터인 방법.
  7. 삭제
  8. 삭제
  9. 제2항에 있어서, 상기 제1 복수의 펑처링되는 시스테매틱 비트들은 Z개의 시스테매틱 비트의 짝수 배를 포함하며, Z는 상기 패리티 체크 행렬의 리프팅 팩터인 방법.
  10. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 생성된 코드워드 벡터에 대해 원형 버퍼-기반 레이트 매칭을 수행하는 단계는,
    무선 채널을 통한 송신을 위한 송신 벡터를 생성하기 위해 상기 제2 복수의 시스테매틱 비트들 및 상기 패리티 비트들을 원형 버퍼로부터 판독하는 단계를 포함하는 방법.
  11. 제10항에 있어서,
    상기 무선 채널을 통한 송신을 위한 상기 송신 벡터를 생성하기 위해 상기 제2 복수의 시스테매틱 비트들 및 상기 패리티 비트들을 상기 원형 버퍼로부터 판독하는 단계는,
    상기 송신 벡터의 비트 수가 상기 원형 버퍼의 총 비트 수보다 큰 경우, 랩 어라운드(wrapping around)에 의해 상기 원형 버퍼 내의 하나 이상의 비트를 반복하는 단계를 포함하는 방법.
  12. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 정보 비트들의 세트를 인코딩함으로써 상기 코드워드 벡터를 생성하는 단계는,
    정보 벡터를 생성하기 위해 상기 정보 비트들의 세트에 더미 비트들을 부가하는(attaching) 단계 - 상기 더미 비트들은 알려진 값의 비트들을 포함함 -; 및
    상기 정보 벡터를 인코딩하는 단계
    를 포함하는 방법.
  13. 제12항에 있어서, 상기 부가된 더미 비트들은 상기 펑처링되는 제1 복수의 시스테매틱 비트들과 별개인 상기 제2 복수의 시스테매틱 비트들을 생성하기 위해 상기 정보 벡터를 인코딩할 때 상기 정보 비트들의 세트에 부가되는 방법.
  14. 제12항에 있어서, 상기 부가된 더미 비트들을 펑처링하는 단계를 포함하는 방법.
  15. 제14항에 있어서, 상기 부가된 더미 비트들을 펑처링하는 단계는 상기 부가된 더미 비트들을 상기 원형 버퍼에 기입하는 것을 생략하는 단계를 포함하는 방법.
  16. 제14항에 있어서, 상기 부가된 더미 비트들을 펑처링하는 단계는, 상기 코딩된 비트들을 상기 원형 버퍼로부터 판독할 때, 상기 부가된 더미 비트들을 스킵하는 단계를 포함하는 방법.
  17. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 제2 복수의 상기 시스테매틱 비트들의 서브세트는 상기 원형 버퍼에 기입되는 것이 생략되는 방법.
  18. 제10항에 있어서,
    상기 무선 채널을 통한 제1 송신 시에 상기 원형 버퍼에 기입된 상기 제2 복수의 상기 시스테매틱 비트들의 서브세트를 펑처링하는 단계; 및
    상기 무선 채널을 통한 재송신 시에 펑처링되는 상기 제2 복수의 상기 시스테매틱 비트들의 상기 서브세트를 포함하는 단계
    를 포함하는 방법.
  19. 제2항에 있어서,
    비트들이 복수의 행들 각각으로부터 균등하게 펑처링되고 상기 패리티 체크 행렬의 가중치 분포가 상기 원형 버퍼 내에서 유지되도록, 비트들을 열 방향(column-wise)으로 펑처링하는 단계를 포함하는 방법.
  20. 삭제
  21. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 제2 복수의 시스테매틱 비트들 및 상기 패리티 비트들은 상기 생성된 코드워드 벡터에 대해 원형 버퍼-기반 레이트 매칭을 수행하는 단계의 일부로서 채널 인터리버가 구현되도록 판독되는 방법.
  22. 삭제
  23. 삭제
  24. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 패리티 비트들의 서브세트는 상기 원형 버퍼에 기입되는 것이 생략되는 방법.
  25. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 생성된 코드워드 벡터에 대해 원형 버퍼-기반 레이트 매칭을 수행하는 단계는,
    상기 시스테매틱 비트들 및 상기 패리티 비트들 중 적어도 일부를 직사각형 원형 버퍼에 기입하는 단계 - 상기 직사각형 원형 버퍼는 하나 이상의 행 및 하나 이상의 열을 포함함 - 를 포함하는 방법.
  26. 삭제
  27. 무선 통신 시스템(100)에서 제2 노드(110, 115)로의 송신을 위해 정보 비트들의 세트로부터 코딩된 비트들의 세트를 생성하기 위한 제1 노드(110, 115)로서,
    프로세싱 회로(1020, 1120)
    를 포함하고, 상기 프로세싱 회로는,
    상기 정보 비트들의 세트를 저밀도 패리티-체크 코드로 인코딩함으로써 코드워드 벡터를 생성하고(904) - 상기 코드워드 벡터는 시스테매틱 비트들 및 패리티 비트들로 구성됨 -,
    송신을 위한 상기 코딩된 비트들을 생성하기 위해 상기 생성된 코드워드 벡터에 대해 원형 버퍼-기반 레이트 매칭을 수행하도록(908) - 상기 원형 버퍼-기반 레이트 매칭은 제1 복수의 시스테매틱 비트들을 펑처링하고 제2 복수의 시스테매틱 비트들 및 상기 패리티 비트들을 원형 버퍼에 기입하는 것을 포함하고, 상기 제1 복수의 시스테매틱 비트들을 펑처링하는 것은 상기 제1 복수의 시스테매틱 비트들을 상기 원형 버퍼에 기입하는 것을 생략하는 것을 포함하고, 상기 펑처링되는 비트들은 펑처링되지 않는 비트들보다 높은 열 가중치를 가짐 -
    구성되는 제1 노드.
  28. 제27항에 있어서, 상기 저밀도 패리티-체크 코드는 패리티 체크 행렬을 통해 특정되는 제1 노드.
  29. 제27항에 있어서, 펑처링되는 상기 제1 복수의 시스테매틱 비트들은, 상기 정보 비트들을 포함하는 정보 벡터에서, 펑처링되지 않는 제2 복수의 시스테매틱 비트들보다 선행하는 제1 노드.
  30. 제27항에 있어서, 상기 원형 버퍼를 통해 복수의 리던던시 버전들이 정의되어, 재송신을 위한 코딩된 비트들이 상기 재송신을 위한 상기 정의된 복수의 리던던시 버전들 중 대응하는 리던던시 버전에 따라 상기 원형 버퍼로부터 판독되는 제1 노드.
  31. 제30항에 있어서, 상기 프로세싱 회로는 상기 재송신을 위한 코딩된 비트들을 생성하기 위해 상기 생성된 코드워드 벡터에 대해 원형 버퍼-기반 레이트 매칭을 수행하도록 추가로 구성되고, 상기 재송신을 위한 상기 원형 버퍼-기반 레이트 매칭은 상기 제1 복수의 시스테매틱 비트들을 펑처링하는 것을 포함하는 제1 노드.
  32. 제28항에 있어서, 재송신을 위해 펑처링되는 상기 제1 복수의 시스테매틱 비트들은 Z개의 시스테매틱 비트의 짝수 배를 포함하며, Z는 상기 패리티 체크 행렬의 리프팅 팩터인 제1 노드.
  33. 삭제
  34. 삭제
  35. 제28항에 있어서, 상기 제1 복수의 펑처링되는 시스테매틱 비트들은 Z개의 시스테매틱 비트의 짝수 배를 포함하며, Z는 상기 패리티 체크 행렬의 리프팅 팩터인 제1 노드.
  36. 제27항 내지 제32항 중 어느 한 항에 있어서, 상기 생성된 코드워드 벡터에 대해 원형 버퍼-기반 레이트 매칭을 수행하도록 구성되는 상기 프로세싱 회로는,
    무선 채널을 통한 송신을 위한 송신 벡터를 생성하기 위해 상기 제2 복수의 시스테매틱 비트들 및 상기 패리티 비트들을 원형 버퍼로부터 판독하도록 구성되는 프로세싱 회로를 포함하는 제1 노드.
  37. 제36항에 있어서, 상기 무선 채널을 통한 송신을 위한 상기 송신 벡터를 생성하기 위해 상기 제2 복수의 시스테매틱 비트들 및 상기 패리티 비트들을 상기 원형 버퍼로부터 판독하도록 구성되는 상기 프로세싱 회로는,
    상기 송신 벡터의 비트 수가 상기 원형 버퍼의 총 비트 수보다 큰 경우, 랩 어라운드에 의해 상기 원형 버퍼 내의 하나 이상의 비트를 반복하도록 구성되는 프로세싱 회로를 포함하는 제1 노드.
  38. 제27항 내지 제32항 중 어느 한 항에 있어서, 상기 정보 비트들의 세트를 인코딩함으로써 상기 코드워드 벡터를 생성하도록 구성되는 상기 프로세싱 회로는,
    정보 벡터를 생성하기 위해 상기 정보 비트들의 세트에 더미 비트들을 부가하고 - 상기 더미 비트들은 알려진 값의 비트들을 포함함 -,
    상기 정보 벡터를 인코딩하도록
    구성되는 프로세싱 회로를 포함하는 제1 노드.
  39. 제38항에 있어서, 상기 부가된 더미 비트들은 상기 펑처링되는 제1 복수의 시스테매틱 비트들과 별개인 상기 제2 복수의 시스테매틱 비트들을 생성하기 위해 상기 정보 벡터를 인코딩할 때 상기 정보 비트들의 세트에 부가되는 제1 노드.
  40. 제38항에 있어서, 상기 프로세싱 회로는 상기 부가된 더미 비트들을 펑처링하도록 추가로 구성되는 제1 노드.
  41. 제40항에 있어서, 상기 부가된 더미 비트들을 펑처링하도록 구성되는 상기 프로세싱 회로는 상기 부가된 더미 비트들을 상기 원형 버퍼에 기입하는 것을 생략하도록 구성되는 프로세싱 회로를 포함하는 제1 노드.
  42. 제40항에 있어서, 상기 부가된 더미 비트들을 펑처링하도록 구성되는 상기 프로세싱 회로는, 상기 코딩된 비트들을 상기 원형 버퍼로부터 판독할 때, 상기 부가된 더미 비트들을 스킵하도록 구성되는 프로세싱 회로를 포함하는 제1 노드.
  43. 제27항 내지 제32항 중 어느 한 항에 있어서, 상기 제2 복수의 상기 시스테매틱 비트들의 서브세트는 상기 원형 버퍼에 기입되는 것이 생략되는 제1 노드.
  44. 제36항에 있어서, 상기 프로세싱 회로는,
    상기 무선 채널을 통한 제1 송신 시에 상기 원형 버퍼에 기입된 상기 제2 복수의 상기 시스테매틱 비트들의 서브세트를 펑처링하고,
    상기 무선 채널을 통한 재송신 시에 펑처링되는 상기 제2 복수의 상기 시스테매틱 비트들의 상기 서브세트를 포함하도록
    추가로 구성되는 제1 노드.
  45. 제28항에 있어서, 상기 프로세싱 회로는,
    비트들이 복수의 행들 각각으로부터 균등하게 펑처링되고 상기 패리티 체크 행렬의 가중치 분포가 상기 원형 버퍼 내에서 유지되도록, 비트들을 열 방향으로 펑처링하도록 추가로 구성되는 제1 노드.
  46. 삭제
  47. 제27항 내지 제32항 중 어느 한 항에 있어서, 상기 프로세싱 회로는, 상기 생성된 코드워드 벡터에 대해 원형 버퍼-기반 레이트 매칭을 수행하는 것의 일부로서 채널 인터리버가 구현되도록 상기 제2 복수의 시스테매틱 비트들 및 상기 패리티 비트들을 판독하도록 구성되는 제1 노드.
  48. 삭제
  49. 삭제
  50. 제27항 내지 제32항 중 어느 한 항에 있어서, 상기 패리티 비트들의 서브세트는 상기 원형 버퍼에 기입되는 것이 생략되는 제1 노드.
  51. 제27항 내지 제32항 중 어느 한 항에 있어서, 상기 생성된 코드워드 벡터에 대해 원형 버퍼-기반 레이트 매칭을 수행하도록 구성되는 상기 프로세싱 회로는,
    상기 시스테매틱 비트들 및 상기 패리티 비트들 중 적어도 일부를 직사각형 원형 버퍼에 기입하도록 - 상기 직사각형 원형 버퍼는 하나 이상의 행 및 하나 이상의 열을 포함함 - 구성되는 프로세싱 회로를 포함하는 제1 노드.
  52. 삭제
KR1020197003677A 2016-08-12 2017-08-10 Ldpc 코드들에 대한 레이트 매칭 방법들 KR102126404B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662374688P 2016-08-12 2016-08-12
US62/374,688 2016-08-12
PCT/IB2017/054889 WO2018029633A1 (en) 2016-08-12 2017-08-10 Rate matching methods for ldpc codes

Publications (2)

Publication Number Publication Date
KR20190030213A KR20190030213A (ko) 2019-03-21
KR102126404B1 true KR102126404B1 (ko) 2020-06-24

Family

ID=59859415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197003677A KR102126404B1 (ko) 2016-08-12 2017-08-10 Ldpc 코드들에 대한 레이트 매칭 방법들

Country Status (16)

Country Link
US (5) US10516419B2 (ko)
EP (2) EP3308469B1 (ko)
JP (1) JP6810790B2 (ko)
KR (1) KR102126404B1 (ko)
CN (2) CN116827356A (ko)
BR (1) BR112019002500A2 (ko)
CA (1) CA3031610C (ko)
CO (1) CO2019001225A2 (ko)
DK (1) DK3308469T3 (ko)
ES (2) ES2787907T3 (ko)
FI (1) FI3681041T3 (ko)
HU (1) HUE060810T2 (ko)
PL (1) PL3308469T3 (ko)
PT (1) PT3308469T (ko)
RU (1) RU2730434C1 (ko)
WO (1) WO2018029633A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10784901B2 (en) 2015-11-12 2020-09-22 Qualcomm Incorporated Puncturing for structured low density parity check (LDPC) codes
US11043966B2 (en) 2016-05-11 2021-06-22 Qualcomm Incorporated Methods and apparatus for efficiently generating multiple lifted low-density parity-check (LDPC) codes
US10454499B2 (en) 2016-05-12 2019-10-22 Qualcomm Incorporated Enhanced puncturing and low-density parity-check (LDPC) code structure
US10469104B2 (en) 2016-06-14 2019-11-05 Qualcomm Incorporated Methods and apparatus for compactly describing lifted low-density parity-check (LDPC) codes
CN108400832B (zh) 2017-02-06 2022-09-09 华为技术有限公司 数据处理方法和通信设备
US10312939B2 (en) 2017-06-10 2019-06-04 Qualcomm Incorporated Communication techniques involving pairwise orthogonality of adjacent rows in LPDC code
KR102450664B1 (ko) 2017-09-11 2022-10-04 지티이 코포레이션 Ldpc 코딩된 데이터를 프로세싱하기 위한 방법 및 장치
US10972219B2 (en) * 2018-09-24 2021-04-06 Qualcomm Incorporated LDPC interleaver design for improved error floor performance
EP3905561A4 (en) * 2018-12-25 2022-08-17 Beijing Xiaomi Mobile Software Co., Ltd. DATA TRANSMISSION METHOD AND DEVICE
CN109952729B (zh) * 2019-01-31 2021-12-03 香港应用科技研究院有限公司 并行ldpc解码器
US10826529B2 (en) 2019-01-31 2020-11-03 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Parallel LDPC decoder
US10877729B2 (en) 2019-01-31 2020-12-29 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Reconfigurable segmented scalable shifter
WO2020155146A1 (en) * 2019-01-31 2020-08-06 Hong Kong Applied Science and Technology Research Institute Company Limited Parallel ldpc decoder
CN113114271A (zh) * 2021-03-11 2021-07-13 苏州华兴源创科技股份有限公司 低密度奇偶校验编码装置和方法
US11575390B2 (en) 2021-07-02 2023-02-07 Hong Kong Applied Science and Technology Research Insitute Co., Ltd. Low-latency segmented quasi-cyclic low-density parity-check (QC-LDPC) decoder
US11943051B2 (en) * 2021-09-22 2024-03-26 Qualcomm Incorporated Rate matching and channel interleaving for probabilistic shaping

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101924565B (zh) * 2004-04-02 2014-10-15 苹果公司 Ldpc编码器、解码器、系统及方法
US7526717B2 (en) * 2004-06-16 2009-04-28 Samsung Electronics Co., Ltd. Apparatus and method for coding and decoding semi-systematic block low density parity check codes
US7346832B2 (en) * 2004-07-21 2008-03-18 Qualcomm Incorporated LDPC encoding methods and apparatus
KR100984289B1 (ko) * 2005-12-07 2010-09-30 포항공과대학교 산학협력단 통신 시스템에서 가변 부호화율을 지원하는 신호 송수신장치 및 방법
KR100981501B1 (ko) * 2006-11-06 2010-09-10 연세대학교 산학협력단 통신 시스템에서 신호 송신 장치 및 방법
TWI452859B (zh) * 2007-01-05 2014-09-11 Lg Electronics Inc 用於mimo系統之層對映方法與資料傳輸
TW200838159A (en) * 2007-01-24 2008-09-16 Qualcomm Inc LDPC encoding and decoding of packets of variable sizes
KR100996030B1 (ko) * 2007-03-06 2010-11-22 삼성전자주식회사 통신 시스템에서 신호 송수신 장치 및 방법
CN101641896A (zh) * 2007-03-27 2010-02-03 高通股份有限公司 基于循环缓冲器的速率匹配
US7890834B2 (en) * 2007-06-20 2011-02-15 Motorola Mobility, Inc. Apparatus comprising a circular buffer and method for assigning redundancy versions to a circular buffer
US8189559B2 (en) 2007-07-23 2012-05-29 Samsung Electronics Co., Ltd. Rate matching for hybrid ARQ operations
US8145970B2 (en) * 2007-09-06 2012-03-27 Broadcom Corporation Data puncturing ensuring orthogonality within communication systems
CN101188428B (zh) * 2007-12-10 2012-09-05 中兴通讯股份有限公司 一种ldpc码的有限长度循环缓存的速率匹配方法
US7924763B2 (en) * 2007-12-11 2011-04-12 Motorola Mobility, Inc. Method and appratus for rate matching within a communication system
WO2009094805A1 (en) * 2008-01-25 2009-08-06 Panasonic Corporation Radio communication apparatus and interleaving method
CN101630989B (zh) * 2008-07-14 2012-10-03 上海华为技术有限公司 一种数据发送方法、装置及通信系统
US9380135B2 (en) * 2011-06-08 2016-06-28 Lg Electronics Inc. Method and device for information transmission in wireless communication system
US9100052B2 (en) * 2013-02-01 2015-08-04 Samsung Electronics Co., Ltd. QC-LDPC convolutional codes enabling low power trellis-based decoders
WO2015139297A1 (zh) * 2014-03-21 2015-09-24 华为技术有限公司 极性码的速率匹配方法和速率匹配装置
US10784901B2 (en) 2015-11-12 2020-09-22 Qualcomm Incorporated Puncturing for structured low density parity check (LDPC) codes
WO2017091018A1 (en) 2015-11-24 2017-06-01 Samsung Electronics Co., Ltd. Method and apparatus for channel encoding/decoding in a communication or broadcasting system
WO2017131813A1 (en) * 2016-01-29 2017-08-03 Intel IP Corporation Rate matching using low-density parity-check codes
US10523386B2 (en) * 2016-06-24 2019-12-31 Lg Electronics Inc. Method of processing data block in wireless communication system and apparatus therefor
US10362565B2 (en) * 2016-06-29 2019-07-23 Lg Electronics Inc. Method and user equipment for transmitting uplink signal, and method and base station for receiving uplink signal
US10097314B2 (en) * 2016-07-17 2018-10-09 Intel Corporation Apparatus, system and method of communicating a transmission encoded according to a low-density parity-check (LDPC) code
US10425189B2 (en) * 2016-07-29 2019-09-24 Lg Electronics Inc. Method for processing data block in LDPC encoder
US9942886B1 (en) * 2016-10-07 2018-04-10 Qualcomm Incorporated Variable physical uplink control channel (PUCCH) signaling and transmission
US10432227B2 (en) 2017-01-24 2019-10-01 Mediatek Inc. Location of interleaver with LDPC code
EP4404479A2 (en) 2018-04-03 2024-07-24 InterDigital Patent Holdings, Inc. Hybrid automatic repeat request (harq) techniques for non-terrestrial networks
WO2019195461A1 (en) 2018-04-03 2019-10-10 Monolith Materials, Inc. Systems and methods for processing

Also Published As

Publication number Publication date
US20200083913A1 (en) 2020-03-12
KR20190030213A (ko) 2019-03-21
FI3681041T3 (fi) 2022-12-15
EP3681041A1 (en) 2020-07-15
US11870464B2 (en) 2024-01-09
US11588504B2 (en) 2023-02-21
PT3308469T (pt) 2020-06-02
PL3308469T3 (pl) 2020-08-24
JP2019534588A (ja) 2019-11-28
ES2787907T3 (es) 2020-10-19
ES2931850T3 (es) 2023-01-03
CA3031610A1 (en) 2018-02-15
US10516419B2 (en) 2019-12-24
CO2019001225A2 (es) 2019-02-19
CA3031610C (en) 2021-05-18
US20230179230A1 (en) 2023-06-08
CN110326220A (zh) 2019-10-11
EP3308469A1 (en) 2018-04-18
DK3308469T3 (da) 2020-06-02
US20210266017A1 (en) 2021-08-26
US20190052290A1 (en) 2019-02-14
JP6810790B2 (ja) 2021-01-06
CN116827356A (zh) 2023-09-29
US20240120950A1 (en) 2024-04-11
US11031960B2 (en) 2021-06-08
EP3681041B1 (en) 2022-10-26
EP3308469B1 (en) 2020-03-11
WO2018029633A1 (en) 2018-02-15
RU2730434C1 (ru) 2020-08-21
CN110326220B (zh) 2023-06-02
BR112019002500A2 (pt) 2019-05-14
HUE060810T2 (hu) 2023-04-28

Similar Documents

Publication Publication Date Title
KR102126404B1 (ko) Ldpc 코드들에 대한 레이트 매칭 방법들
US11349598B2 (en) Spatially coupled polar codes
US11025275B2 (en) LDPC code block segmentation
CN110637417B (zh) 用于对极化码打孔的方法和装置
KR102613326B1 (ko) 3gpp nr에 대한 crc 코드 길이의 적응
US11381344B2 (en) Reordering of code blocks for HARQ retransmission in new radio
JP7449979B2 (ja) Ｐｏｌａｒ符号性能を向上させるためのＮＲ ＰＢＣＨペイロードのビット順序
KR102181784B1 (ko) 준-순환적 ldpc 코드에 대한 쉬프트 값의 설계
US20190181882A1 (en) Determining elements of base matrices for quasi-cyclic ldpc codes having variable code lengths

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant