CN116825777A - 半导体装置及半导体制造装置 - Google Patents

半导体装置及半导体制造装置 Download PDF

Info

Publication number
CN116825777A
CN116825777A CN202210779203.XA CN202210779203A CN116825777A CN 116825777 A CN116825777 A CN 116825777A CN 202210779203 A CN202210779203 A CN 202210779203A CN 116825777 A CN116825777 A CN 116825777A
Authority
CN
China
Prior art keywords
metal
metal ring
ring
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210779203.XA
Other languages
English (en)
Inventor
说田雄二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN116825777A publication Critical patent/CN116825777A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951—Function
    • H01L2224/09515—Bonding areas having different functions
    • H01L2224/09517—Bonding areas having different functions including bonding areas providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Wire Bonding (AREA)

Abstract

实施方式提供能够抑制由贴合工艺引起的制造成品率、品质的降低的半导体装置及半导体制造装置。实施方式的半导体装置(1)具备第1器件构成部和与第1器件构成部贴合的第2器件构成部，该第1器件构成部具备设置于大致圆形状的半导体基板(2)的第1金属焊盘(5)、与第1金属焊盘(5)的至少一部分连接的第1电路以及沿着半导体基板(2)的大致圆形的外周设置以使得在俯视下将第1电路包围的第1金属环(16)，该第2器件构成部具备与第1金属焊盘(5)接合的第2金属焊盘(8)、与第2金属焊盘(8)的至少一部分连接的第2电路以及与第1金属环(16)接合的第2金属环(17)。被接合了的第1金属环(16)和第2金属环(17)构成周边密封环(18)。

Description

半导体装置及半导体制造装置
本申请享受以日本特许申请2022-43594号(申请日：2022年3月18日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及半导体装置及半导体制造装置。
背景技术
为了谋求半导体装置的高密度化、装置面积的有效活用等，例如应用了如下的贴合工艺：在对分别设置于各半导体基板的金属焊盘彼此进行接合的同时，使具有存储单元的半导体基板和具有CMOS等的外围电路的半导体基板进行贴合。在具备应用了贴合工艺的贴合基板的半导体装置中，存在如下等问题：当半导体基板彼此的外周部分的贴合不充分时，在后工序中，半导体基板间会产生剥离，进一步会在半导体基板产生缺损。于是，要求使半导体基板彼此的外周部分的贴合性提高，来提高半导体装置的品质、制造成品率。
发明内容
本发明的实施方式提供能够对由贴合工艺引起的制造成品率、品质的降低进行抑制的半导体装置以及半导体制造装置。
实施方式的半导体装置具备：第1器件构成部，其具备第1金属焊盘、第1电路以及第1金属环，所述第1金属焊盘设置于大致圆形状的半导体基板，所述第1电路连接于所述第1金属焊盘的至少一部分，所述第1金属环沿着所述半导体基板的大致圆形的外周设置以使得在俯视下将所述第1电路包围；和第2器件构成部，其与所述第1器件构成部贴合，具备第2金属焊盘、第2电路以及第2金属环，所述第2金属焊盘以与所述第1金属焊盘对应的方式设置，并与所述第1金属焊盘接合，所述第2电路连接于所述第2金属焊盘的至少一部分，所述第2金属环以与所述第1金属环对应的方式设置，并与所述第1金属环接合，被接合了的所述第1金属环和所述第2金属环构成周边密封环。
附图说明
图1是表示实施方式的半导体装置的剖视图。
图2是表示实施方式的半导体装置的最终构造的剖视图。
图3是表示图1所示的半导体装置的一方的器件构成部的俯视图。
图4是放大表示图1所示的半导体装置的一部分的剖视图。
图5是放大表示图4所示的半导体装置的第1金属环和第2金属环的剖视图。
图6的(A)～(G)是表示实施方式的半导体装置的制造工序的剖视图。
图7是表示实施方式的半导体装置的制造工序中所使用的半导体制造装置的俯视图。
图8是图7所示的半导体制造装置的主视图。
图9是表示使用实施方式的半导体装置制作出的半导体芯片的构成例的剖视图。
标号说明
1半导体装置；2第1半导体基板；3第2半导体基板；4贴合基板；5第1金属焊盘；6第1布线层；7第1绝缘层；8第2金属焊盘；9第2布线层；10第2绝缘层；11、13基板部分；12第1电路区域；14第2电路区域；16第1金属环；17第2金属环；18周边密封环；101周边曝光装置；102支承部；104周边密封环用窗孔部(aperture)；105周边曝光用窗孔部；106切换机构；107光源；109第1开口图案；110第2开口图案。
具体实施方式
以下，参照附图对实施方式的半导体装置以及半导体制造装置进行说明。此外，在各实施方式中，有时对实质上相同的构成部位赋予同一标号，并省略其说明的一部分。附图是示意性的，有时厚度与平面尺寸的关系、各部的厚度的比率等与现实的不同。对于说明中的上下等的表示方向的用语，在没有特别地明确记载的情况下，表示将后述的第1半导体基板的金属焊盘的形成面作为了上时的相对的方向，与以重力加速度方向为基准的现实的方向不同。
图1和图2是表示实施方式的半导体装置1的剖视图，图3是表示实施方式的半导体装置1中的一方的器件构成部的俯视图。图1示出通过背面研磨、药液处理对构成贴合基板的两个半导体基板中的一方进行厚度减薄(薄化)的前阶段的半导体装置1，图2示出通过背面研磨、药液处理对一方的半导体基板进行了厚度减薄后的后阶段的半导体装置1。
图1所示的半导体装置1具备第1半导体基板2和第2半导体基板3。第1半导体基板2和第2半导体基板3是圆形状(圆板状)的所谓的半导体晶片。半导体晶片有时在外周设置有凹口(notch)，半导体晶片的圆形的形状不限于正圆，包括如具有凹口那样的情况下的形状。即，半导体晶片的形状为大致圆形即可，该晶片形状不限于正圆，包括如具有凹口那样的情况下的大致圆形的形状。第1半导体基板2和第2半导体基板3相贴合，形成了贴合基板4。即，半导体装置1具备贴合基板4。标号S表示第1半导体基板2与第2半导体基板3的贴合面。贴合面S是为了方便而表示的，第1半导体基板2和第2半导体基板3被一体化，因此，有时不存在能够视觉识别的接合界面。但是，通过对贴合基板4的截面进行解析，能够判别第1半导体基板2和第2半导体基板3相贴合的情况。
第1半导体基板2具有多个第1金属焊盘5。在第1金属焊盘5连接有第1布线层6。第1金属焊盘5和第1布线层6被埋入作为层间绝缘膜的第1绝缘层7内。第2半导体基板3具有多个第2金属焊盘8。在第2金属焊盘8连接有第2布线层9。第2金属焊盘8和第2布线层9被埋入作为层间绝缘膜的第2绝缘层10内。在此，示出了在第1金属焊盘5和第2金属焊盘8连接了第1布线层6和第2布线层9的状态。即，图1示出连接了第1布线层6和第2布线层9的第1金属焊盘5和第2金属焊盘8。如后述的那样，第1金属焊盘5和第2金属焊盘8的一部分也可以是没有与布线层连接的虚设焊盘(dummy pad)。另外，第1布线层6和第2布线层9也可以包括后述的过孔插塞(via plug)。
第1半导体基板2具有设置有第1电路(未图示)的第1电路区域12，该第1电路包括例如CMOS等的晶体管、无源元件等的外围电路(未图示)和将那些外围电路与第1金属焊盘5的至少一部分连接的布线层。第1电路区域12设置在第1半导体基板2的基板部分11上。第2半导体基板3具有设置有第2电路(未图示)的第2电路区域14，该第2电路包括例如包含多个图像传感器的像素的像素阵列、包含多个存储单元的存储单元阵列、与源极线、多条位线、第2金属焊盘8的至少一部分相连接的布线层等。第2电路区域14设置在第2半导体基板3的基板部分13之下。第1半导体基板2例如构成控制电路芯片，第2半导体基板3例如构成阵列芯片。
如图2所示，对于第2半导体基板3，对贴合基板4实施背面研磨、药液处理而进行厚度减薄，以使得至少第2电路区域14残留下来。那时，第2半导体基板3的基板部分13既可以不残留下来，也可以残留下来。在图2所示的半导体装置1中，具有第1金属焊盘5、第1电路区域12的第1半导体基板2成为第1器件构成部。另外，具有第2金属焊盘8、第2电路区域14、并去除了基板部分13的第2半导体基板3、换言之去除了基板部分13的第2半导体基板3的残留部分成为第2器件构成部。
图3是在具备贴合基板4的半导体装置1中表示贴合前的一方的半导体基板(第1半导体基板2或者第2半导体基板3)的俯视图。如图3所示，第1半导体基板2具有多个芯片区域15A。同样地，第2半导体基板3也具有多个芯片区域15B。在图3中省略了图示，但第1半导体基板2中的各芯片区域15A如上所述那样具有包括第1金属焊盘5以及第1布线层6和CMOS等的晶体管、无源元件等的外围电路、布线层等的第1电路。第2半导体基板3中的各芯片区域15B如上所述那样具有包括第2金属焊盘8以及第2布线层9和像素阵列、存储单元阵列以及布线层等的第2电路。
即，在第1半导体基板2和第2半导体基板3中的各芯片区域15A、15B的表面分别以露出的方式设置有第1金属焊盘5和第2金属焊盘8。各芯片区域15A、15B中的第1金属焊盘5和第2金属焊盘8以及设置于其周围的第1绝缘层7和第2绝缘层10分别相接合。通过这些，多个第1芯片区域15A和多个第2芯片区域15B分别相互贴合。通过对贴合基板4进行划片(dicing)，这些多个芯片区域15A、15B构成多个半导体芯片。
进一步，在第1半导体基板2和第2半导体基板3的外周区域，分别沿着第1半导体基板2和第2半导体基板3的外周而以在俯视下将第1电路区域12内的第1电路(以及第2电路区域14内的第2电路)包围的方式设置有第1金属环16和第2金属环17。第1金属环16和第2金属环17沿着半导体基板2、3的外周而设置，以使得将具有多个芯片区域15A、15B的芯片形成区域包围。第1金属环16和第2金属环17也可以具有层叠了多个环状的金属图案而成的构造，该多个环状的金属图案是对多个布线层反复实施后述的环状的图案曝光处理、金属材料的埋入处理而形成的。图1和后述的图4示出在第1半导体基板2和第2半导体基板3相对向的方向(后述的Z方向)上层叠多个环状的金属图案、并从第1半导体基板2和第2半导体基板3的对向面(第1绝缘层7和第2绝缘层10的表面)在Z方向上延伸到了第1电路区域12和第2电路区域14的第1金属环16和第2金属环17。
第1金属焊盘5和第2金属焊盘8以及第1金属环16和第2金属环17有助于第1半导体基板2和第2半导体基板3的贴合。另外，第1绝缘层7和第2绝缘层10也有助于第1半导体基板2和第2半导体基板3的贴合。第1绝缘层7和第2绝缘层10可使用氧化硅(SiO)、氮化硅(SiN)、碳化硅(SiC)、氮氧化硅(SiON)、含氮碳化硅(SiCN)等的无机绝缘材料，但也可以由那些以外的绝缘材料形成。第1绝缘层7和第2绝缘层10也可以是层叠了一种或者多种材料而成的构造。对第1金属焊盘5、第2金属焊盘8和第1金属环16、第2金属环17可使用热膨胀率比在第1绝缘层7和第2绝缘层10中使用的无机绝缘材料高的金属材料、例如铜、铜合金等，但也可以由那些以外的金属材料形成。
通过基于金属间的元素扩散、范德瓦耳斯力、体积膨胀(热膨胀)的金属结合等直接对在第1半导体基板2的贴合面露出的第1金属焊盘5的表面与在第2半导体基板3的贴合面露出的第2金属焊盘8的表面以及第1金属环16的表面与第2金属环17的表面进行接合，并且，通过绝缘物间的元素扩散、范德瓦耳斯力、脱水缩聚、聚合等的化学反应等直接对在第1半导体基板2的贴合面露出的第1绝缘层7的表面与在第2半导体基板3的贴合面露出的第2绝缘层10的表面进行接合。通过这些，第1半导体基板2和第2半导体基板3相贴合。
例如，在对第1绝缘层7和第2绝缘层10应用了SiO2膜等的情况下，通过氮(N2)等离子体等对第1绝缘层7和第2绝缘层10的表面进行活性化。接着，通过去离子水等对第1绝缘层7和第2绝缘层10的表面进行清洗，对那些表面赋予OH基(Si-OH键)。接着，使第1半导体基板2和第2半导体基板3位置对准地进行层叠。此时，通过第1绝缘层7的表面与第2绝缘层10的表面之间的氢键进行接合。此后，例如通过以300～400℃的温度实施1小时左右的退火处理，从而通过铜的热膨胀使铜焊盘间以及铜环间进行金属接合，并且，通过脱水缩聚使SiO2膜间共价键合。通过这些，能够使第1半导体基板2和第2半导体基板3牢固地贴合。
在对第1半导体基板2和第2半导体基板3进行贴合时，第1半导体基板2和第2半导体基板3为了对第1金属焊盘5以及第2金属焊盘8和第1金属环16以及第2金属环17露出的表面进行平坦化，例如被通过化学机械研磨(Chemical Mechanical Polishing：CMP)进行加工。为了将第1半导体基板2和第2半导体基板3贴合到外周，希望将第1半导体基板2和第2半导体基板3的表面高精度地平坦化到它们的外周，但由于贴合工序的前工序中的成膜工艺、CMP工艺等，难以平坦化到第1半导体基板2和第2半导体基板3的外周，有时外周的角部会蜷曲。当对这样的第1半导体基板2和第2半导体基板3进行贴合时，有可能无法充分地贴合到外周部。当第1半导体基板2和第2半导体基板3的外周部的贴合不充分时，有可能会在后工序中，在第1半导体基板2和第2半导体基板3间产生剥离，进而在贴合基板4可能产生缺损。
于是，在实施方式的半导体装置1(贴合基板4)中，为了提高第1半导体基板2和第2半导体基板3的外周部间的接合性，沿着第1半导体基板2和第2半导体基板3的大致圆形的外周，分别形成第1金属环16和第2金属环17，使这些第1金属环16和第2金属环17例如热膨胀而进行接合。如以往的贴合基板的外周部那样在表面露出的仅是第1绝缘层7和第2绝缘层10的话，不只是平坦化会变得不充分，那样的第1绝缘层7和第2绝缘层10彼此也无法期待充分的接合。与此相对，通过使第1金属环16和第2金属环17分别热膨胀而进行接合，能够提高第1半导体基板2和第2半导体基板3的外周部间的接合性。接合了的第1金属环16和第2金属环17构成周边密封环18。
在沿着第1半导体基板2和第2半导体基板3的外周部形成第1金属环16和第2金属环17时，第1金属环16和第2金属环17优选设置为不在第1半导体基板2和第2半导体基板3的外周面露出而位于从第1半导体基板2和第2半导体基板3的外周向内侧离开了的位置。图4是放大表示图1所示的半导体装置1的一部分的剖视图。此外，图4示出了虚设用的第1金属焊盘5和第2金属焊盘8，因此，没有图示第1布线层6和第2布线层9。但是，如图1所示，第1金属焊盘5和第2金属焊盘8的至少一部分分别与第1布线层6和第2布线层9连接。图4示出如前述的那样在第1半导体基板2和第2半导体基板3相对向的方向(Z方向)上层叠多个环状的金属图案、并从第1半导体基板2和第2半导体基板3的对向面(第1绝缘层7和第2绝缘层10的表面)在Z方向上延伸到了第1电路区域12和第2电路区域14的第1金属环16和第2金属环17。
如图4所示，第1金属环16和第2金属环17优选设置为位于从第1半导体基板2和第2半导体基板3的外周向内侧为预定距离L的位置。由此，能够提高第1金属环16和第2金属环17相对于第1绝缘层7和第2绝缘层10的形成性。如后述的半导体装置1的制造工序所示，对于第1金属环16和第2金属环17，通过对形成在第1绝缘层7和第2绝缘层10上的抗蚀剂膜进行曝光、显影来形成凹部，在凹部内填充铜等金属材料来形成该第1金属环16和第2金属环17。此时，当曝光到形成在第1绝缘层7和第2绝缘层10上的抗蚀剂膜的最外周时，无法形成成为第1金属环16和第2金属环17的填充部的凹部。与此相对，通过将第1金属环16和第2金属环17设置为位于从外周向内侧为预定距离L的位置，能够良好地形成成为第1金属环16和第2金属环17的填充部的凹部。即，能够良好地形成第1金属环16和第2金属环17。
沿着第1半导体基板2和第2半导体基板3的外周部形成的第1金属环16和第2金属环17的宽度也可以设为分别不同。图5是放大表示图4所示的半导体装置1的第1金属环16和第2金属环17的剖视图。如图5所示，在将第2金属环17的宽度设为了W2时，也可以使第1金属环16的宽度W1比其宽。例如，在将第2金属环17的宽度W2设为了1μm以上且10μm以下时，第1金属环16的宽度W1优选在3μm以上且30μm以下的范围内设定为满足W1＞W2。由此，第1金属环16和第2金属环17的位置对准精度提高，能够提高它们的接合性。此时，如图5所示，将宽度W1设定得宽的第1金属环16也可以仅增宽接合部分的宽度W1。此外，在图5中，将第1金属环16的宽度W1设定为宽，但也可以相反地将第2金属环17的宽度W2设定为宽。
接着，参照图6对实施方式的半导体装置1的制造工序进行说明。此外，图6仅示出第1半导体基板2和第2半导体基板3中的一方。这些仅在是具有包括CMOS等的晶体管、无源元件等的外围电路等的第1电路、还是具有包括像素阵列、存储单元阵列等的第2电路上是不同的，但第1金属焊盘5以及第2金属焊盘8和第1金属环16以及第2金属环17的形成工序实质上是相同的。因此，用同样的工序制作具有第1金属焊盘5和第1金属环16的第1半导体基板2以及具有第2金属焊盘8和第2金属环17的第2半导体基板3，通过对那些基板进行贴合来制作半导体装置1。图6表示第1半导体基板2中的第1金属环16的形成工序。
此外，图6示出虚设用的第1金属焊盘5，因此，没有图示第1布线层6。但是，如图1所示，第1金属焊盘5的至少一部分连接于第1布线层6。进一步，图6示出对形成有最上层的金属焊盘5的层实施曝光处理和金属材料的埋入处理来形成的、没有与第1电路区域12连接的第1金属环16。第1金属环16(以及第2金属环17)的形状也可以是图4所示的形状和图6所示的形状中的任何形状。具有图5所示的宽度不同的两个以上的部分的第1金属环16(以及第2金属环17)优选具有在Z方向层叠了多个环状的金属图案的构造，该多个环状的金属图案是对于形成金属焊盘5(以及金属焊盘8)的层和设置在绝缘层7(以及绝缘层10)内的多个布线层反复实施环状的图案曝光处理、金属材料的埋入处理来形成的。
首先，如图6的(A)所示，在第1半导体基板2中的设置在基板部分11上的第1绝缘层7上形成由感光性有机材料等形成的抗蚀剂膜19。如图6的(B)所示，对与第1金属环16的形成位置对应的部分进行曝光，形成第1金属环16用的曝光区域E1。在形成曝光区域E1时，可使用如图7和图8所示那样的周边曝光装置100。图7和图8是表示作为实施方式的半导体制造装置的周边曝光装置100的图，图7是周边曝光装置100的俯视图，图8是主视图。
如图7和图8所示，周边曝光装置100具备作为被处理基板101的半导体基板的支承部102、使支承被处理基板101的支承部102旋转的旋转机构103、周边密封环用窗孔部(环曝光用窗孔部)104、周边曝光用窗孔部105、对周边密封环用窗孔部104和周边曝光用窗孔部105进行切换的切换机构106、光源107以及光学单元108。光学单元108具有向作为被处理基板101的半导体基板照射从光源107射出的光的导光部件、透镜等。光源107可使用与曝光相应的紫外线(UV)光源、极紫外线(Extreme Ultraviolet：EUV)光源、准分子激光光源等。
周边密封环用窗孔部104是被使用于形成金属环16的窗孔部，具有孔状的第1开口图案109。第1开口图案109构成为能够使开口图案直径变化，以使得曝光宽度根据金属环16的宽度而改变。周边曝光用窗孔部105是与金属环16的形成不同地被用于被处理基板101的切边(edge cut)处理的窗孔部，具有能够曝光到被处理基板101的最外周以使得将被处理基板101的周边部中的抗蚀剂除去的缝隙状的第2开口图案110。通过使用这样的周边曝光装置100，能够与被处理基板101的切边处理不同地沿着被处理基板101的外周实施环状的图案曝光处理，形成位于从外周向内侧为预定距离L的位置的金属环16用的曝光区域E1。在应用于切边处理的情况下，通过切换机构106使周边密封环用窗孔部104和周边曝光用窗孔部105在箭头A的方向上移动来进行切换而使用周边曝光装置100。
接着，如图6的(C)所示，对与金属焊盘5的形成位置对应的部分进行曝光，形成金属焊盘5用的曝光区域E2。如图6的(D)所示，通过对金属环16用的曝光区域E1和金属焊盘5用的曝光区域E2进行显影处理，在抗蚀剂膜19形成金属环16用的环状的图案孔PH1和金属焊盘5用的大致矩形状的图案孔PH2。接着，如图6的(E)所示，将具有图案孔PH1、PH2的抗蚀剂膜19作为掩模，通过干式蚀刻或者湿式蚀刻对绝缘层7进行蚀刻处理，形成金属环16用的凹部H1和金属焊盘5用的凹部H2。在除去抗蚀剂膜19之后，如图6的(F)所示，在将铜、铜合金等的金属材料埋入到凹部H1、H2内的同时，在绝缘层7上形成金属膜20。此后，如图6的(G)所示，通过CMP等对金属膜20进行研磨加工，由此除了被埋入到凹部H1、H2内的金属材料之外，将不需要的金属膜20除去。
通过应用上述的制造工序，如图6的(G)所示，制作具有在凹部H1内埋入金属材料而形成的第1金属环16和在凹部H2内埋入金属材料而形成的第1金属焊盘5的第1半导体基板2。通过应用同样的工序，制作具有在凹部H1内埋入金属材料而形成的第2金属环17和在凹部H2内埋入金属材料而形成的第2金属焊盘8的第2半导体基板3。
接着，对第1金属焊盘5、第1绝缘层7以及第1金属环16的表面露出了的第1半导体基板2和第2金属焊盘8、第2绝缘层10以及第2金属环17的表面露出了的第2半导体基板3进行贴合。贴合工艺通过以往以来公知的条件来实施。例如，通过机械性压力对第1半导体基板2和第2半导体基板3进行贴合。由此，将第1绝缘层7和第2绝缘层10进行接合、一体化。接着，例如以300～400℃的温度对第1半导体基板2和第2半导体基板3实施1小时左右的退火处理。由此，第1金属焊盘5和第2金属焊盘8以及第1金属环16和第2金属环17被接合，第1金属焊盘5和第2金属焊盘8间电连接，并且被一体化。
这样，制作将第1半导体基板2和第2半导体基板3贴合而成的贴合基板4。第1金属环16和第2金属环17被接合、一体化而构成周边密封环18。通过用周边密封环18对第1半导体基板2和第2半导体基板3的外周部进行一体化，能够抑制后工序中的第1半导体基板2和第2半导体基板3间的剥离、贴合基板4的缺损等。因此，能够使具备贴合基板4的半导体装置1的制造成品率、品质提高。
接着，参照图9对使用上述的实施方式的半导体装置1来制作的半导体芯片的一个例子进行说明。图9所示的半导体芯片21具备由具有第1电路区域的第1半导体基板2的一部分构成的控制电路芯片22、和由具有第2电路区域的第2半导体基板3的一部分构成的阵列芯片23。这样的半导体芯片21通过沿着各芯片区域15A、15B切断实施方式的半导体装置1而单片化来进行制作。控制电路芯片22和阵列芯片23相贴合。
阵列芯片23具备包括多个存储单元的存储单元阵列24、存储单元阵列24上的绝缘膜25以及存储单元阵列24下的层间绝缘膜26。电路芯片22设置在阵列芯片23下。标号S表示阵列芯片23和控制电路芯片22的贴合面。控制电路芯片22具备层间绝缘膜27和层间绝缘膜27下的基板28。基板28例如为硅基板等的半导体基板。绝缘膜25、26、27例如为氧化硅膜、氮化硅膜、氮氧化硅膜等，也可以是混合或者层叠了一种或者多种材料的构造。
图9示出与基板28的表面平行、且相互垂直的X方向和Y方向以及与基板28的表面垂直的Z方向。在此，将+Z方向作为上方向来处理，将-Z方向作为下方向来处理。例如，在阵列芯片23中作为第2电路区域发挥功能的存储单元阵列24位于基板28的上方，基板28位于存储单元阵列24的下方。-Z方向既可以与重力方向一致，也可以与重力方向不一致。
阵列芯片23具备多条字线WL和省略了图示的选择栅极线来作为存储单元阵列24内的电极层。图9示出存储单元阵列24的层级构造部。将字线WL贯通的柱状部CL的一端与源极线BG电连接，另一端与位线BL电连接，在柱状部CL与字线WL的交叉部形成有存储单元。
控制电路芯片22具备作为第1电路区域的一部分发挥功能的多个晶体管29。各晶体管29具备隔着栅极绝缘膜设置在基板28上的栅极电极30、和设置在基板28内的未图示的源极扩散层以及漏极扩散层。控制电路芯片22还具备：多个插塞31，其设置在这些晶体管29的源极扩散层或者漏极扩散层上；布线层32，其设置在这些插塞31上，包括多条布线；以及布线层33，其设置在布线层32上，包括多条布线。控制电路芯片22还具备：多个过孔插塞34，其设置在布线层33上；和多个金属焊盘5，其在绝缘膜27内设置在过孔插塞34上。如以上那样的控制电路芯片22作为对阵列芯片23进行控制的控制电路(逻辑电路)发挥功能。
阵列芯片23具备：多个金属焊盘8，其在绝缘膜26内设置在金属焊盘5上；多个过孔插塞35，其设置在金属焊盘8上；以及布线层36，其设置在过孔插塞35上，包括多条布线。各字线WL、各位线BL与布线层36内的所对应的布线电连接。阵列芯片23还具备：过孔插塞37，其设置在绝缘膜26内、绝缘膜25内，并设置在布线层36上；和金属焊盘38，其设置在绝缘膜25上、过孔插塞37上。
金属焊盘38作为图9所示的半导体芯片21的外部连接焊盘发挥功能，能够经由接合线、焊料球、金属凸块等而连接于安装基板、其它装置。阵列芯片23还具备形成在绝缘膜25和金属焊盘38上的钝化膜39。钝化膜39具有使金属焊盘38的上表面露出的开口部P，开口部P例如被使用于在金属焊盘38连接接合线。
此外，上述的各实施方式的结构可以分别组合来进行应用，另外，也可以进行一部分置换。在此，对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提示的，并不是意在限定发明的范围。这些新的实施方式能够以其它各种各样的方式来实施，能够在不脱离发明的宗旨的范围内进行各种省略、置换、变更。这些实施方式和/或其变形包含在发明的范围、宗旨内，同时，包含在权利要求书所记载的发明及其等同的范围内。

Claims (20)

1.一种半导体装置，具备：
第1器件构成部，其具备多个第1金属焊盘、第1电路以及第1金属环，所述多个第1金属焊盘设置于大致圆形状的半导体基板，所述第1电路连接于所述多个第1金属焊盘的至少一部分，所述第1金属环沿着所述半导体基板的大致圆形的外周设置，以使得在俯视下将所述第1电路包围；和
第2器件构成部，其与所述第1器件构成部贴合，并具备多个第2金属焊盘、第2电路以及第2金属环，所述多个第2金属焊盘以与所述多个第1金属焊盘对应的方式设置，并与所述多个第1金属焊盘接合，所述第2电路连接于所述多个第2金属焊盘的至少一部分，所述第2金属环以与所述第1金属环对应的方式设置，并与所述第1金属环接合。
2.根据权利要求1所述的半导体装置，
在俯视下，所述第2金属环将所述第2电路包围。
3.根据权利要求1所述的半导体装置，
所述第1器件构成部具备各自具有所述多个第1金属焊盘和所述第1电路的多个第1芯片区域，
所述第2器件构成部具备各自具有所述多个第2金属焊盘和所述第2电路的多个第2芯片区域，
所述多个第1芯片区域和所述多个第2芯片区域通过被接合了的所述第1金属焊盘和所述第2金属焊盘相贴合，
所述第1金属环和所述第2金属环被设置为分别将被贴合了的所述多个第1芯片区域和所述第2芯片区域包围。
4.根据权利要求1所述的半导体装置，
被接合了的所述第1金属环和所述第2金属环构成周边密封环。
5.根据权利要求1所述的半导体装置，
所述第1金属环设置在从所述半导体基板的外周向内侧离开了的位置。
6.根据权利要求1所述的半导体装置，
所述第1金属环和所述第2金属环中的至少一方具有在与所述半导体基板的基板面交叉的方向上层叠多个环状的金属图案而形成的构造。
7.根据权利要求1所述的半导体装置，
所述第1器件构成部和所述第2器件构成部在所述第1器件构成部和所述第2器件构成部相贴合的面分别具有第1绝缘层部分和第2绝缘层部分，所述第1金属环埋入于设置在所述第1绝缘层部分的凹部，所述第2金属环埋入于设置在所述第2绝缘层部分的凹部。
8.根据权利要求1所述的半导体装置，
所述多个第1金属焊盘和所述多个第2金属焊盘含有铜。
9.根据权利要求1所述的半导体装置，
所述第1金属环和所述第2金属环含有铜。
10.根据权利要求1所述的半导体装置，
所述第1电路和所述第2电路中的一方构成包括多个存储单元的存储单元阵列，所述第1电路和所述第2电路中的另一方构成对所述存储单元阵列进行控制的多个晶体管。
11.一种半导体装置，具备：
第1器件构成部，其具备多个第1芯片区域和第1金属环，所述多个第1芯片区域各自具有多个第1金属焊盘和与所述多个第1金属焊盘的至少一部分连接的第1电路，所述第1金属环沿着基板的外周设置以使得在俯视下将所述多个第1芯片区域包围；和
第2器件构成部，其与所述第1器件构成部贴合，并具备多个第2芯片区域和第2金属环，所述多个第2芯片区域各自具有多个第2金属焊盘和与所述多个第2金属焊盘的至少一部分连接的第2电路，所述多个第2金属焊盘以与所述多个第1金属焊盘对应的方式设置，并与所述多个第1金属焊盘接合，所述第2金属环以与所述第1金属环对应的方式设置，并与所述第1金属环接合，
被接合了的所述第1金属环和所述第2金属环构成对于所述多个第1芯片区域和所述第2芯片区域的周边密封环。
12.根据权利要求11所述的半导体装置，
所述第1金属环设置在从所述基板的外周向内侧离开了的位置。
13.根据权利要求11所述的半导体装置，
所述第1金属环和所述第2金属环中的至少一方具有在与所述基板的基板面交叉的方向上层叠多个环状的金属图案而形成的构造。
14.根据权利要求11所述的半导体装置，
所述第1器件构成部和所述第2器件构成部在所述第1器件构成部和所述第2器件构成部相贴合的面分别具有第1绝缘层部分和第2绝缘层部分，所述第1金属环埋入于设置在所述第1绝缘层部分的凹部，所述第2金属环埋入于设置在所述第2绝缘层部分的凹部。
15.根据权利要求11所述的半导体装置，
所述多个第1金属焊盘和所述多个第2金属焊盘含有铜。
16.根据权利要求11所述的半导体装置，
所述第1金属环和所述第2金属环含有铜。
17.根据权利要求11所述的半导体装置，
所述第1电路和所述第2电路中的一方构成包括多个存储单元的存储单元阵列，所述第1电路和所述第2电路中的另一方构成对所述存储单元阵列进行控制的多个晶体管。
18.一种半导体制造装置，具备：
环曝光用窗孔部，其具有孔状的第1开口图案；
周边曝光用窗孔部，其具有缝隙状的第2开口图案；
切换机构，其对所述环曝光用窗孔部和所述周边曝光用窗孔部进行切换；以及
光源，其经由所述第1开口图案或者所述第2开口图案向被处理基板照射光。
19.根据权利要求18所述的半导体制造装置，
所述环曝光用窗孔部构成为能够使所述第1开口图案的直径变化。
20.根据权利要求18所述的半导体制造装置，还具备：
支承部，其支承所述被处理基板；和
旋转机构，其使所述支承部旋转。
CN202210779203.XA 2022-03-18 2022-07-01 半导体装置及半导体制造装置 Pending CN116825777A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022043594A JP2023137395A (ja) 2022-03-18 2022-03-18 半導体装置及び半導体製造装置
JP2022-043594 2022-03-18

Publications (1)

Publication Number Publication Date
CN116825777A true CN116825777A (zh) 2023-09-29

Family

ID=88067322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210779203.XA Pending CN116825777A (zh) 2022-03-18 2022-07-01 半导体装置及半导体制造装置

Country Status (3)

Country Link
US (1) US20230299025A1 (zh)
JP (1) JP2023137395A (zh)
CN (1) CN116825777A (zh)

Also Published As

Publication number Publication date
US20230299025A1 (en) 2023-09-21
JP2023137395A (ja) 2023-09-29
TW202339184A (zh) 2023-10-01

Similar Documents

Publication Publication Date Title
TWI584423B (zh) 半導體封裝及其形成方法
US8008127B2 (en) Method of fabricating an integrated circuit having a multi-layer structure with a seal ring
JP2005150463A (ja) 固体撮像素子及び固体撮像素子の製造方法
JP4987928B2 (ja) 半導体装置の製造方法
US8822325B2 (en) Chip package and fabrication method thereof
US7839006B2 (en) Semiconductor device and method for manufacturing the same
JP4816601B2 (ja) 固体撮像素子及び固体撮像素子の製造方法
TW202044430A (zh) 電子電路裝置及電子電路裝置的製造方法
JP4507175B2 (ja) 半導体装置の製造方法
TW201917863A (zh) 半導體裝置封裝
JP2021150601A (ja) 半導体ウェハおよびその製造方法
JP2023010782A (ja) 半導体装置および半導体装置の製造方法
CN113314488A (zh) 半导体装置及其制造方法
TW201802961A (zh) 晶片封裝體的形成方法
JP4645863B2 (ja) 半導体装置の製造方法
JP2010114201A (ja) 半導体装置の製造方法
TWI837690B (zh) 半導體裝置及半導體製造裝置
CN116825777A (zh) 半导体装置及半导体制造装置
TWI770890B (zh) 半導體元件及製造其的方法
JP4641806B2 (ja) 半導体装置の製造方法及び半導体基板
US20230307361A1 (en) Semiconductor device and method for manufacturing the same
KR20230137370A (ko) 3차원 칩렛 형성을 위한 국부화된 응력 영역
JP2006024810A (ja) 半導体装置の製造方法、半導体装置、露光マスクおよび露光装置
JP2008235380A (ja) 半導体装置の製造方法
KR19980065713A (ko) 단차를 개선한 반도체 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination