CN116779610A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN116779610A
CN116779610A CN202310228549.5A CN202310228549A CN116779610A CN 116779610 A CN116779610 A CN 116779610A CN 202310228549 A CN202310228549 A CN 202310228549A CN 116779610 A CN116779610 A CN 116779610A
Authority
CN
China
Prior art keywords
opening
semiconductor device
semiconductor substrate
insulating film
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310228549.5A
Other languages
English (en)
Inventor
吉浦康博
大月咏子
冈本隼人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN116779610A publication Critical patent/CN116779610A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/0788—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type comprising combinations of diodes or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2229/00—Indexing scheme for semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, for details of semiconductor bodies or of electrodes thereof, or for multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的目的在于提供能够抑制制造成本的半导体装置及半导体装置的制造方法。本发明涉及的半导体装置具有：第1导电型的半导体基板，其规定有单元区域、单元区域的外缘的区域即镇流电阻区域和将镇流电阻区域包围的末端区域；第1绝缘膜，其配置于半导体基板的表面之上，在单元区域具有第1开口部，并且在镇流电阻区域具有至少1个第2开口部；第2绝缘膜，其被填充于第2开口部；第2导电型的第1杂质层，其配置于半导体基板中的第1开口部之下的表面；第2导电型的第2杂质层，其配置于半导体基板中的第2开口部之下的表面；以及导电膜，其从半导体基板的第1开口部的表面至末端区域地配置。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及半导体装置及半导体装置的制造方法。
背景技术
关于半导体装置，与在单元区域之上配置的导电膜导通的区域(接触区域)不是在单元区域内无限地扩大的，而是与单元区域的外周部端隔开一定间隔而配置的(例如，参照专利文献1)。通过设为这样的结构，从而能够抑制恢复动作时的从半导体装置内的末端部正下方反馈至在单元区域之上配置的导电膜的载流子的集中。因此，能够抑制在恢复动作时在单元区域端部产生的电流集中乃至发热，半导体装置的破坏耐量提高。
专利文献1：日本专利第5716865号公报
但是，为了形成上述这样的构造，对于形成单元区域的工序和在单元区域之上形成接触区域的工序各自来说，需要照相制版工序，存在半导体装置的制造成本变高的问题。
发明内容
本发明就是为了解决这样的问题而提出的，其目的在于，提供能够抑制制造成本的半导体装置及半导体装置的制造方法。
为了解决上述课题，本发明涉及的半导体装置具有：第1导电型的半导体基板，其规定有单元区域、单元区域的外缘的区域即镇流电阻区域和将镇流电阻区域包围的末端区域；第1绝缘膜，其配置于半导体基板的表面之上，在单元区域具有第1开口部，并且在镇流电阻区域具有至少1个第2开口部；第2绝缘膜，其被填充于第2开口部；第2导电型的第1杂质层，其配置于半导体基板中的第1开口部之下的表面；第2导电型的第2杂质层，其配置于半导体基板中的第2开口部之下的表面；以及导电膜，其从半导体基板的第1开口部的表面至末端区域地配置。
发明的效果
根据本发明，能够抑制制造成本。
附图说明
图1是表示相关半导体装置的结构的俯视图。
图2是表示相关半导体装置的结构的剖视图。
图3是表示恢复动作时的相关半导体装置内的残存载流子的动作的剖视图。
图4是表示相关半导体装置的制造方法的剖视图。
图5是表示相关半导体装置的制造方法的剖视图。
图6是表示相关半导体装置的制造方法的剖视图。
图7是表示相关半导体装置的制造方法的剖视图。
图8是表示相关半导体装置的制造方法的剖视图。
图9是表示相关半导体装置的制造方法的剖视图。
图10是表示相关半导体装置的制造方法的剖视图。
图11是表示相关半导体装置的制造方法的剖视图。
图12是表示相关半导体装置的制造方法的剖视图。
图13是表示相关半导体装置的制造方法的剖视图。
图14是表示实施方式1涉及的半导体装置的结构的剖视图。
图15是表示实施方式1涉及的半导体装置的结构的俯视图。
图16是表示实施方式1涉及的半导体装置的制造方法的剖视图。
图17是表示实施方式1涉及的半导体装置的制造方法的剖视图。
图18是表示实施方式1涉及的半导体装置的制造方法的剖视图。
图19是表示实施方式1涉及的半导体装置的制造方法的剖视图。
图20是表示实施方式1涉及的半导体装置的制造方法的剖视图。
图21是表示实施方式1涉及的半导体装置的制造方法的剖视图。
图22是表示实施方式1涉及的半导体装置的制造方法的剖视图。
图23是表示实施方式1涉及的半导体装置的制造方法的剖视图。
图24是表示实施方式1涉及的半导体装置的推荐设计比的剖视图。
图25是表示实施方式1的变形例1涉及的半导体装置的结构的俯视图。
图26是表示实施方式1的变形例2、3涉及的半导体装置的结构的俯视图。
图27是表示实施方式1的变形例2涉及的半导体装置的结构的俯视图。
图28是表示实施方式1的变形例3涉及的半导体装置的结构的俯视图。
图29是表示实施方式2涉及的半导体装置的结构的剖视图。
图30是表示实施方式3涉及的半导体装置的结构的剖视图。
图31是表示实施方式4涉及的半导体装置的结构的剖视图。
图32是表示实施方式5涉及的半导体装置的结构的剖视图。
具体实施方式
＜相关半导体装置的结构＞
首先，在说明本发明的实施方式涉及的半导体装置之前，对与实施方式涉及的半导体装置相关的半导体装置(以下，称为“相关半导体装置”)进行说明。以下，对第1导电型是N型，第2导电型是P型的情况进行说明。但不限于此，也可以第1导电型是P型，第2导电型是N型。
图1是表示相关半导体装置的结构的俯视图。
如图1所示，相关半导体装置具有N型的半导体基板5。半导体基板5可以由通常的半导体晶片构成，也可以由外延生长层构成。
在半导体基板5规定有作为单元区域的单元部1、作为镇流电阻区域的镇流电阻部1a和作为末端区域的末端部2。在俯视观察时，末端部2与单元部1的外缘的区域即镇流电阻部1a相邻，将包含镇流电阻部1a的单元部1包围。
在单元部1例如配置有内置有未图示的二极管的半导体开关元件及二极管中的至少1者。以下，以在单元部1配置有内置有二极管的半导体开关元件的结构为例进行说明。在这样的结构中，在半导体开关元件处于接通状态时单元部1导通，在半导体开关元件处于断开状态时末端部2对耐压进行保持。
图2是沿图1的A1-A2线的剖视图。
如图2所示，相关半导体装置具有阳极层7a、保护环层8、第1绝缘膜9、表面电极11、第3绝缘膜13、N+层3、背面电极4和作为漂移层的半导体基板5。
镇流电阻部1a配置于阳极层7a的外缘的区域。在镇流电阻部1a与表面电极11之间配置有第3绝缘膜13。即，镇流电阻部1a不与表面电极11直接接触而是与表面电极11绝缘。
末端部2由保护环层8、第3开口部6c和表面电极11构成。此外，末端部2不限于这样的构造，例如也可以是VLD(Variation of Lateral Doping)构造或RESURF(ReducedSurface Field)构造等其它末端构造。
第1绝缘膜9例如是热氧化膜，配置于半导体基板5的表面之上。
第3绝缘膜13从阳极层7a之上的一部分配置至第1绝缘膜9之上。在图2的例子中，示出了第3绝缘膜13是沉积氧化膜的情况，但第3绝缘膜13也可以是热氧化膜。在第3绝缘膜13是热氧化膜的情况下，第1绝缘膜9与第3绝缘膜13之间的区别消失。
第3绝缘膜13在阳极层7a之上具有第1开口部6a。换言之，在半导体基板5中的与第1开口部6a对应的表面配置有P+型的第1杂质层即阳极层7a。
作为导电膜的表面电极11经由第1开口部6a而与阳极层7a导通。表面电极11的端部是从单元部1延伸至末端部2而配置的。
图3是表示恢复动作时的相关半导体装置内的残存载流子的动作的剖视图。
当在单元部1配置的半导体开关元件处于接通状态时，在单元部1及末端部2积蓄载流子。然后，如果半导体开关元件成为恢复状态，则半导体装置内的残存载流子朝向作为阳极起作用的表面电极11移动。
就相关半导体装置而言，为了抑制由残存载流子的集中造成的发热而配置有镇流电阻部1a。镇流电阻部1a是通过第3绝缘膜13而与表面电极11绝缘的区域，配置于阳极层7a的外缘。这样构成的镇流电阻部1a作为针对恢复动作时的内部电流的电阻(镇流电阻)起作用，因此能够抑制内部电流乃至发热，能够提高恢复破坏耐量。
＜相关半导体装置的制造方法＞
对相关半导体装置的制造方法进行说明。图4～13是表示相关半导体装置的制造方法的剖视图。
首先，如图4所示，准备半导体基板5。
接下来，如图5所示，在半导体基板5的表面之上形成第1绝缘膜9。作为第1绝缘膜9的形成方法，例如举出通过对半导体基板5进行加热而形成第1绝缘膜9的方法，或者通过在半导体基板5的表面之上沉积或涂敷绝缘材料而形成第1绝缘膜9的方法等。
接下来，如图6所示，通过进行第1次照相制版而在第1绝缘膜9之上进行第1抗蚀膜12的图案化。
接下来，如图7所示，使用图案化后的第1抗蚀膜12对第1绝缘膜9选择性地进行蚀刻。由此，第1绝缘膜9被局部地去除。
接下来，如图8所示，在将第1抗蚀膜12去除之后，对第1绝缘膜9的开口部注入或沉积杂质。然后，通过进行高温下的杂质的激活及扩散的处理而形成阳极层7a。
接下来，如图9所示，从第1绝缘膜9的开口部处的阳极层7a之上达到第1绝缘膜9之上地形成第3绝缘膜13。在图9的例子中，示出了通过沉积氧化膜而形成第3绝缘膜13的方法，但也可以通过热氧化膜而形成第3绝缘膜13。
接下来，如图10所示，通过进行第2次照相制版而在第3绝缘膜13之上进行第2抗蚀膜14的图案化。此时的与镇流电阻部1a的宽度(图10中的纸面左右方向的宽度)相当的第2抗蚀膜14的图案宽度是对镇流电阻值进行控制的参数，与第3绝缘膜13的开口面积呈背反关系。因此，与镇流电阻部1a的宽度相当的第2抗蚀膜14的图案宽度是基于导通性能与恢复破坏耐量之间的二律背反而设计的。
接下来，如图11所示，使用图案化后的第2抗蚀膜14对第3绝缘膜13选择性地进行蚀刻。由此，第3绝缘膜13被局部地去除。
接下来，如图12所示，将第2抗蚀膜14去除。
接下来，如图13所示，在将作为导电膜的表面电极11成膜之后，进行所期望的图案化。作为表面电极11的成膜方法，例如举出沉积、蒸镀、镀敷或溅射法等。由此，与阳极层7a导通的表面电极11的端部是从单元部1延伸至末端部2的一部分而配置的。能够通过配置表面电极11而发挥场板效应，提高半导体装置的主耐压。
作为之后的制造流程，通过形成表面的外覆膜，形成半导体基板5的背面侧的杂质层即N+层3，以及形成背面电极4，从而完成相关半导体装置。
这样，在上述所说明的相关半导体装置的制造工序中，为了形成镇流电阻部1a，需要在图10所示的第2次照相制版时使用的专用的掩模，另外，需要图11、12所示的照相制版及加工的专用工序。其结果，存在半导体装置的制造成本变更的问题。与此相对，在以下所说明的各实施方式中，能够解决这样的问题。
＜实施方式1＞
＜实施方式1涉及的半导体装置的结构＞
图14是表示实施方式1涉及的半导体装置的结构的剖视图。图14所示的剖视图对应于图2所示的剖视图。以下，对实施方式1涉及的半导体装置的结构要素中的与上述结构要素相同或类似的结构要素标注相同或类似的参照标号，主要对不同的结构要素进行说明。
如图14所示，配置于与镇流电阻部1a对应的区域的第1绝缘膜9具有多个第2开口部6b。在各第2开口部6b填充有第2绝缘膜10。由此，在镇流电阻部1a处，半导体基板5相对于经由第1开口部6a与阳极层7a连接的表面电极11而保持电绝缘。
在各第2开口部6b的半导体基板5侧配置有多个P型的第2杂质层即多重扩散层7b。各多重扩散层7b相互接触，并且都与阳极层7a接触。即，各多重扩散层7b相邻，并且各多重扩散层7b中的存在于最靠阳极层7a侧的多重扩散层7b与阳极层7a接触。
图15是表示第1开口部6a及第2开口部6b的俯视图。在图15的例子中，第1开口部6a并不具有特定的图案，第2开口部6b具有条带状的图案。
＜实施方式1涉及的半导体装置的制造方法＞
对实施方式1涉及的半导体装置的制造方法进行说明。图16～23是表示实施方式1涉及的半导体装置的制造方法的剖视图。
首先，如图16所示，与相关半导体装置同样地准备半导体基板5。
接下来，如图17所示，与相关半导体装置同样地，在半导体基板5的表面之上形成第1绝缘膜9。作为第1绝缘膜9的形成方法，例如举出通过对半导体基板5进行加热而形成第1绝缘膜9的方法，或者通过在半导体基板5的表面之上沉积或涂敷绝缘材料而形成第1绝缘膜9的方法等。
接下来，如图18所示，通过进行第1次照相制版而在第1绝缘膜9之上进行第1抗蚀膜12的图案化。此时，与相关半导体装置不同，以在与镇流电阻部1a对应的区域形成图15所示的条带状的第2开口部6b的方式进行第1抗蚀膜12的图案化。
接下来，如图19所示，使用图案化后的第1抗蚀膜12对第1绝缘膜9选择性地进行蚀刻。由此，第1绝缘膜9被局部地去除。
接下来，如图20所示，与相关半导体装置同样地，在将第1抗蚀膜12去除之后，对第1绝缘膜9的第1开口部6a及第2开口部6b注入或沉积杂质。然后，通过进行高温下的杂质的激活及扩散处理而同时地形成阳极层7a及多重扩散层7b。此时，需要以各多重扩散层7b彼此接触并且多重扩散层7b与阳极层7a接触的方式，基于与扩散深度成比例的横向扩散宽度而进行图19所示的第1抗蚀膜12的图案设计。
接下来，如图21所示，以对各多重扩散层7b之上的第2开口部6b进行填充的方式形成第2绝缘膜10。第2绝缘膜10需要填充至第2开口部6b的上部为止。形成第2绝缘膜10的方法是沉积法。如果在第2开口部6b填充第2绝缘膜10，则在第1开口部6a内也必然形成第2绝缘膜10。
接下来，如图22所示，对整个表面进行蚀刻。此时的蚀刻量为将在第1开口部6a内形成的第2绝缘膜10去除的最小限度的蚀刻量。
接下来，如图23所示，在将作为导电膜的表面电极11成膜之后，进行所期望的图案化。作为表面电极11的成膜方法，例如举出沉积、蒸镀、镀敷或溅射法等。由此，与阳极层7a导通的表面电极11的端部是从单元部1延伸至末端部2的一部分而配置的。能够通过配置表面电极11而发挥场板效应，提高半导体装置的主耐压。
另外，在与镇流电阻部1a对应的区域配置的第1绝缘膜9及第2绝缘膜10需要将表面电极11与多重扩散层7b绝缘。因此，在进行图22所示的蚀刻时，需要将第2绝缘膜10足够密集地填充于第2开口部6b。为此，需要基于第2绝缘膜10的膜厚及沉积条件而进行图19所示的镇流电阻部1a处的第1抗蚀膜12的图案设计。
作为之后的制造流程，通过形成表面的外覆膜，在半导体基板5的背面侧形成杂质层即N+层3，以及形成背面电极4，从而完成实施方式1涉及的半导体装置。
＜实施方式1的汇总＞
根据实施方式1涉及的半导体装置，能够将在相关半导体装置的制造时所需的用于形成阳极层7a的专用掩模及用于使阳极层7a与表面电极11导通的专用掩模集中为1片专用掩模。另外，能够省略一组照相制版及加工的专用工序。因此，能够抑制半导体装置的制造成本。
此外，就实施方式1涉及的半导体装置而言，如在上述图20、23中说明过的那样，需要基于阳极层7a的形成深度和第2绝缘膜10的膜厚及沉积条件来决定镇流电阻部1a的图案设计。另外，镇流电阻部1a的图案设计也需要基于对恢复破坏耐量有效的镇流电阻部1a处的多重扩散层7b的整体宽度及多重扩散层7b的整体浓度来决定。
多重扩散层7b的整体与阳极层7a相比，形成深度必然更浅，杂质浓度必然也更低。这有利于第2开口部6b的开口率即第2开口部6b的面积的总和占镇流电阻部1a的面积的比率。
阳极层7a的形成条件即杂质导入量、激活及扩散的各条件也会控制实施方式1涉及的半导体装置的这里未记载的主要电气特性。因此，阳极层7a的形成条件需要与多重扩散层7b的构造平衡地进行设计。
例如，如图24所示，在将第1绝缘膜9的厚度设为变量t(基准)，将阳极层7a的深度Xja设为4.7t～6.6t的情况下，将沉积的第2绝缘膜10的厚度设为0.5t～0.7t，将镇流电阻部1a处的第2开口部6b的开口宽度设为0.6t～0.8t，使第2开口部6b以1.0t～1.4t的等间隔而排列，将第1开口部6a与第2开口部6b之间的间隔设为小于或等于1.4t。由此，第2开口部6b的整面被第2绝缘膜10填充，多重扩散层7b彼此接触，并且多重扩散层7b与阳极层7a接触。此时，多重扩散层7b的深度Xjb为4.0t～6.1t，相当于阳极层7a来说的多重扩散层7b整体的浓度下降率为50～73％。
＜变形例1＞
在实施方式1中，图15示出了第1开口部6a及第2开口部6b的一个例子。但是，只要以第2开口部6b的整面被第2绝缘膜10填充，多重扩散层7b彼此接触，并且多重扩散层7b与阳极层7a接触的方式而构成，则第2开口部6b的图案形状不受限制。
在图15中，示出了由5根条带状的图案形成第2开口部6b的情况，但只要满足上述条件，则条带的个数不受限制，第2开口部6b的宽度及第2开口部6b之间的宽度也不受限制。
例如，也可以如图25所示，第2开口部6b在俯视观察时由点状的图案形成。另外，该点的形状也可以是圆或多边形。
在图15及图25中示出了将第2开口部6b等间隔地配置的情况。但是，只要满足上述条件，则第2开口部6b也可以并非等间隔地配置，还可以局部地不均一地配置。
变形例1在除实施方式1以外的其它实施方式中也能够同样地应用。
＜变形例2＞
图26是为了说明变形例2而对图1追加了B1-B2线的俯视图。
在实施方式1中，说明了使用镇流电阻部1a来实现恢复破坏耐量的提高。在决定恢复破坏耐量时所考虑的恢复电流的集中在半导体装置的角部最大。为了缓和恢复电流的集中，只要将角部处的镇流电阻部1a的电阻设置得大即可。为了将角部处的镇流电阻部1a的电阻设置得大，只要降低角部处的多重扩散层7b的杂质浓度即可。
如图27所示，角部处的第2开口部6b的面积(宽度)小于角部以外的第2开口部6b的面积(宽度)。由此，能够降低角部处的多重扩散层7b的杂质浓度。
此外，在图27中，为了易于说明而示出了示意图，但实际上为了防止电场集中而需要无角的平滑处理。
变形例2也可以与变形例1进行组合，在除实施方式1以外的其它实施方式中也能够同样地应用。
＜变形例3＞
在不需要变形例2所说明过的恢复破坏耐量的提高的情况下，如图28所示，以将在变形例2中说明过的角部处的镇流电阻部1a的电阻变大的量抵消的方式将镇流电阻部1a的长度缩小。即，如果进行以在角部处变大的电阻的量而变小这样的图案设计，则第1开口部6a的面积必然变大，半导体装置的通电性能提高。
此外，在图28中为了易于说明而示出了示意图，但实际上为了防止电场集中而需要无角的平滑处理。
变形例3也可以与变形例1进行组合，在除实施方式1以外的其它实施方式中也能够同样地应用。
＜实施方式2＞
图29是表示实施方式2涉及的半导体装置的结构的剖视图。图29所示的剖视图对应于图14所示的剖视图。以下，对实施方式2涉及的半导体装置的结构要素中的与上述结构要素相同或类似的结构要素标注相同或类似的参照标号，主要对不同的结构要素进行说明。
如图29所示，实施方式2涉及的半导体装置变更了实施方式1涉及的半导体装置(参照图14)的末端部2。
在末端部2配置有P型的第3杂质层即多重扩散层环7c，由多重扩散层环7c构成FLR(Field Limiting Ring)。多重扩散层环7c与多重扩散层7b是相同的概念。在与多重扩散层环7c接触的第2开口部6b填充有第2绝缘膜10，通过第2绝缘膜10将与多重扩散层环7c连接的表面电极11与半导体基板5电绝缘。另外，末端部2处的表面电极11经由第3开口部6c而与多重扩散层环7c接触。通过设为这样的结构，从而能够形成表面电极11的场板，能够提高半导体装置的耐压。
实施方式2涉及的半导体装置的制造流程与实施方式1中的图16～23所示的制造流程相同，只要在该制造流程中使用图29所示的用于形成多重扩散层环7c的专用掩模，就能够制造实施方式2涉及的半导体装置。由此，相对于实施方式1的效果，还能够省略1组形成末端部2时的专用掩模和照相制版、加工、杂质掺杂及扩散的专用工序。
＜实施方式3＞
图30是表示实施方式3涉及的半导体装置的结构的剖视图。图30所示的剖视图对应于图14所示的剖视图。以下，对实施方式3涉及的半导体装置的结构要素中的与上述结构要素相同或类似的结构要素标注相同或类似的参照标号，主要对不同的结构要素进行说明。
如图30所示，实施方式3涉及的半导体装置具有对实施方式1涉及的半导体装置(参照图14)追加了N型的缓冲层即N缓冲层15的结构。
N缓冲层15配置于半导体基板5的背面，与N型的第4杂质层即N+层3接触，并且比N+层3更靠表面侧。N缓冲层15例如是通过由照射质子实现的注入或N型杂质扩散等而形成的。
根据实施方式3涉及的半导体装置，能够抑制恢复动作时的半导体装置的电场上升即提高半导体装置的恢复破坏耐量。
实施方式3涉及的半导体装置的制造流程与实施方式1中的图16～23所示的制造流程相同，在其之后的工序中形成N缓冲层15。
＜实施方式4＞
图31是表示实施方式4涉及的半导体装置的结构的剖视图。图31所示的剖视图对应于图14所示的剖视图。以下，对实施方式4涉及的半导体装置的结构要素中的与上述结构要素相同或类似的结构要素标注相同或类似的参照标号，主要对不同的结构要素进行说明。
如图31所示，实施方式4涉及的半导体装置具有对实施方式1涉及的半导体装置(参照图14)追加了P型的第5杂质层即P+层16的结构。
P+层16在半导体基板5的背面侧配置于与末端部2对应的区域，一部分延伸至镇流电阻部1a。另外，P+层16与N型的第4杂质层即N+层3相邻。
根据实施方式4涉及的半导体装置，能够在恢复动作时的半导体装置中抑制从末端部2流向阳极层7a的电流即提高半导体装置的恢复破坏耐量。
实施方式4涉及的半导体装置的制造流程与实施方式1中的图16～23所示的制造流程相同，在其之后的工序中形成P+层16。
＜实施方式5＞
图32是表示实施方式5涉及的半导体装置的结构的剖视图。图32所示的剖视图对应于图14所示的剖视图。以下，对实施方式5涉及的半导体装置的结构要素中的与上述结构要素相同或类似的结构要素标注相同或类似的参照标号，主要对不同的结构要素进行说明。
如图32所示，实施方式5涉及的半导体装置具有对实施方式1涉及的半导体装置(参照图14)追加了寿命抑制要素能级17的结构。具体地说，半导体基板5在末端部2具有寿命抑制要素能级17。寿命抑制要素能级17例如是通过由电子束照射、质子照射实现的注入及重金属扩散等而形成的。
根据实施方式5涉及的半导体装置，能够通过寿命抑制要素能级17而降低末端部2处的载流子浓度。因此，能够在恢复动作时的半导体装置中进一步抑制从末端部2流向阳极层7a的电流即提高半导体装置的恢复破坏耐量。
实施方式5涉及的半导体装置的制造流程与实施方式1中的图16～23所示的制造流程相同，在其之后的工序中形成寿命抑制要素能级17。
此外，能够在本发明的范围内对各实施方式自由地进行组合，或对各实施方式适当地进行变形、省略。
上述说明在所有方面均为例示，可以理解为能够想到未例示出的无数的变形例。例如，还能够想到对任意的结构要素进行变化、追加或省略的情况，以及将至少1个实施方式中的至少1个结构要素提取而将其与其它实施方式的结构要素进行组合的情况。
另外，在不出现矛盾的情况下，在上述各实施方式中作为具有“1个”而记载的结构要素也可以是具有“大于或等于1个”。并且，构成本发明涉及的技术的结构要素是概念性的单位，也可以是1个结构要素包含多个构造物，另外，也可以是1个结构要素为某个构造物的一部分。另外，就本发明涉及的技术的结构要素而言，只要发挥与其相同的功能，就包含具有其它构造或形状的构造物。
标号的说明
1单元部，1a镇流电阻部，2末端部，3N+层，4背面电极，5半导体基板，6a第1开口部，6b第2开口部，6c第3开口部，7a阳极层，7b多重扩散层，7c多重扩散层环，8保护环层，9第1绝缘膜，10第2绝缘膜，11表面电极，12第1抗蚀膜，13第3绝缘膜，14第2抗蚀膜，15N缓冲层，16P+层，17寿命抑制要素能级。

Claims (12)

1.一种半导体装置，其具有：
第1导电型的半导体基板，其规定有单元区域、所述单元区域的外缘的区域即镇流电阻区域和将所述镇流电阻区域包围的末端区域；
第1绝缘膜，其配置于所述半导体基板的表面之上，在所述单元区域具有第1开口部，并且在所述镇流电阻区域具有至少1个第2开口部；
第2绝缘膜，其被填充于所述第2开口部；
第2导电型的第1杂质层，其配置于所述半导体基板中的所述第1开口部之下的所述表面；
第2导电型的第2杂质层，其配置于所述半导体基板中的所述第2开口部之下的所述表面；以及
导电膜，其从所述半导体基板的所述第1开口部的所述表面至所述末端区域地配置。
2.根据权利要求1所述的半导体装置，其中，
所述第1杂质层的深度、所述第2绝缘膜的厚度、所述第2开口部的开口宽度、存在多个所述第2开口部的情况下的各所述第2开口部的配置间隔及所述第1开口部与所述第2开口部之间的间隔是将所述第1绝缘膜的厚度作为基准而规定的。
3.根据权利要求1所述的半导体装置，其中，
所述第2开口部的形状在俯视观察时是点状的图案。
4.根据权利要求1所述的半导体装置，其中，
所述第2开口部的宽度在所述半导体基板的角部与除该角部以外的部分处不同，
所述第1开口部的面积在所述第2开口部的宽度在所述半导体基板的角部与除该角部以外的部分处不同的情况下和并无不同的情况下不变。
5.根据权利要求1所述的半导体装置，其中，
所述第2开口部的宽度在所述半导体基板的角部与除该角部以外的部分处不同，
所述第1开口部的面积比所述第2开口部的宽度在所述半导体基板的角部与除该角部以外的部分处并无不同的情况大。
6.根据权利要求1至5中任一项所述的半导体装置，其中，
所述第1绝缘膜在所述末端区域具有至少1个所述第2开口部和至少1个第3开口部，
该半导体装置还具有第2导电型的第3杂质层，该第2导电型的第3杂质层配置于所述半导体基板中的所述第3开口部之下的所述表面，
在所述第2开口部填充有所述第2绝缘膜，
所述导电膜经由所述第3开口部而与所述第3杂质层接触。
7.根据权利要求1至6中任一项所述的半导体装置，其中，还具有：
第1导电型的缓冲层，其配置于所述半导体基板的背面之上；以及
第1导电型的第4杂质层，其配置于所述缓冲层之上。
8.根据权利要求1至6中任一项所述的半导体装置，其中，还具有：
第1导电型的第4杂质层，其配置于所述半导体基板的背面之上；以及
第2导电型的第5杂质层，其配置于所述半导体基板的背面之上的所述末端区域至与所述镇流电阻区域的一部分对应的部分，该第2导电型的第5杂质层与所述第4杂质层相邻。
9.根据权利要求1至8中任一项所述的半导体装置，其中，
所述半导体基板在所述末端区域具有寿命抑制要素能级。
10.根据权利要求1至9中任一项所述的半导体装置，其中，
所述第1绝缘膜具有多个第2开口部，
在各所述第2开口部之下的所述表面配置有多个所述第2杂质层，
各所述第2杂质层相邻，并且各所述第2杂质层中的存在于最靠所述第1杂质层侧的所述第2杂质层与所述第1杂质层接触。
11.根据权利要求1至10中任一项所述的半导体装置，其中，
所述第2开口部的形状在俯视观察时是条带状的图案。
12.一种半导体装置的制造方法，其具有以下工序：
准备第1导电型的半导体基板，在该第1导电型的半导体基板规定有单元区域、所述单元区域的外缘的区域即镇流电阻区域和将所述镇流电阻区域包围的末端区域；
在所述半导体基板的表面之上形成第1绝缘膜，该第1绝缘膜在所述单元区域具有第1开口部，并且在所述镇流电阻区域具有至少1个第2开口部；
在所述半导体基板经由所述第1开口部及所述第2开口部而注入或沉积第2导电型的杂质；
通过将注入或沉积的所述杂质激活，从而在所述半导体基板中的所述第1开口部之下的所述表面形成第2导电型的第1杂质层，并且在所述半导体基板中的所述第2开口部之下的所述表面形成第2导电型的第2杂质层；
在所述第2开口部填充第2绝缘膜；以及
从所述半导体基板的所述第1开口部的所述表面至所述末端区域地形成导电膜。
CN202310228549.5A 2022-03-15 2023-03-10 半导体装置及半导体装置的制造方法 Pending CN116779610A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-040353 2022-03-15
JP2022040353A JP2023135241A (ja) 2022-03-15 2022-03-15 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN116779610A true CN116779610A (zh) 2023-09-19

Family

ID=87849667

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310228549.5A Pending CN116779610A (zh) 2022-03-15 2023-03-10 半导体装置及半导体装置的制造方法

Country Status (4)

Country Link
US (1) US20230299191A1 (zh)
JP (1) JP2023135241A (zh)
CN (1) CN116779610A (zh)
DE (1) DE102023101761A1 (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5716865U (zh) 1980-06-24 1982-01-28

Also Published As

Publication number Publication date
JP2023135241A (ja) 2023-09-28
US20230299191A1 (en) 2023-09-21
DE102023101761A1 (de) 2023-09-21

Similar Documents

Publication Publication Date Title
US8154048B2 (en) Diode with shortened reverse recovery time without reducing impurity concentration
JP4193993B2 (ja) Ｊｂｓおよびその製造方法
US9018698B2 (en) Trench-based device with improved trench protection
JP4006879B2 (ja) ショットキーバリアダイオードおよびその製造方法
JP6454443B2 (ja) フラットゲート転流型サイリスタ
US6462393B2 (en) Schottky device
CN111697055B (zh) 半导体装置及半导体装置的制造方法
JP2009224485A (ja) ダイオードとその製造方法
JP2005229071A (ja) ショットキーバリアダイオード
CN114242767A (zh) 一种mps二极管的制备方法及mps二极管
JP2010040857A (ja) 半導体装置
JP5061407B2 (ja) 半導体装置およびその製造方法
CN116779610A (zh) 半导体装置及半导体装置的制造方法
JP2015170654A (ja) 半導体装置
CN114823332A (zh) 一种半超结快恢复二极管器件的制备工艺及结构
CN110581180A (zh) 半导体器件及其制造方法
CN112864255A (zh) 一种肖特基二极管结构及其制造方法
US8237239B2 (en) Schottky diode device and method for fabricating the same
JP2007184439A (ja) 半導体装置
JP5169428B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2012064796A (ja) 半導体装置の製造方法および半導体装置
US20230290889A1 (en) Semiconductor product and method for producing a semiconductor product
US20220059680A1 (en) Semiconductor device and method of manufacturing semiconductor device
CN111373546B (zh) 宽带隙半导体装置
CN114927420A (zh) 一种提高快恢复二极管抗静电能力的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination