CN1166740A - 数据接收设备 - Google Patents

数据接收设备 Download PDF

Info

Publication number
CN1166740A
CN1166740A CN97102894A CN97102894A CN1166740A CN 1166740 A CN1166740 A CN 1166740A CN 97102894 A CN97102894 A CN 97102894A CN 97102894 A CN97102894 A CN 97102894A CN 1166740 A CN1166740 A CN 1166740A
Authority
CN
China
Prior art keywords
signal
error
circuit
restituted
demodulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN97102894A
Other languages
English (en)
Inventor
上杉充
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1166740A publication Critical patent/CN1166740A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/02—Arrangements for detecting or preventing errors in the information received by diversity reception
    • H04L1/06—Arrangements for detecting or preventing errors in the information received by diversity reception using space diversity
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H04L25/0307—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure using blind adaptation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Radio Transmission System (AREA)

Abstract

提供的数据接收设备包括多个数据译码电路、误差比较电路以及数据选择器。每个数据译码电路包括一对A/D转换器、解调器、鉴幅器。数对A/D转换器把同相输入信号I和正交相输入信号Q分别转换成具有不同采样相位的数字信号并提供给解调器。鉴幅器确定数字信号的逻辑状态以产生逻辑信号，也确定其输入和输出之间的误差。误差比较电路比较误差以确定最小误差。数据选择器选出一鉴幅器提供的表示最小误差的逻辑信号，并把它作为译码数据。

Description

数据接收设备
本发明涉及一种可用于数字移动通信的数据接收设备，尤其涉及一种设计用来在适当的信号识别点对数据进行译码的数据接收设备。
通常通过把输入模拟信号转换成数字信号并识别符号(symbol)识别点处数字信号的逻辑电平来实现用于数字无线电通信的数据接收机中的数据译码。精确地检测符号识别点可提高所接收信号的质量。
图8示出此类数据接收机的一个例子。示出的数据接收机一般包括同相信号A/D转换器3和正交相信号A/D转换器4、解调器10，以及时钟再生部件12。同相信号A/D转换器3和正交相信号A/D转换器4分别对输入信号1(即，同相信号I)和输入信号2(即，正交相信号Q)进行采样。时钟再生部件12给A/D转换器3和4提供识别定时信号13，每个定时信号13表示进行采样操作的定时关系。解调器10把A/D转换器3和4采样的信号进行解调，以提供解调数据11。
为了防止误差率的减小，通常需要以眼图最大地打开的定时关系用逻辑方法识别窄频带调制信号。于是，在示出的数据接收机中，时钟再生部件12确定眼图打开最大的定时关系，以在解调器10中解调前把识别定时信号13分别提供给A/D转换器3和4。A/D转换器3和4分别响应于识别定时信号13，以对输入信号1和2进行采样。然后，解调器10对采样信号进行解调。这防止了解调数据11的比特误差率增大。
然而，上述的数据接收机的缺点在于，直到得到符号识别信息才能进行解调操作，且需要把序言信号加到用于再生时钟的数据的引导部分。这导致数据传输效率的降低。
因此本发明的主要目的是避免已有技术的不足。
本发明的另一个目的是提供一种数据接收设备，它被设计成用最佳的定时关系对输入信号进行译码。
依据本发明的一个方面，提供的一种数据接收设备包括：(a)A/D转换电路，用于以给定的采样速率把输入信号转换成一系列数字信号；(b)解调器，用于分别解调被A/D转换电路在不同采样阶段转换的数字信号部分，以产生解调信号；(c)鉴幅器，用于分别确定从解调器提供的解调信号的逻辑电平，以产生逻辑信号；(d)误差比较电路，用于比较一个解调信号和相应的一个逻辑信号之间存在的每个误差，以确定误差中最小的一个误差；以及(e)选择电路，用于从逻辑信号中选出表示最小误差的一个逻辑信号，以提供选中的一个逻辑信号作为译码数据。
在本发明的较佳方式中，还提供了定时信号产生器，它以给定相移对A/D转换器依次输出采样定时信号。A/D转换电路包括多个A/D转换器，这些转换器响应于采样定时信号把输入信号转换成具有不同采样相位的数字信号。
误差比较电路比较误差，以确定输入信号携带的每个符号译码中最小的一个。
A/D转换电路可包括一对A/D转换器，它们分别以给定的采样速率把第一和第二输入信号转换成第一和第二数字信号序列。还提供了数据分配电路。定时信号产生器以给定的时间间隔把分配定时信号提供给数据分配电路。分配电路响应于分配定时信号，依次把第一和第二数字信号序列部分分配给解调器，把第一和第二数字信号序列转换成解调信号。
可提供若干缓冲存储器，每个缓冲存储器存储在给定的采样循环次数中从一个鉴幅器中输出的一系列逻辑信号。误差比较电路确定累积误差并从累积误差中选出最小的一个，而每个累积误差包括鉴幅器在给定采样循环次数中分别提供的误差。选择电路提供从一个鉴幅器输出的表示最小累积误差的逻辑信号作为译码数据，并存入一个缓冲存储器中。
可提供反馈变量设定电路和减法电路。反馈变量设定电路估算包含在解调信号中的延迟波分量。减法电路分别从解调信号中减去此延迟波分量，以提供除去延迟波的解调信号。鉴幅器识别除去延迟波的解调信号的逻辑电平，以产生逻辑信号。
减法电路也可分别从A/D转换电路提供的数字信号中交替减去延迟波分量，以提供除去延迟波的解调信号。鉴幅器识别除去延迟波的解调信号的逻辑电平，以产生逻辑信号。
依据本发明的另一个方面，提供的数据接收设备包括：(a)第一数据译码电路，包括用于以给定的采样速率把第一天线接收到的第一输入信号转换成一系列数字信号的第一A/D转换电路，用于分别解调第一A/D转换电路转换的具有不同采样相位的数字信号部分以产生解调信号的第一解调器，以及分别用于识别第一解调器提供的解调信号的逻辑电平以产生逻辑信号的第一鉴幅器；(b)第二数据译码电路，包括用于以给定的采样速率把第二天线接收到的第二输入信号转换成一系列数字信号的第二A/D转换电路，用于分别解调第二A/D转换电路转换的具有不同采样相位的数字信号部分以产生解调信号的第二解调器，以及分别用于识别第二解调器提供的解调信号的逻辑电平以产生逻辑信号的第二鉴幅器；(c)误差比较电路，用于比较一解调信号和相应的一个逻辑信号之间存在的每个误差，以确定最小的一个误差；以及(d)选择电路，用于从逻辑信号中选出表示最小误差的一个逻辑信号，以提供选中的逻辑信号作为译码数据。
从以下给出的详细描述并从本发明较佳实施例的附图将更完整地理解本发明，然而这些附图不应是把本发明限制于特殊实施例，而只是为了说明和理解。
在图中：
图1是示出依据本发明第一实施例的数据接收设备电路结构的方框图；
图2是示出依据本发明第二实施例的数据接收设备电路结构的方框图；
图3是示出依据本发明第三实施例的数据接收设备电路结构的方框图；
图4是示出依据本发明第四实施例的数据接收设备电路结构的方框图；
图5是示出依据本发明第五实施例的数据接收设备电路结构的方框图；
图6是示出依据本发明第六实施例的数据接收设备电路结构的方框图；
图7是示出依据本发明第七实施例的数据接收设备电路结构的方框图；
图8是示出依据本发明第八实施例的数据接收设备电路结构的方框图；
图9是示出依据本发明第九实施例的数据接收设备电路结构的方框图；
图10是示出依据本发明第十实施例的数据接收设备电路结构的方框图；
图11是示出依据本发明第十一实施例的数据接收设备电路结构的方框图；
图12是示出依据本发明第十二实施例的数据接收设备电路结构的方框图；
图13是常规数据接收设备电路结构的方框图。
现在参考附图尤其是图1，图1示出依据本发明第一实施例的数据接收设备，它可用于诸如蜂窝式电话的数字移动通信设备中。
数据接收设备一般包括同相信号A/D转换器23、25、27和29，正交相信号A/D转换器24、26、28和30，定时信号产生器39，解调器35、36、37和38，鉴幅器40、41、42和43，瞬时误差比较器48，以及选择器54。
天线77接收到的信号被正交相检测器78转换成输入信号21(即，同相信号I)和输入信号22(即，正交相信号Q)。同相信号A/D转换器23到29响应于定时信号产生器39输出的定时信号31、32、33和34在不同时间对输入信号21进行采样。正交相信号A/D转换器24到30响应于定时信号产生器39输出的定时信号31、32、33和34在不同时间对输入信号22进行采样。每个解调器35到38解调由A/D转换器23到30中相应两个转换器采样的数据。每个鉴幅器40到43确定从解调器35到38中相应一个解调器输出的解调数据的逻辑电平，以对选择器54产生逻辑信号(二进制信号)。瞬时误差比较器48比较鉴幅器40到43的输入信号与输出信号之间存在的差或误差。选择器54从鉴幅器40到43的输出中选择表示最小误差的一个输出。
如图中清晰地表示，定时信号31输入到A/D转换器23和24。定时信号32输入到A/D转换器25和26。定时信号33输入到A/D转换器27和28。定时信号34输入到A/D转换器29和30。依次以相同的速率作为符号速率产生每个定时信号31到34。定时信号31到34的相位也依次分别偏移T/4(T＝符号间隔)，从而数据采样定时中最大偏移的绝对值落在T/8内。
如上所述，解调器35到38对A/D转换器23到30所采样的数据进行解调，以对鉴幅器40到43提供解调信号。鉴幅器40到43分别以逻辑方式识别或把解调信号转换成逻辑信号50、51、52和53，并把它们输出到选择器54。
把来自解调器35的输出与逻辑信号50之差作为误差信号44提供给瞬时误差比较器48。把来自解调器36的输出与逻辑信号51之差作为误差信号45提供给瞬时误差比较器48。把来自解调器37的输出与逻辑信号52之差作为误差信号46提供给瞬时误差比较器48。把来自解调器38的输出与逻辑信号53之差作为误差信号47提供给瞬时误差比较器48。
瞬时误差比较器48比较误差信号44到47以从它们中选择表示最小误差的一个信号，并把表示该信号的比较信号49提供给选择器54。选择器54响应于比较信号49，以从逻辑信号50到53中选择一个表示最小误差的信号，并把该信号作为译码数据55输出。
最好在每次对输入信号21和22携带的符号进行译码时作上述的数据选择。这使得已在鉴幅器40到43中以最佳定时关系转换的逻辑信号50到53中的一个信号选作为译码数据55。
此实施例的数据接收设备不需要用于存储A/D转换器23到30输出的信号的存储器，也不需要再生时钟。
图2示出第二实施例的数据接收设备，它被设计成通过一数据分配电路把一对A/D转换器采样的数据依次提供给多个解调器。
此实施例的数据接收设备包括数据分配电路66，它可响应于定时信号产生器39输出的每个开关定时信号76，选择性地在A/D转换器23和24与解调器35到38之间建立一个连接，以依次把A/D转换器23和24采样的数据提供给解调器35到38。
定时信号产生器39以符号速率(1/T)四倍的速率依次把采样定时信号31提供给A/D转换器23和24。A/D转换器23和24响应于每个采样定时信号31，以对来自输入信号21和22的数据进行采样。以符号速率(1/T)四倍的速率从定时信号产生器39中依次输出开关定时信号76。如上所述，数据分配电路66把A/D转换器23和24采样的数据依次提供给解调器35到38，这些数据相应于开关定时信号76具有T/4的相位偏移。于是类似于第一实施例，采样数据以与符号速率相同的速率被循环地输入每个解调器35到38。
解调器35到38、鉴幅器40到43、瞬时误差比较器48以及选择器54的操作与第一实施例中的操作相同，这里将省略其详细说明。
如上所述，此实施例的数据接收设备的A/D转换器数目少于第一实施例。于是，通过A/D转换器23和24的相同数据被输入解调器35到38，从而减少了各A/D转换器特性的变化所引起的数据质量的变化。如上所述，此数据被每个A/D转换器23和24以四个采样相位角进行采样，但采样相位角的数目不限于四个。例如，通过增加A/D转换器23和24的采样速率、数据分配电路66的数据分配速率以及解调器和鉴幅器的数目，可增加采样相位角。
图3示出第三实施例的数据接收设备，它被设计成用于累积鉴幅器40到43的输入信号与输出信号之间存在的误差(由几个数据采样循环的误差信号44到47表示)，并把它们作比较，以提供来自鉴幅器40到43之一并表示最小累积误差的输出作为译码数据55。
数据接收设备包括四个缓冲存储器56、57、58和59，以及累积误差比较器64。其它布局类似于第一实施例的布局，这里将省略其详细描述。
鉴幅器40到43依次确定其输入与输出之间的差(误差)，并把它们作为误差信号44到47提供给累积误差比较器64。鉴幅器40到43也依次把逻辑信号50到53提供给缓冲存储器56到59。累积误差比较器64在给定的数据采样循环次数中分别累积误差信号44到47，从中确定最小的一个信号，并把表示该信号的比较信号49提供给选择器54。缓冲存储器56到59分别把给定数据采样循环次数的逻辑信号50到53存入其中直到从累积误差比较器64输出比较信号49，然后把逻辑信号50到53作为解调信号60、61、62和63提供给选择器54。选择器54从解调信号60到63中选出一个已通过鉴幅器40到43之一提供的表示最小累积误差的解调信号，最终提供该信号作为译码数据55。
从以上讨论可知，对累积误差的比较可比第一实施例更准确地从解调信号60到63中选出一个最佳的信号。
图4示出第四实施例的数据接收设备，它是第二实施例与第三实施例的结合。
如图中清晰地所示，本实施例的数据接收设备包括一对A/D转换器23和24，以及数据分配电路66。响应于从定时信号产生器39输出的开关定时信号76，通过数据分配电路66把A/D转换器23和24所采样的数据依次提供给解调器35到38。其它布局和操作类似于第三实施例，这里省略其详细说明。
图5示出第五实施例的数据接收设备，它被设计成图1所示第一实施例的变化形式，以消除延迟波对译码的影响。
本实施例的数据接收设备包括反馈变量设定电路65和减法器68、69、70和71。其它布局类似于第一实施例，这里将省略其详细说明。
反馈变量设定电路65估算在解调器35到38根据选择器54选中的译码数据55、由瞬时误差比较器48提供的最小误差67(即，最小的误差信号44到47)，以及使用ZF(零Forcing)、LMS(最小均方)或RLS(递归最小平方)等自适应算法的误差信号44到47进行译码后存在的每个剩余延迟波分量，并把其拷贝作为反馈变量72到75提供给减法器68到71。
减法器68到71从解调器35到38的输出中减去反馈变量72到75，以除去留在解调器35到38输出的解调信号中的延迟波分量，并把除去延迟波的信号提供给鉴幅器40到43。鉴幅器40到43把除去延迟波的信号转换成逻辑信号50到53，并把它们提供给选择器54。
瞬时误差比较器48比较来自鉴幅器40到43的误差信号44到47，以从它们中选出一个表示最小值的信号，并把表示该信号的比较信号49提供给选择器54。
选择器54响应于比较信号49从逻辑信号50到53中选出一个表示最小误差的信号，并输出该信号作为译码数据55。译码数据55也返回反馈变量设定电路65。反馈变量设定电路65根据译码数据55、最小误差67以及误差信号44到47分别确定用于以后符号解调的反馈变量72到75。
虽然第五实施例使用瞬时误差(即误差信号44到47)来提供译码数据55，但也可使用第三和第四实施例中得到的累积误差。
图6示出第六实施例的数据接收设备，它是第五实施例的一个变化形式。
如图中清晰所示，第六实施例的数据接收设备具有分别设置在解调器35到38上游的减法器68到71。其它布局类似于第五实施例，这里省略其详细说明。
减法器68到71从被A/D转换器23到30采样的数据中减去反馈变量设定电路65所提供的反馈变量72到75，并把它们分别提供给解调器35到38。解调器35到38对减法器68到71的输出进行解调，并把它们提供给鉴幅器40到43。其它操作与第五实施例相同。
在本实施例的数据接收设备中，减法器68到71位于解调器35到38前面的布局，使得即使在使用实施差分检测功能的非线性解调器作为解调器35到38时，也可消除解调数据中剩余的延迟波的影响。也可在第五和第六实施例中使用线性解调器。
图7示出第七实施例的数据接收设备，它被设计成通过多个天线接收信号，并对在最佳条件下得到的一个接收信号进行解调。
从图中可看出，本实施例的数据接收设备包括两个分支，每个分支具有与图1所示相同的电路布局。
第一天线77接收到的信号被正交相检测器78转换成输入信号21(即，同相信号I)和输入信号22(即正交相信号Q)，这两个信号被依次提供给A/D转换器23到30。同样，第二天线177接收到的信号被正交相检测器178转换成输入信号121(即，同相信号I2)和输入信号122(即正交相信号Q2)，这两个信号被依次提供给A/D转换器123到130。
定时信号产生器39把第一采样定时信号31提供给A/D转换器23、24、129和130，把第二采样定时信号32提供给A/D转换器25、26、127和128，把第三采样定时信号33提供给A/D转换器27、28、125和126，把第四采样定时信号34提供给A/D转换器29、30、123和124。以同符号速率相同的速率依次输出每个采样定时信号31到34，但它们的相位相互偏移T/4(T＝符号时间间隔)。
从每个解调器35到39和135到138中输出的解调信号进入相应的一个鉴幅器40到43和140到143。鉴幅器40到143分别把解调信号以逻辑方式转换成逻辑信号50到53和150到153，并把它们输出到选择器54。
把解调器35到138的输出与逻辑信号50到153之间的差作为误差信号44到147提供给瞬时误差比较器48。
瞬时误差比较器48比较误差信号44到147，以从中选出一个表示最小误差的信号，并把表示该信号的比较信号49提供给选择器54。选择器54响应于比较信号49，从逻辑信号50到153中选出一个表示最小误差的一个信号，并输出该信号作为译码数据55。
如上所述，采样定时信号31到34的相位相互偏移T/4。于是，通过从八个译码电路中选择最佳的一个译码电路，可获得经第一和第二天线77和177之一在较佳条件下接收的并以小于T/4的最大相移采样的解调数据，这八个译码电路是：A/D转换器23和24以及解调器35构成的第一电路，A/D转换器25和26以及解调器36构成的第二电路，A/D转换器27和28以及解调器37构成的第三电路，A/D转换器29和30以及解调器38构成的第四电路，A/D转换器123和124以及解调器135构成的第五电路，A/D转换器125和126以及解调器136构成的第六电路，A/D转换器127和128以及解调器137构成的第七电路，A/D转换器129和130以及解调器138构成的第八电路。
选择器54对输入信号的每个符号进行数据选择，从而使通过第一和第二天线之一在较佳条件下所接收并用较佳定时关系采样的输入信号21、22或121和122得以译码。这防止解调数据质量的下降，且导致分集增益的增大。
还可增加该设备中的数据采样阶段。从图中清晰所示，此设备使用两个分支，然而，也可增加分支的数目。
图8示出依据第八实施例的数据接收设备，它包括两个分支，每个分支具有与图2所示相同的电路布局。
定时信号产生器39以符号速率(1/T)四倍的速率依次把采样定时信号31提供给A/D转换器23、24、123和124。定时信号产生器39以符号速率(1/T)四倍的速率依次输出开关定时信号76。
数据分配电路66响应于开关定时信号76，以T/4的相移把A/D转换器23和24采样的数据依次提供给解调器35到38。同样，数据分配电路166响应于开关定时信号76，以T/4的相移把A/D转换器123和124采样的数据依次提供给解调器135到138。于是，采样数据以与符号速率相同的速率被循环地输入每个解调器35到138。
解调器35到138、鉴幅器40到143，瞬时误差比较器48以及选择器54的操作与以上实施例中的操作相同，这里将省略其详细说明。
图9示出依据第九实施例的数据接收设备，它包括两个分支，每个分支具有与图3所示相同的电路布局。尤其是，此实施例与图7所示实施例的不同之处在于设有八个缓冲存储器56到159，用累积误差比较器65代替瞬时误差比较器48。其它布局相同。
累积误差比较器64在给定的数据采样循环次数中分别累积误差信号44到147，以从中确定最小的一个信号，并把表示该信号的比较信号49提供给选择器54。缓冲存储器56到159分别对给定数据采样循环次数的逻辑信号50到153存入其中直到从累积误差比较器64中输出了比较信号49，然后把逻辑信号50到153作为解调信号60到163提供给选择器54。选择器54从解调信号60到163中选出一个已通过鉴幅器40到143之一提供的表示最小累积误差的解调信号，最终提供该信号作为译码数据55。
图10示出依据第十实施例的数据接收设备，它包括两个分支，每个分支具有与图4所示相同的电路布局。
缓冲存储器56到159、累积误差比较器64以及选择器54类似于图9的第九实施例，每个分支的操作类似于图4的第四实施例，这里将省略其详细说明。
图11示出依据第十一实施例的数据接收设备，它包括两个分支，每个分支具有与图5中第五实施例相同的电路布局。
反馈变量设定电路65估算在解调器35到138根据选择器54选中的译码数据55、由瞬时误差比较器48提供的最小误差67(即，最小的误差信号44到147)，以及使用与第五实施例相同的自适应算法的误差信号44到147进行解调后存在的每个剩余延迟波分量，并把其拷贝作为反馈变量72到175提供给减法器68到171。
减法器68到171从解调器35到138的输出中减去反馈变量72到175，以除去留在解调器35到138输出的解调信号中的延迟波分量，并把除去延迟波的信号提供给鉴幅器40到143。鉴幅器40到143把除去延迟波的信号转换成逻辑信号50到153，并把它们提供给选择器54。
选择器54响应于比较信号49从逻辑信号50到153中选出一个表示最小误差的信号，并输出该信号作为译码数据55。译码数据55也返回反馈变量设定电路65。反馈变量设定电路65根据译码数据55、最小误差67以及误差信号44到147分别对以后进行的符号解调确定反馈变量72到175。
图12示出依据第十二实施例的数据接收设备，它包括两个分支，每个分支具有与图6中第六实施例相同的电路布局。尤其是，此实施例与图11中第十一实施例的不同之处只在于把减法器68到171分别设置在解调器35到138的上游。其它布局相同，这里将省略其详细说明。
虽然为便于更好地理解就较佳实施例揭示了本发明，应知道本发明可以各种方式来实施而不背离本发明的原理。因此，应理解本发明包括所有可能的实施例，以及可不背离附加权利要求中提出的本发明原理而实施的示出实施例的变化形式。
例如，在以上实施例中，既可根据瞬时误差和累积误差，也可根据同步信号中误差数目的比较和/或包络中变化的比较，来选择译码数据。
第一到第五实施例和第七到第十一实施例可使用差分检测电路作为解调器35到138，而第六和第十二实施例可使用相干检测电路作为解调器35到138。通常，高速传输需要快速的信号处理，因此，最好使用更简单的电路结构。

Claims (13)

1.一种数据接收设备，其特征在于包括：
A/D转换电路，用于以给定的采样速率把输入信号转换成数字信号序列；
解调器，用于对所述A/D转换电路在不同采样阶段转换的数字信号部分进行解调，以分别产生解调信号；
鉴幅器，用于确定所述解调器所提供的解调信号的逻辑电平，以分别产生逻辑信号；
误差比较电路，用于比较一个解调信号和相应的一个逻辑信号之间存在的每个误差，以从这些误差中确定一个最小误差；以及
选择电路，用于从逻辑信号中选出一个表示最小误差的逻辑信号，以提供选中的一个逻辑信号作为译码数据。
2.如权利要求1所述的数据接收设备，其特征在于还包括定时信号产生器，用于以给定的相移把采样定时信号依次提供给A/D转换器，其中所述A/D转换器包括多个A/D转换器，并响应于采样定时信号在不同的采样阶段把输入信号转换成数字信号。
3.如权利要求1所述的数据接收设备，其特征在于所述A/D转换电路包括以给定的采样速率分别把第一和第二输入信号转换成第一和第二数字信号序列的一对A/D转换器，还包括以给定的时间间隔提供分配定时信号的定时信号产生器，以及为把第一和第二数字信号序列转换成解调信号，响应于分配定时信号把第一和第二数字信号序列部分依次分配给所述解调器的分配电路。
4.如权利要求1所述的数据接收设备，其特征在于所述误差比较电路比较所述误差，以确定输入信号所携带的每个符号的译码中最小的一个。
5.如权利要求1所述的数据接收设备，其特征在于还包括缓冲存储器，每个缓冲存储器在给定的采样循环次数中存储从所述鉴幅器中一个鉴幅器输出的一系列逻辑信号，其中所述误差比较电路确定累积误差，每个累积误差包括在给定的采样循环次数中所述鉴幅器分别提供的所述误差，以从累积误差中选中最小的一个累积误差，所述选择电路提供从一个鉴幅器中输出的表示最小累积误差的逻辑信号作为被存入所述缓冲存储器中一个缓冲存储器的译码数据。
6.如权利要求1所述的数据接收设备，其特征在于还包括反馈变量设定电路，用于估算包含在解调信号中的延迟波分量，减法电路从解调信号中减去此延迟波分量，以分别提供除去延迟波的解调信号，其中所述鉴幅器识别除去延迟波的解调信号的逻辑电平，以产生逻辑信号。
7.如权利要求1所述的数据接收设备，其特征在于还包括反馈变量设定电路，用于估算包含在解调信号中的延迟波分量，减法电路从所述A/D转换电路所提供的数字信号中减去延迟波分量，以分别把除去延迟波的数字信号提供给解调器，其中所述鉴幅器识别从中除去延迟波分量的解调信号的逻辑电平，以产生逻辑信号。
8.一种数据接收设备，其特征在于包括：
第一数据译码电路，包括(a)第一A/D转换电路，用于以给定的采样速率把第一天线接收到的第一输入信号转换成一系列数字信号，(b)第一解调器，用于对所述第一A/D转换电路在不同采样阶段转换的数字信号部分进行解调，以分别产生解调信号，以及(c)第一鉴幅器，用于识别从所述第一解调器提供的解调信号的逻辑电平，以分别产生逻辑信号；
第二数据译码电路，包括(a)第二A/D转换电路，用于以给定的采样速率把第二天线接收到的第二输入信号转换成一系列数字信号，(b)第二解调器，用于对所述第二A/D转换电路在不同采样阶段转换的数字信号部分进行解调，以分别产生第二解调信号，以及(c)第二鉴幅器，用于识别从所述第二解调器提供的解调信号的逻辑电平，以分别产生逻辑信号；
误差比较电路，用于比较一个解调信号和相应的一个逻辑信号之间存在的每个误差，以从这些误差中确定一个最小误差；以及
选择电路，用于从逻辑信号中选出表示最小误差的一个逻辑信号，以提供选中的一个逻辑信号作为译码数据。
9.如权利要求8所述的数据接收设备，其特征在于还包括缓冲存储器，每个缓冲存储器在给定的采样循环次数中存储从所述第一和第二鉴幅器中一个鉴幅器输出的一系列逻辑信号，其中所述误差比较电路确定累积误差，每个累积误差包括在给定的采样循环次数中由所述第一和第二鉴幅器分别提供的所述误差，以从累积误差中选中最小的一个累积误差，所述选择电路提供从第一和第二鉴幅器中一个鉴幅器输出的表示最小累积误差的逻辑信号作为被存入所述缓冲存储器中一个缓冲存储器的译码数据。
10.如权利要求8所述的数据接收设备，其特征在于还包括反馈变量设定电路，用于估算包含在第一和第二解调信号中的延迟波分量，减法电路从解调信号中减去此延迟波分量，以分别提供除去延迟波的解调信号，其中所述第一和第二鉴幅器识别除去延迟波的解调信号的逻辑电平，以分别产生逻辑信号。
11.如权利要求8所述的数据接收设备，其特征在于还包括反馈变量设定电路，用于估算包含在第一和第二解调信号中的延迟波分量，减法电路从所述第一和第二A/D转换电路所提供的数字信号中减去延迟波分量，以把除去延迟波的数字信号分别提供给第一和第二解调器，其中所述第一和第二鉴幅器识别从中除去延迟波分量的第一和第二解调信号的逻辑电平，以产生逻辑信号。
12.一种数据接收设备，其特征在于包括：
定时信号产生器，用于以给定的时间间隔提供分配定时信号；
第一数据译码电路，包括(a)第一对A/D转换器，用于以给定的采样速率把第一天线提供的第一和第二输入信号分别转换成第一和第二数字信号序列，(b)第一解调器，(c)第一分配电路，为把第一和第二数字信号序列分别转换成解调信号，响应于分配定时信号把第一和第二数字信号序列部分依次分配给第一解调器，以及(d)第一鉴幅器，用于识别从所述第一解调器提供的解调信号的逻辑电平，以分别产生逻辑信号；
第二数据译码电路，包括(a)第二对A/D转换器，用于以给定的采样速率把第二天线提供的第三和第四输入信号分别转换成第三和第四数字信号序列，(b)第二解调器，(c)第二分配电路，为把第三和第四数字信号序列分别转换成解调信号，响应于分配定时信号把第三和第四数字信号序列部分依次分配给第二解调器，以及(d)第二鉴幅器，用于识别从所述第二解调器提供的解调信号的逻辑电平，以分别产生逻辑信号；
误差比较电路，用于比较一个解调信号和相应的一个逻辑信号之间存在的每个误差，以从这些误差中确定一个最小误差；以及
选择电路，用于从逻辑信号中选出一个表示最小误差的逻辑信号，以提供选中的一个逻辑信号作为译码数据。
13.如权利要求12所述的数据接收设备，其特征在于还包括缓冲存储器，每个缓冲存储器在给定的采样循环次数中存储从所述第一和第二鉴幅器中一个鉴幅器输出的一系列逻辑信号，其中所述误差比较电路确定累积误差，每个累积误差包括在给定的采样循环次数中所述第一和第二鉴幅器分别提供的所述误差，以从累积误差中选中最小的一个累积误差，所述选择电路提供从第一和第二鉴幅器中的一个鉴幅器输出的表示最小累积误差的逻辑信号作为被存入所述缓冲存储器中一个缓冲存储器的译码数据。
CN97102894A 1996-02-26 1997-02-26 数据接收设备 Pending CN1166740A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP61628/96 1996-02-26
JP06162896A JP3288574B2 (ja) 1996-02-26 1996-02-26 データ受信装置

Publications (1)

Publication Number Publication Date
CN1166740A true CN1166740A (zh) 1997-12-03

Family

ID=13176650

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97102894A Pending CN1166740A (zh) 1996-02-26 1997-02-26 数据接收设备

Country Status (4)

Country Link
US (1) US6038264A (zh)
EP (1) EP0792040A3 (zh)
JP (1) JP3288574B2 (zh)
CN (1) CN1166740A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101262324B (zh) * 2007-03-09 2010-12-08 联发科技股份有限公司 数字通信系统中计算误差度量的装置和方法
US8248103B2 (en) 2008-04-30 2012-08-21 Hynix Semiconductor Inc. Output circuit of semiconductor device

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031951A (ja) * 1998-07-15 2000-01-28 Fujitsu Ltd バースト同期回路
US6408037B1 (en) * 1998-10-20 2002-06-18 Agilent Technologies, Inc. High-speed data decoding scheme for digital communication systems
JP3796076B2 (ja) * 1999-09-07 2006-07-12 松下電器産業株式会社 Ｏｆｄｍ通信装置
US7124221B1 (en) 1999-10-19 2006-10-17 Rambus Inc. Low latency multi-level communication interface
US6396329B1 (en) * 1999-10-19 2002-05-28 Rambus, Inc Method and apparatus for receiving high speed signals with low latency
US20020075972A1 (en) * 2000-03-29 2002-06-20 Time Domain Corporation Apparatus, system and method for one-of-many positions modulation in an impulse radio communications system
US8861667B1 (en) 2002-07-12 2014-10-14 Rambus Inc. Clock data recovery circuit with equalizer clock calibration
US7292629B2 (en) 2002-07-12 2007-11-06 Rambus Inc. Selectable-tap equalizer
US7251303B2 (en) * 2002-07-26 2007-07-31 Hitachi Kokusai Electric Inc. Digital data receiving apparatus and method with system changeover function
FR2855684B1 (fr) * 2003-05-26 2005-07-01 Commissariat Energie Atomique Recepteur de signal ultra large bande et procede de reception associe.
WO2007139119A1 (ja) * 2006-06-01 2007-12-06 Naoki Suehiro マルチパス特性推定方法及び装置、受信方法並びに受信信号補正方法及び装置
JP5191719B2 (ja) * 2007-10-31 2013-05-08 株式会社日立製作所 無線ｉｃタグシステムおよび無線ｉｃタグ動作方法
US20100029210A1 (en) * 2008-04-22 2010-02-04 Nokia Corporation Method, apparatus and computer program for estimating spectrum using a folding ADC

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60212048A (ja) * 1984-04-06 1985-10-24 Nec Corp 符号修正型切替方式
FR2571566B1 (fr) * 1984-10-09 1987-01-23 Labo Electronique Physique Dispositif de reception de donnees numeriques comportant un dispositif de recuperation adaptative de rythme
JPS61129936A (ja) * 1984-11-29 1986-06-17 Toshiba Corp デ−タ再生回路
JPH03155228A (ja) * 1989-11-14 1991-07-03 Toshiba Corp ダイバーシティ受信装置
US5742896A (en) * 1990-11-09 1998-04-21 Bose Corporation Diversity reception with selector switching at superaudible rate
JPH04213257A (ja) * 1990-12-10 1992-08-04 Nippon Telegr & Teleph Corp <Ntt> 蓄積一括復調回路
FR2685594B1 (fr) * 1991-12-19 1994-01-28 Alcatel Telspace Dispositif de recuperation de rythme pour installation de reception utilisant l'egalisation auto-adaptative a sur-echantillonnage associee a la demodulation differentiellement coherente.
DE4390988T1 (de) * 1992-03-02 1997-07-31 Motorola Inc Taktrückgewinnungsverfahren und Vorrichtung in einem Diversity-Empfänger
US5255292A (en) * 1992-03-27 1993-10-19 Motorola, Inc. Method and apparatus for modifying a decision-directed clock recovery system
JP3241098B2 (ja) * 1992-06-12 2001-12-25 株式会社東芝 多方式対応の受信装置
JP3049587B2 (ja) * 1994-05-27 2000-06-05 松下電器産業株式会社 復調装置
US5619542A (en) * 1994-08-30 1997-04-08 Motorola, Inc. Device and method for efficient timing estimation in a digital receiver
US5621770A (en) * 1994-08-31 1997-04-15 Motorola, Inc. Method and system for processing first and second digital signal versions of a signal in a diversity receiver
JP3064831B2 (ja) * 1994-10-13 2000-07-12 松下電器産業株式会社 シンボル識別点検出装置
GB9516230D0 (en) * 1995-08-08 1995-10-11 Philips Electronics Uk Ltd Method of and apparatus for symbol timing recovery

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101262324B (zh) * 2007-03-09 2010-12-08 联发科技股份有限公司 数字通信系统中计算误差度量的装置和方法
US8248103B2 (en) 2008-04-30 2012-08-21 Hynix Semiconductor Inc. Output circuit of semiconductor device
CN101572537B (zh) * 2008-04-30 2013-03-13 海力士半导体有限公司 半导体器件的输出电路

Also Published As

Publication number Publication date
EP0792040A3 (en) 2000-12-27
JP3288574B2 (ja) 2002-06-04
EP0792040A2 (en) 1997-08-27
JPH09233140A (ja) 1997-09-05
US6038264A (en) 2000-03-14

Similar Documents

Publication Publication Date Title
CN1166740A (zh) 数据接收设备
CN106936742B (zh) 基于神经网络的多档码速率自适应解调系统及方法
CN1102815C (zh) 直接变换接收机
CN1146119C (zh) 用于直接转换接收器的数字补偿方法
AU2005278238B2 (en) Method and apparatus for calculating log-likelihood ratio for decoding in a receiver for a mobile communication system
CN1282349C (zh) 数字信号传输系统及其发送器和接收器
CN1138394A (zh) 采用差分四级移频键控的数字通信设备
Dabeer et al. On the limits of communication performance with one-bit analog-to-digital conversion
CN1241377C (zh) 在正交相移键控解调器中自动增益控制的方法和装置
CN1274122C (zh) 无线通信系统之信号接收及处理方法
CN1249940C (zh) 使用极坐标系的正交频分复用接收机及其方法
CN104956635A (zh) 用于在无线通信系统中支持时间正交幅度调制的装置和方法
CN1276632C (zh) 数据网络中多种信号格式的输入增益调整方法与装置
CN102047553A (zh) 同时进行多节点接收的解调器及其方法
CN113709073B (zh) 一种正交相移键控调制信号的解调方法
CN1131627C (zh) 频率偏移量检测装置及方法
CN1691658A (zh) 用于数字调制的装置和方法
US6009117A (en) Spread spectrum communication system
RU2308165C1 (ru) Устройство для некогерентной демодуляции частотно-манипулированных сигналов с непрерывной фазой
CN108365854A (zh) 自动增益控制电路（agc）、解扩电路和接收数据的再生方法
CN1437820A (zh) 采用连续相位移频键控信号线性逼近方法的连续相位移频键控调制信号解调器
CN1250292A (zh) 四相移频键控接收机和判断其中信号的方法
CN1207862C (zh) 提高同步检波中的载波再生能力的分集装置
RU2786159C1 (ru) Цифровой демодулятор сигналов с амплитудно-фазовой манипуляцией
CN1538615A (zh) Fm信号接收器以及使用该接收器的无线通信装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned