CN101572537B - 半导体器件的输出电路 - Google Patents

半导体器件的输出电路 Download PDF

Info

Publication number
CN101572537B
CN101572537B CN2009101308540A CN200910130854A CN101572537B CN 101572537 B CN101572537 B CN 101572537B CN 2009101308540 A CN2009101308540 A CN 2009101308540A CN 200910130854 A CN200910130854 A CN 200910130854A CN 101572537 B CN101572537 B CN 101572537B
Authority
CN
China
Prior art keywords
output
signal
horizontal controller
selector
signal selector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101308540A
Other languages
English (en)
Other versions
CN101572537A (zh
Inventor
崔昌奎
金敬勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101572537A publication Critical patent/CN101572537A/zh
Application granted granted Critical
Publication of CN101572537B publication Critical patent/CN101572537B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种半导体器件的输出电路，包括：信号选择器，被配置为接收第一和第二输入数据信号并响应于相位信号顺序输出所述第一和第二输入数据信号；以及输出水平控制器，被配置为基于所述第一和第二输入数据信号对所述信号选择器的输出信号的电压水平进行控制。

Description

半导体器件的输出电路
相关申请的交叉引用
本发明要求2008年4月30日提交的韩国专利申请10-2008-0040933的优先权，其整个内容通过引用包含于此。
技术领域
本发明涉及一种半导体器件的输出电路，尤其涉及一种能够减小由限制输出信号的摆动宽度/电压摆动引起的抖动的半导体器件的输出电路。输出信号的摆动宽度是指其高电压水平和低电压水平之间的电压宽度。
背景技术
图1是示出用于半导体器件的传统输出电路的框图。
如图所示，传统输出电路包括第一通过门(pass gate)101、第二通过门103以及输出反相器105。如果第一时钟信号被输入到第一通过门101和第二通过门103，则第一通过门101被导通，使得第一输入信号DATA1被经由输出反相器105输出。第二时钟信号的相位与第一时钟信号的相位相反。
如果第二时钟信号被输入到第一通过门101和第二通过门103，则第二通过门103被导通，使得第二输入信号DATA2被经由输出反相器105输出。
图2是示出在半导体器件中使用的传统输出电路的另一个框图。
如图2所示，使用第一三态反相器201和第二三态反相器203来代替第一通过门101和第二通过门103。与通过门功能不同，第一和第二三态反相器201和203本身包括反相器。因此，该输出电路在第一三态反相器201和第二三态反相器203之前不使用反相器，以便获得与图1所示的输出电路相同的输出。除了该点之外，该输出电路与图1所示的输出电路具有相同的结构。
该输出电路可以串行地输出信号，而输入信号是并行输入的。在这种情形中，输出电路采用第一和第二时钟信号作为控制信号，其中，各时钟信号的每一个具有彼此相反的相位，并且都输入到该输出电路。
在传统输出电路中，两个通过门101和103或两个反相器201和203在存在高电容的节点A处被连接到输出反相器105。所述高电容是由输出反相器105的栅极电容和两个通过门101和103或两个反相器201和203的结电容所引起的。
出现在节点A处的高电容限制高频输出信号的摆动宽度。这里，摆动宽度是指输出信号的高电压水平和低电压水平之间的电压宽度/跨度。低频输出信号不受该高电容的影响。另一方面，高频输出信号的摆动宽度由于该高电容而受到限制。因此，高频输出信号的摆动宽度受到限制。
这里，频率是指每单位时间输出信号的电压水平发生转换的次数。因此，低频输出信号是指转换次数少的输出信号。
例如，当并行输入到图1和图2所示的输出电路的第一和第二输入信号均具有高电压水平或低电压水平时，该输出电路相继输出高电压水平或低电压水平。在这种情形中，具有小逻辑水平转换次数的输出信号被认为是低频输出信号。
另一方面，当第一和第二输入信号并行输入到图1和图2所示的输出电路，并且一个输入信号具有高电压水平而另一个输入信号具有低电压水平时，图1和图2的输出电路的输出信号从高电压水平转换为低电压水平。就是说，如果输出信号具有大逻辑水平转换次数，则该输出信号被认为是高频输出信号。
因此，高频输出信号的摆动宽度由于该高电容而受到限制，这引起在输出信号中出现抖动的问题。特别是，如果输出电路高速工作，该问题会变得严重。
发明内容
本发明的示例性实施例用来提供一种半导体器件的输出电路，该输出电路能够有效地减小因限制输出信号的摆动宽度/电压跨度(voltage span)而产生的抖动。
根据本发明的一个方面，提供一种半导体器件的输出电路，包括：信号选择器，被配置为接收第一和第二输入信号，并响应于相位信号顺序输出第一和第二输入信号；以及输出水平控制器，被配置为基于第一和第二输入信号对信号选择器的输出信号的电压水平进行控制。
根据本发明的另一个方面，提供一种半导体器件的输出电路，包括：信号选择器，被配置为接收多个输入信号并响应于多个时钟信号顺序输出该输入信号；以及输出水平控制器，被配置为检测信号选择器的输出信号是具有低频特性还是具有高频特性，以响应于检测信号减小信号选择器的输出信号的摆动宽度。
根据本发明的再一个方面，提供一种半导体器件的输出电路，包括：信号选择器，被配置为接收多个输入信号并响应于多个时钟信号顺序输出该输入信号；以及输出水平控制器，被配置为前馈/接收多个输入信号并对信号选择器的输出节点进行预驱动。
根据本发明的又一个方面，提供一种半导体器件的输出电路，包括：信号发送器，用来响应于控制信号将输入信号发送到输出节点；以及输出水平控制器，用来基于输入信号对输出节点进行预驱动。
附图说明
图1和图2是示出传统输出电路的电路图。
图3是示出根据本发明实施例的输出电路的框图。
图4是示出根据本发明实施例的输出电路的详细电路图。
图5是图4所示输出电路的时序图。
图6是示出传统输出电路的输出信号的眼图。
图7是示出根据本发明实施例的输出电路的输出信号的眼图。
图8到图10是根据本发明另一个实施例的输出电路的详细电路图。
具体实施方式
通过下面对本发明示例性实施例的说明能够理解本发明的其它目的和优点。
图3是示出根据本发明实施例的输出电路的框图。
如图所示，输出电路包括信号选择器303和输出水平控制器301。信号选择器303接收若干输入信号IN_1到IN_N，并响应于多个时钟信号CLK_1到CLK_N将这些输入信号作为输出信号OUT顺序输出。输出水平控制器301检测输出信号OUT是具有低频特性还是具有高频特性，从而响应于检测结果减小信号选择器303的输出信号OUT的电压摆动。
输入信号IN_1到IN_N的每一个被并行输入到信号选择器303。信号选择器303响应于时钟信号CLK_1到CLK_N来选择输入信号IN_1到IN_N。输入信号IN_1到IN_N被作为输出信号OUT顺序输出。输出水平控制器301被连接到信号选择器303的输出节点。当信号选择器303的输出信号OUT具有低频率时，输出水平控制器301减小输出信号OUT的摆动宽度。
在传统输出电路中，当输出信号OUT具有高频率时，由于信号选择器303的输出节点中出现的高电容，输出信号OUT可能不具有完整的摆动宽度。另一方面，在传统输出电路中，当输出信号OUT具有低频率时，低频的输出信号OUT可能具有完整的摆动宽度。于是，在传统输出电路中，与输入信号的原始高电压水平或低电压水平相比，低频的输出信号OUT可能只达到足够的电压水平。
根据本发明，当信号选择器303的输出信号OUT具有低频特性时，输出电路减小输出信号OUT的摆动宽度。就是说，为了实现本发明的目的，对具有低频特性的输出信号OUT的摆动宽度进行控制，以与具有高频特性的输出信号OUT的摆动宽度相对应。
根据本发明，输出水平控制器301感测输出信号OUT是具有高频特性还是具有低频特性。输出水平控制器301对信号选择器303的输出信号OUT的电压水平进行控制。当输出信号OUT具有低频率时，输出水平控制器301将低频的输出信号OUT的电压水平升高到低电压水平之上，并将低频的输出信号OUT的电压水平降低到高电压水平之下。从而，减小了低频的输出信号OUT的摆动宽度。因此，减小了低频的输出信号OUT的摆动宽度与高频的输出信号OUT的摆动宽度之间的差。
该摆动宽度的差的减小减小输出信号OUT中出现的抖动，其中，该抖动是由限制具有高频率的输出信号OUT的摆动宽度引起的。因此，也可以进行输出电路的高速操作。
图4是示出根据本发明实施例的输出电路的详细电路图。
如图所示，本发明的输出电路包括信号选择器400和输出水平控制器410。信号选择器400接收第一和第二输入信号DATA 1和DATA 2，并响应于作为控制信号的第一和第二时钟信号将第一和第二输入信号DATA 1和DATA 2作为输出信号依次输出。输出水平控制器410基于第一和第二输入信号DATA 1和DATA 2控制从信号选择器400输出的输出信号的电压水平。
当第一和第二输入信号DATA 1和DATA 2的电压水平相同时，输出水平控制器410输出具有与信号选择器400的输出信号的电压水平相反的电压水平的信号。因此，输出水平控制器410减小信号选择器400的输出信号的摆动宽度。当第一和第二输入信号DATA 1和DATA 2的电压水平不相同时，输出水平控制器410将信号选择器400的输出节点NODE A预充电到预定电压。因此，输出水平控制器410减小信号选择器400的输出信号的摆动宽度。
在图4中，输出水平控制器410包括第一和第二驱动器。第一驱动器包括两个反相器403和405，且第一驱动器响应于第一输入信号DATA 1将输出信号输出到信号选择器400的输出节点NODE A。第二驱动器包括两个反相器407和409，且第二驱动器响应于第二输入信号DATA 2将输出信号输出到信号选择器400的输出节点NODE A。本发明不限于这种反相器结构。在图8到图10中示出了输出水平控制器410的各种实施例。
第一和第二输入信号DATA 1和DATA 2分别经由两个反相器411和413输入到第一和第二通过门412和414。第一和第二输入信号DATA 1和DATA 2由两个反相器411和413进行反相，并响应于第一和第二时钟信号被作为输出信号顺序发送到信号选择器400的输出节点NODE A。第一和第二时钟信号是作为控制信号输入到信号选择器400的相位信号。第一时钟信号具有与第二时钟信号的相位相反的相位。
同时，第一和第二输入信号DATA 1和DATA 2也被输入到输出水平控制器410。输入到输出水平控制器410的第一和第二输入信号DATA 1和DATA 2中的每一个被经由反相器403和405或反相器407和409输出。每对反相器403和405或者反相器407和409串联连接。通过将从反相器403、405、407和409输出的第一输入信号DATA 1和第二输入信号DATA2相结合来获得从输出水平控制器410输出的信号。
输出电路的输出信号OUT应该能被检测为输入的信号的原始逻辑水平。因此，希望输出水平控制器410的驱动功率小于信号选择器400的驱动功率。例如，如果反相器中包含的晶体管的沟道宽度与沟道长度之比变得较小，则反相器的驱动能力变得较小。在这种情形下，输出水平控制器410的驱动功率小于信号选择器400的驱动功率。
因此，尽管从输出水平控制器410输出的信号与从第一和第二通过门412和414输出的信号在输出反相器420的输入节点处结合起来，但在信号选择器400的输出节点NODE A处没有电压或信号的失真。
另外，希望在输出从信号选择器400输出的信号之前，输出水平控制器410预驱动信号选择器400的输出节点NODE A，并产生具有相反电压水平的信号。
当第一和第二输入信号DATA 1和DATA 2均具有高电压水平时，第一和第二反相器411和413使从第一和第二通过门412和414输出的全部信号变为低电压水平。另一方面，从输出水平控制器410输出的信号具有高电压水平。因此，输入到输出反相器420的信号的低电压水平比从第一和第二通过门412和414输出的信号的低电压水平稍高。例如，输入到输出反相器420的信号的电压水平比地电压VSS的电压水平稍高。
当第一和第二输入信号DATA 1和DATA 2均具有低电压水平时，从第一和第二通过门412和414输出的全部信号均变为高电压水平。另一方面，从输出水平控制器410输出的信号具有低电压水平。因此，输入到输出反相器420的信号的电压水平比从第一和第二通过门412和414输出的信号的高电压水平稍低。例如，输入到输出反相器420的信号的电压水平比电源电压VDD的电压水平稍低。
就是说，当第一和第二输入信号DATA 1和DATA 2具有相同电压水平时，在从信号选择器400输出信号之前，输出水平控制器410预驱动信号选择器400的输出节点NODE A并在信号选择器400的输出节点NODEA上输出这样的信号：该信号的电压水平与信号选择器400的输出信号的电压水平相反。因此，输出水平控制器410减小信号选择器400的输出信号的摆动宽度。
当第一和第二输入信号DATA 1和DATA 2中的一个信号具有高电压水平而另一个信号具有低电压水平时，从第一和第二通过门412和414输出的信号的每一个相应地变为低电压水平和高电压水平。输入到输出水平控制器410的第一和第二输入信号DATA 1和DATA 2彼此相互干扰。因此，输出水平控制器410的输出节点NODE A被预充电为预定的电压水平，例如VDD/2。在通过采样时钟信号从第一和第二通过门412和414输出信号之前进行该预充电。
就是说，输出水平控制器410对第一和第二通过门412和414(即，信号选择器400)的输出节点NODE A进行预驱动。因此，输入到输出反相器420的信号在预充电状态(例如，VDD/2)摆动到高电压水平或低电压水平。输出水平控制器410的输出节点NODE A和信号选择器400的输出节点NODE A是同一个节点。
最终，根据本发明，作为输出电路的输出信号，输出电路的低频输出信号的电压水平比传统输出电路的低电压水平高，且比传统输出电路的高电压水平低。减小了低频输出信号的摆动宽度。因此，减小了低频输出信号的摆动宽度与高频输出信号的摆动宽度之间的差。另外，当输出高频信号时，输入到输出反相器420的信号在被预充电到例如VDD/2这样电压水平的状态中从高电压水平摆动到低电压水平。因此，在输出电路中可以实现快速的摆动动作。
图5是图4所示的输出电路的时序图。
如图所示，第一输入信号DATA 1被经由响应于第一时钟信号导通的第一通过门412输出。第二输入信号DATA 2被经由响应于第二时钟信号导通的第二通过门414输出。这里，从第一和第二通过门412和414输出的信号是第一和第二输入信号DATA 1和DATA 2的反相信号，这些反相信号通过反相器411和413来获得。
同时，输入到输出水平控制器410的第一和第二输入信号DATA 1和DATA 2被结合起来，并在没有被反相的情况下输出。此时，输出水平控制器410的驱动功率小于信号选择器400的驱动功率。
另外，当第一和第二输入信号DATA 1和DATA 2均具有高电压水平时，从第一和第二通过门412和414输出的信号具有低电压水平。另一方面，从输出水平控制器410输出的信号具有高电压水平。因此，在输出反相器420中输入的信号的电压水平比从第一和第二通过门412和414输出的信号的低电压水平稍高。
当第一和第二输入信号DATA 1和DATA 2均具有低电压水平时，从第一和第二通过门412和414输出的信号具有高电压水平。另一方面，从输出水平控制器410输出的信号具有低电压水平。因此，在输出反相器420中输入的信号的电压水平比从第一和第二通过门412和414输出的信号的高电压水平稍低。
接下来，当第一和第二输入信号DATA 1和DATA 2中的一个信号具有高电压水平而另一个信号具有低电压水平时，因为这些信号被反相，从第一和第二通过门412和414输出的信号具有低电压水平和高电压水平。输出水平控制器410的输出节点NODE A被预充电到例如VDD/2。因此，在输出反相器420中输入的信号在预充电的状态(例如电压为VDD/2)下摆动到高电压水平和低电压水平。
如图5所示，当第一和第二输入信号DATA 1和DATA 2均具有低电压水平或高电压水平时，输入到输出反相器420的信号的摆动宽度S2和S3小于信号选择器400的输出信号的摆动宽度S1。根据图5所示的本发明的实施例，具有低频特性的输出信号的电压水平比现有的低电压水平高，或比现有的高电压水平低。因此，减小了具有低频特性的输出信号的摆动宽度。因此，减小了具有低频特性的输出信号的摆动宽度与具有高频特性的输出信号的摆动宽度之间的差。另外，当输出电路的输出信号具有高频特性时，输入到输出反相器420的信号在预充电状态(例如，电压为VDD/2)摆动到高电压水平或低电压水平。因此，可以进行快速摆动。
图6是示出传统输出电路的输出信号的眼图。图7是示出根据本发明实施例的输出电路的输出信号的眼图。
根据图7和图6所示的传统技术，输出信号的抖动约为30ps(皮秒)。另一方面，根据本发明实施例，输出信号的抖动在20ps以下。就是说，从图6和图7中可以看出，根据本发明，减小了作为输出电路输出信号的具有低频特性的输出信号的摆动宽度。因此，减小了具有低频特性的输出信号的摆动宽度与具有高频特性的输出信号的摆动宽度之间的差。另外，当输出具有高频特性的信号时，输入到输出反相器420的信号在预充电状态(例如，电压为VDD/2)摆动到高电压水平或低电压水平。因此，减小了输出信号的抖动。
图8到图10是根据本发明其它实施例的输出电路图。在图8到图10中，与图4所示的组成元件相同的元件用相同的附图标记表示，其说明省略。
根据图8和图9，输出水平控制器410的第一和第二驱动器包括电阻器组件。替代图4中的反相器403、405、407和409，图8的输出水平控制器410A包括两个电阻。图9的输出水平控制器410B包括两个通过门。图10示出信号选择器400由三态反相器415和416构成的实施例。
图8到图10的实施例示出输出水平控制器410的各种构造。图8到图10所示的实施例的基本操作与图4到图7中所说明的相似。根据本发明，从输出水平控制器410输出的信号的电压水平与从图4、8和9中所示的第一和第二通过门412和414或者从图10所示的第一和第二三态反相器415和416输出的信号的电压水平相反。
在图8中，输出水平控制器410输出与第一和第二输入信号DATA 1和DATA 2的逻辑值相同的逻辑值。输出水平控制器410输出与从第一和第二通过门412和414输出的信号相反的信号。构成输出水平控制器410A的两个电阻器具有相同的电阻值。同时，构成输出水平控制器410A的两个电阻器具有这样的电阻值：使得输出水平控制器410A预驱动信号选择器400的输出节点NODE A，并且信号选择器400的驱动功率大于输出水平控制器410A的驱动功率。
当第一和第二输入信号DATA 1和DATA 2的电压水平相同时，输出水平控制器410A的输出信号具有与第一和第二输入信号DATA 1和DATA 2的电压水平相同的电压水平。输出水平控制器410A的输出信号的电压水平与信号选择器400的输出信号的电压水平相反。因此，输出水平控制器410A减小信号选择器400的输出信号的摆动宽度。另外，当第一和第二输入信号DATA 1和DATA 2的电压水平不同时，输出水平控制器410A对输出节点NODE A进行预充电。因此，可以进行快速摆动操作。
代替时钟信号，高信号和低信号被输入到构成图9的输出水平控制器410B的各通过门。因此，构成输出水平控制器410B的通过门总是维持导通状态。
当第一和第二输入信号DATA 1和DATA 2的电压水平相同时，输出水平控制器410B的输出信号具有与第一和第二输入信号DATA 1和DATA 2相同的电压水平。输出水平控制器410B的输出信号具有与信号选择器400的输出信号相反的电压水平。因此，输出水平控制器410B减小信号选择器400的输出信号的摆动宽度。另外，当第一和第二输入信号DATA 1和DATA 2的电压水平不同时，输出水平控制器410B对信号选择器400的输出节点NODE A进行预充电。因此，可以进行快速摆动操作。
然而，构成输出水平控制器410B的通过门被微弱导通。因此，输出水平控制器410B的驱动功率大于信号选择器400的驱动功率。
图10的输出水平控制器410由4个反相器构成。采用这种构造是因为信号选择器400A是由第一和第二三态反相器415和416构成的。当第一和第二输入信号DATA 1和DATA2的电压水平相同时，输出水平控制器410的输出信号具有与第一和第二输入信号DATA 1和DATA 2相同的电压水平。输出水平控制器410的输出信号具有与信号选择器400A的输出信号相反的电压水平。因此，输出水平控制器410减小信号选择器400A的输出信号的摆动宽度。另外，当第一和第二输入信号DATA 1和DATA
2的电压水平不同时，输出水平控制器410对信号选择器400A的输出节点NODE A进行预充电。因此，可以进行快速摆动操作。
虽然关于具体实施例说明了本发明，但本领域技术人员会了解可以进行各种改变和变型，而不离开所附权利要求书限定的本发明的实质和范围。

Claims (15)

1.一种半导体器件的输出电路，包括：
信号选择器，被配置为接收第一和第二输入信号，以响应于相位信号顺序输出所述第一和第二输入信号；以及
输出水平控制器，被配置为接收与所述信号选择器所接收的信号相同的所述第一和第二输入信号，并基于接收的所述第一和第二输入信号对所述信号选择器的输出信号的电压水平进行控制，
其中，所述输出水平控制器被配置为通过结合由所述输出水平控制器接收的所述第一和第二输入信号获得输出信号，并且，所述输出电路被配置为在所述信号选择器和所述输出水平控制器的共同的输出节点结合所述信号选择器的输出信号和所述输出水平控制器的输出信号。
2.根据权利要求1所述的输出电路，其中，当所述第一和第二输入信号相同时，所述输出水平控制器减小所述信号选择器的输出信号的电压摆动。
3.根据权利要求1所述的输出电路，其中，所述输出水平控制器将具有与所述信号选择器的输出信号相反的电压水平的信号输出到所述信号选择器和所述输出水平控制器的共同的输出节点。
4.根据权利要求3所述的输出电路，其中，所述输出水平控制器的驱动能力小于所述信号选择器的驱动能力。
5.根据权利要求3所述的输出电路，其中，所述输出水平控制器对所述信号选择器和所述输出水平控制器的共同的输出节点进行预驱动，并在输出所述信号选择器的输出信号之前输出具有与所述信号选择器的输出信号相反的电压水平的信号。
6.根据权利要求3所述的输出电路，其中，当所述第一和第二输入信号的电压水平彼此不同时，所述输出水平控制器对所述信号选择器和所述输出水平控制器的共同的输出节点进行预充电。
7.根据权利要求3所述的输出电路，其中，所述输出水平控制器包括：
第一驱动器，被配置为基于所述第一输入信号向所述信号选择器和所述输出水平控制器的共同的输出节点输出信号；以及
第二驱动器，被配置为基于所述第二输入信号向所述信号选择器和所述输出水平控制器的共同的输出节点输出信号。
8.根据权利要求7所述的输出电路，其中，所述第一和第二驱动器的每一个包括至少一个反相器。
9.根据权利要求7所述的输出电路，其中，所述第一和第二驱动器的每一个包括电阻器组件。
10.一种半导体器件的输出电路，包括：
信号选择器，被配置为接收多个输入信号并响应于多个时钟信号顺序输出所述输入信号；以及
输出水平控制器，被配置为接收与所述信号选择器所接收的信号相同的所述多个输入信号，并检测所述信号选择器的输出信号是具有低频特性还是具有高频特性，以响应于所述检测减小所述信号选择器的输出信号的电压摆动，
其中，所述输出水平控制器被配置为通过结合由所述输出水平控制器接收的所述多个输入信号来获得输出信号。
11.根据权利要求10所述的输出电路，其中，当所述信号选择器的输出信号具有低频特性时，所述输出水平控制器减小所述信号选择器的输出信号的电压摆动。
12.一种半导体器件的输出电路，包括：
信号选择器，被配置为接收多个输入信号并响应于多个时钟信号顺序输出所述输入信号；以及
输出水平控制器，被配置为接收与所述信号选择器所接收的信号相同的所述多个输入信号，并对所述信号选择器的输出节点进行预驱动，以基于接收的所述多个输入信号控制所述信号选择器的输出信号的电压水平，
其中，所述输出水平控制器被配置为通过结合由所述输出水平控制器接收的所述多个输入信号来获得输出信号。
13.根据权利要求12所述的输出电路，其中，当所述信号选择器的输出信号具有低频特性时，所述输出水平控制器减小所述信号选择器的输出信号的电压摆动。
14.一种半导体器件的输出电路，包括：
信号发送器，被配置为响应于控制信号将输入信号发送到输出节点；以及
输出水平控制器，被配置为接收所述输入信号，并基于所述输入信号对所述输出节点进行预驱动，以控制信号选择器的输出信号的电压水平，
其中，所述输出水平控制器被配置为通过结合由所述输出水平控制器接收的多个输入信号来获得输出信号。
15.根据权利要求14所述的输出电路，其中，当所述信号选择器的输出信号具有低频特性时，所述输出水平控制器减小所述信号选择器的输出信号的电压摆动。
CN2009101308540A 2008-04-30 2009-04-15 半导体器件的输出电路 Active CN101572537B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020080040933 2008-04-30
KR10-2008-0040933 2008-04-30
KR1020080040933A KR100933668B1 (ko) 2008-04-30 2008-04-30 출력회로

Publications (2)

Publication Number Publication Date
CN101572537A CN101572537A (zh) 2009-11-04
CN101572537B true CN101572537B (zh) 2013-03-13

Family

ID=41231787

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101308540A Active CN101572537B (zh) 2008-04-30 2009-04-15 半导体器件的输出电路

Country Status (5)

Country Link
US (2) US7924060B2 (zh)
JP (1) JP2009273125A (zh)
KR (1) KR100933668B1 (zh)
CN (1) CN101572537B (zh)
TW (1) TWI394370B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100933668B1 (ko) * 2008-04-30 2009-12-23 주식회사 하이닉스반도체 출력회로
KR20140002180A (ko) * 2012-06-28 2014-01-08 에스케이하이닉스 주식회사 리시버 회로

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1166740A (zh) * 1996-02-26 1997-12-03 松下电器产业株式会社 数据接收设备
CN2552083Y (zh) * 2002-07-08 2003-05-21 威盛电子股份有限公司 选通信号及并列数据信号的输出电路
CN1442955A (zh) * 2002-03-01 2003-09-17 瑞昱半导体股份有限公司 混合式相锁回路及其控制方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2557954B2 (ja) * 1988-06-30 1996-11-27 シャープ株式会社 プリセッタブルカウンタ
JP3204690B2 (ja) * 1991-09-03 2001-09-04 株式会社東芝 マルチモード入力回路
US5371684A (en) * 1992-03-31 1994-12-06 Seiko Epson Corporation Semiconductor floor plan for a register renaming circuit
US5706292A (en) * 1996-04-25 1998-01-06 Micron Technology, Inc. Layout for a semiconductor memory device having redundant elements
KR100233379B1 (ko) * 1996-11-18 1999-12-01 김영환 데이타 출력버퍼
JP3701781B2 (ja) * 1997-11-28 2005-10-05 株式会社ルネサステクノロジ 論理回路とその作成方法
US6020776A (en) * 1998-06-22 2000-02-01 Xilinx, Inc. Efficient multiplexer structure for use in FPGA logic blocks
JP3713409B2 (ja) * 1999-09-27 2005-11-09 株式会社東芝 半導体集積回路
DE10152888A1 (de) * 2001-10-26 2003-05-15 Infineon Technologies Ag Integrierter Analogmultiplexer
KR100413774B1 (ko) * 2002-02-22 2004-01-03 삼성전자주식회사 래이 아웃 면적을 감소시키는 반도체 메모리 장치
US6768335B1 (en) * 2003-01-30 2004-07-27 Xilinx, Inc. Integrated circuit multiplexer including transistors of more than one oxide thickness
JP4138521B2 (ja) 2003-02-13 2008-08-27 富士通株式会社 半導体装置
JP2005038526A (ja) 2003-07-16 2005-02-10 Matsushita Electric Ind Co Ltd 半導体記憶装置
KR100540472B1 (ko) * 2003-10-31 2006-01-11 주식회사 하이닉스반도체 데이터 출력에 관한 동작마진이 향상된 메모리 장치
US7092180B2 (en) * 2004-04-01 2006-08-15 Agere Systems Inc. Asymmetry correction for magneto-resistive heads
US7525341B1 (en) * 2004-09-20 2009-04-28 Marvell Israel (M.I.S.L.) Ltd. Time-balanced multiplexer switching methods and apparatus
KR100714021B1 (ko) * 2006-06-15 2007-05-04 주식회사 하이닉스반도체 출력 신호의 출력 지연 시간을 감소시키는 먹싱 회로
KR100933668B1 (ko) * 2008-04-30 2009-12-23 주식회사 하이닉스반도체 출력회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1166740A (zh) * 1996-02-26 1997-12-03 松下电器产业株式会社 数据接收设备
CN1442955A (zh) * 2002-03-01 2003-09-17 瑞昱半导体股份有限公司 混合式相锁回路及其控制方法
CN2552083Y (zh) * 2002-07-08 2003-05-21 威盛电子股份有限公司 选通信号及并列数据信号的输出电路

Also Published As

Publication number Publication date
US20110156791A1 (en) 2011-06-30
TW200945780A (en) 2009-11-01
US7924060B2 (en) 2011-04-12
KR100933668B1 (ko) 2009-12-23
KR20090115009A (ko) 2009-11-04
CN101572537A (zh) 2009-11-04
JP2009273125A (ja) 2009-11-19
TWI394370B (zh) 2013-04-21
US20090273385A1 (en) 2009-11-05
US8248103B2 (en) 2012-08-21

Similar Documents

Publication Publication Date Title
CN100397783C (zh) 触发器电路
US7863957B2 (en) Duty cycle correction circuit and semiconductor integrated circuit apparatus including the same
US7868706B2 (en) Oscillator device and methods thereof
CN102062836B (zh) 扫描寄存器、扫描链、芯片及其测试方法
US8823426B2 (en) Deserializers
CN101572537B (zh) 半导体器件的输出电路
CN107068192A (zh) 用于存储器的时序测量的本地时钟信号产生电路
US9407470B2 (en) Elements to counter transmitter circuit performance limitations
CN105099438A (zh) 半导体器件
US7987063B2 (en) Fast, low power formatter for automatic test system
CN108984451B (zh) 信号驱动方法及通信设备
CN100536335C (zh) 恒定延迟零待机差分逻辑接收机及方法
JP2000009803A5 (zh)
KR101009349B1 (ko) 병-직렬 변환회로 및 병-직렬 변환방법
US9461634B2 (en) Data output circuit of semiconductor apparatus
KR101468677B1 (ko) 아비터를 이용한 메모리의 억세스 제어회로
KR20020016488A (ko) 반도체 기억 장치 및 그 제어 방법
KR100524947B1 (ko) 오픈 드레인 출력 버퍼
US9954630B1 (en) MUX for SerDes transmitter having low data jitter
KR100525113B1 (ko) 반도체 장치용 입력 장치
US20240097661A1 (en) Bi-directional scan flip-flop circuit and method
JP3164493B2 (ja) 信号伝送回路及び信号伝送方法
CN115242932A (zh) 低资源占用率的基于伴随时钟的训练方法
CN110309588A (zh) 一种信号眼图变化模拟装置
KR20110109556A (ko) 반도체 메모리 장치의 센스 앰프 인에이블 신호 생성 회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant