CN1691658A - 用于数字调制的装置和方法 - Google Patents
用于数字调制的装置和方法 Download PDFInfo
- Publication number
- CN1691658A CN1691658A CNA2005100670343A CN200510067034A CN1691658A CN 1691658 A CN1691658 A CN 1691658A CN A2005100670343 A CNA2005100670343 A CN A2005100670343A CN 200510067034 A CN200510067034 A CN 200510067034A CN 1691658 A CN1691658 A CN 1691658A
- Authority
- CN
- China
- Prior art keywords
- frequency
- data
- interpolation
- sample frequency
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/36—Modulator circuits; Transmitter circuits
- H04L27/362—Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transmitters (AREA)
Abstract
第一插值部件(14)和第二插值部件(24)对具有采样频率fover的输入数据(Id4,Qd4)执行采样,以便结果数据具有采样频率fsmp,该采样频率fsmp等于数字-模拟转换器的操作时钟频率,该数字-模拟转换器是输出的终点。以上述的方式,对所述数据进行插值。此时,第一插值部件(14)和第二插值部件(24)利用了采样频率fover和采样频率fsamp之间的频率比来执行插值。然后,把具有采样频率fsamp的输出数据(Id5,Qd5)输出给正交调制部件(31)。
Description
发明背景
技术领域
本发明涉及一种用于数字调制的装置和方法,尤其涉及一种其中利用多个不同的采样频率进行数字调制的装置和方法。
技术背景
通常,在有线数字电视机顶盒中的发射机、数字卫星广播中的发射机等中使用数字调制器。例如,如日本特开平专利公报No.11-163953的图1中所公开的那样,数字调制器利用内插器和滤波器执行插值。下面参考图3,说明日本特开平专利公报No.11-163953中公开的一个数字正交调制器。图3是示出一个示例性的传统数字正交调制器的方框图。
如图3所示,该传统数字正交调制器包括:输入端101和105,输出端111,内插器102和106,具有操作频率fs2的数字滤波器103和107,数字乘法器104和108,数字加法器109,以及数字-模拟转换器110。输入端101连接到内插器102。内插器102连接到滤波器103。滤波器103连接到乘法器104。乘法器104连接到加法器109。相似的,输入端105连接到内插器106。内插器106连接到滤波器107。滤波器107连接到乘法器108。乘法器108连接到加法器109。加法器109连接到数字-模拟转换器110。数字-模拟转换器110连接到输出端111。
在下面该数字正交调制器的操作的说明中,fsa和fsb(fsa=fsb/4)表示采样频率,fc(fc=fsb/4)表示载波频率。通过输入端101把具有采样频率fsa的同相分量数据输入到内插器102中。内插器102对该输入数据进行频率转换使其具有采样频率fsb,并将该输入数据提供给滤波器103。滤波器103从提供的数据中除去不需要的频率成分,并且把结果数据输出到乘法器104中。以相似的方式,通过输入端105把具有采样频率fsa的正交分量数据输入到内插器106中。内插器106对该输入数据进行频率转换使其具有采样频率fsb,并将该输入数据提供给滤波器107。滤波器107从提供的数据中除去不需要的频率成分,并且把结果数据输出到乘法器108中。乘法器104将已经进行频率转换并具有采样频率fsb的同相分量数据与cos(2·π·fc·T)相乘,其中T=n/fsb(n为整数)。乘法器108将正交分量数据与sin(2·π·fc·T)相乘。把乘法器104乘得的数据和乘法器108乘得的数据提供给加法器109,其中两个数据彼此相加,并将结果数据提供给数字-模拟转换器110。数字-模拟转换器110将提供的数据转换成模拟数据,并通过输出端111输出该模拟数据,已经对该模拟数据进行了正交调制。因此,在传统数字正交调制器中,通过采用一个或者多个具有固定值的采样频率得到插值输出。
这里,当将所述数据转换成模拟数据时,根据载波系统固定数字-模拟转换器的操作时钟频率(采样频率),比如,200MHz。另外,输入到该内插器的数据具有与该内插器的标准一致的码元率。该码元率为例如0.772MHz或1.544MHz。内插器执行超采样,以便具有这样一个码元率的数据将具有与数字-模拟转换器110把数据转换为模拟数据时的操作时钟频率接近的频率。然而,由内插器的频率转换得到的频率是输入频率的整数倍。因此,该内插器不能执行使得结果频率与数字-模拟转换器110把数据转换为模拟数据时的操作时钟频率完全相等的这样的超采样。特别的,对于0.772MHz的码元率,采样频率为0.772*256=197.632MHz。对于1.544MHz的码元率,采样频率为1.544*128=197.632MHz。如果数字-模拟转换器把具有这样一个采样率的数据转换为模拟数据,那么该调制输出可能包含乱真错误。
发明内容
因此,本发明的一个目的就是提供用于数字调制的一种装置和方法,其可以在执行超采样的时候减少调制输出结果中的乱真错误,以便具有预定码元率的输入数据将具有数字-模拟转换器的操作时钟频率。
为了实现上述目的,本发明采用了一种下述结构。注意,圆括号中的参考标记等为了方便理解本发明,只是表示与下述实施例的相对应,并不以任何形式限制本发明的范围。
根据本发明的数字调制装置对同相分量数据(Id2)和正交分量数据(Qd2)进行正交调制,并且得到具有预定输出频率(fsamp)的输出。该数字调制装置包括第一滤波器(12),第二滤波器(13),第一插值部件(14),第三滤波器(22),第四滤波器(23),第二插值部件(24),以及正交调制部件(31)。该第一滤波器使用第一采样频率(fsymn)限制同相分量数据的带宽,该第一采样频率是该同相分量数据的码元频率的整数倍(n倍)。第二滤波器使用第二采样频率(fover)对从该第一滤波器输出的数据(Id3)执行超采样,该第二采样频率是该第一采样频率的整数倍(m倍)。第一插值部件对从第二滤波器输出的数据(Id4)进行插值,以便结果数据将具有预定的输出频率。该第三滤波器使用所述第一采样频率限制正交分量数据的带宽,该第一采样频率是该正交分量数据的码元频率的整数倍。第四滤波器使用所述第二采样频率对从该第三滤波器输出的数据(Qd3)执行超采样,该第二采样频率是该第一采样频率的整数倍。第二插值部件对从第四滤波器输出的数据(Qd4)进行插值,以便结果数据将具有预定的输出频率。正交调制部件将从第一插值部件输出的数据(Id5)和从第二插值部件输出的数据(Qd5)进行数字正交调制,并输出结果数据(dout)。
第一插值部件和第二插值部件每一个都可以使用第二采样频率和预定输出频率的频率比(例如:fover/fsamp)对所述数据进行插值。例如,第一采样频率和第二采样频率中的每一个至少是由预定输出频率通过以常规的或非常规的方式执行数字分频而得到的采样频率。这种情况下,利用第二采样频率和预定输出频率的频率比或频分比,与预定输出频率相比较的第二采样频率中的采样停止点和下一个采样停止点之间的采样个数(即:消去间隔),以及相对于采样停止点的位置(j),第一插值部件和第二插值部件中的每一个都将第二采样频率转换为预定输出频率,并且产生基于该预定输出频率的插值输出。此外,利用与预定输出频率相比较的第二采样频率中的采样停止点之前的一个采样值和该采样停止点之后的一个采样值,第一插值部件和第二插值部件中的每一个都将第二采样频率转换为预定输出频率,并且产生基于该预定输出频率的插值输出。
另外,作为一个例子,根据本发明的该数字调制装置可以进一步包括旁路装置,用于,如果第二采样频率等于预定输出频率,则将第二滤波器和第四滤波器输出的数据输出到正交调制部件,而分别避过在第一插值部件和第二插值部件中的插值处理。作为另一个例子,该数字调制装置可以进一步包括旁路装置,用于,在第一采样频率和第二采样频率中的每一个至少是由预定输出频率通过以常规的或非常规的方式执行数字分频得到的采样频率的情况下,如果与预定输出频率相比较的第二采样频率中的一个采样停止点和下一个采样停止点之间的采样个数等于或者大于一个阈值,那么允许第二滤波器和第四滤波器输出的数据分别避过第一插值部件和第二插值部件中的插值处理,并且将数据输出到正交调制部件。
根据本发明的数字调制装置可以进一步包括存储部件,其用于预先存储第二采样频率与预定输出频率之间的频率比。
根据本发明的一种数字调制方法对同相分量数据和正交分量数据进行正交调制,并且产生具有预定输出频率的输出。该数字调制方法包括第一滤波步骤,第二滤波步骤,第一插值步骤,第三滤波步骤,第四滤波步骤,第二插值步骤,以及正交调制步骤。第一滤波步骤利用第一采样频率对同相分量数据执行带宽限制,该第一采样频率是同相分量数据的码元频率的整数倍。第二滤波步骤利用第二采样频率对受到第一滤波步骤带宽限制的数据执行超采样,该第二采样频率是第一采样频率的整数倍。第一插值步骤对受到第二滤波步骤超采样的数据执行插值,以便结果数据将具有预定输出频率。第三滤波步骤利用第一采样频率对正交分量数据执行带宽限制,该第一采样频率是正交分量数据的码元频率的整数倍。第四滤波步骤利用第二采样频率对受到第三滤波步骤带宽限制的数据执行超采样,该第二采样频率是第一采样频率的整数倍。第二插值步骤对受到第四滤波步骤超采样的数据执行插值,以便结果数据将具有预定的输出频率。正交调制步骤对从第一插值步骤输出的数据和从第二插值步骤输出的数据进行数字正交调制,并且输出结果数据。
第一插值步骤和第二插值步骤每一个都可以利用第二采样频率和预定输出频率之间的频率比对所述数据进行插值。第一采样频率和第二采样频率中的每一个至少是由预定输出频率通过以常规的或者非常规的方式执行数字分频而得到的采样频率。在这种情况下,利用第二采样频率和预定输出频率之间的频率比或频分比,与预定输出频率相比较的第二采样频率中的采样停止点和下一个采样停止点之间的采样个数,以及相对于采样停止点的位置,第一插值步骤和第二插值步骤中的每一个都将第二采样频率转换为预定输出频率,并且产生基于该预定输出频率的插值输出。另外,利用与预定输出频率相比较的第二采样频率中的采样停止点之前的一个采样值和该采样停止点之后的一个采样值,第一插值步骤和第二插步骤件中的每一个都可以将第二采样频率转换为预定输出频率,并且产生基于该预定输出频率的插值输出。
作为一个例子,根据本发明的数字调制方法可以进一步包括旁路步骤,用于,如果第二采样频率等于预定输出频率,则把由第二滤波步骤处理过的数据和第四滤波步骤处理过的数据提供给正交调制步骤进行处理,而分别避过由第一插值步骤和第二插值步骤进行的插值处理。另外,作为另一个例子,根据本发明的数字调制方法可以进一步包括旁路步骤,用于,在第一采样频率和第二采样频率中的每一个至少是由预定输出频率通过以常规的或非常规的方式执行数字分频而得到的采样频率的情况下,如果与预定输出频率相比较的第二采样频率中的一个采样停止点和下一个采样停止点之间的采样个数等于或者大于一个阈值,那么允许把第二滤波步骤处理过的数据和第四滤波步骤处理过的数据提供给正交调制步骤进行处理,而分别避过由第一插值步骤和第二插值步骤进行的插值处理。
另外,根据本发明的该数字调制方法可以进一步包括存储步骤,其用于预先存储第二采样频率与预定输出频率之间的频率比。
当对具有预定码元频率的同相分量数据和正交分量数据执行超采样以便结果数据具有预定的输出频率时,根据本发明的数字调制装置能够减少调制输出中的乱真错误,该数字调制装置设有第一插值部件和第二插值部件。例如,根据载波系统固定用于把数据转换为模拟数据的数字-模拟转换器的操作时钟频率。当对数据执行超采样以便结果数据具有与数字-模拟转换器的操作时钟频率相接近的频率时,在数字调制装置为数字-模拟转换器产生输出时把数字-模拟转换器的操作时钟频率设置在预定输出频率上允许减少发生在已调制输出中的乱真错误。也就是说,根据本发明的数字调制装置因为采样频率的不同,能够减少发生在调制中的乱真错误,该数字调制装置包括使用多个不同的采样频率。
另外,在当对数据进行插值时使用了第二采样频率和预定输出频率之间的频率比的情况下,可以执行精确的数据插值。即使第一采样频率和第二采样频率是由预定输出频率通过以常规的或非常规的方式执行数字分频而得到的采样频率,也可以根据上述频率比,消去间隔,相对于其上执行消去处理的部分的位置,以及之前的和之后的采样数据,来执行精确的数据插值。
另外,在数字调制装置包括旁路装置的情况下,可以通过对插值把乱真错误减小到何种程度与第一插值部件和第二插值部件上的插值处理负载进行比较,来适当地执行插值。
另外,在数字调制装置包括存储装置的情况下,减少第一插值部件和第二插值部件上的处理负载。
另外,根据本发明的该数字调制方法,可以达到与上述数字调制装置能够实现的相同的效果。
通过下面结合附图对本发明的详细说明,本发明的这些和其它的目的,特征,方案和优点将会变得更加明显。
附图说明
图1是示出根据本发明实施例的数字调制器的结构的方框图;
图2示出了在图1的第一插值部件14和第二插值部件24中执行的插值算法;以及
图3是示出示例性的传统数字正交调制器的方框图。
具体的实施方式
参考图1,说明了根据本发明的实施例的数字调制器。图1是示出该数字调制器结构的方框图。
图1中,该数字调制器包括第一映射部件11,第一带宽限制滤波器12,第一CIC(Cascaded Integrator-Comb串联积分梳状)滤波器13,第一插值部件14,第二映射部件21,第二带宽限制滤波器22,第二CIC滤波器23,第二插值部件24,和正交调制部件31。
第一映射部件11对具有码元频率fsym的同相分量数据Id1编码,该码元频率fsym与码元同步,并且该第一映射部件11将编码后的同相分量数据Id2输出到第一带宽限制滤波器12。注意,可以通过预均衡器把该同相分量数据Id2输出到第一带宽限制滤波器12中,该预均衡器提供了与发送路径中的失真相反的特性,以补偿发送路径中的失真。
第一带宽限制滤波器12是典型的低通滤波器(根部滚降滤波器),并且用具有根部滚降特性的数字信号之间的可控的码间干扰来执行带宽限制。另外,使第一带宽限制滤波器12用n倍于码元频率fsym的操作频率进行操作(n为整数),由此执行n倍插值。因此,第一带宽限制滤波器12把输出数据Id3输出给第一CIC滤波器13,该输出数据Id3是通过对具有码元频率fsym的同相分量数据Id2进行频率变换以便结果数据将具有n倍于码元频率fsym的频率而得到的。
第一CIC滤波器13对信号执行超采样,并且使该第一CIC滤波器13用m倍于频率fsymn的操作频率进行操作(m为整数),由此执行m倍插值。因此,第一CIC滤波器13把输出数据Id4输出给第一插值部件14,该输出数据Id4是通过对具有采样频率fsymn的输出数据Id3进行频率变换以便结果数据将具有采样频率fover而得到的,该采样频率fover是采样频率fsymn的m倍。因此,采样频率fover为码元频率fsym的n×m倍。
第一插值部件14对具有采样频率fover的输出数据Id4执行采样,以便结果数据将具有采样频率fsamp,该采样频率fsamp等于数字-模拟转换器(未示出)的操作时钟频率,该数字-模拟转换器为输出的终点。以上述的方式执行插值。然后,把具有采样频率fsamp的输出数据Id5输出到正交调制部件31中。下面进一步详细说明在第一插值部件14中执行的插值方法。
另一方面,第二映射部件21对具有码元频率fsym的正交分量数据Qd1编码,该码元频率fsym与码元同步,并且该第二映射部件21将编码后的正交分量数据Qd2输出给第二带宽限制滤波器22。注意,可以通过预均衡器把该正交分量数据Qd2输出到第二带宽限制滤波器22中,该预均衡器提供了与发送路径中的失真相反的特性,以补偿发送路径中的失真。
第二带宽限制滤波器22是典型的低通滤波器(根部滚降滤波器),并且用具有根部滚降特性的数字信号之间的可控的码间干扰来执行带宽限制。另外,使第二带宽限制滤波器22用n倍于码元频率fsym的操作频率进行操作(n为整数),由此执行n倍插值。因此,第二带宽限制滤波器22把输出数据Qd3输出给第二CIC滤波器23,该输出数据Qd3是通过对具有码元频率fsym的正交分量数据Qd2进行频率变换以便结果数据将具有n倍于码元频率fsym的频率而得到的。
第二CIC滤波器23对信号执行超采样,并且使该第二CIC滤波器23用m倍于频率fsymn的操作频率进行操作(m为整数),由此执行m倍插值。因此,第二CIC滤波器23把输出数据Qd4输出给第二插值部件24,该输出数据Qd4是通过对具有采样频率fsymn的输出数据Qd3进行频率变换以便结果数据将具有采样频率fover而得到的,该采样频率fover是采样频率fsymn的m倍。因此,采样频率fover为码元频率fsym的n×m倍。
第二插值部件24对具有采样频率fover的输出数据Qd4执行采样,以便结果数据将具有采样频率fsamp,该采样频率fsamp等于数字-模拟转换器(未示出)的操作时钟频率,该数字-模拟转换器为输出的终点。以上述的方式执行插值。然后,把具有采样频率fsamp的输出数据Qd5输出到正交调制部件31中。下面进一步详细说明在第二插值部件24中执行的插值方法。
正交调制部件31对同相分量的输出数据Id5和正交分量的输出数据Qd5进行正交调制,并且把结果输出数据dout输出给数字-模拟转换器(未示出),该数字-模拟转换器以采样频率fsamp的操作时钟进行操作。特别的,该正交调制部件31包括两个复数乘法器,一个数字控制振荡器(NCO),和一个加法器。这两个复数乘法器中的一个使同相分量的输出数据Id5与NCO产生的数字三角函数cos相乘。另一个复数乘法器使正交分量的输出数据Qd5与NCO产生的数字三角函数sin相乘。加法器把从前一个复数乘法器输出的数据与从后一个复数乘法器输出的数据相加,并且把结果数据作为输出数据dout从正交调制部件31中输出。
例如,通过ISF(Inverse of the SINC response Filter反向SINC响应滤波器)把从正交调制部件31输出的输出数据dout输出给数字-模拟转换器。该ISF给从正交调制部件31输出的输出数据dout提供针对SINC函数的反特性,并输出给数字-模拟转换器。
参考图2,说明了在第一插值部件14和第二插值部件24中执行插值的方法。图2示出第一插值部件14和第二插值部件24中执行的插值算法。
图2示出一个与采样频率fsamp同步的示例性信号和一个与采样频率fover同步的示例性信号。例如,采样频率fsamp为200MHz,采样频率fover为160MHz。通过对与采样频率fsamp同步的信号执行数字分频(消去处理)来产生与采样频率fover同步的信号。因为采样频率fover同采样频率fsamp的比值为160∶200=4∶5,所以把对于与采样频率fover同步的信号的消去间隔设置为5。
首先,第一插值部件14和第二插值部件24利用采样频率fsamp分别对输出数据Id4和输出数据Qd4进行进一步的采样,输出数据Id4和输出数据Qd4每一个都具有采样频率fover。对应于各自的参考时间点的数据A到J(由图2中的圆圈)表示通过利用采样频率fsmp进一步采样而得到的几个数据。然后,利用下面的方程式(1),第一插值部件14和第二插值部件24对所述数据执行插值,所述数据是通过利用采样频率fsamp进行进一步采样得到的。对应各自的参考时间点的数据a到h(图2中的方块)表示这几个插值后的数据。
(方程1)
其中,out(s)为第一插值部件14或第二插值部件24在时间点s的输出,in(s)为第一CIC滤波器13或第二CIC滤波器23在时间点s的输出,j为一个与同步于采样频率fover的信号相关的值,该值在每一个参考时间点(每一个采样时刻)增加1,且在已执行消去处理的一点设置初始值(0)。
例如,如图2所示的数据a,该数据紧挨在已执行消去处理的部分之前,i=4,因此:
a=C+(D-C)*0/5=C
因此,数据a的值等于数据C的值,该数据C为第一CIC滤波器13或第二CIC滤波器23的输出。如图2所示的数据b,该数据b对应于已执行消去处理的部分,j=0。因此:
b=D+(E-D)*4/5
如图2所示的数据c,该数据c紧接着已执行消去处理的部分,j=1。因此:
c=E+(F-E)*3/5
如图2所示的数据d,该数据d为来自于已执行消去处理的部分的第二个数据,j=2。因此:
d=F+(G-F)*2/5
如图2所示的数据e,数据e为来自于已执行消去处理的部分的第三个数据,j=3。因此:
e=H+(H-G)*1/5
如图2所示的数据f,数据f为来自于已执行消去处理的部分的第四个数据(即,紧挨在已执行消去处理的下一个部分之前的数据),j=4。因此:
f=H+(I-H)*0/5=H
因此,数据f的值等于数据H的值,该数据H是第一CIC滤波器13或第二CIC滤波器23的输出。
如上所述,可以通过基于频率比的插值减少由于采样频率不同在已执行消去处理的部分显著发生的乱真错误。换句话说,在根据本发明的实施例的数字调制器中,当对输入到调制器的具有预定码元率的数据执行超采样以便该数据将具有与数字-模拟转换器的操作时钟频率接近的频率时,基于频率比执行插值处理可以减少发生在调制输出中的乱真错误。
一般,输入到数字调制器中的同相分量数据Id1和正交分量数据Qd1的码元频率和数字-模拟转换器的操作时钟频率都是固定的,或者从多个频率组合中选择这两个频率。因此,可以预先推断采样频率fover和采样频率fsamp之间的频率比。因此,计算采样频率fover和采样频率fsamp之间的频率比得到的结果可以预先存储在包含在该数字调制器中的ROM(未示出)中。因此,减少了第一插值部件14和第二插值部件24上的处理负载。
在采样频率fover和采样频率fsamp之间的频率比为1的情况下,即fover=fsamp,第一插值部件14和第二插值部件24确定out(s)等于in(s),即out(s)=in(s)。这种情况下,因为把相同的数据输入给第一插值部件14或第二插值部件24和从第一插值部件14或第二插值部件24输出(即,Id4=Id5,Qd4=Qd5),所以可以避过第一插值部件14或第二插值部件24。
在第一插值部件14和第二插值部件24进行的插值处理不会产生很大效果的情况下,可以避过第一插值部件14和第二插值部件24。例如,插值处理不会产生很大效果的情况包括:通过对与采样频率fsamp同步的信号执行数字分频(消去处理)来产生与采样频率fover同步的信号,并且针对与采样频率fover同步的信号的消去间隔大于预定的阈值(例如,采样频率fover和采样频率fsamp之间的频率比1),等等。
特别地,如果码元频率fsym为0.128MHz,则采样频率fover为199.680MHz(0.128*390*4=199.680MHz)。进而,如果采样频率fsamp为200MHz,那么采样频率fover和采样频率fsamp之间的频率比为199.680∶200.000=624∶625;因此,把消去间隔设置为625。这种情况下,因为采样频率不同而在己执行消去处理的部分发生的乱真错误在幅度上是很小的。因此,对插值能够把乱真错误减少到的程度与第一插值部件14和第二插值部件24上的插值负载进行比较,在决定是否应该避过第一插值部件14和第二插值部件24时,可以设置一个适当的参考阈值。在产生采样频率fover时预先检测消去间隔和针对采样频率fsamp的消去部分,将消除在第一插值部件14和第二插值部件24中执行插值处理时检测它们的需要。用以上方式,可以很容易地执行消去间隔和针对采样频率fsamp的消去部分的检测。可以通过利用众所周知的结构等实现基于采样频率fover和采样频率fsamp对第一插值部件14和第二插值部件24进行这样的旁路。然而,这样的结构不是必需的组成部分,而可以根据设备要求加以应用。
尽管对本发明已经进行了详细的说明,前面的说明在各方面都是说明性的,而不是限制性的。应该理解的是,在不偏离本发明的范围的情况下,可以设计出许多其它的修改和变化。
Claims (14)
1、一种数字调制装置,用于对同相分量数据和正交分量数据进行正交调制,并且产生具有预定输出频率的输出,该装置包括:
第一滤波器,用于利用第一采样频率对所述同相分量数据进行带宽限制,该第一采样频率为所述同相分量数据的码元频率的整数倍;
第二滤波器,用于利用第二采样频率对从所述第一滤波器输出的数据执行超采样,该第二采样频率为所述第一采样频率的整数倍;
第一插值部件,用于对从所述第二滤波器输出的数据进行插值,以便结果数据具有预定输出频率;
第三滤波器,用于利用所述第一采样频率对所述正交分量数据进行带宽限制,该第一采样频率为所述正交分量数据的码元频率的整数倍;
第四滤波器,用于利用所述第二采样频率对从所述第三滤波器输出的数据执行超采样,该第二采样频率为所述第一采样频率的整数倍;
第二插值部件,用于对从所述第四滤波器输出的数据进行插值,以便结果数据具有预定输出频率;以及
正交调制部件,用于对从所述第一插值部件输出的数据和从所述第二插值部件输出的数据进行数字正交调制,并且输出结果数据。
2、如权利要求1所述的数字调制装置,其中所述第一插值部件和第二插值部件中的每一个都利用所述第二采样频率和所述预定输出频率之间的频率比对所述数据进行插值。
3、如权利要求1所述的数字调制装置,其中,
所述第一采样频率和所述第二采样频率中的每一个都至少是通过以常规或非常规的方式执行数字分频由预定输出频率得到的采样频率,以及
利用所述第二采样频率和所述预定输出频率之间的频率比或频分比,与所述预定输出频率相比较的所述第二采样频率中的一个采样停止点和下一个采样停止点之间的采样个数,以及相对于所述采样停止点的位置,所述第一插值部件和所述第二插值部件中的每一个都将所述第二采样频率转换为所述预定输出频率,并且产生基于所述预定输出频率的插值输出。
4、如权利要求3所述的数字调制装置,其中,利用与所述预定输出频率相比较的所述第二采样频率中的采样停止点之前的一个采样值和紧随在该采样停止点之后的一个采样值,所述第一插值部件和所述第二插值部件中的每一个都将所述第二采样频率转换为所述预定输出频率,并且产生基于所述预定输出频率的插值输出。
5、如权利要求1所述的数字调制装置,进一步包括旁路装置,用于,如果所述第二采样频率等于所述预定输出频率,将从所述第二滤波器输出的数据和从所述第四滤波器输出的数据输出给所述正交调制部件,而避过分别在所述第一插值部件和所述第二插值部件中的插值处理。
6、如权利要求1所述的数字调制装置,其中,
所述第一采样频率和所述第二采样频率中的每一个都至少是通过以常规或非常规的方式执行数字分频由所述预定输出频率得到的采样频率,以及
所述数字调制装置进一步包括旁路装置,用于,如果与所述预定输出频率相比较的所述第二采样频率中的一个采样停止点和下一个采样停止点之间的采样个数等于或者大于一个阈值,允许从所述第二滤波器输出的数据和从所述第四滤波器输出的数据分别避过所述第一插值部件和所述第二插值部件进行的插值处理,并且把所述数据输出给所述正交调制部件。
7、如权利要求2所述的数字调制装置,进一步包括存储部件,用于预先存储所述第二采样频率和所述预定输出频率之间的频率比。
8、一种数字调制方法,用于对同相分量数据和正交分量数据进行正交调制,并且产生具有预定输出频率的输出,该方法包括:
第一滤波步骤,用于利用第一采样频率对所述同相分量数据进行带宽限制,该第一采样频率为所述同相分量数据的码元频率的整数倍;
第二滤波步骤,用于利用第二采样频率对经过由所述第一滤波步骤执行的带宽限制的数据执行超采样,该第二采样频率为所述第一采样频率的整数倍;
第一插值步骤,用于对经过由所述第二滤波步骤执行的超采样的数据进行插值,以便结果数据具有所述预定输出频率;
第三滤波步骤,用于利用所述第一采样频率对所述正交分量数据进行带宽限制,该第一采样频率为所述正交分量数据的码元频率的整数倍;
第四滤波步骤,用于利用所述第二采样频率对经过由所述第三滤波步骤执行的带宽限制的数据执行超采样,该第二采样频率为所述第一采样频率的整数倍;
第二插值步骤,用于对经过由所述第四滤波步骤执行的超采样的数据进行插值,以便结果数据具有所述预定输出频率;以及
正交调制步骤,用于对从所述第一插值步骤输出的数据和从所述第二插值步骤输出的数据进行数字正交调制,并且输出结果数据。
9、如权利要求8所述的数字调制方法,其中所述第一插值步骤和所述第二插值步骤中的每一个都利用所述第二采样频率和所述预定输出频率之间的频率比对所述数据进行插值。
10、如权利要求8所述的数字调制方法,其中
所述第一采样频率和所述第二采样频率中的每一个都至少是通过以常规或非常规的方式执行数字分频由所述预定输出频率得到的采样频率,以及
利用所述第二采样频率和所述预定输出频率之间的频率比或频分比,与所述预定输出频率相比较的所述第二采样频率中的一个采样停止点和下一个采样停止点之间的采样个数,以及相对于所述采样停止点的位置,所述第一插值步骤和所述第二插值步骤中的每一个都将所述第二采样频率转换为所述预定输出频率,并且产生基于所述预定输出频率的插值输出。
11、如权利要求10所述的数字调制方法,其中,利用与所述预定输出频率相比较的所述第二采样频率中的采样停止点之前的一个采样值和紧随在该采样停止点之后的一个采样值,所述第一插值步骤和所述第二插值步骤中的每一个都将所述第二采样频率转换为所述预定输出频率,并且产生基于所述预定输出频率的插值输出。
12、如权利要求8所述的数字调制方法,进一步包括旁路步骤,用于,如果所述第二采样频率等于所述预定输出频率,将所述第二滤波步骤处理过的数据和所述第四滤波步骤处理过的数据提供给所述正交调制步骤的处理,同时分别避过所述第一插值步骤和所述第二插值步骤的插值处理。
13、如权利要求8所述的数字调制方法,其中,
所述第一采样频率和所述第二采样频率中的每一个都至少是通过以常规或非常规的方式执行数字分频由所述预定输出频率得到的采样频率,以及
所述数字调制步骤进一步包括旁路步骤,用于,如果与所述预定输出频率相比较的所述第二采样频率中的一个采样停止点和下一个采样停止点之间的采样个数等于或者大于一个阈值,将所述第二滤波步骤处理过的数据和所述第四滤波步骤处理过的数据提供给所述正交调制步骤的处理,同时分别避过所述第一插值步骤和所述第二插值步骤的插值处理。
14、如权利要求9所述的数字调制方法,进一步包括存储步骤,用于预先存储所述第二采样频率和所述预定输出频率之间的频率比。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004131896A JP4401857B2 (ja) | 2004-04-27 | 2004-04-27 | デジタル変調装置および方法 |
JP131896/2004 | 2004-04-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1691658A true CN1691658A (zh) | 2005-11-02 |
CN100514951C CN100514951C (zh) | 2009-07-15 |
Family
ID=35136401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100670343A Expired - Fee Related CN100514951C (zh) | 2004-04-27 | 2005-04-27 | 用于数字调制的装置和方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7450660B2 (zh) |
JP (1) | JP4401857B2 (zh) |
CN (1) | CN100514951C (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4598587B2 (ja) * | 2005-04-08 | 2010-12-15 | パナソニック株式会社 | デジタル変調装置及びデジタル変調方法 |
JP4657860B2 (ja) * | 2005-09-16 | 2011-03-23 | 富士通株式会社 | 光送信装置および光通信システム |
JP2011061719A (ja) * | 2009-09-14 | 2011-03-24 | Toshiba Corp | 変調装置及び復調装置 |
JP5325266B2 (ja) * | 2011-07-05 | 2013-10-23 | 有限会社菅原設計事務所 | 回転体のアンバランス量測定方法および装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6546044B1 (en) | 1996-10-11 | 2003-04-08 | Ericsson Inc. | Dual-mode radiotelephone apparatus for digital or analog modulation |
US6144712A (en) * | 1997-10-09 | 2000-11-07 | Broadcom Corporation | Variable rate modulator |
US6353640B1 (en) * | 1997-11-03 | 2002-03-05 | Harris Corporation | Reconfigurable radio frequency communication system |
JP3953164B2 (ja) | 1997-11-26 | 2007-08-08 | 株式会社日立国際電気 | ディジタル直交変調器及び復調器 |
JP3575992B2 (ja) | 1998-07-17 | 2004-10-13 | 富士通株式会社 | ディジタル変調装置 |
US20030174784A1 (en) * | 2001-12-26 | 2003-09-18 | Samarasooriya Vajira N. S. | Method and system for digital modulation for burst mode applications |
US20040037366A1 (en) * | 2002-08-23 | 2004-02-26 | Magis Networks, Inc. | Apparatus and method for multicarrier modulation and demodulation |
-
2004
- 2004-04-27 JP JP2004131896A patent/JP4401857B2/ja not_active Expired - Fee Related
-
2005
- 2005-04-27 CN CNB2005100670343A patent/CN100514951C/zh not_active Expired - Fee Related
- 2005-04-27 US US11/115,112 patent/US7450660B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20050238115A1 (en) | 2005-10-27 |
JP4401857B2 (ja) | 2010-01-20 |
US7450660B2 (en) | 2008-11-11 |
JP2005318113A (ja) | 2005-11-10 |
CN100514951C (zh) | 2009-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0421533B1 (fr) | Dispositif de prédistorsion pour système de transmission numérique | |
US5535252A (en) | Clock synchronization circuit and clock synchronizing method in baseband demodulator of digital modulation type | |
US4358853A (en) | Digital modem transmitter | |
US20070076809A1 (en) | Communication apparatus | |
US6498823B1 (en) | Variable rate modulator | |
US6744825B1 (en) | Method and system for quadrature modulation and digital-to-analog conversion | |
CN1241377C (zh) | 在正交相移键控解调器中自动增益控制的方法和装置 | |
CN1691658A (zh) | 用于数字调制的装置和方法 | |
US6421396B1 (en) | Variable rate modulator | |
US20070025466A1 (en) | System and method for transmission and reception of qam signals at low signal to noise ratio | |
US20040184400A1 (en) | Multicarrier transmitter, multicarrier receiver, and multicarrier communications apparatus | |
CN1115014C (zh) | 信道特性推测装置 | |
US6831578B2 (en) | Method and circuit arrangement for demodulation of a quadrature amplitude- or phase-modulated signal | |
EP1540913A1 (en) | Modulation and demodulation of a combination of analog and digital signals | |
JPH06291790A (ja) | π/4シフトQPSK変調器 | |
US4001510A (en) | Digital modulator and demodulator system for fdm telephony | |
US11463294B2 (en) | System and method for wireless receiver communication based on variable leading bit orthogonal code sets | |
US20030169807A1 (en) | Method for transmitting an analog data stream with sampling rate increase in the data stream transmitter, and a circuit arrangement for carrying out this method | |
US10250232B1 (en) | Systems and methods for cyclostationary feature elimination | |
KR100433635B1 (ko) | 댁내 데이터 통신을 위한 변조기 | |
KR100910885B1 (ko) | 디지털 변조기 및 신호 처리 방법 | |
US20080225992A1 (en) | Device and method for determining a symbol during reception of a signal coupled with a quadrature signal pair (I,Q) for QAM frequency control and/or rotation control | |
KR100252341B1 (ko) | 디지탈 복조기의 다운 컨버터 | |
CN111327555A (zh) | 一种正交频分复用系统及信号输出方法 | |
MXPA99002511A (en) | Digital qam modulator using post-filtr carrier recombination |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090715 Termination date: 20130427 |