CN116645929A - 电平电压生成电路、数据驱动器及显示装置 - Google Patents

电平电压生成电路、数据驱动器及显示装置 Download PDF

Info

Publication number
CN116645929A
CN116645929A CN202310655112.XA CN202310655112A CN116645929A CN 116645929 A CN116645929 A CN 116645929A CN 202310655112 A CN202310655112 A CN 202310655112A CN 116645929 A CN116645929 A CN 116645929A
Authority
CN
China
Prior art keywords
voltage
gamma
output
voltages
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310655112.XA
Other languages
English (en)
Inventor
土弘
西水学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN116645929A publication Critical patent/CN116645929A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0233—Bistable circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种电平电压生成电路、数据驱动器及显示装置，对数据驱动器IC间输出电压抑制偏差，进行无不均显示。电平电压生成电路基于不同的N个输入电压，生成M个电平电压，其中N≧2且M＞N的整数。电平电压生成电路包括：N个差动放大器，分别接收N个输入电压，分别具有输出端，用以将各N个输入电压放大并输出；及梯形电阻，具有分别连接于N个差动放大器的输出端的N个电压供给点、及输出M个电平电压的M个电压输出点。述梯形电阻具有：第一配线，经由N个电压供给点中的一个电压供给点，连接到N个差动放大器的一个差动放大器的输出端，及第二配线，连接于M个电压输出点的一个以及N个差动放大器的一个差动放大器的输入对的其中一个之间。

Description

电平电压生成电路、数据驱动器及显示装置
本申请为2020年09月14日递交的申请号为202010959311.6，发明名称为“电平电压生成电路、数据驱动器及显示装置”的分案申请。
技术领域
本发明涉及一种电平电压生成电路、数据驱动器及显示装置。
背景技术
近年来，作为包含液晶或有机电致发光(Electro Luminescence，EL)等显示元件的显示装置的驱动方式，采用有源矩阵驱动方式。在有源矩阵驱动方式的显示装置中，显示面板包含将像素部及像素开关配置成矩阵状的半导体基板(例如，在彩色4K面板的情况下，为3840×红绿蓝(Red Green Blue，RGB)像素列×2160像素行)。通过栅极信号来控制像素开关的开启/关闭，在像素开关变成开启时将与影像数据信号对应的灰阶电压信号供给至像素部，而对各像素部的亮度进行控制，由此进行显示。栅极信号向像素开关的供给通过栅极驱动器经由扫描线来进行。另外，灰阶电压信号向像素部的供给通过数据驱动器经由数据线来进行。栅极驱动器至少供给2值的栅极信号，与此相对，数据驱动器供给与灰阶电压对应的多值电平的灰阶电压信号。
在有源矩阵驱动方式的显示装置中，根据多灰阶化、高精细化及高画质化的需要，要求从数据驱动器输出的灰阶电压(以下，也称为输出电压)的高精度化。尤其，在使用多个数据驱动器集成电路(Integrated Circuit，IC)作为数据驱动器的显示面板中，数据驱动器IC间的输出电压的偏差会导致引起显示不均。数据驱动器IC间的输出电压的偏差例如要求成为5mV以下。数据驱动器IC间的输出电压的偏差主要是由各数据驱动器IC内的电平电压生成电路的电压精度引起。
电平电压生成电路内置于数据驱动器IC，包含于伽马电压/灰阶电压生成电路中。伽马电压/灰阶电压生成电路包括根据伽马基准电压生成多个伽马电压的电平电压生成电路、及根据多个伽马电压生成与灰阶电压对应的电压的电平电压生成电路。由伽马电压/灰阶电压生成电路生成的灰阶电压信号被供给至数字/模拟(Digital/Analog，D/A)转换部。D/A转换部包含针对数据驱动器IC的各输出设置的多个解码器及输出放大器。由伽马电压/灰阶电压生成电路生成的多个电平电压分别以共用的方式被供给至多个解码器。各解码器根据从数据驱动器IC的外部输入的影像数字信号，从多个电平电压中选择一个或规定数量的电平电压，并将其供给至对应的输出放大器。各输出放大器输出对由解码器选择的电平电压进行运算放大而得的灰阶电压信号。
在伽马电压/灰阶电压生成电路中，例如设置有分别接收伽马基准电压的供给的一对放大器，所述一对放大器分别对伽马基准电压进行电流放大并将其供给至第一梯形电阻的两端。从第一梯形电阻输出对伽马基准电压进行分压而得的多个电平的伽马电压。多个伽马解码器基于外部输入的伽马调整数字信号，从第一梯形电阻的输出电压选择一些伽马电压，并将其供给至多个放大器。所述多个放大器对分别由伽马解码器选择的伽马电压进行电流放大，并将其供给至第二梯形电阻。从第二梯形电阻输出对伽马电压进行分压而得的多个电平电压作为与灰阶电压对应的电压。
图11A是示意性地表示伽马电压/灰阶电压生成电路中的伽马基准电压或伽马电压向第一梯形电阻或第二梯形电阻供给的部分的一例的平面图。再者，此处仅示出梯形电阻的一端侧。另外，图11B是沿着图11A中的AA线的剖面图。
梯形电阻包含电阻层52、多根金属配线及触头(在图11A中为金属配线m0、金属配线m1及金属配线m2、触头cn0、触头cn1及触头cn2)。电阻层52例如通过在半导体基板或绝缘性基板等基板上形成薄膜而构成。金属配线m0经由触头cn0而连接于电阻层52。金属配线m1经由触头cn1而连接于电阻层52。金属配线m2经由触头cn2而连接于电阻层52。
梯形电阻中，以按照基于预先制作的电阻设计值及电阻层52的片电阻的尺寸导出与电压设计值相应的电压的方式布局有电阻层52、金属配线m0、金属配线m1及金属配线m2、触头cn0、触头cn1及触头cn2。例如，在将通过电阻设计值R0、电阻设计值R1进行了分压的电阻层52上的电压设计值设为Vgs0、Vgs1及Vgs2的情况下，期待通过在电阻层52上的分压地点设置触头cn0、触头cn1及触头cn2，而从金属配线m0、金属配线m1及金属配线m2导出电压Vgs0、电压Vgs1及电压Vgs2。
放大器51例如在非反相输入端接受伽马基准电压VG0的供给，并输出对其进行电流放大而得的输出电压Vout。从放大器51输出的输出电压Vout被施加至放大器51的反相输入端，并且经由金属配线m0及触头cn0被供给至电阻层52的电阻R0的区域的边界(电压供给点)。另外，从金属配线m0、金属配线m1及金属配线m2导出梯形电阻的输出电压(即，分压电压)。再者，若将放大器51的非反相输入端与反相输入端为相互相同电压时设为稳定状态，则在稳定状态下放大器51的输出电压Vout与伽马基准电压VG0相等。
电阻层52的连接有触头cn0的电阻R0的区域的边界点成为电阻层52上的电压供给点且电压输出点。对金属配线m0供给放大器51的输出电压Vout(＝VG0)，从金属配线m0导出电压VG0。
放大器51设置于梯形电阻的一端附近，将对伽马基准电压VG0进行电流放大而得的电压作为输出电压Vout(＝VG0)而供给至金属配线m0。在梯形电阻的另一端附近，例如在与放大器51成对的位置设置有输出伽马电压的放大器(未图示)。在电阻层52流动和所述伽马电压与从放大器51供给的伽马基准电压VG0的电压差相应的电流。另外，所述电流也流过金属配线m0及触头cn0。此处，当将金属配线m0的电阻值设为足够小而可忽视的值时，在施加至金属配线m0的伽马基准电压VG0与电阻层52上的电压供给点且电压输出点的电压Vgs0之间产生与触头cn0的电阻Rc相应的电压差Vc。即，金属配线m0的电压VG0与电阻层52上的电压Vgs0的关系成为VG0＝Vgs0+Vc。
另一方面，作为梯形电阻的电压输出端的金属配线m1及金属配线m2连接于灰阶电压信号的形成输出部的放大器的栅极部分。因此，在金属配线m1、金属配线m2及触头cn1、触头cn2中不流动稳定电流。因此，从金属配线m1及金属配线m2直接导出电阻层52上的电压Vgs1及电压Vgs2。
金属配线m0与金属配线m1之间的电阻值并非作为设计电阻值的电阻值R0，而是成为将电阻值R0与触头cn0的电阻Rc相加而得的电阻值。因此，从梯形电阻输出的分压电压产生电压间的相对误差。
为了消除此种分压电压间的相对误差，提出了具有如下构成的多电平电压发生器：在电阻层52上将从放大器51接受输出电压Vout的供给的电压供给点与输出电压Vgs0的电压输出点分离(例如专利文献1)。
在所述多电平电压发生器中，例如在电阻层52的比电阻R0的区域更靠外侧(即，梯形电阻的端部侧)设置电阻Rr的区域，在电阻Rr的区域的最外部经由触头cn0a连接金属配线m0a。而且，经由金属配线m0将放大器51的输出电压Vout供给至电阻层52，另一方面，从金属配线m0a导出梯形电阻的输出电压。此时，在电阻层52不流动稳定电流，因此连接有触头cn0的电阻层52的电压供给点与连接有触头cn0a的电阻层52的电压输出点的电压相等，成为电压Vgs0。根据所述构成，可从梯形电阻的金属配线m0a输出和电阻设计值R0与电阻设计值R1的分压比相应的电压，因此可改善分压电压的相对误差。
[现有技术文献]
[专利文献]
[专利文献1]日本专利特开2008-146028号公报
发明内容
发明所要解决的问题
根据所述现有技术文献那样的多电平电压发生器，可改善从梯形电阻输出的分压电压的电压间的相对误差，但在从金属配线m0a输出的输出电压Vgs0与作为输出期待值的伽马基准电压VG0之间，依然存在与触头cn0的电阻Rc相应的电压Vc的差异。即，会在来自梯形电阻的输出电压与输出电压的期望值之间产生绝对的误差。另外，触头的电阻值与电阻层相比，通常电阻值的偏差大。
而且，若在不同的数据驱动器IC之间连接电阻层与金属配线的触头的电阻值产生偏差，则在数据驱动器内部生成的电平电压产生误差，因此从数据驱动器输出的灰阶电压信号也产生误差，从而存在导致显示不均的问题。
本发明是鉴于所述问题点而成，其目的在于提供一种能够对数据驱动器IC间的输出电压抑制偏差，而进行无不均的显示的显示装置。
解决问题的技术手段
本发明的电平电压生成电路基于不同的N个输入电压，生成M个电平电压，其中N是N≧2的整数，M是M＞N的整数。电平电压生成电路的特征在于包括：N个差动放大器，分别接收N个输入电压，分别具有输出端，用以将各N个输入电压放大并输出；以及梯形电阻，具有分别连接于N个差动放大器的输出端的N个电压供给点、及输出M个电平电压的M个电压输出点。述梯形电阻具有：第一配线，经由N个电压供给点中的一个电压供给点，连接到N个差动放大器的一个差动放大器的输出端，及第二配线，连接于M个电压输出点的一个以及N个差动放大器的一个差动放大器的输入对的其中一个之间。
本发明的数据驱动器是连接于具有多根数据线的显示面板，将与影像数据信号对应的灰阶电压信号供给至所述多根数据线。数据驱动器包括：伽马电压生成部，基于供给至数据驱动器的不同的N个基准电压，将N个基准电压进行分压而生成M个伽马电压，且通过放大器将M个伽马电压进行放大，其中N是N≧2的整数，M是M＞N的整数；灰阶电压输出部，基于从伽马电压生成电路输出的M个伽马电压，生成与影像数据信号相应的灰阶电压信号。伽马电压生成电路包括：N个差动放大器，分别接收N个输入电压，且分别具有输出端，用以将各N个输入电压放大并输出；以及梯形电阻，具有分别连接于N个差动放大器的输出端的N个电压供给点、及输出M个电平电压的M个电压输出点。梯形电阻具有：第一配线，经由N个电压供给点中的一个电压供给点，连接到N个差动放大器的一个差动放大器的输出端，及第二配线，连接于M个电压输出点的一个以及N个差动放大器的一个差动放大器的输入对的其中一个之间。
本发明的显示装置包括：显示面板，具有多根数据线、多根扫描线、分别设置于所述多根数据线与所述多根扫描线的交叉部的像素开关及像素部；栅极驱动器，在与脉冲宽度相应的选择期间，将控制像素开关为开启的扫描信号供给至多根扫描线；以及数据驱动器，将与影像数据信号对应的灰阶电压信号供给至多根数据线。数据驱动器具有：伽马电压生成部，基于供给至数据驱动器的不同的N个基准电压，将N个基准电压进行分压而生成M个伽马电压，且通过放大器将M个伽马电压进行放大，其中N是N≧2的整数，M是M＞N的整数；灰阶电压输出部，基于从伽马电压生成电路输出的M个伽马电压，生成与影像数据信号相应的灰阶电压信号。伽马电压生成电路包括：N个差动放大器，分别接收N个输入电压，且分别具有输出端，用以将各N个输入电压放大并输出；以及梯形电阻，具有分别连接于N个差动放大器的输出端的N个电压供给点、及输出M个电平电压的M个电压输出点。梯形电阻具有：第一配线，经由N个电压供给点中的一个电压供给点，连接到N个差动放大器的一个差动放大器的输出端，及第二配线，连接于M个电压输出点的一个以及N个差动放大器的一个差动放大器的输入对的其中一个之间。
发明的效果
根据本发明的电平电压生成电路，能够对数据驱动器IC间的输出电压抑制偏差，进行无不均的显示。
附图说明
图1是表示本发明的显示装置的构成的框图。
图2是表示本发明的数据驱动器的内部构成的框图。
图3是表示本发明的灰阶电压生成部的构成的框图。
图4A是示意性地表示实施例1的电平电压生成电路的构成的平面图。
图4B是图4A的电平电压生成电路的AA线的剖面图。
图5是形成于电平电压生成电路的端部的反馈电路的等效电路。
图6A是示意性地表示比较例的电平电压生成电路的构成的平面图。
图6B是图6A的电平电压生成电路的AA线的剖面图。
图7A是示意性地表示实施例2的电平电压生成电路的构成的平面图。
图7B是图7A的电平电压生成电路的AA线的剖面图。
图8是实施例2的反馈电路的等效电路。
图9是示意性地表示实施例3的电平电压生成电路的构成的平面图。
图10是示意性地表示实施例4的电平电压生成电路的构成的平面图。
图11A是示意性地表示电平电压生成电路的构成的平面图。
图11B是图11A的电平电压生成电路的AA线的剖面图。
符号的说明
100：显示装置
11：显示面板
12：显示控制器
13A、13B：栅极驱动器
14-1～14-p：数据驱动器
141：数据锁存部
142：控制部
20：伽马电压/灰阶电压生成部
30-1～30-k：解码器
40-1～40-k：输出放大器
21-1～21-6：伽马放大器
22：第一梯形电阻
23A～23D：伽马解码器
24：第二梯形电阻
25：电阻层
具体实施方式
以下，对本发明的优选实施例进行详细说明。再者，在以下的各实施例的说明及随附附图中，对实质上相同或等效的部分标注相同的参照符号。
[实施例1]
图1是表示本发明的显示装置100的构成的框图。显示装置100是有源矩阵驱动方式的液晶显示装置。显示装置100包含：显示面板11、显示控制器12、栅极驱动器13A及栅极驱动器13B、数据驱动器14-1～数据驱动器14-p、以及基准电压生成部15。再者，从电源IC对各块供给各块所需要的多个电源电压，但附图会变得繁杂，因此省略记载。
显示面板11包含呈矩阵状配置有多个像素部P11～Pnm及像素开关M11～Mnm(n、m：2以上的自然数)的半导体基板。显示面板11具有n根栅极线GL1～GLn、及以与其交叉的方式配置的m根数据线DL1～DLm。像素部P11～像素部Pnm及像素开关M11～像素开关Mnm设置于栅极线GL1～栅极线GLn与数据线DL1～数据线DLm的交叉部。
像素开关M11～像素开关Mnm根据从栅极驱动器13A及栅极驱动器13B供给的栅极信号Vg1～栅极信号Vgn控制为开启或关闭。像素部P11～像素部Pnm从数据驱动器14-1～数据驱动器14-p接受与影像数据对应的灰阶电压信号Vd1～灰阶电压信号Vdm的供给。在像素开关M11～像素开关Mnm分别开启时，将灰阶电压信号Vd1～灰阶电压信号Vdm供给至像素部P11～像素部Pnm的各像素电极，各像素电极得到充电。根据像素部P11～像素部Pnm的各像素电极的灰阶电压信号Vd1～灰阶电压信号Vdm来控制像素部P11～像素部Pnm的亮度，并进行显示。
在显示装置100是液晶显示装置的情况下，各个像素部P11～像素部Pnm包含经由像素开关与数据线连接的透明电极、及被封入半导体基板与相向基板之间的液晶，所述相向基板与半导体基板相向设置并且在整个面上形成有一个透明的电极。对于显示装置内部的背光，根据被供给至像素部P11～像素部Pnm的灰阶电压信号Vd1～灰阶电压信号Vdm与相向基板电压的电压差而使液晶的透射率发生变化，由此进行显示。
显示控制器12生成时钟脉冲的周期(以下，称为时钟周期)一定的时钟信号CLK。而且，显示控制器12根据时钟信号CLK的时钟时序，将影像数据信号VDS供给至数据驱动器14-1～数据驱动器14-p。影像数据信号VDS构成为针对规定数量的各数据线，根据传输路径的数量进行了串行化的影像数据信号。
另外，显示控制器12将包含各种设定的控制信号CS追加至影像数据信号VDS。时钟信号CLK例如以嵌入时钟方式来形成，将影像数据信号VDS、控制信号CS、时钟信号CLK作为经一体化的串行信号来供给至各个数据驱动器14-1～数据驱动器14-p，进行各影像数据VD的显示控制。
另外，显示控制器12对设置于显示面板11的两端的栅极驱动器13A及栅极驱动器13B供给栅极时序信号GS。
栅极驱动器13A及栅极驱动器13B基于从显示控制器12供给的栅极时序信号GS，将栅极信号Vg1～栅极信号Vgn供给至栅极线GL1～栅极线GLn。
数据驱动器14-1～数据驱动器14-p是针对将数据线DL1～数据线DLm进行分割而得的规定数量的各数据线而设置。各个数据驱动器14-1～数据驱动器14-p形成于半导体IC(Integrated Circuit)芯片。例如，当每一个数据驱动器具有960个输出，且显示面板的每一个像素列包括一根数据线时，4K面板通过12个数据驱动器来驱动数据线、8K面板通过24个数据驱动器来驱动数据线。数据驱动器14-1～数据驱动器14-p分别通过不同的传输路径，从显示控制器12接受将控制信号CS、时钟信号CLK及影像数据信号VDS一体化而成的串行信号的供给。当显示控制器12与各数据驱动器间的传输路径为一对(两根)时，在一个数据期间，与数据驱动器的输出数相对应的影像数据VD及控制信号CS作为经串行化的差动信号来供给。
基准电压生成部15生成伽马基准电压VG0及伽马基准电压VG5，并将其供给至各个数据驱动器14-1～数据驱动器14-p。
图2是表示数据驱动器14-1的内部构成的框图。再者，其他数据驱动器14-2～数据驱动器14-p也具有同样的构成。
数据驱动器14-1包含：数据锁存部141、控制部142、伽马电压/灰阶电压生成部20、解码器30-1～解码器30-k、输出放大器40-1～输出放大器40-k。
控制部142接收从显示控制器12发送的串行信号，并对其进行串行化而导出控制信号CS、时钟信号CLK及影像数据信号VDS。而且，控制部142基于控制信号CS将影像数据信号VD及锁存时钟信号CLKA输出至数据锁存部141。另外，控制部142将指定依照显示面板11的逆伽马特性的电压(以下称为伽马电压)的伽马调整数字信号GDS供给至伽马电压/灰阶电压生成部20。
数据锁存部141依次导入从控制部142送出的影像数据信号VDS中所包含的像素数据PD的系列。此时，每当导入一根水平扫描线(N个)的像素数据PD中的、与数据驱动器14-1作为供给对象的灰阶电压信号对应的k个像素数据PD时，数据锁存部141在与锁存时钟信号CLKA同步的时序，将k个像素数据PD作为像素数据P1～像素数据Pk，分别供给至解码器30-1～解码器30-k。
伽马电压/灰阶电压生成部20基于所输入的伽马基准电压VG0及伽马基准电压VG5、以及从控制部142输出的伽马调整数字信号GDS，生成依照显示面板11的逆伽马特性的伽马电压，进而生成利用q灰阶(例如，256灰阶)表示能够在显示面板11中显示的亮度级的灰阶电压Vgs0～灰阶电压Vgs(q-1)，并将其供给至各个解码器30-1～解码器30-k。
各个解码器30-1～解码器30-k从灰阶电压Vgs0～灰阶电压Vgs(q-1)中选择与由自身接收到的像素数据PD表示的亮度级对应的至少一个灰阶电压，并将其供给至输出放大器40-1～输出放大器40-k。
各个输出放大器40-1～输出放大器40-k例如为自身的输出端子与自身的反相输入端子(-)连接的、所谓包含运算放大器的电压跟随器电路。
输出放大器40-1～输出放大器40-k在各自的非反相输入端子(+)接收从解码器30-1～解码器30-k输出的各灰阶电压，分别在输出端子将与所接收的灰阶电压相应的电压放大并输出，由此生成与各灰阶电压对应的数据信号Vd1～数据信号Vdk。数据信号Vd1～数据信号Vdk作为像素驱动信号被供给至显示面板11的数据线DL1～数据线DLk。
图3是表示伽马电压/灰阶电压生成部20的内部构成的一例的电路图。伽马电压/灰阶电压生成部20包含：伽马放大器21-1～伽马放大器21-6、第一梯形电阻22、伽马解码器23A～伽马解码器23D、以及第二梯形电阻24。
伽马放大器21-1对从外部供给的伽马基准电压VG0进行电流放大，并将其供给至第一梯形电阻22的一端。伽马放大器21-2对从基准电压生成部15供给的伽马基准电压VG5进行电流放大，并将其供给至第一梯形电阻22的另一端。
第一梯形电阻22具有设置于不同的多个位置的电压输出端，且生成将伽马基准电压VG0与伽马基准电压VG5之间的电压例如线性地进行分压而得的电压值互不相同的多个电平的输出电压。
伽马解码器23A、伽马解码器23B、伽马解码器23C及伽马解码器23D接收伽马调整数字信号GDS的输入，基于所述伽马调整数字信号GDS从第一梯形电阻22的多个电平的输出电压选择伽马电压VG1～伽马电压VG4，并将其供给至伽马放大器21-3～伽马放大器21-6的输入端。
伽马放大器21-3～伽马放大器21-6对伽马电压VG1～伽马电压VG4进行电流放大并将其供给至第二梯形电阻24。
第二梯形电阻24生成将伽马基准电压VG0、伽马电压VG1～伽马电压VG4、与伽马基准电压VG5之间的电压进行分压而得的电压值互不相同的多个电平的输出电压，并将其作为灰阶电压Vgs0～灰阶电压Vgs(q-1)而输出。第二梯形电阻24具有设置于不同的多个位置的电压输出端，各个电压输出端间的电阻值是根据显示面板11的逆伽马特性而设计。
从伽马电压/灰阶电压生成部20输出的灰阶电压Vgs0～灰阶电压Vgs(q-1)被供给至针对数据驱动器的各输出而设置的解码器30-1～解码器30-k。解码器30-1～解码器30-k基于数字信号Q1～数字信号Qk从所述灰阶电压选择一个或多个电压，并将其供给至输出放大器40-1～输出放大器40-k的输入端。
即，第一梯形电阻22的输出经由伽马解码器被供给至伽马放大器21-3～伽马放大器21-6的输入端，第二梯形电阻24的输出经由解码器被供给至输出放大器40-1～输出放大器40-k的输入端。此处，放大器的输入端成为电容性负载，因此稳定电流不从第一梯形电阻及第二梯形电阻的输出流向电容性负载。
在各个伽马放大器21-1及伽马放大器21-2与第一梯形电阻22的连接部分，形成有生成多个电平的伽马电压的电平电压生成电路。在图3中，将电平电压生成电路中的位于第一梯形电阻22的其中一个端部与伽马放大器21-1的连接部分的电路块表示为电平电压生成电路A1。再者，在第一梯形电阻22的另一端部与伽马放大器21-2的连接部分也形成有同样的电路块。
电平电压生成电路A1包含伽马放大器21-1及第一梯形电阻22的一部分，且具有作为伽马电压供给部的功能，所述伽马电压供给部将对伽马基准电压VG0及伽马基准电压VG5进行分压而得的电压(即，第一梯形电阻22的输出电压)供给至伽马解码器23A。
图4A是表示电平电压生成电路A1的构成的示意图。第一梯形电阻22例如使用薄膜而形成于半导体基板或绝缘性基板等基板(未图示)上，此处，与伽马放大器21-1的电路图一起示出俯视构成第一梯形电阻22的电阻层25的一部分而成的平面图。
电平电压生成电路A1包含使用薄膜而形成于未图示的基板上的电阻层25、包含金属层的金属配线m0a、金属配线m0、金属配线m1及金属配线m2、以及触头cn0a、触头cn0、触头cn1及触头cn2。在电阻层25与金属层之间形成有绝缘层。金属配线m0a经由贯穿绝缘层的触头cn0a而连接于电阻层25。金属配线m0经由触头cn0而连接于电阻层25。金属配线m1经由触头cn1而连接于电阻层25。金属配线m2经由触头cn2而连接于电阻层25。
金属配线m0a设置于比其他金属配线更靠近电阻层25的端部的位置(即，最靠端部侧的位置)。金属配线m0是设置于继金属配线m0a之后靠近电阻层25的端部的位置(即，从电阻层25的端部观察为第二个位置)的金属配线。金属配线m1是设置于继金属配线m0之后靠近电阻层25的端部的位置(即，从电阻层25的端部观察为第三个位置)的金属配线。金属配线m2是设置于继金属配线m1之后靠近电阻层25的端部的位置(即，从电阻层25的端部观察为第四个位置)的金属配线。
图4B是沿着图4A的AA线的剖面图。电阻层25上的触头cn0a、触头cn0、触头cn1、触头cn2是以将电阻层25分割为电阻区域Rr、电阻区域R0、电阻区域R1的方式设置，且将各电阻区域的边界的电压设为VgsX、Vgs0、Vgs1、Vgs2。再者，在图4B中，省略伽马放大器21-1的电路图的记载。
在图4A中，金属配线m0a的一端连接于伽马放大器21-1的电压输出端。金属配线m0的一端连接于伽马放大器21-1的反相输入端。另外，对伽马放大器21-1的非反相输入端输入伽马基准电压VG0。
图4A及图4B的图中的虚线箭头示意性地表示从伽马放大器21-1流向电阻层25的电流的方向。再者，第一梯形电阻22的导电部以外的部分被绝缘层覆盖。
电阻层25上的连接有触头cn0a的电阻区域的边界点为电阻层25的电压供给点，且经由金属配线m0a及触头cn0a被施加伽马放大器21-1的输出电压Vout。
电阻层25上的连接有触头cn0、触头cn1及触头cn2的电阻区域的各个边界点为输出通过第一梯形电阻22对伽马基准电压VG0及伽马基准电压VG5进行分压而得的电压的电压输出点。
作为第一梯形电阻22的输出电压的电压Vgs0是从连接有触头cn0的电阻层25的电压输出点导出，并经由触头cn0及金属配线m0而输出。即，在本实施例的电平电压生成电路A1中，将电压供给点与电压输出点分离。
电阻层25与金属配线m0a、金属配线m0、金属配线m1及金属配线m2的位置关系是基于第一梯形电阻22的电阻设计值及电阻层25的片电阻而布局。例如，在图4B中，在电阻Rr、电阻R0、电阻R1流动一定电流，因此电阻层25上的电压VgsX、电压Vgs0、电压Vgs1及电压Vgs2成为利用电阻设计值Rr、电阻设计值R0及电阻设计值R1进行分压而得的电压。另外，电阻层25上的连接于各电压输出点的各金属配线不从电阻层25流入稳定电流，因此可与触头电阻无关地直接导出各电压输出点的电压。即，从金属配线m0输出电压Vgs0、从金属配线m1输出电压Vgs1、从金属配线m2输出电压Vgs2。再者，金属配线m0a、金属配线m0、金属配线m1及金属配线m2各自的配线电阻与电阻层25的电阻值相比足够小。
在本实施例的电阻层25中，在比电阻设计值R0的区域(以下，称为电阻R0区域)更靠外侧设置有电阻设计值Rr的区域(以下，称为电阻Rr区域)。而且，金属配线m0a及触头cn0a设置于电阻Rr区域的最外部的边界。另一方面，金属配线m0及触头cn0设置于电阻R0区域与电阻Rr区域的边界部分。
另外，如图4A所示，金属配线m0连接于伽马放大器21-1的反相输入端，且从金属配线m0输出的电压Vgs0被反馈到伽马放大器21-1。伽马放大器21-1、触头cn0a、金属配线m0a、金属配线m0、及电阻层25的电压供给点与电压输出点间的电阻Rr区域构成反馈电路26(图4A所示的由虚线包围的电路块)。再者，此处，伽马放大器21-1的反相输入端也是电容性负载，因此在触头cn0及金属配线m0不流动稳定电流。因此，可直接从金属配线m0导出电阻层25上的电压Vgs0。
图5是将反馈电路26的构成表示为包含触头电阻的等效电路的电路图。反馈电路26包含：伽马放大器21-1；电阻层25的电阻区域的电阻Rr、电阻R0；以及触头cn0、触头cn0a的电阻Rc。在伽马放大器21-1的电压输出端(Vout)与电阻层25的电压输出点(Vgs0)之间经由电压供给点(VgsX)连接有触头cn0a的电阻Rc及电阻Rr。另外，在伽马放大器21-1的反相输入端与电阻层25的电压输出点(Vgs0)之间连接有触头cn0的电阻Rc。另外，伽马放大器21-1的反相输入端还与作为电平电压生成电路A1的输出端的金属配线m0连接。图5的图中的虚线箭头示意性地表示从伽马放大器21-1的输出端流向电阻层25的稳定电流的方向。
接着，对本实施例的电平电压生成电路A1的作用进行说明。
如图4A所示，对伽马放大器21-1差动输入伽马基准电压VG0及作为来自金属配线m0的输出电压的电压Vgs0。另外，从伽马放大器21-1的电压输出端将输出电压Vout输出，并将其供给至金属配线m0a。
在电阻层25的与连接有伽马放大器21-1的端部为相反侧的端部(未图示)连接有伽马放大器21-2(参照图3)。在电阻层25流动与伽马基准电压VG0与伽马基准电压VG5的电压差、及电阻层25的总电阻值相应的稳定电流。
在电阻层25流动的电流也在金属配线m0a及触头cn0a流动。当设为金属配线m0a的电阻值足够小因此可忽视时，在被供给至金属配线m0a的伽马放大器21-1的输出电压Vout与电阻层25上的电压VgsX之间产生由触头cn0a的电阻Rc引起的电压差Vc。另外，在电压VgsX与电压Vout之间产生由电阻层25的电阻Rr引起的电压差Vr。
从金属配线m0导出的电压Vgs0被反馈到伽马放大器21-1的差动输入，因此成为假想短路(imaginary short)的状态，并与伽马基准电压VG0相等。由此，无论触头cn0的电阻Rc的电阻值如何，均从电平电压生成电路A1输出伽马基准电压VG0(＝Vgs0)，并且电阻层25的电阻R0与电阻Rr的边界的电压输出点的电压Vgs0也与伽马基准电压VG0相等。另一方面，在金属配线m0、金属配线m1及金属配线m2、以及触头cn0、触头cn1及触头cn2不流动稳定电流，因此从金属配线m0、金属配线m1及金属配线m2导出电阻层上的电压Vgs0、电压Vgs1及电压Vgs2。
因此，电平电压生成电路A1可相对于伽马基准电压VG0不受触头电阻的影响地高精度地导出与电阻层25的设计电阻值相应的电压。再者，伽马放大器21-1的输出电压Vout成为Vout＝Vgs0+Vr+Vc＝VG0+Vr+Vc。
再者，在电阻层25的相反侧的端部(即，连接有图3所示的伽马放大器21-2的端部)也设置有具有同样的构成的电路块，输出与伽马基准电压VG5对应的电压Vgs(q-1)。
图6A是将如下的电路块表示为比较例的电平电压生成电路的图，即：与本实施例的电平电压电路A1不同，包含将输出电压Vout反馈到反相输入端子的构成的伽马放大器21-1。图6B是图6A的AA线的剖面图。与图4B同样地，在图6B中，电阻层25上的触头cn0a、触头cn0、触头cn1、触头cn2是以将电阻层25分割为电阻区域Rr、电阻区域R0、电阻区域R1的方式设置，且将各电阻区域的边界的电压设为VgsX、Vgs0、Vgs1、Vgs2。再者，在图6B中，也省略伽马放大器21-1的电路图的记载。
在比较例的电平电压生成电路中，伽马放大器21-1的输出电压Vout被供给至金属配线m0。从金属配线m0a、金属配线m1、金属配线m2输出电压VgsX、电压Vgs1、电压Vgs2。金属配线m0a、金属配线m1、金属配线m2不从电阻层25的各电压输出点流入稳定电流，因此可直接导出电阻层25上的各电压输出点的电压。另外，在电阻Rr也不流动稳定电流，因此成为Vgs0＝VgsX，从而可从金属配线m0a导出电压Vgs0。其是由将电压供给点(Vgs0)与电压输出点(VgsX)分离的构成引起。
然而，在比较例的电平电压生成电路中，对金属配线m0施加输出电压Vout(＝VG0)，并经由触头cn0向电阻层25的R0、R1流动稳定电流。因此，在电压Vgs0与输出电压VG0之间产生触头cn0的电阻Rc的电压差Vc。即，成为Vout＝VG0＝Vgs0+Vc。因此，利用电阻比进行分压的电压设计值相对于伽马基准电压VG0，产生触头电阻Rc的电压差量的绝对误差。所述误差是由触头cn0的电阻Rc引起，因此当在不同的数据驱动器IC间触头电阻Rc的值产生偏差时，数据驱动器IC间的灰阶电压信号也产生偏差，从而导致显示不均。
与此相对，根据本实施例的电平电压生成电路A1，可从第一梯形电阻22的输出电压消除连接电阻层25与各金属配线的触头部分的电阻偏差的影响。因此，可生成不仅输出电压间的相对误差，而且与设计值的绝对误差足够小的高精度的梯形电阻的输出电压(电平电压)。
另外，在本实施例的电平电压生成电路A1的构成中，在电阻层25流动的电流从设置于电阻层25与各个金属配线m0～金属配线m2的连接部分的电压输出点群组的外侧的电压供给点(VgsX)流入。因此，在电阻层25上的各电压输出点，电流以均匀的电流密度流动。因此，从均匀的电流密度区域输出电压，因此可从各电压输出点导出高精度的电压。
再者，本实施例的伽马放大器21-1的输出电压Vout成为将电压Vgs0(＝VG0)与由电阻层25的电阻值Rr区域中的电阻Rr产生的电压差Vr及由触头cn0a的电阻Rc产生的电压差Vc相加而得的电压(即，VG0+Vr+Vc)。伽马基准电压VG0的设定范围比电源电压的范围窄电压差(Vr+Vc)。
如上所述，根据本实施例的电平电压生成电路A1，可不受触头的电阻偏差的影响而将输出电压间的相对误差及与设计值的绝对误差足够小的高精度的电平电压输出。
[实施例2]
接着，对本发明的实施例2进行说明。本实施例的显示装置在电平电压生成电路A1的构成上与实施例1不同。
图7A是表示本实施例的电平电压生成电路A1的构成的示意图。与实施例1的图4A同样地，此处，与伽马放大器21-1的电路图一起示出俯视构成第一梯形电阻22的电阻层25的一部分而成的平面图。另外，图7B是沿着图7A的AA线的剖面图。与图4A同样地，电阻层25上的触头cn0a、触头cn0、触头cn1、触头cn2是以将电阻层25分割为电阻区域Rr、电阻区域R0、电阻区域R1的方式设置，且将各电阻区域的边界的电压设为VgsX、Vgs0、Vgs1、Vgs2。再者，在图7B中，省略伽马放大器21-1的电路图的记载。
本实施例的电平电压生成电路A1在金属配线m0a及金属配线m0与伽马放大器21-1的连接关系上与实施例1的电平电压生成电路A1不同。具体而言，在本实施例的电平电压生成电路A1中，金属配线m0a连接于伽马放大器21-1的反相输入端，金属配线m0连接于伽马放大器21-1的电压输出端。即，与实施例1的电平电压生成电路A1相比，电阻层25的电压Vgs0的位置成为电压供给点，电压VgsX的位置成为电压输出点。
伽马放大器21-1的输出电压Vout经由金属配线m0及触头cn0被供给至位于电阻层25的电阻Rr区域与电阻R0区域的边界的电压供给点(Vgs0)。另外，从位于连接有触头cn0a的电阻层25的电阻Rr区域的最外部的边界的电压输出点(VgsX)导出电压。此时，在电阻层25的电阻Rr、触头cn0a及金属配线m0a不流动稳定电流。因此，VgsX＝Vgs0，从金属配线m0a输出电压Vgs0。同样地，分别从不流动稳定电流的金属配线m1、金属配线m2输出连接有触头cn1、触头cn2的电阻层25的各电压输出点的电压Vgs1、电压Vgs2。
在本实施例的电平电压生成电路A1中，在电阻层25上，电压输出点中的一个(VgsX)配置于比电压供给点(Vgs0)更靠外侧。而且，从金属配线m0a输出的电压VgsX(＝Vgs0)被反馈到伽马放大器21-1。伽马放大器21-1、触头cn0、金属配线m0、金属配线m0a、及电阻层25的电阻Rr区域构成反馈电路27(图7A所示的由虚线包围的电路块)。
图8是将反馈电路27的构成表示为包含触头电阻的等效电路的电路图。反馈电路27包含：伽马放大器21-1；触头cn0、触头cn0a的电阻Rc；以及电阻层25的电阻Rr、电阻R0。在伽马放大器21-1的电压输出端(Vout)与电阻层25的电压供给点(Vgs0)之间连接有触头cn0的电阻Rc。另外，在伽马放大器21-1的反相输入端与电阻层25的电压供给点(Vgs0)之间经由电压输出点(VgsX)连接有触头cn0a的电阻Rc及电阻Rr。另外，伽马放大器21-1的反相输入端还与作为电平电压生成电路A1的输出端的金属配线m0a连接。图8的图中的虚线箭头示意性地表示从伽马放大器21-1的输出端流向电阻层25的稳定电流的方向。
接着，对本实施例的电平电压生成电路A1的作用进行说明。
如图7A所示，对伽马放大器21-1差动输入伽马基准电压VG0及作为来自金属配线m0a的输出电压的电压VgsX。另外，从伽马放大器21-1的电压输出端将输出电压Vout输出，并将其供给至金属配线m0。
与实施例1同样地，在电阻层25流动和伽马基准电压VG0与伽马基准电压VG5的电压差、及电阻层25的总电阻值相应的稳定电流。另外，在电阻层25流动的稳定电流也在金属配线m0及触头cn0流动。当设为金属配线m0的电阻值足够小因此可忽视时，在被供给至金属配线m0的伽马放大器21-1的输出电压Vout与电阻层25上的电压Vgs0之间产生由触头cn0引起的电压差Vc。另一方面，在金属配线m0a及触头cn0a、金属配线m1及触头cn1、金属配线m2及触头cn2没有稳定电流流动，因此从金属配线m0a、金属配线m1及金属配线m2导出电阻层上的电压输出点的电压VgsX、电压Vgs1及电压Vgs2。另外，在电阻层25的电阻Rr也没有稳定电流流动，因此电压输出点的电压VgsX与电压供给点的电压Vgs0相等。
从金属配线m0a导出的电压VgsX被反馈到伽马放大器21-1的差动输入，因此成为假想短路的状态，并与伽马基准电压VG0相等。由于电压VgsX与电压Vgs0相等，因此电压Vgs0也与伽马基准电压VG0相等。由此，无论触头cn0的电阻Rc的电阻值如何，均从电平电压生成电路A1输出伽马基准电压VG0作为电阻层25的电压供给点的电压Vgs0。
再者，若在电阻层25的相反侧的端部(即，连接有图3所示的伽马放大器21-2的端部)也设置具有同样的构成的电平电压生成电路的电路块，则可将与伽马基准电压VG5相等的电压Vgs(q-1)供给至电阻层25。
根据本实施例的电平电压生成电路A1，可从第一梯形电阻22的输出电压消除连接电阻层25与各金属配线的触头部分的电阻偏差的影响。因此，可生成不仅输出电压间的相对误差，而且与设计值的绝对误差足够小的高精度的梯形电阻的输出电压(电平电压)。
再者，在本实施例的电平电压生成电路A1的构成中，在电阻层25上的电压Vgs0的电压供给点附近，稳定电流从触头cn0向电阻层25流入，因此与实施例1相比，电流密度变得不均匀，从而有时电压精度略微降低。然而，伽马放大器21-1的输出电压Vout成为将电压Vgs0(＝VG0)与由触头cn0a的电阻Rc产生的电压差Vc相加而得的电压(即，VG0+Vc)，因此伽马基准电压VG0的设定范围比电源电压的范围窄电压差Vc，比实施例1的伽马基准电压VG0的设定范围广。
如上所述，根据本实施例的电平电压生成电路A1，可不受触头电阻的偏差的影响而将输出电压的相对误差及与设计值的绝对误差足够小的高精度的电平电压输出。
[实施例3]
接着，对本发明的实施例3进行说明。再者，在本实施例的说明中，将第二梯形电阻24的输出电压(即，利用第二梯形电阻24对伽马基准电压VG0、伽马基准电压VG5、及伽马放大器21-3～伽马放大器21-6各自的输出电压进行分压而得的电压)统称为“电平电压”。
在各个伽马放大器21-3、伽马放大器21-4、伽马放大器21-5及伽马放大器21-6与第二梯形电阻24的连接部分，形成有生成电平电压的电平电压生成电路。在图3中，将电平电压生成电路中的位于第二梯形电阻24与伽马放大器21-3的连接部分的电路块表示为电平电压生成电路A2。再者，在第二梯形电阻23与各个伽马放大器21-4、伽马放大器21-5及伽马放大器21-6的连接部分也形成有同样的电路块。
电平电压生成电路A2包含伽马放大器21-3及第二梯形电阻24的一部分，且具有作为灰阶电压供给部的功能，所述灰阶电压供给部将对伽马电压VG1及伽马电压VG2进行分压而得的电压(即，第二梯形电阻24的输出电压)供给至解码器30-1～解码器30-k。
图9是表示电平电压生成电路A2的构成的示意图。第二梯形电阻24例如使用薄膜而形成于半导体基板或绝缘性基板等基板(未图示)上，此处，与伽马放大器21-3的电路图一起示出俯视构成第二梯形电阻24的电阻层25的一部分而成的平面图。
电平电压生成电路A2包含使用薄膜而形成于未图示的基板上的电阻层25、包含金属层的金属配线m0c、金属配线m0、金属配线m1、金属配线m2及金属配线mz、以及触头cn0c、触头cn0、触头cn1、触头cn2及触头cnz。电阻层25被分为电阻设计值Rz的区域、电阻设计值R0的区域及电阻设计值R1的区域(以下，称为电阻Rz区域、电阻R0区域、电阻R1区域)，在各自的区域的边界附近经由触头连接有金属配线。再者，金属配线mz、金属配线m0、金属配线m1及金属配线m2各自的电阻与电阻层25的电阻值相比足够小。
具体而言，金属配线m0经由设置于电阻Rz区域与电阻R0区域的边界的触头cn0而连接于电阻层25。金属配线m1经由设置于电阻R0区域与电阻R1区域的边界的触头cn1而连接于电阻层25。金属配线m2经由设置于电阻R1区域和与其邻接的电阻区域(未图示)的边界的触头cn2而连接于电阻层25。金属配线mz经由设置于电阻Rz区域和与其邻接的电阻区域(未图示)的边界的触头cnz而连接于电阻层25。
另外，在电阻层25的电阻Rz区域与电阻R0区域的边界部分，形成有包含设计电阻Rr的区域(以下，称为电阻Rr区域)的突起部。在所述突起部设置有触头cn0c，金属配线m0c经由所述触头cn0c而连接于电阻层25。金属配线m0c与金属配线m0在相同层间被分离。
电阻层25上的触头cnz、触头cn0、触头cn1及触头cn2是以将电阻层25分割为电阻区域Rz、电阻区域R0、电阻区域R1的方式设置，且将各电阻区域的边界的电压设为Vgsz、Vgs0、Vgs1及Vgs2。
电阻层25上的连接有触头cn0c的电阻Rz、电阻R0的边界上部的突起部为电阻层25的电压供给点，且将伽马放大器21-3的输出电压Vout经由金属配线m0c及触头cn0c供给至电阻层25。电阻层25上的连接有触头cnz、触头cn0、触头cn1、触头cn2的电阻区域的各个边界点为输出对第二梯形电阻24进行分压而得的电压的电压输出点。作为第二梯形电阻24的输出电压的电压Vgs0经由触头cn0及金属配线m0被输出。即，在本实施例的电平电压生成电路A2中，将电压供给点与电压输出点分离。
另外，金属配线m0连接于伽马放大器21-3的反相输入端，且从金属配线m0输出的电压Vgs0被反馈到伽马放大器21-3。伽马放大器21-3、触头cn0、金属配线m0c、电阻层25的电阻Rr区域、及金属配线m0c构成反馈电路。
在本实施例的电平电压生成电路A2中，将电阻层25的伽马电压VG1的电压供给点与电压Vgs0的电压输出点分离，分别设置于电平电压生成电路A2的电阻层25的中间部(例如，电阻Rz区域与电阻R0区域的边界点附近)。另外，电阻层25的伽马电压VG1的电压供给点设置于在电阻Rz区域、电阻R0区域与电阻R1区域间流动的稳定电流的路径外(即，所述突起部)。另外，作为第二梯形电阻24的输出电压的电压Vgsz、电压Vgs0、电压Vgs1及电压Vgs2各自的电压输出点设置于在电阻Rz区域、电阻R0区域与电阻R1区域间流动的稳定电流的路径上。
接着，对本实施例的电平电压生成电路A2的作用进行说明。
如图9所示，对伽马放大器21-3差动输入伽马电压VG1及来自金属配线m0的输出电压。另外，从伽马放大器21-3的电压输出端将输出电压Vout输出，并将其供给至金属配线m0c。
此时，在电阻层25中流动与被供给至第二梯形电阻24的两端的伽马基准电压VG0、伽马基准电压VG5与伽马电压VG1的电压差、及电阻层25的各电压供给点间的电阻值相应的电流。另外，当在电阻Rz区域中流动的稳定电流与在电阻R0区域中流动的稳定电流不同时，稳定电流也流过金属配线m0c、触头cn0c及突起部的电阻Rr区域。此处，当设为金属配线m0c的电阻值足够小因此可忽略时，在被供给至金属配线m0c的伽马放大器21-3的输出电压Vout与电阻层25上的电压Vgs0之间产生由触头cn0c的电阻Rc及突起部的电阻Rr引起的电压差(Vc+Vr)。另一方面，因为没有稳定电流从电阻层25流入金属配线mz、金属配线m0、金属配线m1及金属配线m2、以及触头cnz、触头cn0、触头cn1及触头cn2，因此直接从金属配线mz、金属配线m0、金属配线m1及金属配线m2导出电阻层上的电压Vgsz、电压Vgs0、电压Vgs1及电压Vgs2。
从金属配线m0导出的电压Vgs0被反馈到伽马放大器21-3的差动输入，因此成为假想短路的状态，并与伽马电压VG1相等。由此，电平电压生成电路A2可相对于伽马电压VG1而与电阻层25的突起部的电阻Rr及触头cn0c的电阻Rc的电阻值无关地高精度地导出与电阻层25的设计电阻值相应的电压。
根据本实施例的电平电压生成电路A2，可从第二梯形电阻24的输出电压消除连接电阻层25与各金属配线的触头部分的电阻偏差的影响。因此，可生成不仅输出电压间的相对误差，而且与设计值的绝对误差足够小的高精度的梯形电阻的输出电压(电平电压)。
再者，伽马放大器21-3的输出电压Vout成为将电压Vgs0(＝VG1)与由突起部的电阻Rr区域产生的电压差及由触头cn0的电阻Rc产生的电压差Vr相加而得的电压(即，VG1+Vr+Vc)。
如上所述，根据本实施例的电平电压生成电路A2，可不受触头的电阻偏差的影响而将输出电压间的相对误差及与设计值的绝对误差足够小的高精度的电平电压输出。
[实施例4]
接着，对本发明的实施例4进行说明。本实施例的显示装置在电平电压生成电路A2的构成上与实施例3不同。
图10是表示本实施例的电平电压生成电路A2的构成的示意图。此处，与伽马放大器21-3的电路图一起示出俯视构成第二梯形电阻24的电阻层25的一部分而成的平面图。
本实施例的电平电压生成电路A2在金属配线m0c及金属配线m0与伽马放大器21-3的连接关系上与实施例3的电平电压生成电路A2不同。具体而言，在本实施例的电平电压生成电路A2中，金属配线m0c连接于伽马放大器21-1的反相输入端，金属配线m0连接于伽马放大器21-1的电压输出端。即，与实施例3的电平电压生成电路A2相比，调换了伽马放大器21-3的输出电压Vout向电阻层25的电压供给点的位置与来自电阻层25的电压输出点的位置。
与图9同样地，电阻层25上的触头cnz、触头cn0、触头cn1及触头cn2是以将电阻层25分割为电阻区域Rz、电阻区域R0、电阻区域R1的方式设置，且将各电阻区域的边界的电压设为Vgsz、Vgs0、Vgs1及Vgs2。伽马放大器21-1的输出电压Vout经由金属配线m0及触头cn0被供给至位于电阻层25的电阻Rz区域与电阻R0区域的边界的电压供给点(Vgs0)。
在电阻R0区域与电阻R1区域的边界存在电压Vgs1的电压输出点，且经由触头cn1连接有金属配线m1。在电阻R1区域和与其邻接的电阻区域(未图示)的边界存在电压Vgs2的电压输出点，且经由触头cn2连接有金属配线m2。在电阻Rz区域和与其邻接的电阻区域(未图示)的边界存在电压Vgsz的电压输出点，且经由触头cnz连接有金属配线mz。
另外，在电阻层25的电阻Rz区域与电阻R0区域的边界部分，形成有包含电阻Rr区域的突起部。在所述突起部设置有触头cn0c，金属配线m0c经由所述触头cnc而连接于电阻层25。金属配线m0c与金属配线m0在相同层间被分离。
从金属配线mz输出电压Vgsz，从金属配线m1输出电压Vgs1，从金属配线m2输出电压Vgs2。再者，金属配线mz、金属配线m0、金属配线m1及金属配线m2各自的电阻与电阻层25的电阻值相比足够小。
伽马放大器21-3的输出电压Vout经由金属配线m0及触头cn0被供给至电阻层25的电压供给点(Vgs0)。电阻层25上的连接有触头cnz、触头cn0c、触头cn1、触头cn2的电阻区域的各个边界点为输出对第二梯形电阻24进行分压而得的电压的电压输出点。作为第二梯形电阻24的输出电压的电阻层25的突起部的电压经由触头cn0c及金属配线m0c被输出。即，在本实施例的电平电压生成电路A2中，将电压供给点与电压输出点分离。
另外，金属配线m0c连接于伽马放大器21-3的反相输入端，且从金属配线m0c输出的电压被反馈到伽马放大器21-3。伽马放大器21-3、金属配线m0、触头cn0、电阻层25的电阻Rr区域、及金属配线m0c构成反馈电路。
接着，对本实施例的电平电压生成电路A2的作用进行说明。
如图10所示，对伽马放大器21-3差动输入伽马电压VG1及来自金属配线m0c的输出电压。另外，从伽马放大器21-3的电压输出端将输出电压Vout输出，并将其供给至金属配线m0。
此时，在电阻层25流动与被供给至第二梯形电阻24的两端的伽马基准电压VG0、伽马基准电压VG5与伽马电压VG1的电压差、及电阻层25的各电压供给点间的电阻值相应的稳定电流。另外，当在电阻Rz区域中流动的稳定电流与在电阻R0区域中流动的稳定电流不同时，在金属配线m0及触头cn0也流动电流。此处当设为金属配线m0的电阻值足够小因此可忽视时，在被供给至金属配线m0的伽马放大器21-3的输出电压Vout与电阻层25上的电压Vgs0之间产生由触头cn0的电阻Rc引起的电压差Vc。另一方面，在金属配线mz、金属配线m0c、金属配线m1及金属配线m2、触头cnz、触头cn0c、触头cn1、触头cn2及突起部的电阻区域Rr中没有稳定电流流动，因此电阻层25的突起部与触头cn0c的连接点的电压与电压Vgs0相等，从而直接从金属配线mz、金属配线m0c、金属配线m1及金属配线m2导出电阻层上的电压Vgsz、电压Vgs0、电压Vgs1及电压Vgs2。
从金属配线m0c导出的电压Vgs0被反馈至伽马放大器21-3的差动输入，因此成为假想短路的状态，并与伽马电压VG1相等。由此，电平电压生成电路A2可相对于伽马电压VG1而与电阻层25的突起部的电阻Rr及触头cn0、触头cn0c的电阻Rc的电阻值无关地高精度地导出与电阻层25的设计电阻值相应的电压。
再者，伽马放大器21-3的输出电压Vout成为将电压Vgs0(＝VG1)与由触头cn0的电阻Rc产生的电压差Vc相加而得的电压(即，VG1+Vc)。
如上所述，根据本实施例的电平电压生成电路A2，通过从第二梯形电阻24的输出电压消除连接电阻层25与各金属配线的触头部分的电阻偏差的影响，可将输出电压间的相对误差及与设计值的绝对误差足够小的高精度的电平电压(梯形电阻的输出电压)输出。
再者，本发明并不限定于所述实施方式。例如，在所述实施例1及实施例2中，对在各个伽马放大器21-1及伽马放大器21-2与第一梯形电阻22的连接部分形成有如图4A或图4B所示那样的电路块(即，电平电压生成电路A1)的例子进行了说明。然而，与此不同，也可在各个伽马放大器21-1及伽马放大器21-2与第二梯形电阻24的连接部分形成具有同样的构成的电路块。即，只要具有如实施例1及实施例2那样的构成的电路块的电平电压生成电路在第一梯形电阻22与各个伽马放大器21-1及伽马放大器21-2之间、或在第二梯形电阻24与各个伽马放大器21-1及伽马放大器21-2之间的任一者形成如上所述那样的电路块即可。

Claims (5)

1.一种电平电压生成电路，基于不同的N个输入电压，生成M个电平电压，其中N是N≧2的整数，M是M＞N的整数，所述电平电压生成电路的特征在于包括：
N个差动放大器，分别接收所述N个输入电压，分别具有输出端，用以将各所述N个输入电压放大并输出；以及
梯形电阻，具有分别连接于所述N个差动放大器的输出端的N个电压供给点、及输出所述M个电平电压的M个电压输出点，
其中所述梯形电阻具有：
第一配线，经由所述N个电压供给点中的一个电压供给点，连接到所述N个差动放大器的一个差动放大器的输出端，及
第二配线，连接于所述M个电压输出点的一个以及所述N个差动放大器的一个差动放大器的输入对的其中一个之间。
2.根据权利要求1所述的电平电压生成电路，其特征在于，
所述梯形电阻具有包含所述第二配线的配线群，
所述第一配线于所述第二配线配置成彼此相邻。
3.根据权利要求1或2所述的电平电压生成电路，其特征在于，
所述N个差动放大器的一个差动放大器的输入对的其中一个是连接到在所述M个电压输出点的一个电压输出点，所述一个电压输出点是输出最接近所述N个电压供给点中的所述一个电压供给点的电压的电平电压，
所述N个差动放大器的一个差动放大器的输入对的另一个是接受所述N个输入电压的一个输入电压。
4.一种数据驱动器，连接于具有多根数据线的显示面板，将与影像数据信号对应的灰阶电压信号供给至所述多根数据线，所述数据驱动器的特征在于包括：
伽马电压生成部，基于供给至所述数据驱动器的不同的N个基准电压，将所述N个基准电压进行分压而生成M个伽马电压，且通过放大器将所述M个伽马电压进行放大，其中N是N≧2的整数，M是M＞N的整数；
灰阶电压输出部，基于从所述伽马电压生成电路输出的所述M个伽马电压，生成与所述影像数据信号相应的所述灰阶电压信号，
所述伽马电压生成电路包括：
N个差动放大器，分别接收所述N个输入电压，且分别具有输出端，用以将各所述N个输入电压放大并输出；以及
梯形电阻，具有分别连接于所述N个差动放大器的输出端的N个电压供给点、及输出所述M个电平电压的M个电压输出点，
其中所述梯形电阻具有：
第一配线，经由所述N个电压供给点中的一个电压供给点，连接到所述N个差动放大器的一个差动放大器的输出端，及
第二配线，连接于所述M个电压输出点的一个以及所述N个差动放大器的一个差动放大器的输入对的其中一个之间。
5.一种显示装置，包括：
显示面板，具有多根数据线、多根扫描线、分别设置于所述多根数据线与所述多根扫描线的交叉部的像素开关及像素部；
栅极驱动器，在与脉冲宽度相应的选择期间，将控制所述像素开关为开启的扫描信号供给至所述多根扫描线；以及
数据驱动器，将与影像数据信号对应的灰阶电压信号供给至所述多根数据线，所述显示装置的特征在于，
所述数据驱动器具有：
伽马电压生成部，基于供给至所述数据驱动器的不同的N个基准电压，将所述N个基准电压进行分压而生成M个伽马电压，且通过放大器将所述M个伽马电压进行放大，其中N是N≧2的整数，M是M＞N的整数；
灰阶电压输出部，基于从所述伽马电压生成电路输出的所述M个伽马电压，生成与所述影像数据信号相应的所述灰阶电压信号，
所述伽马电压生成电路包括：
N个差动放大器，分别接收所述N个输入电压，且分别具有输出端，用以将各所述N个输入电压放大并输出；以及
梯形电阻，具有分别连接于所述N个差动放大器的输出端的N个电压供给点、及输出所述M个电平电压的M个电压输出点，
其中所述梯形电阻具有：
第一配线，经由所述N个电压供给点中的一个电压供给点，连接到所述N个差动放大器的一个差动放大器的输出端，及
第二配线，连接于所述M个电压输出点的一个以及所述N个差动放大器的一个差动放大器的输入对的其中一个之间。
CN202310655112.XA 2019-09-24 2020-09-14 电平电压生成电路、数据驱动器及显示装置 Pending CN116645929A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019172858A JP7286498B2 (ja) 2019-09-24 2019-09-24 レベル電圧生成回路、データドライバ及び表示装置
JP2019-172858 2019-09-24
CN202010959311.6A CN112634835B (zh) 2019-09-24 2020-09-14 电平电压生成电路、数据驱动器及显示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202010959311.6A Division CN112634835B (zh) 2019-09-24 2020-09-14 电平电压生成电路、数据驱动器及显示装置

Publications (1)

Publication Number Publication Date
CN116645929A true CN116645929A (zh) 2023-08-25

Family

ID=74881132

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310655112.XA Pending CN116645929A (zh) 2019-09-24 2020-09-14 电平电压生成电路、数据驱动器及显示装置
CN202010959311.6A Active CN112634835B (zh) 2019-09-24 2020-09-14 电平电压生成电路、数据驱动器及显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202010959311.6A Active CN112634835B (zh) 2019-09-24 2020-09-14 电平电压生成电路、数据驱动器及显示装置

Country Status (3)

Country Link
US (2) US10964287B1 (zh)
JP (2) JP7286498B2 (zh)
CN (2) CN116645929A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022130914A (ja) * 2021-02-26 2022-09-07 ラピステクノロジー株式会社 表示ドライバ及び表示装置
CN113066433B (zh) * 2021-03-24 2022-07-19 京东方科技集团股份有限公司 显示面板的驱动电路、显示模组及其补偿方法、显示装置
KR20230001623A (ko) * 2021-06-28 2023-01-05 삼성디스플레이 주식회사 데이터 구동부 및 이를 포함하는 표시 장치
US11727838B2 (en) * 2021-07-30 2023-08-15 LAPIS Technology Co., Ltd. Display driver and display device

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208703A (ja) 1999-01-08 2000-07-28 Seiko Epson Corp 半導体集積回路
JP4474709B2 (ja) 1999-12-28 2010-06-09 カシオ計算機株式会社 電源装置
JP3539373B2 (ja) 2000-09-06 2004-07-07 セイコーエプソン株式会社 半導体装置
JP4437378B2 (ja) * 2001-06-07 2010-03-24 株式会社日立製作所 液晶駆動装置
JP3661650B2 (ja) * 2002-02-08 2005-06-15 セイコーエプソン株式会社 基準電圧発生回路、表示駆動回路及び表示装置
US20070171112A1 (en) 2006-01-20 2007-07-26 Sangbeom Park Robust reference generation circuit for D/A converter
JP4936854B2 (ja) * 2006-10-25 2012-05-23 ルネサスエレクトロニクス株式会社 表示装置、及び表示パネルドライバ
JP5117817B2 (ja) 2006-11-02 2013-01-16 ルネサスエレクトロニクス株式会社 マルチレベル電圧発生器、データドライバ、及び液晶表示装置
JP5057868B2 (ja) * 2007-07-06 2012-10-24 ルネサスエレクトロニクス株式会社 表示装置、及び表示パネルドライバ
JP2009168842A (ja) * 2008-01-10 2009-07-30 Seiko Epson Corp 基準電圧生成回路、ドライバ、電気光学装置及び電子機器
JP5376723B2 (ja) * 2008-06-09 2013-12-25 株式会社半導体エネルギー研究所 液晶表示装置
JP5417762B2 (ja) * 2008-08-05 2014-02-19 セイコーエプソン株式会社 階調電圧生成回路、ドライバ、電気光学装置、及び電子機器
JP5509587B2 (ja) 2008-12-12 2014-06-04 セイコーエプソン株式会社 電源回路装置及び電子機器
JP2010164827A (ja) 2009-01-16 2010-07-29 Renesas Electronics Corp 信号電圧生成回路、ディスプレイパネル駆動装置、及びディスプレイ装置
JP2010171627A (ja) * 2009-01-21 2010-08-05 Sony Corp 半導体集積回路、液晶駆動回路及び液晶表示装置
JP5485396B2 (ja) 2010-07-29 2014-05-07 パナソニック株式会社 有機ｅｌ表示装置
JP2014182345A (ja) * 2013-03-21 2014-09-29 Sony Corp 階調電圧発生回路及び表示装置
KR102130142B1 (ko) 2013-12-31 2020-07-06 엘지디스플레이 주식회사 감마기준전압 발생회로 및 이를 포함하는 표시장치
WO2015114970A1 (ja) * 2014-01-30 2015-08-06 シャープ株式会社 液晶表示装置
JPWO2016038855A1 (ja) * 2014-09-12 2017-05-25 株式会社Ｊｏｌｅｄ ソースドライバ回路および表示装置
JP2016099555A (ja) * 2014-11-25 2016-05-30 ラピスセミコンダクタ株式会社 階調電圧生成回路及び映像表示装置
JP2016206283A (ja) 2015-04-17 2016-12-08 シナプティクス・ジャパン合同会社 駆動装置、表示ドライバ、及び電子機器
JP2017005408A (ja) * 2015-06-08 2017-01-05 ソニー株式会社 デジタルアナログ変換回路、データドライバ、表示装置、及び、電子機器、並びに、デジタルアナログ変換回路の駆動方法、データドライバの駆動方法、及び、表示装置の駆動方法
WO2016201596A1 (en) 2015-06-15 2016-12-22 Micron Technology, Inc. Apparatuses and methods for providing reference voltages
JP6543522B2 (ja) * 2015-07-06 2019-07-10 株式会社ジャパンディスプレイ 表示装置
JP6817789B2 (ja) 2016-06-10 2021-01-20 ラピスセミコンダクタ株式会社 表示ドライバ及び半導体装置
JP6944825B2 (ja) * 2017-07-06 2021-10-06 ラピスセミコンダクタ株式会社 出力アンプ及び表示ドライバ
JP6512250B2 (ja) * 2017-09-07 2019-05-15 セイコーエプソン株式会社 表示ドライバー、電気光学装置及び電子機器
JP2019056799A (ja) * 2017-09-21 2019-04-11 セイコーエプソン株式会社 表示ドライバー、電気光学装置及び電子機器
JP6905925B2 (ja) * 2017-11-28 2021-07-21 ラピスセミコンダクタ株式会社 表示ドライバ及び半導体装置

Also Published As

Publication number Publication date
CN112634835B (zh) 2023-06-23
US20210090519A1 (en) 2021-03-25
JP7286498B2 (ja) 2023-06-05
CN112634835A (zh) 2021-04-09
US10964287B1 (en) 2021-03-30
JP2023099724A (ja) 2023-07-13
US11200864B2 (en) 2021-12-14
US20210217377A1 (en) 2021-07-15
JP2021051143A (ja) 2021-04-01

Similar Documents

Publication Publication Date Title
CN112634835B (zh) 电平电压生成电路、数据驱动器及显示装置
CN101059947B (zh) 显示器以及驱动显示器的电路
KR101167314B1 (ko) 액정표시장치
US9218768B2 (en) Organic light-emitting diode display device
JP3252897B2 (ja) 素子駆動装置および方法、画像表示装置
KR101228654B1 (ko) 표시장치
KR20040105585A (ko) 표시 장치
KR100606298B1 (ko) 액정 구동 장치 및 액정 표시 장치
CN110910812A (zh) 一种显示面板的像素电压补偿方法及装置
KR100653321B1 (ko) 화소어레이를 구비한 화상표시장치
KR101482768B1 (ko) 액정 표시 장치의 전원 회로
JP3270220B2 (ja) 表示装置およびその駆動集積回路
CN112835217A (zh) 显示装置及其驱动方法
JP4460841B2 (ja) 有機発光素子を用いた表示装置
US8094109B2 (en) Data driver with multilevel voltage generating circuit, and liquid crystal display apparatus including layout pattern of resistor string of the multilevel generating circuit
KR20080048732A (ko) 감마기준전압 생성회로
KR100840317B1 (ko) 게이트 구동 전압 발생 회로 및 이를 이용한 액정 표시 장치
KR101668261B1 (ko) 액정표시장치 및 그 제조방법
US8310425B2 (en) Resistance dividing circuit
JPH09198012A (ja) 液晶表示装置
JP5117817B2 (ja) マルチレベル電圧発生器、データドライバ、及び液晶表示装置
KR102563847B1 (ko) 소스 드라이버 집적 회로와 그 제조방법 및 그를 포함한 표시장치
JP2001195034A (ja) アレイ基板及びその検査方法
US8405651B2 (en) Driving circuit and driving controller capable of adjusting internal impedance
KR20060077726A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination