CN116504624A - 显示装置的制造方法 - Google Patents

显示装置的制造方法 Download PDF

Info

Publication number
CN116504624A
CN116504624A CN202310085749.XA CN202310085749A CN116504624A CN 116504624 A CN116504624 A CN 116504624A CN 202310085749 A CN202310085749 A CN 202310085749A CN 116504624 A CN116504624 A CN 116504624A
Authority
CN
China
Prior art keywords
layer
aluminum layer
aluminum
sub
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310085749.XA
Other languages
English (en)
Inventor
山本裕也
今井信雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Publication of CN116504624A publication Critical patent/CN116504624A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8052Cathodes
    • H10K59/80522Cathodes combined with auxiliary electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/82Interconnections, e.g. terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及显示装置的制造方法。根据一个实施方式,显示装置的制造方法中,在基板的上方形成下电极,形成与所述下电极重叠的绝缘层,在所述绝缘层的上方形成第1铝层,将所述第1铝层冷却,在所述第1铝层之上形成第2铝层,在所述第2铝层的上方形成薄膜,进行所述第1铝层、所述第2铝层及所述薄膜的蚀刻,形成具有包含所述第1铝层及所述第2铝层的下部、及包含所述薄膜且从所述下部的侧面突出的上部的隔壁,形成位于所述下电极之上的有机层,形成位于所述有机层之上、且与所述隔壁的所述下部相接的上电极。

Description

显示装置的制造方法
关联申请的交叉参照
本申请基于2022年1月27日提出申请的日本专利申请第2022-011092号主张优先权,并引用该日本申请所记载的全部记载内容。
技术领域
本发明的实施方式涉及显示装置的制造方法。
背景技术
近年来,作为显示元件应用有机发光二极管(OLED)的显示装置被实用化。该显示元件具备包含薄膜晶体管的像素电路、与像素电路连接的下电极、覆盖下电极的有机层和覆盖有机层的上电极。有机层除了发光层以外,还包含空穴传输层、电子传输层等功能层。
在制造这样的显示元件的过程中,需要抑制可靠性的降低的技术。
发明内容
实施方式的目的在于提供能抑制可靠性的降低的显示装置的制造方法。
根据一个实施方式,显示装置的制造方法中,
在基板的上方形成下电极,形成与前述下电极重叠的绝缘层,在前述绝缘层的上方形成第1铝层,将前述第1铝层冷却,在前述第1铝层之上形成第2铝层,在前述第2铝层的上方形成薄膜,进行前述第1铝层、前述第2铝层及前述薄膜的蚀刻,形成具有包含前述第1铝层及前述第2铝层的下部、及包含前述薄膜且从前述下部的侧面突出的上部的隔壁,形成位于前述下电极之上的有机层,形成位于前述有机层之上、且与前述隔壁的前述下部相接的上电极。
根据实施方式,能够提供能抑制可靠性的降低的显示装置的制造方法。
附图说明
图1是示出显示装置DSP的构成例的图。
图2是示出子像素SP1、SP2、SP3的布局的一例的图。
图3是沿着图2中的III-III线的显示装置DSP的示意性剖视图。
图4是示出显示元件20的构成的一例的图。
图5是用于说明显示装置DSP的制造方法的一例的流程图。
图6为用于说明准备处理基板SUB的工序的图。
图7为用于说明准备处理基板SUB的工序的图。
图8为用于说明准备处理基板SUB的工序的图。
图9为用于说明准备处理基板SUB的工序的图。
图10为用于说明准备处理基板SUB的工序的图。
图11为经过步骤ST1而准备的处理基板SUB的剖视图。
图12为用于说明形成第1薄膜31的工序的图。
图13为用于说明形成抗蚀剂41的工序的图。
图14为用于说明将抗蚀剂41作为掩模进行蚀刻的工序的图。
图15为用于说明除去抗蚀剂41的工序的图。
图16为将子像素SPα和子像素SPβ之间的隔壁6放大后的剖视图。
具体实施方式
参照附图对一个实施方式进行说明。
公开只不过是一例,本领域技术人员能够容易想到的未脱离发明主旨的适当变更当然包含在本发明范围内。另外,附图是为了使说明更加明确,各部分的宽度、厚度、形状等存在与实际方式相比示意性表示的情况,但只不过是一例,并非限定本发明的解释。另外,在本说明书和各图中,对于与关于已出现的附图说明过的构成要素发挥相同或类似功能的构成要素,存在标注同一附图标记并适当省略重复的详细说明的情况。
需要说明的是,为了便于理解而根据需要在附图中记载有相互正交的X轴、Y轴及Z轴。将沿着X轴的方向称为第1方向,将沿着Y轴的方向称为第2方向,将沿着Z轴的方向称为第3方向。将与第3方向Z平行地观察各种要素的情况称为俯视。
此外,“上”、“上方”等指出两个以上的构成要素相互的位置关系的术语不仅包括两个以上的构成要素相互直接接触的情况,还包括通过隔着空隙、其他构成要素而相互分离的情况。
本实施方式涉及的显示装置是作为显示元件具备有机发光二极管(OLED)的有机电致发光显示装置,能够搭载于电视、个人电脑、车载设备、平板电脑终端、智能手机、移动电话终端等。
图1是示出显示装置DSP的构成例的图。
显示装置DSP在绝缘性的基板10之上具有显示图像的显示区域DA和显示区域DA周边的周边区域SA。基板10可以是玻璃,也可以是具有挠性的树脂膜。
在本实施方式中,俯视观察的基板10的形状为长方形。但是,基板10的俯视观察的形状不限于长方形,也可以是正方形、圆形或椭圆形等其他形状。
显示区域DA具备在第1方向X及第2方向Y上以矩阵状排列的多个像素PX。像素PX包含多个子像素SP。在一例中,像素PX包含红色的子像素SP1、绿色的子像素SP2及蓝色的子像素SP3。需要说明的是,像素PX也可以与子像素SP1、SP2、SP3一起或取代子像素SP1、SP2、SP3中的任一者而包含白色等其他颜色的子像素SP。
子像素SP具备像素电路1和由像素电路1驱动的显示元件20。像素电路1具备像素开关2、驱动晶体管3和电容器4。像素开关2及驱动晶体管3是由例如薄膜晶体管构成的开关元件。
像素开关2的栅电极与扫描线GL连接。像素开关2的源电极及漏电极中的一者与信号线SL连接,另一者与驱动晶体管3的栅电极及电容器4连接。在驱动晶体管3中,源电极及漏电极中的一者与电源线PL及电容器4连接,另一者与显示元件20的阳极连接。
需要说明的是,像素电路1的构成不限于图示的例子。例如,像素电路1也可以具备更多的薄膜晶体管及电容器。
显示元件20是作为发光元件的有机发光二极管(OLED),有时称为有机EL元件。例如,子像素SP1具备发出红色波长区域的光的显示元件20,子像素SP2具备发出绿色波长区域的光的显示元件20,子像素SP3具备发出蓝色波长区域的光的显示元件20。另外,像素PX也可以包含相互不同的4色以上的子像素,也可以由红色·绿色·蓝色以外的颜色的子像素的组合而构成,也可以是2色以下的组合。
图2是示出子像素SP1、SP2、SP3的布局的一例的图。
在图2的例子中,子像素SP1和子像素SP2在第2方向Y上排列。此外,子像素SP1、SP2分别与子像素SP3在第1方向X上排列。
在子像素SP1、SP2、SP3为这种布局的情况下,在显示区域DA中形成有子像素SP1、SP2在第2方向Y上交替配置的列和多个子像素SP3在第2方向Y上重复配置的列。这些列在第1方向X上交替排列。
需要说明的是,子像素SP1、SP2、SP3的布局不限于图2的例子。作为另一例,各像素PX中的子像素SP1、SP2、SP3也可以在第1方向X上依次排列。
显示区域DA中配置有肋部5及隔壁6。肋部5在子像素SP1、SP2、SP3处分别具有开口AP1、AP2、AP3。在图2的例子中,开口AP2比开口AP1大,开口AP3比开口AP2大。
隔壁6在俯视观察时与肋部5重叠。隔壁6具有沿第1方向X延伸的多个第1隔壁6x、和沿第2方向Y延伸的多个第2隔壁6y。多个第1隔壁6x分别配置于在第2方向Y上相邻的开口AP1、AP2之间和在第2方向Y上相邻的2个开口AP3之间。第2隔壁6y分别配置于在第1方向X上相邻的开口AP1、AP3之间和在第1方向X上相邻的开口AP2、AP3之间。
在图2的例子中,第1隔壁6x与第2隔壁6y相互连接。由此,隔壁6作为整体形成为包围开口AP1、AP2、AP3的格子状。隔壁6也可以与肋部5同样地在子像素SP1、SP2、SP3中具有开口。
子像素SP1具备分别与开口AP1重叠的下电极LE1、上电极UE1及有机层OR1。子像素SP2具备分别与开口AP2重叠的下电极LE2、上电极UE2及有机层OR2。子像素SP3具备分别与开口AP3重叠的下电极LE3、上电极UE3及有机层OR3。
在图2的例子中,下电极LE1、LE2、LE3的外形以虚线表示,有机层OR1、OR2、OR3及上电极UE1、UE2、UE3的外形以单点划线表示。下电极LE1、LE2、LE3各自的周缘部与肋部5重叠。上电极UE1的外形与有机层OR1的外形大致一致,上电极UE1及有机层OR1各自的周缘部与隔壁6重叠。上电极UE2的外形与有机层OR2的外形大致一致、上电极UE2及有机层OR2各自的周缘部与隔壁6重叠。上电极UE3的外形与有机层OR3的外形大致一致,上电极UE3及有机层OR3各自的周缘部与隔壁6重叠。
下电极LE1、上电极UE1及有机层OR1构成子像素SP1的显示元件20。下电极LE2、上电极UE2及有机层OR2构成子像素SP2的显示元件20。下电极LE3、上电极UE3及有机层OR3构成子像素SP3的显示元件20。下电极LE1、LE2、LE3例如与显示元件20的阳极相当。上电极UE1、UE2、UE3与显示元件20的阴极或公共电极相当。
下电极LE1通过接触孔CH1与子像素SP1的像素电路1(参见图1)连接。下电极LE2通过接触孔CH2与子像素SP2的像素电路1连接。下电极LE3通过接触孔CH3与子像素SP3的像素电路1连接。
图3是沿着图2中的III-III线的显示装置DSP的示意性剖视图。
在上述基板10之上配置有电路层11。电路层11包含图1所示的像素电路1、扫描线GL、信号线SL及电源线PL等各种电路、布线。电路层11由绝缘层12覆盖。绝缘层12作为使由电路层11产生的凹凸平坦化的平坦化膜发挥作用。
下电极LE1、LE2、LE3配置在绝缘层(有机绝缘层)12之上。绝缘层(无机绝缘层)5配置在绝缘层12及下电极LE1、LE2、LE3之上。下电极LE1、LE2、LE3的端部由肋部5覆盖。
隔壁6包括配置在肋部5之上的下部(杆部)61、和覆盖下部61的上表面的上部(伞部)62。上部62具有比下部61大的宽度。由此,在图3中,上部62的两端部比下部61的侧面突出。这样的隔壁6的形状也可以称为悬臂状。
如图3所示,图2所示的有机层OR1包含相互分离的第1部分OR1a及第2部分OR1b。第1部分OR1a通过开口AP1而与下电极LE1接触,覆盖下电极LE1且与肋部5的一部分重叠。第2部分OR1b位于上部62之上。
另外,如图3所示,图2所示的上电极UE1包含相互分离的第1部分UE1a及第2部分UE1b。第1部分UE1a与下电极LE1相对,并且位于第1部分OR1a之上。此外,第1部分UE1a与下部61的侧面接触。第2部分UE1b位于隔壁6的上方,并位于第2部分OR1b之上。
如图3所示,图2所示的有机层OR2包含相互分离的第1部分OR2a及第2部分OR2b。第1部分OR2a通过开口AP2而与下电极LE2接触,覆盖下电极LE2且与肋部5的一部分重叠。第2部分OR2b位于上部62之上。
此外,如图3所示,图2所示的上电极UE2包含相互分离的第1部分UE2a及第2部分UE2b。第1部分UE2a与下电极LE2相对,并且位于第1部分OR2a之上。并且,第1部分UE2a与下部61的侧面接触。第2部分UE2b位于隔壁6的上方,并位于第2部分OR2b之上。
如图3所示,图2所示的有机层OR3包含相互分离的第1部分OR3a及第2部分OR3b。第1部分OR3a通过开口AP3而与下电极LE3接触,覆盖下电极LE3且与肋部5的一部分重叠。第2部分OR3b位于上部62之上。
此外,如图3所示,图2所示的上电极UE3包含相互分离的第1部分UE3a及第2部分UE3b。第1部分UE3a与下电极LE3相对,并且位于第1部分OR3a之上。并且,第1部分UE3a与下部61的侧面接触。第2部分UE3b位于隔壁6的上方,并位于第2部分OR3b之上。
在图3所示的例子中,子像素SP1、SP2、SP3包含用于调整有机层OR1、OR2、OR3的发光层发出的光的光学特性的盖层(光学调整层)CP1、CP2、CP3。
盖层CP1包含相互分离的第1部分CP1a及第2部分CP1b。第1部分CP1a位于开口AP1处,并位于第1部分UE1a之上。第2部分CP1b位于隔壁6的上方,并位于第2部分UE1b之上。
盖层CP2包含相互分离的第1部分CP2a及第2部分CP2b。第1部分CP2a位于开口AP2处,并位于第1部分UE2a之上。第2部分CP2b位于隔壁6的上方,并位于第2部分UE2b之上。
盖层CP3包含相互分离的第1部分CP3a及第2部分CP3b。第1部分CP3a位于开口AP3处,并位于第1部分UE3a之上。第2部分CP3b位于隔壁6的上方,并位于第2部分UE3b之上。
在子像素SP1、SP2、SP3上分别配置有密封层SE1、SE2、SE3。密封层SE1连续地覆盖包含第1部分CP1a、隔壁6、及第2部分CP1b的子像素SP1的各构件。密封层SE2连续地覆盖包含第1部分CP2a、隔壁6、及第2部分CP2b的子像素SP2的各构件。密封层SE3连续地覆盖包含第1部分CP3a、隔壁6、及第2部分CP3b的子像素SP3的各构件。
在图3的例子中,子像素SP1、SP3之间的隔壁6上的第2部分OR1b、第2部分UE1b、第2部分CP1b以及密封层SE1与该隔壁6上的第2部分OR3b、第2部分UE3b、第2部分CP3b以及密封层SE3分离。另外,子像素SP2、SP3之间的隔壁6上的第2部分OR2b、第2部分UE2b、第2部分CP2b以及密封层SE2与该隔壁6上的第2部分OR3b、第2部分UE3b、第2部分CP3b以及密封层SE3分离。
密封层SE1、SE2、SE3由树脂层13覆盖。树脂层13由密封层14覆盖。并且,密封层14由树脂层15覆盖。
绝缘层12由有机材料形成。肋部5及密封层14、SE1、SE2、SE3由例如硅氮化物(SiNx)等无机材料形成。由无机材料形成的肋部5的厚度与隔壁6、绝缘层12的厚度相比充分小。在一例中,肋部5的厚度为200nm以上且400nm以下。
隔壁6的下部61由导电材料形成。隔壁6的下部61及上部62均可以具有导电性。
下电极LE1、LE2、LE3既可以由ITO等透明导电材料形成,也可以具有银(Ag)等金属材料与透明导电材料的层叠结构。上电极UE1、UE2、UE3由例如镁和银的合金(MgAg)等金属材料形成。上电极UE1、UE2、UE3也可以由ITO等透明导电材料形成。
在下电极LE1、LE2、LE3的电位与上电极UE1、UE2、UE3的电位相比相对高的情况下,下电极LE1、LE2、LE3相当于阳极、上电极UE1、UE2、UE3相当于阴极。另外,在上电极UE1、UE2、UE3的电位与下电极LE1、LE2、LE3的电位相比相对高的情况下,上电极UE1、UE2、UE3相当于阳极、下电极LE1、LE2、LE3相当于阴极。
有机层OR1、OR2、OR3包含多个功能层。另外,有机层OR1的第1部分OR1a及第2部分OR1b包含由同一材料形成的发光层EM1。有机层OR2的第1部分OR2a及第2部分OR2b包含由同一材料形成的发光层EM2。有机层OR3的第1部分OR3a及第2部分OR3b包含由同一材料形成的发光层EM3。发光层EM1、发光层EM2以及发光层EM3由发出彼此不同的波长区域的光的材料形成。
盖层CP1、CP2、CP3例如由透明的薄膜的多层体形成。就多层体而言,作为薄膜,可以包含由无机材料形成的薄膜及由有机材料形成的薄膜。另外,这些多个薄膜具有彼此不同的折射率。构成多层体的薄膜的材料与上电极UE1、UE2、UE3的材料不同,另外,与密封层SE1、SE2、SE3的材料也不同。需要说明的是,盖层CP1、CP2、CP3也可以省略。
隔壁6被供给公共电压。该公共电压分别被供给至与下部61的侧面接触的各上电极的第1部分UE1a、UE2a、UE3a。下电极LE1、LE2、LE3分别经由子像素SP1、SP2、SP3各自所具有的像素电路1而被供给像素电压。
当在下电极LE1和上电极UE1之间形成电位差时,有机层OR1之中的第1部分OR1a的发光层EM1发出红色波长区域的光。当在下电极LE2和上电极UE2之间形成电位差时,有机层OR2之中的第1部分OR2a的发光层EM2发出绿色波长区域的光。当在下电极LE3和上电极UE3之间形成电位差时,有机层OR3之中的第1部分OR3a的发光层EM3发出蓝色波长区域的光。
作为另一例,有机层OR1、OR2、OR3的发光层也可以发出同一颜色(例如白色)的光。在该情况下,显示装置DSP也可以具备用于将发光层发出的光转换为与子像素SP1、SP2、SP3对应的颜色的光的滤色部。另外,显示装置DSP也可以具备包含量子点的层,其中,该量子点由发光层发出的光激发而生成与子像素SP1、SP2、SP3对应的颜色的光。
图4是示出显示元件20的构成的一例的图。
图4所示的下电极LE与图3的下电极LE1、LE2、LE3的各自相当。图4所示的有机层OR与图3的有机层OR1、OR2、OR3的各自相当。图4所示的上电极UE与图3的上电极UE1、UE2、UE3的各自相当。
有机层OR具有载流子调整层CA1、发光层EM和载流子调整层CA2。载流子调整层CA1位于下电极LE与发光层EM之间,载流子调整层CA2位于发光层EM与上电极UE之间。载流子调整层CA1及CA2包含多个功能层。以下,以下电极LE相当于阳极、上电极UE相当于阴极的情况为例进行说明。
载流子调整层CA1作为功能层包含空穴注入层F11、空穴传输层F12、电子阻挡层F13等。空穴注入层F11配置于下电极LE之上,空穴传输层F12配置于空穴注入层F11之上,电子阻挡层F13配置于空穴传输层F12之上,发光层EM配置于电子阻挡层F13之上。
载流子调整层CA2作为功能层包含空穴阻挡层F21、电子传输层F22、电子注入层F23等。空穴阻挡层F21配置于发光层EM之上,电子传输层F22配置于空穴阻挡层F21之上,电子注入层F23配置于电子传输层F22之上,上电极UE配置于电子注入层F23之上。
需要说明的是,载流子调整层CA1及CA2除了上述的功能层以外,也可以根据需要包含载流子产生层等其他功能层,上述功能层中的至少一个也可以省略。
接下来,对显示装置DSP的制造方法的一例进行说明。
图5是用于说明显示装置DSP的制造方法的一例的流程图。
在此所示的制造方法大致包括:准备成为子像素SPα、SPβ、SPγ的基底的处理基板SUB的工序(步骤ST1);和形成子像素SPα的工序(步骤ST2)。在步骤ST2之后,进行与形成子像素SPα的工序同样的形成子像素SPβ的工序,并且进行形成子像素SPγ的工序。需要说明的是,这里的子像素SPα、SPβ、SPγ是上述子像素SP1、SP2、SP3中的任一者。
在步骤ST1中,首先,准备在基板10之上形成有下电极LEα、LEβ、LEγ、肋部5以及隔壁6的处理基板SUB。详细情况在后叙述。
在步骤ST2中,首先,在处理基板SUB上形成包含发光层EMα的第1薄膜31(步骤ST21)。然后,在第1薄膜31之上形成图案化为规定形状的抗蚀剂41(步骤ST22)。然后,通过将抗蚀剂41作为掩模的蚀刻来除去第1薄膜31的一部分(步骤ST23)。然后,除去抗蚀剂41(步骤ST24)。由此,形成子像素SPα。子像素SPα包括具有规定形状的第1薄膜31的显示元件21。
形成子像素SPβ的工序包括与步骤ST21至步骤ST24同样的工序,但在步骤ST21中形成包含发光层EMβ的第2薄膜32来代替第1薄膜31。然后,通过将第2薄膜32图案化来形成子像素SPβ。子像素SPβ包括具有规定形状的第2薄膜32的显示元件22。
形成子像素SPγ的工序包括与步骤ST21至步骤ST24同样的工序,但在步骤ST21中形成包含发光层EMγ的第3薄膜33来代替第1薄膜31。然后,通过将第3薄膜33图案化来形成子像素SPγ。子像素SPγ包括具有规定形状的第3薄膜33的显示元件23。
发光层EMα、发光层EMβ以及发光层EMγ由发出彼此不同的波长区域的光的材料形成。
图6至图10为用于说明准备处理基板SUB的工序的图。需要说明的是,在各图中,将处理基板SUB中的形成子像素SPα和子像素SPβ之间的隔壁6的部分放大地示出。
首先,如图6的上段所示,在基板10的上方形成下电极LEα、LEβ。电路层11及绝缘层12介于基板10与下电极LEα、LEβ之间。下电极LEα、LEβ位于绝缘层12之上。
然后,如图6的中段所示,形成与下电极LEα、LEβ重叠的肋部5。肋部5是由无机材料形成的绝缘层。肋部5在下电极LEα、LEβ之间与绝缘层12重叠。
然后,如图6的下段所示,在肋部5之上形成金属层601。金属层601比肋部5薄。
接着,如图7所示,在肋部5的上方且在金属层601之上形成第1铝层611。第1铝层611比金属层601厚。第1铝层611的厚度例如比肋部5的厚度大,为200nm以上,为500nm以下,优选为400nm以下。第1铝层611例如由纯铝形成。
用于形成第1铝层611的制造装置100具备:载置台101;与载置台101对置的靶102;和收容载置台101及靶102的腔室103。
首先,形成有金属层601的处理基板SUB被导入腔室103,配置在载置台101之上。将腔室103的内部真空化,通过对靶102施加高电压,从靶102的表面飞散出的铝堆积在金属层601之上。如此,进行连续的溅射直至成为500nm以下的厚度,形成第1铝层611。
在形成铝层时,若溅射时间变长,则由于等离子体等热的影响,铝的晶粒容易生长。根据本申请发明人的研究,确认了若至铝层成为400nm以上的厚度为止进行连续的溅射,则晶粒开始出现。若至铝层成为超过500nm的厚度为止进行连续的溅射,则晶粒生长,有可能引起不良情况。例如,若晶粒局部生长,则有可能损害第1铝层611的表面的平坦性。另外,若晶粒附着于不希望的位置,则有可能在后续工序中产生不良情况。
因此,在至500nm以下、优选400nm以下的厚度为止形成第1铝层611之后,冷却第1铝层611。在图7所示的例中,将形成有第1铝层611的处理基板SUB排出至腔室103之外而进行第1铝层611的冷却。需要说明的是,也可以将处理基板SUB留在腔室103的内部来进行冷却。冷却进行至第1铝层611的温度降低至室温左右。
接着,如图8所示,在第1铝层611之上形成第2铝层612。第2铝层612的厚度与第1铝层611的厚度是同等的,例如为200nm以上,为500nm以下,优选为400nm以下。第2铝层612例如由纯铝形成。
用于形成第2铝层612的制造装置100与图7所示的制造装置100同样地构成。
首先,形成有第1铝层611的处理基板SUB被导入腔室103,配置在载置台101之上。将腔室103的内部真空化,通过对靶102施加高电压,从靶102的表面飞散的铝堆积在第1铝层611之上。如此,至成为500nm以下的厚度为止进行连续的溅射,从而形成第2铝层612。第1铝层611及第2铝层612的总厚度大于500nm,例如,进一步为700nm以上。
第2铝层612的形成工序可以使用与第1铝层611的形成工序同一的制造装置100来进行,也可以使用不同的制造装置100来进行。
在此,作为铝层,对形成第1铝层611及第2铝层612的层叠体的例子来进行了说明,但也可以通过反复进行同样的溅射工序来形成3层以上的铝层。
接着,如图9所示,在第2铝层612的上方形成薄膜620。在图9所示的例子中,作为薄膜620,在第2铝层612之上形成第1层621之后,在第1层621之上形成第2层622。薄膜620比第2铝层612薄、比肋部5薄。第2层622比第1层621薄。需要说明的是,薄膜620可以是单层体,也可以是3层以上的层叠体。
接着,如图10所示,进行金属层601、第1铝层611、第2铝层612以及薄膜620的蚀刻。由此,形成具有下部61及上部62的隔壁6。下部61包含金属层601、第1铝层611以及第2铝层612。上部62包含薄膜620。与构成下部61的金属层601、第1铝层611以及第2铝层612的各自的侧面601S、611S、612S相比,构成上部62的第1层621及第2层622突出。需要说明的是,在图10所示的例中,下电极LEα、LEβ的端部位于下部61的正下方。
将经过上述工序所准备的处理基板SUB示于图11。
处理基板SUB在基板10的上方具备:子像素SPα的下电极LEα;子像素SPβ的下电极LEβ;子像素SPγ的下电极LEγ;具有与下电极LEα、LEβ、LEγ的各自重叠的开口APα、APβ、APγ的肋部5;和配置在肋部5之上的隔壁6。需要说明的是,在图12至图15中,省略了比绝缘层12更靠下层的基板10及电路层11的图示。
以下,对图5所示的形成子像素SPα的工序(步骤ST2)进行说明。
在步骤ST21中,如图12所示,遍及子像素SPα、子像素SPβ以及子像素SPγ而形成第1薄膜31。形成第1薄膜31的工序包括:在处理基板SUB之上形成包含发光层EMα的有机层OR10的工序;在有机层OR10之上形成上电极UE10的工序;在上电极UE10之上形成盖层CP10的工序;和,在盖层CP10之上形成密封层SE10的工序。这里的密封层SE10由无机材料形成。即,在图示的例子中,第1薄膜31包含有机层OR10、上电极UE10、盖层CP10以及密封层SE10。
有机层OR10包含第1有机层OR11、第2有机层OR12、第3有机层OR13、第4有机层OR14以及第5有机层OR15。第1有机层OR11、第2有机层OR12、第3有机层OR13、第4有机层OR14以及第5有机层OR15均包含发光层EMα。
第1有机层OR11形成为覆盖下电极LEα。第2有机层OR12与第1有机层OR11分离,并且在下电极Leα与下电极LEβ之间位于隔壁6的上部62之上。第3有机层OR13与第2有机层OR12分离,并形成为覆盖下电极LEβ。第4有机层OR14与第3有机层OR13分离,并在下电极LEβ和下电极LEγ之间位于隔壁6的上部62之上。第5有机层OR15与第4有机层OR14分离,并形成为覆盖下电极LEγ。
上电极UE10包含第1上电极UE11、第2上电极UE12、第3上电极UE13、第4上电极UE14以及第5上电极UE15。
第1上电极UE11位于第1有机层OR11之上,并在下电极Leα与下电极LEβ之间与隔壁6的下部61相接。第2上电极UE12与第1上电极UE11分离,并在下电极Leα与下电极LEβ之间位于第2有机层OR12之上。第3上电极UE13与第2上电极UE12分离,位于第3有机层OR13之上。另外,在图示的例子中,第3上电极UE13在下电极Leα与下电极LEβ之间与隔壁6的下部61相接,在下电极Leβ与下电极LEγ之间与隔壁6的下部61相接,但也可以与任一者的下部61相接。第4上电极UE14与第3上电极UE13分离,并在下电极Leβ与下电极LEγ之间位于第4有机层OR14之上。第5上电极UE15与第4上电极UE14分离,位于第5有机层OR15之上,并在下电极Leβ与下电极LEγ之间与隔壁6的下部61相接。
盖层CP10包含第1盖层CP11、第2盖层CP12、第3盖层CP13、第4盖层CP14以及第5盖层CP15。
第1盖层CP11位于第1上电极UE11之上。第2盖层CP12与第1盖层CP11分离,位于第2上电极UE12之上。第3盖层CP13与第2盖层CP12分离,位于第3上电极UE13之上。第4盖层CP14与第3盖层CP13分离,位于第4上电极UE14之上。第5盖层CP15与第4盖层CP14分离,位于第5上电极UE15之上。
密封层SE10形成为覆盖第1盖层CP11、第2盖层CP12、第3盖层CP13、第4盖层CP14、第5盖层CP15以及隔壁6。
然后,在步骤ST22中,如图13所示,在密封层SE10之上形成抗蚀剂41。抗蚀剂41覆盖子像素SPα。即,抗蚀剂41配置在下电极LEα、第1有机层OR11、第1上电极UE11以及第1盖层CP11的正上方。另外,抗蚀剂41从子像素SPα向隔壁6的上方延伸。在子像素SPα与子像素SPβ之间,抗蚀剂41配置在子像素SPα侧(图的左侧),在子像素SPβ侧(图的右侧)露出密封层SE10。在图示的例子中,抗蚀剂41在子像素SPβ及子像素SPγ中露出密封层SE10。
然后,在步骤ST23中,如图14所示,将抗蚀剂41作为掩模而进行蚀刻,将从抗蚀剂41中露出的第1薄膜31除去。在图示的例子中,将从抗蚀剂41中露出的下述部分除去:第2有机层OR12的一部分、第3有机层OR13的全部、第4有机层OR14的全部、第5有机层OR15的全部、第2上电极UE12的一部分、第3上电极UE13的全部、第4上电极UE14的全部、第5上电极UE15的全部、第2盖层CP12的一部分、第3盖层CP13的全部、第4盖层CP14的全部、第5盖层CP15的全部以及密封层SE10的一部分。由此,在子像素SPβ中下电极LEβ露出,在子像素SPγ中下电极LEγ露出。
对于子像素SPα与子像素SPβ之间的隔壁6,在上部62的正上方,在子像素SPα侧第2有机层OR12、第2上电极UE12、第2盖层CP12、密封层SE10残留,而在子像素SPβ侧第2有机层OR12、第2上电极UE12、第2盖层CP12、密封层SE10被除去。因此,隔壁6的子像素SPβ侧露出。
此外,子像素SPβ与子像素SPγ之间的隔壁6也露出。
然后,在步骤ST24中,如图15所示,除去抗蚀剂41。由此,子像素SPα的密封层SE10露出。经过这些步骤ST21至ST24,在子像素SPα中形成显示元件21。显示元件21由包含下电极LEα、发光层EMα的第1有机层OR11、第1上电极UE11、及第1盖层CP11构成。另外,显示元件21由密封层SE10覆盖。
在子像素SPα与子像素SPβ之间的隔壁6之上,形成包含发光层EMα的第2有机层OR12、第2上电极UE12、及第2盖层CP12的层叠体,该层叠体由密封层SE10覆盖。另外,隔壁6中的子像素SPα侧的部分由层叠体SE10覆盖。
图16是将子像素SPα与子像素SPβ之间的隔壁6放大后的剖视图。需要说明的是,在图16中,省略了第1盖层及密封层的图示。
第1有机层OR11与下电极Leα相接,在肋部5之上延伸,并与隔壁6分离。第1上电极UE11覆盖第1有机层OR11,在第1有机层OR11与隔壁6之间与肋部5相接,与金属层601的侧面601S及第1铝层611的侧面611S相接。
根据本实施方式,通过连续的溅射形成具有500nm以下的厚度的第1铝层611之后,冷却第1铝层611,从而抑制铝的晶粒的生长。因此,第1铝层611的表面被平坦化。
同样地,通过连续的溅射形成具有500nm以下的厚度的第2铝层612,从而能够形成总厚度超过500nm的铝层。这样的铝层构成隔壁6的下部61。因此,能够容易地形成较高高度的隔壁6。另外,通过控制各铝层的厚度、或调整铝层的层数,能够容易地形成所期望高度的隔壁6。
此外,能抑制形成第2铝层612的过程中的铝晶粒的生长。因此,第2铝层612的表面被平坦化。而且,在第2铝层612之上形成的薄膜620的裂纹被抑制。
此外,还可抑制晶粒向处理基板SUB的对准标记(alignment mark)等所不希望的位置的附着。因此,例如在将抗蚀剂41图案化时,能够可靠地读取对准标记,抑制抗蚀剂41的位置偏移。
因此,能够抑制可靠性的降低。
上述例子的子像素SPα是图2所示的子像素SP1、SP2、SP3中的任一者。例如,子像素SPα与子像素SP1相当的情况下,下电极LEα与下电极LE1相当,第1有机层OR11与第1部分OR1a相当,第2有机层OR12与第2部分OR1b相当,发光层EMα与第1发光层EM1相当,第1上电极UE11与第1部分UE1a相当,第2上电极UE12与第2部分UE1b相当,第1盖层CP11与第1部分CP1a相当,第2盖层CP12与第2部分CP1b相当,密封层SE10与密封层SE1相当。
如上所述,根据本实施方式,能够提供能抑制可靠性的降低并提高制造成品率的显示装置的制造方法。
只要包含本发明要旨,本领域技术人员基于以上作为本发明的实施方式说明的显示装置的制造方法能够适当进行设计变更来实施的全部显示装置的制造方法也属于本发明的范围。
应知本领域技术人员在本发明的思想范畴内能够想到的各种变形例及其变形例也属于本发明的范围。例如,只要具备本发明的要旨,本领域技术人员针对上述实施方式、适当进行构成要素的追加、删除、或设计变更得到的技术方案或进行工序增加、省略或条件变更得到的技术方案也包含在本发明的范围内。
另外,就上述实施方式中说明的方式所带来的其他作用效果而言,根据本说明书的记载所能明确的或本领域技术人员能够适当想到的作用效果当然应视为本发明带来的作用效果。

Claims (7)

1.显示装置的制造方法,其中,
在基板的上方形成下电极,
形成与所述下电极重叠的绝缘层,
在所述绝缘层的上方形成第1铝层,
将所述第1铝层冷却,
在所述第1铝层之上形成第2铝层,
在所述第2铝层的上方形成薄膜,
进行所述第1铝层、所述第2铝层及所述薄膜的蚀刻,形成具有包含所述第1铝层及所述第2铝层的下部、及包含所述薄膜且从所述下部的侧面突出的上部的隔壁,
形成位于所述下电极之上的有机层,
形成位于所述有机层之上、且与所述隔壁的所述下部相接的上电极。
2.如权利要求1所述的显示装置的制造方法,其中,所述第1铝层及所述第2铝层的各自通过连续的溅射形成至500nm以下的厚度为止。
3.如权利要求2所述的显示装置的制造方法,其中,将所述第1铝层冷却的工序将形成有所述第1铝层的处理基板排出至腔室之外而进行。
4.如权利要求1所述的显示装置的制造方法,其中,所述第1铝层及所述第2铝层的各自由纯铝形成。
5.如权利要求1所述的显示装置的制造方法,其中,
在形成所述第1铝层前,在所述绝缘层之上形成金属层,
所述第1铝层形成在所述金属层之上,
所述金属层的蚀刻与所述第1铝层的蚀刻同时地进行,
所述上电极与所述金属层及所述第1铝层的各自的侧面相接。
6.如权利要求1所述的显示装置的制造方法,其中,所述绝缘层由无机材料形成。
7.如权利要求1所述的显示装置的制造方法,其中,所述第1铝层及所述第2铝层的总厚度大于500nm。
CN202310085749.XA 2022-01-27 2023-01-19 显示装置的制造方法 Pending CN116504624A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022011092A JP2023109533A (ja) 2022-01-27 2022-01-27 表示装置の製造方法
JP2022-011092 2022-01-27

Publications (1)

Publication Number Publication Date
CN116504624A true CN116504624A (zh) 2023-07-28

Family

ID=87315006

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310085749.XA Pending CN116504624A (zh) 2022-01-27 2023-01-19 显示装置的制造方法

Country Status (3)

Country Link
US (1) US20230240123A1 (zh)
JP (1) JP2023109533A (zh)
CN (1) CN116504624A (zh)

Also Published As

Publication number Publication date
US20230240123A1 (en) 2023-07-27
JP2023109533A (ja) 2023-08-08

Similar Documents

Publication Publication Date Title
KR100642491B1 (ko) 유기전계발광 소자
KR100473591B1 (ko) 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
JP4057517B2 (ja) 有機電界発光素子及びその製造方法
KR100474001B1 (ko) 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
US11937463B2 (en) Display device and manufacturing method of display device
KR100771607B1 (ko) 유기 el 디스플레이
CN116504624A (zh) 显示装置的制造方法
JP2023109534A (ja) 表示装置及び表示装置の製造方法
CN116583159A (zh) 显示装置的制造方法
CN116471900A (zh) 显示装置的制造方法
CN116583139A (zh) 显示装置及显示装置的制造方法
CN116806105A (zh) 显示装置及显示装置的制造方法
US20230269991A1 (en) Display device
US20230276657A1 (en) Method of manufacturing display device
JP2023102959A (ja) 表示装置の製造方法
CN116615055A (zh) 显示装置
CN116981316A (zh) 显示装置的制造方法及母基板
JP2023136829A (ja) 表示装置の製造方法
JP2024000850A (ja) 蒸着装置及び蒸着方法
CN117255589A (zh) 显示装置及显示装置的制造方法
JP2023127264A (ja) 表示装置及び表示装置の製造方法
CN116600590A (zh) 显示装置
JP2023109535A (ja) 表示装置の製造方法
JP2023160054A (ja) 表示装置の製造方法
KR20150033406A (ko) 유기전계 발광소자 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination