JP2023109533A - 表示装置の製造方法 - Google Patents
表示装置の製造方法 Download PDFInfo
- Publication number
- JP2023109533A JP2023109533A JP2022011092A JP2022011092A JP2023109533A JP 2023109533 A JP2023109533 A JP 2023109533A JP 2022011092 A JP2022011092 A JP 2022011092A JP 2022011092 A JP2022011092 A JP 2022011092A JP 2023109533 A JP2023109533 A JP 2023109533A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- aluminum layer
- forming
- sub
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000010410 layer Substances 0.000 claims abstract description 281
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 99
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 99
- 239000012044 organic layer Substances 0.000 claims abstract description 79
- 238000005192 partition Methods 0.000 claims abstract description 63
- 239000010409 thin film Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000005530 etching Methods 0.000 claims abstract description 8
- 238000001816 cooling Methods 0.000 claims abstract description 7
- 238000012545 processing Methods 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 238000004544 sputter deposition Methods 0.000 claims description 9
- 229910010272 inorganic material Inorganic materials 0.000 claims description 6
- 239000011147 inorganic material Substances 0.000 claims description 6
- 238000007599 discharging Methods 0.000 claims 1
- 238000007789 sealing Methods 0.000 description 29
- 238000000034 method Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 16
- 102100026533 Cytochrome P450 1A2 Human genes 0.000 description 9
- 101000855342 Homo sapiens Cytochrome P450 1A2 Proteins 0.000 description 9
- 239000002346 layers by function Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 102100031476 Cytochrome P450 1A1 Human genes 0.000 description 7
- 101000941690 Homo sapiens Cytochrome P450 1A1 Proteins 0.000 description 7
- 239000013078 crystal Substances 0.000 description 7
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 230000005525 hole transport Effects 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000007792 addition Methods 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910000861 Mg alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
- H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8052—Cathodes
- H10K59/80522—Cathodes combined with auxiliary electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/82—Interconnections, e.g. terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】信頼性の低下を抑制することが可能な表示装置の製造方法を提供する。
【解決手段】一実施形態によれば、表示装置の製造方法は、基板の上方に下電極を形成し、前記下電極に重なる絶縁層を形成し、前記絶縁層の上方に、第1アルミニウム層を形成し、前記第1アルミニウム層を冷却し、前記第1アルミニウム層の上に第2アルミニウム層を形成し、前記第2アルミニウム層の上方に薄膜を形成し、前記第1アルミニウム層、前記第2アルミニウム層、及び、前記薄膜のエッチングを行い、前記第1アルミニウム層及び前記第2アルミニウム層を含む下部、及び、前記薄膜を含み前記下部の側面から突出した上部を有する隔壁を形成し、前記下電極の上に位置する有機層を形成し、前記有機層の上に位置し、前記隔壁の前記下部に接する上電極を形成する。
【選択図】図7
【解決手段】一実施形態によれば、表示装置の製造方法は、基板の上方に下電極を形成し、前記下電極に重なる絶縁層を形成し、前記絶縁層の上方に、第1アルミニウム層を形成し、前記第1アルミニウム層を冷却し、前記第1アルミニウム層の上に第2アルミニウム層を形成し、前記第2アルミニウム層の上方に薄膜を形成し、前記第1アルミニウム層、前記第2アルミニウム層、及び、前記薄膜のエッチングを行い、前記第1アルミニウム層及び前記第2アルミニウム層を含む下部、及び、前記薄膜を含み前記下部の側面から突出した上部を有する隔壁を形成し、前記下電極の上に位置する有機層を形成し、前記有機層の上に位置し、前記隔壁の前記下部に接する上電極を形成する。
【選択図】図7
Description
本発明の実施形態は、表示装置の製造方法に関する。
近年、表示素子として有機発光ダイオード(OLED)を適用した表示装置が実用化されている。この表示素子は、薄膜トランジスタを含む画素回路と、画素回路に接続された下電極と、下電極を覆う有機層と、有機層を覆う上電極と、を備えている。有機層は、発光層の他に、正孔輸送層や電子輸送層などの機能層を含んでいる。
このような表示素子を製造する過程において、信頼性の低下を抑制する技術が必要とされている。
このような表示素子を製造する過程において、信頼性の低下を抑制する技術が必要とされている。
本発明の目的は、信頼性の低下を抑制することが可能な表示装置の製造方法を提供することにある。
一実施形態によれば、表示装置の製造方法は、
基板の上方に下電極を形成し、前記下電極に重なる絶縁層を形成し、前記絶縁層の上方に、第1アルミニウム層を形成し、前記第1アルミニウム層を冷却し、前記第1アルミニウム層の上に第2アルミニウム層を形成し、前記第2アルミニウム層の上方に薄膜を形成し、前記第1アルミニウム層、前記第2アルミニウム層、及び、前記薄膜のエッチングを行い、前記第1アルミニウム層及び前記第2アルミニウム層を含む下部、及び、前記薄膜を含み前記下部の側面から突出した上部を有する隔壁を形成し、前記下電極の上に位置する有機層を形成し、前記有機層の上に位置し、前記隔壁の前記下部に接する上電極を形成する。
基板の上方に下電極を形成し、前記下電極に重なる絶縁層を形成し、前記絶縁層の上方に、第1アルミニウム層を形成し、前記第1アルミニウム層を冷却し、前記第1アルミニウム層の上に第2アルミニウム層を形成し、前記第2アルミニウム層の上方に薄膜を形成し、前記第1アルミニウム層、前記第2アルミニウム層、及び、前記薄膜のエッチングを行い、前記第1アルミニウム層及び前記第2アルミニウム層を含む下部、及び、前記薄膜を含み前記下部の側面から突出した上部を有する隔壁を形成し、前記下電極の上に位置する有機層を形成し、前記有機層の上に位置し、前記隔壁の前記下部に接する上電極を形成する。
一実施形態について図面を参照しながら説明する。
開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
なお、図面には、必要に応じて理解を容易にするために、互いに直交するX軸、Y軸およびZ軸を記載する。X軸に沿った方向を第1方向と称し、Y軸に沿った方向を第2方向と称し、Z軸に沿った方向を第3方向と称する。第3方向Zと平行に各種要素を見ることを平面視という。
本実施形態に係る表示装置は、表示素子として有機発光ダイオード(OLED)を備える有機エレクトロルミネッセンス表示装置であり、テレビ、パーソナルコンピュータ、車載機器、タブレット端末、スマートフォン、携帯電話端末等に搭載され得る。
図1は、表示装置DSPの構成例を示す図である。
表示装置DSPは、絶縁性の基板10の上に、画像を表示する表示領域DAと、表示領域DAの周辺の周辺領域SAと、を有している。基板10は、ガラスであってもよいし、可撓性を有する樹脂フィルムであってもよい。
表示装置DSPは、絶縁性の基板10の上に、画像を表示する表示領域DAと、表示領域DAの周辺の周辺領域SAと、を有している。基板10は、ガラスであってもよいし、可撓性を有する樹脂フィルムであってもよい。
本実施形態においては、平面視における基板10の形状が長方形である。ただし、基板10の平面視における形状は長方形に限らず、正方形、円形あるいは楕円形などの他の形状であってもよい。
表示領域DAは、第1方向Xおよび第2方向Yにマトリクス状に配列された複数の画素PXを備えている。画素PXは、複数の副画素SPを含む。一例では、画素PXは、赤色の副画素SP1、緑色の副画素SP2および青色の副画素SP3を含む。なお、画素PXは、副画素SP1,SP2,SP3とともに、あるいは副画素SP1,SP2,SP3のいずれかに代えて、白色などの他の色の副画素SPを含んでもよい。
副画素SPは、画素回路1と、画素回路1によって駆動される表示素子20とを備えている。画素回路1は、画素スイッチ2と、駆動トランジスタ3と、キャパシタ4とを備えている。画素スイッチ2および駆動トランジスタ3は、例えば薄膜トランジスタにより構成されたスイッチング素子である。
画素スイッチ2のゲート電極は、走査線GLに接続されている。画素スイッチ2のソース電極およびドレイン電極の一方は信号線SLに接続され、他方は駆動トランジスタ3のゲート電極およびキャパシタ4に接続されている。駆動トランジスタ3において、ソース電極およびドレイン電極の一方は電源線PLおよびキャパシタ4に接続され、他方は表示素子20のアノードに接続されている。
なお、画素回路1の構成は図示した例に限らない。例えば、画素回路1は、より多くの薄膜トランジスタおよびキャパシタを備えてもよい。
表示素子20は、発光素子としての有機発光ダイオード(OLED)であり、有機EL素子と称する場合がある。例えば、副画素SP1は赤色の波長域の光を放つ表示素子20を備え、副画素SP2は緑色の波長域の光を放つ表示素子20を備え、副画素SP3は青色の波長域の光を放つ表示素子20を備えている。
図2は、副画素SP1,SP2,SP3のレイアウトの一例を示す図である。
図2の例においては、副画素SP1と副画素SP2が第2方向Yに並んでいる。さらに、副画素SP1,SP2がそれぞれ副画素SP3と第1方向Xに並んでいる。
図2の例においては、副画素SP1と副画素SP2が第2方向Yに並んでいる。さらに、副画素SP1,SP2がそれぞれ副画素SP3と第1方向Xに並んでいる。
副画素SP1,SP2,SP3がこのようなレイアウトである場合、表示領域DAには、副画素SP1,SP2が第2方向Yに交互に配置された列と、複数の副画素SP3が第2方向Yに繰り返し配置された列とが形成される。これらの列は、第1方向Xに交互に並ぶ。
なお、副画素SP1,SP2,SP3のレイアウトは図2の例に限られない。他の一例として、各画素PXにおける副画素SP1,SP2,SP3が第1方向Xに順に並んでいてもよい。
表示領域DAには、リブ5および隔壁6が配置されている。リブ5は、副画素SP1,SP2,SP3においてそれぞれ開口AP1,AP2,AP3を有している。図2の例においては、開口AP2が開口AP1よりも大きく、開口AP3が開口AP2よりも大きい。
隔壁6は、平面視においてリブ5と重なっている。隔壁6は、第1方向Xに延びる複数の第1隔壁6xと、第2方向Yに延びる複数の第2隔壁6yとを有している。複数の第1隔壁6xは、第2方向Yに隣り合う開口AP1,AP2の間、および、第2方向Yに隣り合う2つの開口AP3の間にそれぞれ配置されている。第2隔壁6yは、第1方向Xに隣り合う開口AP1,AP3の間、および、第1方向Xに隣り合う開口AP2,AP3の間にそれぞれ配置されている。
図2の例においては、第1隔壁6xおよび第2隔壁6yは、互いに接続されている。これにより、隔壁6は、全体として開口AP1,AP2,AP3を囲う格子状に形成されている。隔壁6は、リブ5と同様に副画素SP1,SP2,SP3において開口を有するということもできる。
副画素SP1は、開口AP1とそれぞれ重なる下電極LE1、上電極UE1および有機層OR1を備えている。副画素SP2は、開口AP2とそれぞれ重なる下電極LE2、上電極UE2および有機層OR2を備えている。副画素SP3は、開口AP3とそれぞれ重なる下電極LE3、上電極UE3および有機層OR3を備えている。
図2の例においては、下電極LE1、LE2、LE3の外形は点線で示し、有機層OR1、OR2、OR3、および、上電極UE1、UE2、UE3の外形は一点鎖線で示している。下電極LE1、LE2、LE3のそれぞれの周縁部は、リブ5に重なっている。上電極UE1の外形は有機層OR1の外形とほぼ一致し、上電極UE1及び有機層OR1のそれぞれの周縁部は、隔壁6に重なっている。上電極UE2の外形は有機層OR2の外形とほぼ一致し、上電極UE2及び有機層OR2のそれぞれの周縁部は、隔壁6に重なっている。上電極UE3の外形は有機層OR3の外形とほぼ一致し、上電極UE3及び有機層OR3のそれぞれの周縁部は、隔壁6に重なっている。
下電極LE1、上電極UE1および有機層OR1は、副画素SP1の表示素子20を構成する。下電極LE2、上電極UE2および有機層OR2は、副画素SP2の表示素子20を構成する。下電極LE3、上電極UE3および有機層OR3は、副画素SP3の表示素子20を構成する。下電極LE1、LE2、LE3は、例えば、表示素子20のアノードに相当する。上電極UE1、UE2、UE3は、表示素子20のカソード、あるいは、共通電極に相当する。
下電極LE1は、コンタクトホールCH1を通じて副画素SP1の画素回路1(図1参照)に接続されている。下電極LE2は、コンタクトホールCH2を通じて副画素SP2の画素回路1に接続されている。下電極LE3は、コンタクトホールCH3を通じて副画素SP3の画素回路1に接続されている。
図3は、図2中のIII-III線に沿う表示装置DSPの概略的な断面図である。
上述の基板10の上に回路層11が配置されている。回路層11は、図1に示した画素回路1、走査線GL、信号線SLおよび電源線PLなどの各種回路や配線を含む。回路層11は、絶縁層12により覆われている。絶縁層12は、回路層11により生じる凹凸を平坦化する平坦化膜として機能する。
上述の基板10の上に回路層11が配置されている。回路層11は、図1に示した画素回路1、走査線GL、信号線SLおよび電源線PLなどの各種回路や配線を含む。回路層11は、絶縁層12により覆われている。絶縁層12は、回路層11により生じる凹凸を平坦化する平坦化膜として機能する。
下電極LE1,LE2,LE3は、絶縁層(有機絶縁層)12の上に配置されている。絶縁層(無機絶縁層)5は、絶縁層12および下電極LE1,LE2,LE3の上に配置されている。下電極LE1,LE2,LE3の端部は、リブ5により覆われている。
隔壁6は、リブ5の上に配置された下部(茎)61と、下部61の上面を覆う上部(笠)62と、を含む。上部62は、下部61よりも大きい幅を有している。これにより、図3においては上部62の両端部が下部61の側面よりも突出している。このような隔壁6の形状は、オーバーハング状ということもできる。
図2に示した有機層OR1は、図3に示すように、互いに離間した第1部分OR1aおよび第2部分OR1bを含む。第1部分OR1aは、開口AP1を通じて下電極LE1に接触し、下電極LE1を覆うとともに、リブ5の一部に重なっている。第2部分OR1bは、上部62の上に位置している。
また、図2に示した上電極UE1は、図3に示すように、互いに離間した第1部分UE1aおよび第2部分UE1bを含む。第1部分UE1aは、下電極LE1と対向するとともに、第1部分OR1aの上に位置している。さらに、第1部分UE1aは、下部61の側面に接触している。第2部分UE1bは、隔壁6の上方に位置し、第2部分OR1bの上に位置している。
また、図2に示した上電極UE1は、図3に示すように、互いに離間した第1部分UE1aおよび第2部分UE1bを含む。第1部分UE1aは、下電極LE1と対向するとともに、第1部分OR1aの上に位置している。さらに、第1部分UE1aは、下部61の側面に接触している。第2部分UE1bは、隔壁6の上方に位置し、第2部分OR1bの上に位置している。
図2に示した有機層OR2は、図3に示すように、互いに離間した第1部分OR2aおよび第2部分OR2bを含む。第1部分OR2aは、開口AP2を通じて下電極LE2に接触し、下電極LE2を覆うとともに、リブ5の一部に重なっている。第2部分OR2bは、上部62の上に位置している。
また、図2に示した上電極UE2は、図3に示すように、互いに離間した第1部分UE2aおよび第2部分UE2bを含む。第1部分UE2aは、下電極LE2と対向するとともに、第1部分OR2aの上に位置している。さらに、第1部分UE2aは、下部61の側面に接触している。第2部分UE2bは、隔壁6の上方に位置し、第2部分OR2bの上に位置している。
また、図2に示した上電極UE2は、図3に示すように、互いに離間した第1部分UE2aおよび第2部分UE2bを含む。第1部分UE2aは、下電極LE2と対向するとともに、第1部分OR2aの上に位置している。さらに、第1部分UE2aは、下部61の側面に接触している。第2部分UE2bは、隔壁6の上方に位置し、第2部分OR2bの上に位置している。
図2に示した有機層OR3は、図3に示すように、互いに離間した第1部分OR3aおよび第2部分OR3bを含む。第1部分OR3aは、開口AP3を通じて下電極LE3に接触し、下電極LE3を覆うとともに、リブ5の一部に重なっている。第2部分OR3bは、上部62の上に位置している。
また、図2に示した上電極UE3は、図3に示すように、互いに離間した第1部分UE3aおよび第2部分UE3bを含む。第1部分UE3aは、下電極LE3と対向するとともに、第1部分OR3aの上に位置している。さらに、第1部分UE3aは、下部61の側面に接触している。第2部分UE3bは、隔壁6の上方に位置し、第2部分OR3bの上に位置している。
また、図2に示した上電極UE3は、図3に示すように、互いに離間した第1部分UE3aおよび第2部分UE3bを含む。第1部分UE3aは、下電極LE3と対向するとともに、第1部分OR3aの上に位置している。さらに、第1部分UE3aは、下部61の側面に接触している。第2部分UE3bは、隔壁6の上方に位置し、第2部分OR3bの上に位置している。
図3に示す例では、副画素SP1,SP2,SP3は、有機層OR1,OR2,OR3の発光層が発する光の光学特性を調整するためのキャップ層(光学調整層)CP1、CP2、CP3を含む。
キャップ層CP1は、互いに離間した第1部分CP1aおよび第2部分CP1bを含む。第1部分CP1aは、開口AP1に位置し、第1部分UE1aの上に位置している。第2部分CP1bは、隔壁6の上方に位置し、第2部分UE1bの上に位置している。
キャップ層CP2は、互いに離間した第1部分CP2aおよび第2部分CP2bを含む。第1部分CP2aは、開口AP2に位置し、第1部分UE2aの上に位置している。第2部分CP2bは、隔壁6の上方に位置し、第2部分UE2bの上に位置している。
キャップ層CP3は、互いに離間した第1部分CP3aおよび第2部分CP3bを含む。第1部分CP3aは、開口AP3に位置し、第1部分UE3aの上に位置している。第2部分CP3bは、隔壁6の上方に位置し、第2部分UE3bの上に位置している。
副画素SP1,SP2,SP3には、封止層SE1,SE2,SE3がそれぞれ配置されている。封止層SE1は、第1部分CP1a、隔壁6、及び、第2部分CP1bを含む副画素SP1の各部材を連続的に覆っている。封止層SE2は、第1部分CP2a、隔壁6、及び、第2部分CP2bを含む副画素SP2の各部材を連続的に覆っている。封止層SE3は、第1部分CP3a、隔壁6、及び、第2部分CP3bを含む副画素SP3の各部材を連続的に覆っている。
図3の例においては、副画素SP1,SP3の間の隔壁6上の第2部分OR1b、第2部分UE1b、第2部分CP1b、及び、封止層SE1と、当該隔壁6上の第2部分OR3b、第2部分UE3b、第2部分CP3b、及び、封止層SE3とが離間している。また、副画素SP2,SP3の間の隔壁6上の第2部分OR2b、第2部分UE2b、第2部分CP2b、及び、封止層SE2と、当該隔壁6上の第2部分OR3b、第2部分UE3b、第2部分CP3b、及び、封止層SE3とが離間している。
封止層SE1,SE2,SE3は、樹脂層13により覆われている。樹脂層13は、封止層14により覆われている。さらに、封止層14は、樹脂層15により覆われている。
絶縁層12は、有機材料で形成されている。リブ5および封止層14,SE1,SE2,SE3は、例えばシリコン窒化物(SiNx)などの無機材料で形成されている。無機材料で形成されたリブ5の厚さは、隔壁6や絶縁層12の厚さに比べて十分に小さい。一例では、リブ5の厚さは200nm以上かつ400nm以下である。
隔壁6の下部61は、導電材料によって形成されている。隔壁6の下部61及び上部62がいずれも導電性を有してもよい。
下電極LE1,LE2,LE3は、ITOなどの透明導電材料で形成されてもよいし、銀(Ag)などの金属材料と透明導電材料の積層構造を有してもよい。上電極UE1,UE2,UE3は、例えばマグネシウムと銀の合金(MgAg)などの金属材料で形成されている。上電極UE1,UE2,UE3は、ITOなどの透明導電材料で形成されてもよい。
下電極LE1,LE2,LE3の電位が上電極UE1,UE2,UE3の電位よりも相対的に高い場合、下電極LE1,LE2,LE3がアノードに相当し、上電極UE1,UE2,UE3がカソードに相当する。また、上電極UE1,UE2,UE3の電位が下電極LE1,LE2,LE3の電位よりも相対的に高い場合、上電極UE1,UE2,UE3がアノードに相当し、下電極LE1,LE2,LE3がカソードに相当する。
有機層OR1,OR2,OR3は、複数の機能層を含む。また、有機層OR1の第1部分OR1aおよび第2部分OR1bは、同一材料で形成した発光層EM1を含む。有機層OR2の第1部分OR2aおよび第2部分OR2bは、同一材料で形成した発光層EM2を含む。有機層OR3の第1部分OR3aおよび第2部分OR3bは、同一材料で形成した発光層EM3を含む。発光層EM1、発光層EM2、及び、発光層EM3は、互いに異なる波長域の光を放つ材料によって形成されている。
キャップ層CP1、CP2、CP3は、例えば、透明な薄膜の多層体によって形成されている。多層体は、薄膜として、無機材料によって形成された薄膜及び有機材料によって形成された薄膜を含んでいてもよい。また、これらの複数の薄膜は、互いに異なる屈折率を有している。多層体を構成する薄膜の材料は、上電極UE1、UE2、UE3の材料とは異なり、また、封止層SE1、SE2、SE3の材料とも異なる。なお、キャップ層CP1、CP2、CP3は、省略してもよい。
隔壁6には、共通電圧が供給されている。この共通電圧は、下部61の側面に接触した各上電極の第1部分UE1a,UE2a,UE3aにそれぞれ供給される。下電極LE1,LE2,LE3には、副画素SP1,SP2,SP3がそれぞれ有する画素回路1を通じて画素電圧が供給される。
下電極LE1と上電極UE1の間に電位差が形成されると、有機層OR1のうちの第1部分OR1aの発光層EM1が赤色の波長域の光を放つ。下電極LE2と上電極UE2の間に電位差が形成されると、有機層OR2のうちの第1部分OR2aの発光層EM2が緑色の波長域の光を放つ。下電極LE3と上電極UE3の間に電位差が形成されると、有機層OR3のうちの第1部分OR3aの発光層EM3が青色の波長域の光を放つ。
他の例として、有機層OR1,OR2,OR3の発光層が同一色(例えば白色)の光を放ってもよい。この場合において、表示装置DSPは、発光層が放つ光を副画素SP1,SP2,SP3に対応する色の光に変換するカラーフィルタを備えてもよい。また、表示装置DSPは、発光層が放つ光により励起して副画素SP1,SP2,SP3に応じた色の光を生成する量子ドットを含んだ層を備えてもよい。
図4は、表示素子20の構成の一例を示す図である。
図4に示す下電極LEは、図3の下電極LE1,LE2,LE3の各々に相当する。図4に示す有機層ORは、図3の有機層OR1,OR2,OR3の各々に相当する。図4に示す上電極UEは、図3の上電極UE1,UE2,UE3の各々に相当する。
図4に示す下電極LEは、図3の下電極LE1,LE2,LE3の各々に相当する。図4に示す有機層ORは、図3の有機層OR1,OR2,OR3の各々に相当する。図4に示す上電極UEは、図3の上電極UE1,UE2,UE3の各々に相当する。
有機層ORは、キャリア調整層CA1と、発光層EMと、キャリア調整層CA2と、を有している。キャリア調整層CA1は下電極LEと発光層EMとの間に位置し、キャリア調整層CA2は発光層EMと上電極UEとの間に位置している。キャリア調整層CA1及びCA2は、複数の機能層を含んでいる。以下、下電極LEがアノードに相当し、上電極UEがカソードに相当する場合を例に説明する。
キャリア調整層CA1は、機能層として、正孔注入層F11、正孔輸送層F12、電子ブロッキング層F13などを含んでいる。正孔注入層F11は下電極LEの上に配置され、正孔輸送層F12は正孔注入層F11の上に配置され、電子ブロッキング層F13は正孔輸送層F12の上に配置され、発光層EMは電子ブロッキング層F13の上に配置されている。
キャリア調整層CA2は、機能層として、正孔ブロッキング層F21、電子輸送層F22、電子注入層F23などを含んでいる。正孔ブロッキング層F21は発光層EMの上に配置され、電子輸送層F22は正孔ブロッキング層F21の上に配置され、電子注入層F23は電子輸送層F22の上に配置され、上電極UEは電子注入層F23の上に配置されている。
なお、キャリア調整層CA1及びCA2は、上記した機能層の他に、必要に応じてキャリア発生層などの他の機能層を含んでいてもよいし、上記した機能層の少なくとも1つが省略されてもよい。
次に、表示装置DSPの製造方法の一例について説明する。
図5は、表示装置DSPの製造方法の一例を説明するためのフロー図である。
ここに示す製造方法は、大別して、副画素SPα、SPβ、SPγの下地となる処理基板SUBを用意する工程(ステップST1)と、副画素SPαを形成する工程(ステップST2)と、を含む。ステップST2の後に、副画素SPαを形成する工程と同様の副画素SPβを形成する工程を行い、さらに、副画素SPγを形成する工程を行う。なお、ここでの副画素SPα、SPβ、SPγは、上記の副画素SP1,SP2,SP3のいずれかである。
ここに示す製造方法は、大別して、副画素SPα、SPβ、SPγの下地となる処理基板SUBを用意する工程(ステップST1)と、副画素SPαを形成する工程(ステップST2)と、を含む。ステップST2の後に、副画素SPαを形成する工程と同様の副画素SPβを形成する工程を行い、さらに、副画素SPγを形成する工程を行う。なお、ここでの副画素SPα、SPβ、SPγは、上記の副画素SP1,SP2,SP3のいずれかである。
ステップST1においては、まず、基板10の上に、下電極LEα、LEβ、LEγ、リブ5、及び、隔壁6を形成した処理基板SUBを用意する。詳細については後述する。
ステップST2においては、まず、処理基板SUBに、発光層EMαを含む第1薄膜31を形成する(ステップST21)。その後、第1薄膜31の上に所定の形状にパターニングされたレジスト41を形成する(ステップST22)。その後、レジスト41をマスクとしたエッチングにより第1薄膜31の一部を除去する(ステップST23)。その後、レジスト41を除去する(ステップST24)。これにより、副画素SPαが形成される。副画素SPαは、所定の形状の第1薄膜31を有する表示素子21を備える。
副画素SPβを形成する工程は、ステップST21乃至ステップST24と同様の工程を含むが、ステップST21では第1薄膜31の代わりに、発光層EMβを含む第2薄膜32を形成する。そして、第2薄膜32をパターニングすることにより、副画素SPβが形成される。副画素SPβは、所定の形状の第2薄膜32を有する表示素子22を備える。
副画素SPγを形成する工程は、ステップST21乃至ステップST24と同様の工程を含むが、ステップST21では第1薄膜31の代わりに、発光層EMγを含む第3薄膜33を形成する。そして、第3薄膜33をパターニングすることにより、副画素SPγが形成される。副画素SPγは、所定の形状の第3薄膜33を有する表示素子23を備える。
発光層EMα、発光層EMβ、及び、発光層EMγは、互いに異なる波長域の光を放つ材料によって形成されている。
図6乃至図10は、処理基板SUBを用意する工程を説明するための図である。なお、各図においては、処理基板SUBのうち副画素SPαと副画素SPβとの間の隔壁6を形成する部分を拡大して示す。
まず、図6の上段に示すように、基板10の上方に、下電極LEα、LEβを形成する。回路層11及び絶縁層12は、基板10と下電極LEα、LEβとの間に介在している。下電極LEα、LEβは、絶縁層12の上に位置している。
その後、図6の中段に示すように、下電極LEα、LEβに重なるリブ5を形成する。リブ5は、無機材料によって形成した絶縁層である。リブ5は、下電極LEα、LEβの間で絶縁層12に重なっている。
その後、図6の下段に示すように、リブ5の上に金属層601を形成する。金属層601は、リブ5よりも薄い。
まず、図6の上段に示すように、基板10の上方に、下電極LEα、LEβを形成する。回路層11及び絶縁層12は、基板10と下電極LEα、LEβとの間に介在している。下電極LEα、LEβは、絶縁層12の上に位置している。
その後、図6の中段に示すように、下電極LEα、LEβに重なるリブ5を形成する。リブ5は、無機材料によって形成した絶縁層である。リブ5は、下電極LEα、LEβの間で絶縁層12に重なっている。
その後、図6の下段に示すように、リブ5の上に金属層601を形成する。金属層601は、リブ5よりも薄い。
続いて、図7に示すように、リブ5の上方であって、金属層601の上に、第1アルミニウム層611を形成する。第1アルミニウム層611は、金属層601よりも厚い。第1アルミニウム層611の厚さは、例えば、リブ5の厚さよりも大きく、200nm以上であり、500nm以下であり、好ましくは400nm以下である。第1アルミニウム層611は、例えば、純アルミニウムによって形成する。
第1アルミニウム層611を形成するための製造装置100は、ステージ101と、ステージ101に対向するターゲット102と、ステージ101及びターゲット102を収容するチャンバ103と、を備えている。
まず、金属層601を形成した処理基板SUBは、チャンバ103に導入され、ステージ101の上に配置される。チャンバ103の内部を真空化し、ターゲット102に高電圧を印加することで、ターゲット102の表面から飛散したアルミニウムが金属層601の上に堆積する。このように、500nm以下の厚さになるまで連続的なスパッタリングを行い、第1アルミニウム層611を形成する。
アルミニウム層を形成するに際して、スパッタリング時間が長くなると、プラズマ等の熱の影響により、アルミニウムの結晶粒が成長しやすい。発明者が検討したところによると、アルミニウム層が400nm以上の厚さになるまで連続的なスパッタリングを行うと、結晶粒が出現しはじめることが確認された。アルミニウム層が500nmを超える厚さになるまで連続的なスパッタリングを行うと、結晶粒が成長し、不具合をもたらすおそれがある。例えば、局所的に結晶粒が成長すると、第1アルミニウム層611の表面の平坦性が損なわれるおそれがある。また、不所望な位置に結晶粒が付着すると、後工程での不具合が生ずるおそれがある。
このため、500nm以下、好ましくな400nm以下の厚さになるまで第1アルミニウム層611を形成した後に、第1アルミニウム層611を冷却する。図7に示す例では、第1アルミニウム層611を形成した処理基板SUBをチャンバ103の外に排出して第1アルミニウム層611の冷却を行う。なお、チャンバ103の内部に処理基板SUBを留めて冷却を行ってもよい。冷却は、第1アルミニウム層611の温度が室温程度に低下するまで行う。
続いて、図8に示すように、第1アルミニウム層611の上に、第2アルミニウム層612を形成する。第2アルミニウム層612の厚さは、第1アルミニウム層611の厚さと同等であり、例えば、200nm以上であり、500nm以下であり、好ましくは400nm以下である。第2アルミニウム層612は、例えば、純アルミニウムによって形成する。
第2アルミニウム層612を形成するための製造装置100は、図7に示した製造装置100と同様に構成されている。
まず、第1アルミニウム層611を形成した処理基板SUBは、チャンバ103に導入され、ステージ101の上に配置される。チャンバ103の内部を真空化し、ターゲット102に高電圧を印加することで、ターゲット102の表面から飛散したアルミニウムが第1アルミニウム層611の上に堆積する。このように、500nm以下の厚さになるまで連続的なスパッタリングを行い、第2アルミニウム層612を形成する。第1アルミニウム層611及び第2アルミニウム層612の総厚は、500nmより大きく、例えば、さらには、700nm以上である。
第2アルミニウム層612の形成工程は、第1アルミニウム層611の形成工程と同一の製造装置100を用いて行ってもよいし、異なる製造装置100を用いて行ってもよい。
ここでは、アルミニウム層として、第1アルミニウム層611及び第2アルミニウム層612の積層体を形成する例について説明したが、同様のスパッタリング工程を繰り返すことで、3層以上のアルミニウム層を形成してもよい。
ここでは、アルミニウム層として、第1アルミニウム層611及び第2アルミニウム層612の積層体を形成する例について説明したが、同様のスパッタリング工程を繰り返すことで、3層以上のアルミニウム層を形成してもよい。
続いて、図9に示すように、第2アルミニウム層612の上方に、薄膜620を形成する。図9に示す例では、薄膜620として、第2アルミニウム層612の上に第1層621を形成した後、第1層621の上に第2層622を形成する。薄膜620は、第2アルミニウム層612よりも薄く、リブ5よりも薄い。第2層622は、第1層621よりも薄い。なお、薄膜620は、単層体であってもよいし、3層以上の積層体であってもよい。
続いて、図10に示すように、金属層601、第1アルミニウム層611、第2アルミニウム層612、及び、薄膜620のエッチングを行う。これにより、下部61及び上部62を有する隔壁6が形成される。下部61は、金属層601、第1アルミニウム層611、及び、第2アルミニウム層612を含む。上部62は、薄膜620を含む。上部62を構成する第1層621及び第2層622は、下部61を構成する金属層601、第1アルミニウム層611、及び、第2アルミニウム層612の各々の側面601S、611S、612Sよりも突出している。なお、図10に示す例では、下電極LEα、LEβの端部が下部61の直下に位置している。
上記の工程を経て用意した処理基板SUBを図11に示す。
処理基板SUBは、基板10の上方に、副画素SPαの下電極LEαと、副画素SPβの下電極LEβと、副画素SPγの下電極LEγと、下電極LEα、LEβ、LEγの各々と重なる開口APα、APβ、APγを有するリブ5と、リブ5の上に配置された隔壁6と、を備えている。なお、図12乃至図15においては、絶縁層12よりも下層の基板10及び回路層11の図示を省略する。
処理基板SUBは、基板10の上方に、副画素SPαの下電極LEαと、副画素SPβの下電極LEβと、副画素SPγの下電極LEγと、下電極LEα、LEβ、LEγの各々と重なる開口APα、APβ、APγを有するリブ5と、リブ5の上に配置された隔壁6と、を備えている。なお、図12乃至図15においては、絶縁層12よりも下層の基板10及び回路層11の図示を省略する。
以下に、図5に示した副画素SPαを形成する工程(ステップST2)について説明する。
ステップST21においては、図12に示すように、副画素SPα、副画素SPβ、及び、副画素SPγに亘って、第1薄膜31を形成する。第1薄膜31を形成する工程は、処理基板SUBの上に、発光層EMαを含む有機層OR10を形成する工程と、有機層OR10の上に上電極UE10を形成する工程と、上電極UE10の上にキャップ層CP10を形成する工程と、キャップ層CP10の上に封止層SE10を形成する工程と、を含む。ここでの封止層SE10は、無機材料によって形成する。つまり、図示した例では、第1薄膜31は、有機層OR10、上電極UE10、キャップ層CP10、及び、封止層SE10を含む。
有機層OR10は、第1有機層OR11、第2有機層OR12、第3有機層OR13、第4有機層OR14、及び、第5有機層OR15を含む。第1有機層OR11、第2有機層OR12、第3有機層OR13、第4有機層OR14、及び、第5有機層OR15は、いずれも発光層EMαを含んでいる。
第1有機層OR11は、下電極LEαを覆うように形成される。第2有機層OR12は、第1有機層OR11から離間し、下電極LEαと下電極LEβとの間において隔壁6の上部62の上に位置している。第3有機層OR13は、第2有機層OR12から離間し、下電極LEβを覆うように形成される。第4有機層OR14は、第3有機層OR13から離間し、下電極LEβと下電極LEγとの間において隔壁6の上部62の上に位置している。第5有機層OR15は、第4有機層OR14から離間し、下電極LEγを覆うように形成される。
第1有機層OR11は、下電極LEαを覆うように形成される。第2有機層OR12は、第1有機層OR11から離間し、下電極LEαと下電極LEβとの間において隔壁6の上部62の上に位置している。第3有機層OR13は、第2有機層OR12から離間し、下電極LEβを覆うように形成される。第4有機層OR14は、第3有機層OR13から離間し、下電極LEβと下電極LEγとの間において隔壁6の上部62の上に位置している。第5有機層OR15は、第4有機層OR14から離間し、下電極LEγを覆うように形成される。
上電極UE10は、第1上電極UE11、第2上電極UE12、第3上電極UE13、第4上電極UE14、及び、第5上電極UE15を含む。
第1上電極UE11は、第1有機層OR11の上に位置し、下電極LEαと下電極LEβとの間において隔壁6の下部61に接している。第2上電極UE12は、第1上電極UE11から離間し、下電極LEαと下電極LEβとの間において第2有機層OR12の上に位置している。第3上電極UE13は、第2上電極UE12から離間し、第3有機層OR13の上に位置している。また、第3上電極UE13は、図示した例では、下電極LEαと下電極LEβとの間において隔壁6の下部61に接し、下電極LEβと下電極LEγとの間において隔壁6の下部61に接しているが、いずれか一方の下部61に接していてもよい。第4上電極UE14は、第3上電極UE13から離間し、下電極LEβと下電極LEγとの間において第4有機層OR14の上に位置している。第5上電極UE15は、第4上電極UE14から離間し、第5有機層OR15の上に位置し、下電極LEβと下電極LEγとの間において隔壁6の下部61に接している。
第1上電極UE11は、第1有機層OR11の上に位置し、下電極LEαと下電極LEβとの間において隔壁6の下部61に接している。第2上電極UE12は、第1上電極UE11から離間し、下電極LEαと下電極LEβとの間において第2有機層OR12の上に位置している。第3上電極UE13は、第2上電極UE12から離間し、第3有機層OR13の上に位置している。また、第3上電極UE13は、図示した例では、下電極LEαと下電極LEβとの間において隔壁6の下部61に接し、下電極LEβと下電極LEγとの間において隔壁6の下部61に接しているが、いずれか一方の下部61に接していてもよい。第4上電極UE14は、第3上電極UE13から離間し、下電極LEβと下電極LEγとの間において第4有機層OR14の上に位置している。第5上電極UE15は、第4上電極UE14から離間し、第5有機層OR15の上に位置し、下電極LEβと下電極LEγとの間において隔壁6の下部61に接している。
キャップ層CP10は、第1キャップ層CP11、第2キャップ層CP12、第3キャップ層CP13、第4キャップ層CP14、及び、第5キャップ層CP15を含む。
第1キャップ層CP11は、第1上電極UE11の上に位置している。第2キャップ層CP12は、第1キャップ層CP11から離間し、第2上電極UE12の上に位置している。第3キャップ層CP13は、第2キャップ層CP12から離間し、第3上電極UE13の上に位置している。第4キャップ層CP14は、第3キャップ層CP13から離間し、第4上電極UE14の上に位置している。第5キャップ層CP15は、第4キャップ層CP14から離間し、第5上電極UE15の上に位置している。
第1キャップ層CP11は、第1上電極UE11の上に位置している。第2キャップ層CP12は、第1キャップ層CP11から離間し、第2上電極UE12の上に位置している。第3キャップ層CP13は、第2キャップ層CP12から離間し、第3上電極UE13の上に位置している。第4キャップ層CP14は、第3キャップ層CP13から離間し、第4上電極UE14の上に位置している。第5キャップ層CP15は、第4キャップ層CP14から離間し、第5上電極UE15の上に位置している。
封止層SE10は、第1キャップ層CP11、第2キャップ層CP12、第3キャップ層CP13、第4キャップ層CP14、第5キャップ層CP15、及び、隔壁6を覆うように形成される。
その後、ステップST22においては、図13に示すように、封止層SE10の上にレジスト41を形成する。レジスト41は、副画素SPαを覆っている。つまり、レジスト41は、下電極LEα、第1有機層OR11、第1上電極UE11、及び、第1キャップ層CP11の直上に配置されている。また、レジスト41は、副画素SPαから隔壁6の上方に延出している。副画素SPαと副画素SPβとの間において、レジスト41は、副画素SPα側(図の左側)に配置され、副画素SPβ側(図の右側)では封止層SE10を露出している。図示した例では、レジスト41は、副画素SPβ及び副画素SPγにおいて、封止層SE10を露出している。
その後、ステップST23においては、図14に示すように、レジスト41をマスクとしてエッチングを行い、レジスト41から露出した第1薄膜31を除去する。図示した例では、レジスト41から露出した、第2有機層OR12の一部、第3有機層OR13の全部、第4有機層OR14の全部、第5有機層OR15の全部、第2上電極UE12の一部、第3上電極UE13の全部、第4上電極UE14の全部、第5上電極UE15の全部、第2キャップ層CP12の一部、第3キャップ層CP13の全部、第4キャップ層CP14の全部、第5キャップ層CP15の全部、及び、封止層SE10の一部を除去する。これにより、副画素SPβでは下電極LEβが露出し、副画素SPγでは下電極LEγが露出する。
副画素SPαと副画素SPβとの間の隔壁6について、上部62の直上では、副画素SPα側に第2有機層OR12、第2上電極UE12、第2キャップ層CP12、封止層SE10が残留し、副画素SPβ側では第2有機層OR12、第2上電極UE12、第2キャップ層CP12、封止層SE10が除去される。このため、隔壁6の副画素SPβ側が露出する。
また、副画素SPβと副画素SPγとの間の隔壁6も露出する。
また、副画素SPβと副画素SPγとの間の隔壁6も露出する。
その後、ステップST24においては、図15に示すように、レジスト41を除去する。これにより、副画素SPαの封止層SE10が露出する。これらのステップST21乃至ST24を経て、副画素SPαにおいて、表示素子21が形成される。表示素子21は、下電極LEα、発光層EMαを含む第1有機層OR11、第1上電極UE11、及び、第1キャップ層CP11によって構成される。また、表示素子21は、封止層SE10によって覆われる。
副画素SPαと副画素SPβとの間の隔壁6の上には、発光層EMαを含む第2有機層OR12、第2上電極UE12、及び、第2キャップ層CP12の積層体が形成され、この積層体は封止層SE10で覆われる。また、隔壁6のうち、副画素SPαの側の部分は、積層体SE10で覆われる。
図16は、副画素SPαと副画素SPβとの間の隔壁6を拡大した断面図である。なお、図16では、第1キャップ層及び封止層の図示を省略している。
第1有機層OR11は、下電極LEαに接し、リブ5の上に延出し、隔壁6から離間している。第1上電極UE11は、第1有機層OR11を覆い、第1有機層OR11と隔壁6との間でリブ5に接し、金属層601の側面601S及び第1アルミニウム層611の側面611Sに接している。
第1有機層OR11は、下電極LEαに接し、リブ5の上に延出し、隔壁6から離間している。第1上電極UE11は、第1有機層OR11を覆い、第1有機層OR11と隔壁6との間でリブ5に接し、金属層601の側面601S及び第1アルミニウム層611の側面611Sに接している。
本実施形態によれば、連続的なスパッタリングによって500nm以下の厚さを有する第1アルミニウム層611を形成した後に、第1アルミニウム層611を冷却することにより、アルミニウムの結晶粒の成長が抑制される。このため、第1アルミニウム層611の表面が平坦化される。
同様に、連続的なスパッタリングによって500nm以下の厚さを有する第2アルミニウム層612を形成することにより、500nmを超える総厚のアルミニウム層を形成することができる。このようなアルミニウム層は、隔壁6の下部61を構成する。したがって、比較的高い高さの隔壁6を容易に形成することができる。また、各アルミニウム層の厚さを制御したり、アルミニウム層の層数を調整したりすることにより、所望の高さの隔壁6を容易に形成することができる。
また、第2アルミニウム層612を形成する過程でのアルミニウムの結晶粒の成長が抑制される。このため、第2アルミニウム層612の表面が平坦化される。そして、第2アルミニウム層612の上に形成される薄膜620のクラックが抑制される。
さらには、処理基板SUBのアライメントマークなどの不所望な位置への結晶粒の付着が抑制される。このため、例えば、レジスト41をパターニングする際に、アライメントマークを確実に読み取ることができ、レジスト41の位置ずれが抑制される。
したがって、信頼性の低下を抑制することができる。
上記した例の副画素SPαは、図2に示した副画素SP1,SP2,SP3のいずれかである。例えば、副画素SPαが副画素SP1に相当する場合、下電極LEαは下電極LE1に相当し、第1有機層OR11は第1部分OR1aに相当し、第2有機層OR12は第2部分OR1bに相当し、発光層EMαが第1発光層EM1に相当し、第1上電極UE11は第1部分UE1aに相当し、第2上電極UE12は第2部分UE1bに相当し、第1キャップ層CP11は第1部分CP1aに相当し、第2キャップ層CP12は第2部分CP1bに相当し、封止層SE10は封止層SE1に相当する。
以上説明したように、本実施形態によれば、信頼性の低下を抑制し、製造歩留まりを向上することが可能な表示装置の製造方法を提供することができる。
以上、本発明の実施形態として説明した表示装置の製造方法を基にして、当業者が適宜設計変更して実施し得る全ての表示装置の製造方法も、本発明の要旨を包含する限り本発明の範囲に属する。
本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の実施形態に対して、当業者が適宜、構成要素の追加、削除、もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
また、上述の実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、または当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
DSP…表示装置
10…基板 12…絶縁層 5…リブ(絶縁層) 6…隔壁 61…下部 62…上部
SP1,SP2,SP3,SPα,SPβ,SPγ…副画素
20,21,22,23…表示素子(有機EL素子)
LE,LE1,LE2,LE3,LEα,LEβ,LEγ…下電極(アノード)
UE,UE1,UE2,UE3,UE10…上電極(カソード)
OR,OR1,OR2,OR3,OR10…有機層
CP,CP1,CP2,CP3,CP10…キャップ層
SE,SE1,SE2,SE3,SE10…封止層
10…基板 12…絶縁層 5…リブ(絶縁層) 6…隔壁 61…下部 62…上部
SP1,SP2,SP3,SPα,SPβ,SPγ…副画素
20,21,22,23…表示素子(有機EL素子)
LE,LE1,LE2,LE3,LEα,LEβ,LEγ…下電極(アノード)
UE,UE1,UE2,UE3,UE10…上電極(カソード)
OR,OR1,OR2,OR3,OR10…有機層
CP,CP1,CP2,CP3,CP10…キャップ層
SE,SE1,SE2,SE3,SE10…封止層
Claims (7)
- 基板の上方に下電極を形成し、
前記下電極に重なる絶縁層を形成し、
前記絶縁層の上方に、第1アルミニウム層を形成し、
前記第1アルミニウム層を冷却し、
前記第1アルミニウム層の上に第2アルミニウム層を形成し、
前記第2アルミニウム層の上方に薄膜を形成し、
前記第1アルミニウム層、前記第2アルミニウム層、及び、前記薄膜のエッチングを行い、前記第1アルミニウム層及び前記第2アルミニウム層を含む下部、及び、前記薄膜を含み前記下部の側面から突出した上部を有する隔壁を形成し、
前記下電極の上に位置する有機層を形成し、
前記有機層の上に位置し、前記隔壁の前記下部に接する上電極を形成する、表示装置の製造方法。 - 前記第1アルミニウム層及び前記第2アルミニウム層の各々は、500nm以下の厚さまで連続的なスパッタリングにより形成する、請求項1に記載の表示装置の製造方法。
- 前記第1アルミニウム層を冷却する工程は、前記第1アルミニウム層を形成した処理基板をチャンバの外に排出して行う、請求項2に記載の表示装置の製造方法。
- 前記第1アルミニウム層及び前記第2アルミニウム層の各々は、純アルミニウムによって形成する、請求項1に記載の表示装置の製造方法。
- 前記第1アルミニウム層を形成する前に、前記絶縁層の上に金属層を形成し、
前記第1アルミニウム層は、前記金属層の上に形成し、
前記金属層のエッチングは、前記第1アルミニウム層のエッチングと同時に行い、
前記上電極は、前記金属層及び前記第1アルミニウム層の各々の側面に接する、請求項1に記載の表示装置の製造方法。 - 前記絶縁層は、無機材料によって形成する、請求項1に記載の表示装置の製造方法。
- 前記第1アルミニウム層及び前記第2アルミニウム層の総厚は、500nmより大きい、請求項1に記載の表示装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022011092A JP2023109533A (ja) | 2022-01-27 | 2022-01-27 | 表示装置の製造方法 |
CN202310085749.XA CN116504624A (zh) | 2022-01-27 | 2023-01-19 | 显示装置的制造方法 |
US18/158,482 US20230240123A1 (en) | 2022-01-27 | 2023-01-24 | Manufacturing method of display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022011092A JP2023109533A (ja) | 2022-01-27 | 2022-01-27 | 表示装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023109533A true JP2023109533A (ja) | 2023-08-08 |
Family
ID=87315006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022011092A Pending JP2023109533A (ja) | 2022-01-27 | 2022-01-27 | 表示装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230240123A1 (ja) |
JP (1) | JP2023109533A (ja) |
CN (1) | CN116504624A (ja) |
-
2022
- 2022-01-27 JP JP2022011092A patent/JP2023109533A/ja active Pending
-
2023
- 2023-01-19 CN CN202310085749.XA patent/CN116504624A/zh active Pending
- 2023-01-24 US US18/158,482 patent/US20230240123A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230240123A1 (en) | 2023-07-27 |
CN116504624A (zh) | 2023-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060097275A1 (en) | Full-color active matrix organic electroluminescent device, fabrication method thereof and electronic devices employing the same | |
JP2023528694A (ja) | 表示基板及びその製造方法、表示装置 | |
US11937463B2 (en) | Display device and manufacturing method of display device | |
KR20150038800A (ko) | 대면적 유기발광 다이오드 표시장치 및 그 제조 방법 | |
JP2023109533A (ja) | 表示装置の製造方法 | |
JP2023109534A (ja) | 表示装置及び表示装置の製造方法 | |
JP2023115664A (ja) | 表示装置の製造方法 | |
JP2023115665A (ja) | 表示装置及び表示装置の製造方法 | |
JP2023106167A (ja) | 表示装置の製造方法 | |
JP2023118411A (ja) | 表示装置 | |
JP2023122328A (ja) | 表示装置 | |
JP2023102959A (ja) | 表示装置の製造方法 | |
JP2023141958A (ja) | 表示装置及び表示装置の製造方法 | |
US20230389356A1 (en) | Method of manufacturing display device | |
JP2023148378A (ja) | 表示装置及び表示装置の製造方法 | |
JP2023109535A (ja) | 表示装置の製造方法 | |
JP2024000850A (ja) | 蒸着装置及び蒸着方法 | |
US20240074231A1 (en) | Display device and manufacturing method of display device | |
JP2023184090A (ja) | 表示装置及び表示装置の製造方法 | |
JP2023172257A (ja) | 表示装置の製造方法及び蒸着装置 | |
JP2024076583A (ja) | 表示装置及びその製造方法 | |
JP2023109536A (ja) | 表示装置の製造方法 | |
JP2024019823A (ja) | 表示装置の製造方法及び表示装置 | |
JP2024057819A (ja) | 表示装置及びその製造方法 | |
JP2022115548A (ja) | 表示装置 |